KR100546136B1 - 와이드 페이지 버퍼를 갖는 불휘발성 강유전체 메모리 장치 - Google Patents
와이드 페이지 버퍼를 갖는 불휘발성 강유전체 메모리 장치 Download PDFInfo
- Publication number
- KR100546136B1 KR100546136B1 KR1020030087528A KR20030087528A KR100546136B1 KR 100546136 B1 KR100546136 B1 KR 100546136B1 KR 1020030087528 A KR1020030087528 A KR 1020030087528A KR 20030087528 A KR20030087528 A KR 20030087528A KR 100546136 B1 KR100546136 B1 KR 100546136B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- unit
- page
- cell array
- array block
- Prior art date
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 72
- 238000003491 array Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 5
- 230000003139 buffering effect Effects 0.000 claims description 3
- 230000001965 increasing effect Effects 0.000 abstract description 3
- 230000003213 activating effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 20
- 230000007704 transition Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 230000010287 polarization Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
- G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
Description
Claims (7)
- 메인 비트라인에 선택적으로 연결되는 복수개의 서브 비트라인을 구비하고, 상기 서브 비트라인의 센싱전압을 전류로 변환시켜 상기 메인 비트라인에 센싱전압을 유도하는 멀티 비트라인 구조의 셀 어레이들을 구비하는 불휘발성 강유전체 메모리 장치에 있어서,상기 불휘발성 강유전체 메모리 장치의 모든 셀 어레이들을 구비하는 하나의 페이지 셀 어레이 블럭;상기 페이지 셀 어레이 블럭의 제 1 측에 구비되어 로오 어드레스에 따라 상기 페이지 셀 어레이 블럭의 워드라인을 선택적으로 활성화시키는 워드라인 구동부;상기 페이지 셀 어레이 블럭의 제 2 측에 구비되어 상기 로오 어드레스에 따라 상기 페이지 셀 어레이 블럭의 플레이트라인을 선택적으로 활성화시키는 플레이트라인 구동부;상기 워드라인 및 플레이트라인이 활성화시, 상기 페이지 셀 어레이 블럭내 모든 메인 비트라인들의 센싱전압을 한꺼번에 센싱하여 버퍼링한 후 컬럼 선택신호에 따라 일정 데이터 폭 단위로 상기 버퍼링된 데이터를 데이터 버퍼부로 전송하는 페이지 버퍼부; 및컬럼 어드레스에 따라 상기 컬럼 선택신호를 선택적으로 출력하는 컬럼 선택부를 구비하는 와이드 페이지 버퍼를 갖는 불휘발성 강유전체 메모리 장치.
- 제 1항에 있어서, 상기 컬럼 어드레스를 카운팅하여 상기 컬럼 선택부의 컬럼 선택신호 발생을 제어하여 상기 데이터 폭의 크기를 조정하는 페이지 카운터부를 더 구비하는 것을 특징으로 하는 와이드 페이지 버퍼를 갖는 불휘발성 강유전체 메모리 장치.
- 제 1항에 있어서, 상기 페이지 버퍼부는상기 컬럼 선택신호에 따라 상기 일정 데이터 폭 단위로 상기 데이터 버퍼부로부터 인가되는 라이트 데이터를 상기 모든 메인 비트라인에 대응되는 라이트 데이터들이 모두 인가될 때까지 버퍼링 한 후, 버퍼링된 라이트 데이터를 한꺼번에 상기 페이지 셀 어레이 블럭으로 전송하는 것을 특징으로 하는 와이드 페이지 버퍼를 갖는 불휘발성 강유전체 메모리 장치.
- 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 페이지 버퍼부는상기 메인 비트라인들과 일대일 대응되며, 대응되는 메인 비트라인의 센싱전압을 센싱하여 버퍼링한 후 버퍼링된 데이터를 상기 컬럼 선택신호에 따라 상기 일정 데이터 폭 단위로 출력하는 복수개의 단위 센스앰프들을 구비하는 센스앰프 어레이; 및상기 단위 센스앰프들과 일대일 대응되며, 상기 컬럼 선택신호에 따라 상기 단위 센스앰프들과 선택적으로 연결되어 상기 단위 센스앰프에서 출력되는 데이터 를 상기 데이터 버퍼부로 전송하는 복수개의 버스선을 구비하는 데이터버스부를 구비하는 와이드 페이지 버퍼를 갖는 불휘발성 강유전체 메모리 장치.
- 제 4항에 있어서, 상기 센스앰프 어레이는상기 메인 비트라인의 순서에 따라 상기 단위 센스앰프들이 일정수 단위로 병렬 배치되는 복수개의 단위 센스앰프 그룹을 구비하며,상기 데이터버스부는상기 단위 센스앰프 그룹들과 일대일 대응되는 복수개의 서브 데이터버스들을 구비하는 것을 특징으로 하는 와이드 페이지 버퍼를 갖는 불휘발성 강유전체 메모리 장치.
- 제 5항에 있어서, 상기 단위 센스앰프 그룹들은상기 컬럼 선택신호를 동일하게 인가받는 것을 특징으로 하는 와이드 페이지 버퍼를 갖는 불휘발성 강유전체 메모리 장치.
- 제 4항에 있어서, 상기 각 단위 센스앰프는상기 메인 비트라인의 센싱전압을 센싱한 후 버퍼링하는 센스앰프;상기 데이터버스로부터 인가되는 데이터를 구동시켜 상기 메인 비트라인으로 출력하는 라이트 구동부; 및상기 컬럼 선택신호에 따라 상기 센스앰프 및 라이트 구동부를 상기 데이터 버스와 선택적으로 연결시키는 스위칭부를 구비하는 것을 특징으로 하는 와이드 페이지 버퍼를 갖는 불휘발성 강유전체 메모리 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030087528A KR100546136B1 (ko) | 2003-12-04 | 2003-12-04 | 와이드 페이지 버퍼를 갖는 불휘발성 강유전체 메모리 장치 |
US10/879,009 US6967897B2 (en) | 2003-12-04 | 2004-06-30 | FeRAM having wide page buffering function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030087528A KR100546136B1 (ko) | 2003-12-04 | 2003-12-04 | 와이드 페이지 버퍼를 갖는 불휘발성 강유전체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050054189A KR20050054189A (ko) | 2005-06-10 |
KR100546136B1 true KR100546136B1 (ko) | 2006-01-24 |
Family
ID=34632073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030087528A KR100546136B1 (ko) | 2003-12-04 | 2003-12-04 | 와이드 페이지 버퍼를 갖는 불휘발성 강유전체 메모리 장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6967897B2 (ko) |
KR (1) | KR100546136B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101190694B1 (ko) | 2011-03-04 | 2012-10-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100816148B1 (ko) * | 2006-09-29 | 2008-03-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 이의 독출 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970005644B1 (ko) * | 1994-09-03 | 1997-04-18 | 삼성전자 주식회사 | 불휘발성 반도체 메모리장치의 멀티블럭 소거 및 검증장치 및 그 방법 |
KR0169573B1 (ko) | 1996-08-12 | 1999-01-15 | 김원배 | 알루미늄 티타네이트 원료과립 및 세라믹스의 제조 방법 |
JPH11224492A (ja) * | 1997-11-06 | 1999-08-17 | Toshiba Corp | 半導体記憶装置、不揮発性半導体記憶装置及びフラッシュメモリ |
KR100268875B1 (ko) * | 1998-05-13 | 2000-10-16 | 김영환 | 비휘발성 강유전체 메모리소자의 구동회로 |
US6272594B1 (en) * | 1998-07-31 | 2001-08-07 | Hewlett-Packard Company | Method and apparatus for determining interleaving schemes in a computer system that supports multiple interleaving schemes |
US6363439B1 (en) * | 1998-12-07 | 2002-03-26 | Compaq Computer Corporation | System and method for point-to-point serial communication between a system interface device and a bus interface device in a computer system |
JP3770171B2 (ja) * | 2002-02-01 | 2006-04-26 | ソニー株式会社 | メモリ装置およびそれを用いたメモリシステム |
JP4220319B2 (ja) * | 2003-07-04 | 2009-02-04 | 株式会社東芝 | 不揮発性半導体記憶装置およびそのサブブロック消去方法 |
-
2003
- 2003-12-04 KR KR1020030087528A patent/KR100546136B1/ko active IP Right Grant
-
2004
- 2004-06-30 US US10/879,009 patent/US6967897B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101190694B1 (ko) | 2011-03-04 | 2012-10-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
Also Published As
Publication number | Publication date |
---|---|
US6967897B2 (en) | 2005-11-22 |
US20050122761A1 (en) | 2005-06-09 |
KR20050054189A (ko) | 2005-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7778107B2 (en) | Decoding control with address transition detection in page erase function | |
US7280384B2 (en) | Semiconductor memory device | |
US7139185B2 (en) | FeRAM having common main bit line | |
US7130211B2 (en) | Interleave control device using nonvolatile ferroelectric memory | |
US6208550B1 (en) | Ferroelectric memory device and method for operating thereof | |
KR100506458B1 (ko) | 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치 | |
US7382641B2 (en) | FeRAM for high speed sensing | |
US7057970B2 (en) | Nonvolatile ferroelectric memory and control device using the same | |
KR100499631B1 (ko) | 강유전체 메모리 장치 | |
US20040090811A1 (en) | Nonvolatile FeRAM control device | |
US7212429B2 (en) | Nonvolatile ferroelectric memory device | |
KR100492774B1 (ko) | 라이트 보호 영역을 구비한 비휘발성 메모리 장치 | |
JP2000048577A (ja) | 強誘電体メモリ | |
KR100546136B1 (ko) | 와이드 페이지 버퍼를 갖는 불휘발성 강유전체 메모리 장치 | |
KR100451763B1 (ko) | 불휘발성 강유전체 메모리 장치 및 그 구동방법 | |
KR100546100B1 (ko) | 계층 전달 센싱구조를 갖는 불휘발성 강유전체 셀 어레이회로 | |
JP2004185790A (ja) | 拡張メモリ部を備えた強誘電体メモリ装置 | |
KR100269597B1 (ko) | 반도체 메모리 | |
KR100492799B1 (ko) | 강유전체 메모리 장치 | |
US7120043B2 (en) | FeRAM having single ended sensing architecture | |
KR100527529B1 (ko) | 입출력 대역폭을 조절할 수 있는 메모리 장치 | |
KR100576483B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
JP4486836B2 (ja) | 不揮発性強誘電体メモリセルアレイブロック及び該メモリセルアレイブロックを利用する不揮発性強誘電体メモリ装置 | |
US20040257851A1 (en) | Nonvolatile ferroelectric memory device having timing reference control function and method for controlling the same | |
KR20080114267A (ko) | 강유전체 메모리 장치 및 이의 버스트모드 동작방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20131223 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20141218 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20151221 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20171220 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20181219 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20191224 Year of fee payment: 15 |