TW417289B - Capacitor and a method for fabricating the same - Google Patents

Capacitor and a method for fabricating the same Download PDF

Info

Publication number
TW417289B
TW417289B TW088107376A TW88107376A TW417289B TW 417289 B TW417289 B TW 417289B TW 088107376 A TW088107376 A TW 088107376A TW 88107376 A TW88107376 A TW 88107376A TW 417289 B TW417289 B TW 417289B
Authority
TW
Taiwan
Prior art keywords
layer
storage node
item
transition metal
patent application
Prior art date
Application number
TW088107376A
Other languages
English (en)
Inventor
Yoon-Soo Chun
Yoo-Sang Hwang
Tae-Young Chung
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW417289B publication Critical patent/TW417289B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

經濟部智慧財產局員工消費合作杜印製 417289 A7 4803pif.doc/006 β? 五、發明說明(/') 本發明爲主張於1998年7月3日申請之韓國專利申 請案第98-26919號,其內容全部於此處倂入參考。 本發明是有關於一種半導體的製造方法,且特別是有 關於一種柱狀U Pillar type)儲存節點及其製造方法。 當動態隨機存取記憶體(DRAM)元件的尺寸縮小到約 0.25μηι的線寬時,電容器所佔的二度空間面積也愈來愈 小。換言之,因爲電容器的電容値必須維持在一定的水準, 發展許多方法以在逐漸縮小二度空間面積下維持電容器電 容値所。 有一種方法是利用增加電容器高度的方式來製造三度 空間結構的電容器,藉以增加可利用的記憶胞表面積。然 而,電容器高度增加會在記億胞陣列區與周邊線路區之間 彤成一個大階梯(a large step),進而導致不易形成金屬內連 線. 另一種方法是增加電容器介電層的介電常數。最近1 像鈦酸緦(SrTi03)、鈦酸鋇緦((Ba_Sr)Ti03)或者介電常數超 過10000的高介電材料已被採用爲介電層的材料。然而, 當多晶矽被使用爲一電容器儲存節點時,一低介電特性層 在多晶矽層與高介電層的界面形成,使得高介電層增加漏 電流。 一般相信,當採用高介電材料如鈦酸緦及鈦酸鋇鋸等 爲介電層時,像鉛(Pt)或類似的過渡金屬則較會被採用爲 電容器儲存節點。然而,在高積集度電路元件中使用這樣 的過渡金屬還是有些問題會發生。例如,在儲存節點間隔 4 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) f --------訂---------, ( 48从2娜 A7 ___B7___ 五、發明說明(之) 約〇_丨到0_2μ1Ώ時的應用中,乾式蝕刻的過程中被飩刻的 過渡性金屬會留在儲存節點的側壁。結果,產生儲存節點 間的電性橋接(electricl bridge)效應。 一由H.Yamaguchi等人在IDEM 1996-675中所發表的 參考文獻名爲”A Stacked Capacitor with an M0CVD(Ba-Sr)Ti03 Film and a Ru02/Ru storage Node on a TiN-capped Plug for 4Gbit DRAMs and beyond”。第 1 圖係根 據H.Yamaguchi等人的參考文獻顯示一個堆疊式儲存節點 的剖面圖。製造該堆疊式儲存節點的方法是利用電子束微 影法(electron beam lithography)及反應性離子融刻法在一絕 緣層14裡形成一至半導體基底1〇的接觸窗15。在接觸窗 15內及絕緣層14上沉積一厚約2000埃的磷摻雜多晶矽 層。之後,再回蝕該多晶矽層而產生一自絕緣層上表面深 及接觸窗15約1000埃的凹槽(標記16)。在氮氣(Ν2)狀態 下,沉積鈦並進行快速熱回火(Rapid Thermal AnneaHng-RTA) 以形成矽化鈦(TiSiJ層來降低接觸電阻。沉積一厚約4000 埃的金屬阻障層(barrier metal layer)(標記17),比如是氮化 鈦,然後再利用化學機械硏磨法平坦化以形成儲存接觸插 塞18。至於儲存節點,乃利用以釕(Ruthenium)爲金屬f巴的 直流電濺鍍法(DC sputtering)沉積厚約4500埃的過渡金屬 層19(含5()0埃厚的釕及4000埃厚的二氧化釕)。然後,過 渡金屬層19再蝕刻成彼此間隔0.15 m的儲存節點20。接 著,在包含儲存節點20之絕緣層Μ上沉積高介電層21 ° 然而,上述的方法仍存在一些問題。例如,不易蝕刻 5 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公笼) f請先閱讀背面之;i意事項再填寫本頁) 袭-------訂·! I -線. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 417289 A7 4803pif.doc/006 1 B7 _ 五、發明說明(彡) 彼此間隔爲0.15 m的過渡金屬層。誠如之前所提及的,. 乾式蝕刻的過程會使得被蝕刻的過渡金屬再沉積 (redeposite)於儲存節點的側壁。結果導致儲存節點具有斜 面化(sloped)的側壁,而且與鄰近的儲存節點產生雩性橋 ί妾。 ' 本發明企圖解決這些問題,而且本發明的目的在提供 一種具有局電容値且有佳的橫向輪廓之儲存節點,該儲存 節點包含一厚的多晶矽層、一金屬阻障層金屬以及—薄的 過渡金屬層。 本發明的另一目的是提供一種具有高電容値且有佳的 橫向輪廓以及在儲存節點間無電性橋接的堆疊式電容器之 製造法。 本發明提供的堆暨式電容器具有多晶矽底層、阻障層 /間隙壁、以及具有實質垂直側壁外形之過渡金屬層/間隙 壁。金屬阻障的材料係選自於氮化鈦鋁(Ti/UN)、氮化鈦矽 (TiSiN)、氮化钽鈦(TaTiN)或氮化鉅鋁(TaAiN)中的一種。 過渡性金屬層包括鉑(Ρΐ)、銥(Ir)、钌(ru)或類似的材料中。 該金屬阻障層/間隙壁阻止多晶矽層與過渡金屬層間的反 應。同時,該金屬阻障層/間隙壁也阻止了多晶矽層與和過 渡金屬層/間隙壁相連的高介電層間之反應。爲了增加電容 値’多晶矽層最好被加厚’其厚度例如爲1〇⑻到60⑻埃 之間。爲了防止因太厚而造成斜面蝕刻,過渡金屬層被形 成較薄,其厚度例如爲450到500埃之間。金屬阻障層的 厚度要足以防止發生反應,其厚度例如爲500到1000埃 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ---- < --------^ ----I--1—^ , 1- C請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 417Γ.33 4803pif.doc/006 ^ 五、發明說明(¥ ) 之間。 根據本發明,形成一電容器之多晶矽/金屬阻障/過渡 金屬電極乃利用形成一電晶體在半導體基底之主動區上。 絕緣體,即場氧化層,圍繞該主動區。在結果結構上形成 一絕緣層。在絕緣層內形成接觸窗至預定主區。將一導體 層沉積入接觸窗開口內及絕緣層上並平坦化以形成一接觸 窗插塞。在該接觸窗插塞及該絕緣層上沉積一摻雜化多晶 矽層至厚度約爲1000到6000埃之間。然後,爲了在後續 氧化環境下的製程保護多晶矽層,在多晶矽層上沉積一第 一金屬阻障層至厚度約爲500到1000埃之間。在第一金 屬阻障層上薄薄地沉積一第一過渡金屬層至厚度約爲450 到500埃之間。接著,蝕刻第一過渡金屬層、第一金屬阻 障層及多晶矽層的預定部份而形成一與接觸窗插塞相連接 的堆疊式儲存節點。 爲了保護曝露出的側壁多晶矽,在堆疊式儲存節點的 側壁上形成導電間隙壁。一第二金屬阻障層被沉積在整個 堆疊式儲存節點上,然後再回蝕以在堆疊式儲存節點的側 壁上形成金屬阻障間隙壁。該金屬阻障間隙壁防止側壁多 晶矽的氧化。一第二過渡金屬層被沉積在結果結構上,然 後再回蝕以在堆疊式儲存節點的側壁上形成過渡金屬間隙 壁。一高介電層沉積在絕緣層上包括該儲存節點。 形成薄的過渡性金屬層是爲了防止蝕刻斜面。藉著調 整多晶矽層及金屬阻障層的厚度可以增加可利用的表面 積。因此,在儲存節點間無微橋接的高電容値電容器便可 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) '^i —---ί — 訂 ---11---線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 417289 A7 4803pif.doc/006 取 五、發明說明(f) 以獲得。 爲了瞭解本發明以及讓其技術更明顯的目的,乃配合 如下附圖以爲參考: 圖式之簡單說明: 第1圖係一習知電容器的堆疊式儲存節點剖面圖; 第2A至2C圖係根據本發明之一較佳實施例顯示一最新製 造電容器儲存節點之方法流程圖。 圖示標記說明: 10、 30 :半導體基底 11、 31 :場氧化層 12、 32 :鬧極氧化層 13、 33 :聞極 14、 34 :絕緣層 15、 35 :接觸窗 16 :多晶矽層 Π、38 :金屬阻障層 18 ' 36 :接觸插塞 19、 39 :過渡金屬層 20、 40 :儲存節點 21、 43 :高介電層 37 :第二導電層(多晶矽層) 41 :金屬阻障間隙壁 42:過渡金屬間隙壁 實施例: 8 本紙張尺度適用争國國家標準(CNS)A4規格(210x297公釐) I---t-------—訂---------線- (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4s4plf.^2)^9________ d/ 五、發明說明(6) 本發明根據附圖而被更完整地描述,該圖顯示本發明 的較佳實施例。然而*本發明可以用不同方式實施,而不 應該限制在本實施例的詮釋中。再者,提供此實施例是爲 了讓本揭露可以完備,並可以完全地傳達本發明的技藝。 在附圖中,爲了詮釋,其層與區域厚度是被誇大的。有些 描述也應該被瞭解,當描述有一層在另一層或基底之上表 示有一層在另一層或基底之正上方,或者中間可能有隔 層。相反的,當描述有一層在另一組成上表示中間沒有隔 層。另外爲了較易了解本發明及在附圖上的詮釋,只有一 電晶體及一電容器在附圖上繪示出來。 本發明是關於一堆疊式電容器的製造法。因此,爲了 更能瞭解本發明,在動態隨機存取記憶體製造上已實際操 作的場氧化層及電晶體結構的形成只大體描述。 在第2A圖中,爲了定義出主動區,有一場氧化層31 形成於一半導體基底30之上。場氧化層31圍繞每一主動 區。一電晶體形成於該主動區上。該電晶體包含一閘極氧 化層32、一閘極33、側壁間隙壁,及一對源極/汲極區(未 顯示)。一絕緣層34,比如是一硼磷矽玻璃(BPSG)或一無 摻雜ΐ夕玻璃(Undoped Silicate Glass)或類似的材質形成於包 含電晶體的半導體基底30之上。 在絕緣層3 4上形成一第一光阻,然後該第一光阻被圖 案化成預定組態以定義出儲存接觸區。使用圖案化的光阻 層,蝕刻絕緣層以形成到達一源極/汲極區之接觸窗開口 35 ° 9 I----- 1 [ I ---—訂 ---I--I 1^. (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 經濟部智慧財產局員工消費合作社印製 ^17239 A7 4803pif'doc/006 ^ 五、發明說明(^) 在接觸窗35內及絕緣層34上沉積第一導電層並且平坦化 至絕緣層的上表面以形成一接觸插塞36。第一導電層的材 料係選自於多晶砂、鎢或銘其中的〜種。 在絕緣層34包括接觸插塞36上沉積一第二導電層37。 第二導電層37最好由多晶砂層組成,其厚度約爲1 〇〇〇到 6000埃之間。多晶矽層的厚度與預定的電容値有關 在第二導電層37上沉積一金屬阻障層%至厚度約爲 500到1000埃之間。金屬阻障層38的材料係選自於氮化 鈦銘(TiAlN)、氮化矽鈦(TiSiN)、氮化钽鈦(TaTiN)或氮化 鉅鋁(Ta/UN)中的一種。在後續的製程中,金屬阻障層% 被當成氧化阻障層。氧會從高介電層43(見第2C圖)擴散 至多晶砂而在多晶较層37及高介電層43的界面形成一例 如是一氧化砂的低介電特性層。 在金屬阻障層38上沉積一過渡金屬層39。該過渡金屬 層39的材料係選自於鋁(pt)、銥(ir)或釘(Ru)中的一種。 因爲過渡金屬層39不易蝕刻,所以必須沉積較薄,比如 厚約450至500埃,以避免斜面蝕刻。 在過渡金屬層39上沉積一第二光阻層(未顯示),然後 爲定義儲存節點區’圖案化該第二光阻層以形成預定組 態。利用第二圖案化光阻層,依序蝕刻過渡性金屬層39 ' 金屬阻障層38及第二導電層37,藉以形成一儲存節點40。 因爲過渡性金屬層39較薄,所以斜面蝕刻不會發生,因 此儲存節點40可以形成整齊的垂直側壁。 接著’在第2B圖中顯示側壁間隙壁的形成過程。首先, 10 本紙張尺度適用中國國豕標準(CNS)A4規格(210 X 297公釐〉 ί請先閱讀背面之注意事項再填寫本頁) ---- ί — 訂· I —---I I 1^. 經濟部智慧財產局員工消費合作社印製 417289 a? 4803pif.doc/006 ____B7_ 五、發明說明($ ) 在絕緣層34及儲存節點40上沉積一第二金屬阻障層。之 後,回蝕第二金屬阻障層,而在儲存節點40的側壁形成 一厚約450至500埃的金屬阻障間隙壁41。第二金屬阻障 層的材料與第一金屬阻障層相同。一第二過渡金屬層沉積 在結果結構上。回蝕第二過渡金屬層以在金屬阻障間隙壁 41上形成一厚約450至500埃的過渡金屬間隙壁42。金屬 阻障間隙壁41及過渡性金屬間隙壁42並不只是一氧化阻 障層而已。 在第2C圖中,有一高介電層43沉積在絕緣層34及具 間隙壁的儲存節點40之上。該高介電層43則由鈦酸鋸 (SrT〗03)或鈦酸鋇緦((Ba,Sr)Ti03)組成。 在另一種改變的實施方式中,多晶矽層的厚度可以是 約500至1000埃,而金屬阻障層的厚度約爲〖000至6000 埃。在這種情況下,由於多晶矽層的側壁面積變小,所以, 側壁間隙壁形成與否會變的不那麼重要。 本發明是提供一種具有高電容値以及在儲存節點間無 微橋接的堆疊式電容器。並且利用沉積薄的過渡金屬層來 防止斜面蝕刻的發生,以及利用厚的多晶矽層和金屬阻障 層來增加可利用的表面積,進而增加電容値。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) <請先閱讀背面之注意事項再填寫本頁) "-------訂-----1---

Claims (1)

  1. 417239 盆 4803pif.doc.O06 ^ 々、申請專利範圍 1. 一種製造堆疊式電容器的方法,該方法包括: (請先閱讀背而之注意事領再填寫本頁} 形成一接觸窗插塞於一半導體基底上的一絕緣層內; 依序形成一導電層、一金屬阻障層及一過渡性金屬層 於該接觸窗插塞及該絕之上,其中,該金屬阻障層防 止該導電層的上表面被~^★而該過渡性金屬層的厚度薄 於該導電層及該金屬阻障¥_厚度; 依序鈾刻該導電層、1<金_阻障層及該過渡性金屬層 以形成一儲存節點; 形成一金屬阻障間隙壁在該儲存節點的側壁上以防止 該導電層側壁被氧化; 形成一過渡性金屬間隙壁在該金屬阻障間隙壁上; 形成一高介電層在該絕緣層及該儲存節點之上。 2. 如申請專利範圍第1項所述之方法,其中,該接觸插 塞的材料係選自於多晶矽、鎢或鋁其中的一種。 3. 如申請專利範圍第1項所述之方法,其中,該導電層 的組成材料爲一多晶砂層。 經濟部智慧財產局員工消費合作社印製 4. 如申請專利範圍第1項所述之方法,其中,該金屬阻 障層的材料係選自於氮化鈦錫(TiAIN)、氮化砂駄(TiSiN)、 氮化钽鈦(TaTiN)或氮化钽絕(TaAIN)其中的一種。 5. 如申請專利範圍第1項所述之方法,其中,該導電層 的厚度約爲1000至6000埃之間,而該金屬阻障層的厚度 約爲500至1000埃之間。 6. 如申請專利範圍第1項所述之方法,其中,該導電層 的厚度約爲500至1000埃之間,而該金屬阻障層的厚度 本紙張尺度適用中國國家棹準(CNS ) A4規格(210X297公釐) A8 B8 Γ8 D8 417289 4S03pif.doc/006 力、申請專利範圍 約爲1000至6000埃之間。 7. 如申請專利範圍第1項所述之方法,其中,該過渡性 金屬層的材料係選自於鉛(Pt)、銥(Ιι.)或釕(RU)其中的一 種。 8. 如申請專利範圍第1項所述之方法,其中,該過渡性 金屬層的厚度約爲500埃。 9. 如申請專利範圍第1項所述之方法,其中,該金屬阻 障間隙壁的材料係選自於氮化鈦鋁(ΊΊΑ1Ν)、氮化矽鈦 (TiSi,简化鉬鈦(TaTi N)或氮化鉬鋁(TaAIN)其中的一種。 10-维靑專利範圍第1項所述之方法,其中,該高介 ,· ·、· \ 電層則由輪_鋸(SrTi03)或鈦酸鋇緦((Ba.Sr)Ti03)組成。 11 一"的一儲存節點,包含: 一接觸垂塞,其中,該接觸窗插塞形成於一絕緣層 內直至一半導體基底上; 一堆疊式儲存節點,而該堆疊式儲存節點形成於該接 觸窗插塞上; 該儲存節點包含: 一導電層; --金屬阻障層,該金屬阻障層形成於該導電層頂部表 面及其側壁上; 一過渡金屬層,而該過渡金屬層形成於該金屬阻障層 頂部表面及其側壁上; ---高介電層,而該高介電層形成於該過渡金屬層頂部 表面及其側壁上。 13 裝-- (請先閱讀背而之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度逋用中國國家標华(CNS ) A4規格(210X297公釐) 417289 Λί< 4S〇3pif.doc/〇〇6 88 ——C"8 '~~ ------- D8 申請專利範国 12‘如^申請專利範圍第u項所述之電容器儲存節點,其 中’ s亥接觸插塞的材料係選自於多晶矽、鎢或鋁其中的一 種。 13.如申請專利範圍第丨丨項所述之電容器儲存節點,其 中,s亥導電層的組成材料爲一多晶矽層^ 如申請專利範圍第丨丨項所述之電容器儲存節點,其 中’ 3亥金屬阻障層的材料係選自於氮化鈦鋁(TlA1N)、氮化 砂駄(TiSiN) '氮化鉅鈦(TaTlN)或氮化鉅鋁(TaA丨N)其中的 一種。 15.如申請專利範圍第u項所述之電容器儲存節點,其 中’該過渡性金屬層的材料係選自於鉑(Pt)、銥(Ir)或釕(Ru) 其中的一種。 16_如申請專利範圍第丨丨項所述之電容器儲存節點,其 中,該高介電層則由鈦酸緦(SrTi03)或鈦酸鋇緦((Ba.Sr)Ti〇^ 組成。 3 : i— t I (诗先!«讀背Λ之注意事邛再填寫本頁) 绖濟部智慧財產局員工消費合作社印製 14 準 標 家 囷 國 |中 用 適 尺 張 紙 一 S
TW088107376A 1998-07-03 1999-05-06 Capacitor and a method for fabricating the same TW417289B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980026919A KR100276389B1 (ko) 1998-07-03 1998-07-03 커패시터 및 그 제조방법

Publications (1)

Publication Number Publication Date
TW417289B true TW417289B (en) 2001-01-01

Family

ID=19543078

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088107376A TW417289B (en) 1998-07-03 1999-05-06 Capacitor and a method for fabricating the same

Country Status (4)

Country Link
US (2) US6229171B1 (zh)
JP (1) JP3841591B2 (zh)
KR (1) KR100276389B1 (zh)
TW (1) TW417289B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100347542B1 (ko) * 1999-12-22 2002-08-07 주식회사 하이닉스반도체 반도체 소자의 전하저장전극 형성 방법
US6329291B1 (en) * 2000-01-28 2001-12-11 United Microelectronics Corp. Method of forming a lower storage node of a capacitor for dynamic random access memory
KR100363013B1 (ko) * 2000-06-28 2002-11-29 삼성전자 주식회사 반도체 장치의 금속 패턴 형성 방법
KR20020049875A (ko) * 2000-12-20 2002-06-26 윤종용 반도체 메모리 소자의 강유전체 커패시터 및 그 제조방법
KR100389033B1 (ko) * 2001-04-11 2003-06-25 삼성전자주식회사 강유전체 메모리소자 및 그 제조방법
US6515325B1 (en) * 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
KR100866127B1 (ko) * 2002-12-20 2008-10-31 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US6897501B2 (en) * 2003-02-28 2005-05-24 Infineon Technologies Aktiengesellschaft Avoiding shorting in capacitors
US7019351B2 (en) * 2003-03-12 2006-03-28 Micron Technology, Inc. Transistor devices, and methods of forming transistor devices and circuit devices
US6897510B2 (en) * 2003-08-25 2005-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor having a high-dielectric-constant interelectrode insulator and a method of fabrication
KR100682191B1 (ko) 2004-06-08 2007-02-12 주식회사 하이닉스반도체 반도체 소자의 저장전극 형성 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
KR100199346B1 (ko) * 1995-04-04 1999-06-15 김영환 반도체 소자의 전하저장전극 형성방법
KR100190111B1 (ko) * 1996-11-13 1999-06-01 윤종용 반도체장치의 커패시터 제조방법
JP3319994B2 (ja) * 1997-09-29 2002-09-03 シャープ株式会社 半導体記憶素子
KR100280206B1 (ko) * 1997-12-06 2001-03-02 윤종용 고유전체 캐패시터 및 그의 제조 방법
US5994197A (en) * 1999-05-27 1999-11-30 United Silicon Incorporated Method for manufacturing dynamic random access memory capable of increasing the storage capacity of the capacitor

Also Published As

Publication number Publication date
KR20000007541A (ko) 2000-02-07
KR100276389B1 (ko) 2000-12-15
JP2000058791A (ja) 2000-02-25
JP3841591B2 (ja) 2006-11-01
US6277702B1 (en) 2001-08-21
US6229171B1 (en) 2001-05-08

Similar Documents

Publication Publication Date Title
US7115935B2 (en) Embedded DRAM for metal-insulator-metal (MIM) capacitor structure
TW383494B (en) Structure and manufacturing method for capacitors
KR950003915B1 (ko) 반도체집적회로장치 및 그 제조방법
TW432691B (en) Method for forming a DRAM capacitor and capacitor made thereby
US20010006242A1 (en) Semiconductor device with pillar-shaped capacitor storage node
TW417289B (en) Capacitor and a method for fabricating the same
US6368910B1 (en) Method of fabricating ruthenium-based contact plug for memory devices
US6235579B1 (en) Method for manufacturing stacked capacitor
JPH11243182A (ja) 高誘電体物質を有するキャパシタの形成方法
CN100505269C (zh) 具有嵌入式电容的半导体装置及其制造方法
US6563161B2 (en) Memory-storage node and the method of fabricating the same
JP2008288408A (ja) 半導体装置及びその製造方法
US7473954B2 (en) Bitline of semiconductor device having stud type capping layer and method for fabricating the same
KR100555445B1 (ko) 고유전체막을갖는반도체장치의커패시터전극및커패시터형성방법
US6271083B1 (en) Method of forming a dram crown capacitor
TW508807B (en) Modified gate conductor processing for poly length control in high density drams
US6090658A (en) Method of forming a capacitor including a bottom silicon diffusion barrier layer and a top oxygen diffusion barrier layer
TW479328B (en) Method for manufacturing a self-aligned stacked storage node DRAM cell
TW418531B (en) Manufacture method of capacitor of DRAM cell
TW432584B (en) Extended trench for preventing interaction between components of stacked capacitors
US5830792A (en) Method of making a stack capacitor in a DRAM cell
TW456000B (en) Method for making an 8-shaped storage node DRAM cell
US6586312B1 (en) Method for fabricating a DRAM capacitor and device made
TW519720B (en) A ferroelectric capacitor structure having spacer and the method for fabricating the ferroelectric capacitor
TW399326B (en) The structure of cylindrical capacitor and the manufacturing method thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees