KR100347542B1 - 반도체 소자의 전하저장전극 형성 방법 - Google Patents

반도체 소자의 전하저장전극 형성 방법 Download PDF

Info

Publication number
KR100347542B1
KR100347542B1 KR1019990060549A KR19990060549A KR100347542B1 KR 100347542 B1 KR100347542 B1 KR 100347542B1 KR 1019990060549 A KR1019990060549 A KR 1019990060549A KR 19990060549 A KR19990060549 A KR 19990060549A KR 100347542 B1 KR100347542 B1 KR 100347542B1
Authority
KR
South Korea
Prior art keywords
film
forming
oxide film
tin
charge storage
Prior art date
Application number
KR1019990060549A
Other languages
English (en)
Other versions
KR20010063465A (ko
Inventor
신현상
박창헌
김명필
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990060549A priority Critical patent/KR100347542B1/ko
Priority to US09/722,505 priority patent/US6465321B1/en
Publication of KR20010063465A publication Critical patent/KR20010063465A/ko
Application granted granted Critical
Publication of KR100347542B1 publication Critical patent/KR100347542B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 전하저장전극 형성 방법에 관한 것으로, 귀금속 전하저장전극을 형성하기 위해 사용되는 하드 마스크를 산화막과 산화막 상부에 스페이서 형태로 증착되는 TiN막으로 형성함으로써 전하저장전극을 수직 구조로 형성할 수 있는 반도체 소자의 전하저장전극 형성 방법에 관한 것이다.

Description

반도체 소자의 전하저장전극 형성 방법{Method of forming a storage node in a semiconductor device}
본 발명은 반도체 소자의 전하저장전극 형성 방법에 관한 것으로, 특히 귀금속 전하저장전극을 형성하기 위해 사용되는 하드 마스크를 산화막과 산화막 상부에증착되는 TiN막으로 형성함으로써 도전체막 전하저장전극을 수직 구조로 형성할 수 있는 반도체 소자의 전하저장전극 형성 방법에 관한 것이다.
반도체 소자에서 캐패시터의 정전 용량은 하기 [수학식 1]와 같이 전극의 표면적과 전극 사이의 유전체막의 유전율에 비례하는 값을 나타낸다.
여기서, ε은 유전율, A는 표면적, d는 유전체 두께이다.
따라서, 극단적으로 미세화되는 반도체 소자의 제조 공정에서 반도체 소자가 적절히 동작하기 위한 일정량 이상의 정전 용량을 확보하기 위하여 전하저장전극을 3차원 구조로 형성하여 전하저장전극의 표면적을 증가시키거나, 높은 유전율을 갖는 BST 등과 같은 고유전체 물질을 사용하여 정전 용량을 확보하는 방법이 연구되고 있다. 그러나, 3차원 구조의 전하저장전극을 형성하기 위해서는 복잡한 공정이 요구되므로 제조 원가의 상승 및 공정 증가에 따른 수율 하락의 문제점이 있으며, BST 고유전체의 사용은 산소 화학량론(oxygen stoichimetry)을 엄격히 유지하기 어려워 누설 전류 특성이 열화되는 문제를 가지고 있다. 또한, BST를 유전체막으로 사용한 캐패시터의 경우에는 전극으로 산화 저항성이 큰 Pt등과 같은 귀금속(noble metal)을 사용해야 하는데, 이런 물질은 매우 안정하여 식각 공정이 매우 어려울 뿐만 아니라 물리 스퍼터링(physical sputtering)에 의해 식각을 실시함으로써 수직 프로파일(vertical profile)을 얻기 힘들다는 등의 문제가 발생되고 있다.
따라서, Pt을 식각하기 위해서 종래에는 TiN 또는 산화막으로 하드 마스크를 형성하고 이를 이용하여 고온에서 식각하는 방법으로 수직 프로파일을 얻고자 시도중이지만, TiN으로 형성된 하드 마스크는 증착 특성상 두꺼운 높이로 형성할 수 없어 이온의 산란(scattering) 효과를 이용할 수 없으며, 산화막으로 형성된 하드 마스크는 선택비 측면에서 TiN으로 형성된 하드 마스크보다 열악하여 식각도중 침식(erosion)되는 단점이 있다.
따라서, 본 발명은 상기한 TiN 또는 산화막으로 형성된 하드 마스크의 문제점을 해결할 수 있는 마스크를 이용하여 수직 프로파일의 전하저장전극을 형성할 수 있는 반도체 소자의 전하저장전극 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성하는 단계와, 상기 층간 절연막의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 콘택 홀을 형성한 후 상기 콘택 홀을 매립하는 플러그를 형성하는 단계와, 전체 구조 상부에 도전체막 및 산화막을 순차적으로 형성하는 단계와, 상기 산화막을 패터닝한 후 상기 산화막상에 TiN막을 형성하여 산화막 및 TiN막 구조의 하드 마스크를 형성하는 단계와, 상기 하드 마스크를 이용한 식각 공정으로 상기 도전체막을 패터닝하여 전하저장전극을 형성하는 단계와, 상기 하드 마스크를 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.
도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 전하저장전극 형성 방법을 설명하기 위해 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 층간 절연막
13 : 플러그 14 : 도전체막
15 : 산화막 16 : TiN막
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 전하저장전극 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 반도체 소자를 제조하기 위한 소정의 공정을 실시하여 소정의 구조가 형성된 반도체 기판(11) 상부에 층간 절연막(12)을 형성한다. 층간 절연막(12)의 소정 영역을 식각하여 반도체 기판(11)의 소정 영역을 노출시키는 콘택 홀을 형성한 후 예를들어 폴리실리콘막을 콘택 홀에 매립하여 플러그(13)를 형성한다. 전체 구조 상부에 캐패시터의 전하저장전극을 형성하기 위한 도전체막(14)을 형성한다. 도전체막(14)으로는 Pt와 같은 귀금속을 사용한다. 도전체막(14) 상부에 산화막(15)을 형성한 후 패터닝한다. 산화막(15)은 도전체막(14)의 형성 두께보다 약 1.5배 정도 두껍게 형성한다. 산화막 패턴은 형성하고자 하는 전하저장전극의 폭보다 작게 형성하는데, 이후 증착되는 TiN막의 증착 폭을 고려하여 그 만큼 작게 형성한다. 또한, 산화막(15)의 식각은 수소기를 함유하지 않은 불소 가스, 예를들어 CF4, C2F6등의 가스를 이용하여 5mTorr 이하의 낮은 압력에서 실시한다.
도 1(b)는 전체 구조 상부에 TiN막(16)을 형성한 후 전면 식각 공정을 실시하여 산화막 패턴상에 스페이서 구조의 TiN막(16)을 형성하여 산화막 패턴(15)과TiN막(16)으로 구성된 하드 마스크를 형성한 상태의 단면도이다. TiN막(16)은 PVD 방법으로 증착하는데, 스텝커버러지가 낮은 PVD 방법을 사용하여 TiN막(16)을 증착함으로써 산화막 패턴의 상부에 형성되는 TiN막(16)이 산화막 패턴의 하부 및 측면보다 2배이상 두껍게 증착된다.
도 1(c)는 하드 마스크를 이용하여 스퍼터링에 의해 도전체막(14)을 식각하여 전하저장 전극을 형성한 상태의 단면도이다. 이때 사용하는 식각 가스는 TiN막(16)에 대해 높은 선택비를 가질 수 있는 HBr/O2가스를 이용하기 때문에 하드 마스크의 침식없이 하드 마스크의 종횡비에 의한 이온의 간섭 효과를 활용하여 수직하게 식각하게 된다. HBr/O2가스는 2:1∼1:2 사이의 범위에서 사용하도록 한다. 또한, 스퍼터링에 의해 도전체막(14)을 식각할 때 이온의 에너지를 최대한 높이는 것이 바람직하며, DC 자기 바이어스(self bias)로 1000V 이상이 유지되도록 한다. 한편, 도전체막(16)의 식각은 2mTorr 이하의 극저압에서 실시하는데, 이에 의해 스퍼터링에 의한 식각으로 식각되는 도전체막 잔류물을 원활하게 배출할 수 있다.
또한, 상기 산화막과 TiN막의 하드 마스크는 HF를 이용하여 한번에 제거한다.
상기에서 하드 마스크를 형성하기 위해 산화막 패턴 상에 TiN막을 형성하였지만, 다른 실시 예로서 산화막과 TiN막을 적층한 후 패터닝하고 CVD 방법으로 TiN막을 형성하고 전면식각하여 스페이서 TiN막을 형성한다.
상술한 바와 같이 본 발명에 의하면 종래의 물리 스퍼터링에 의해 진행되는 귀금속 전하저장전극 식각 공정에서 사용되던 하드 마스크의 단점을 보완하여 귀금속 도전체막을 수직 구조로 식각할 수 있으므로, 0.1㎛ 이하의 디자인 룰을 갖는 초미세 패턴 공정에서 CD 바이어스를 인가하지 않아도 된다.

Claims (13)

  1. 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성하는 단계와,
    상기 층간 절연막의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 콘택 홀을 형성한 후 상기 콘택 홀을 매립하는 플러그를 형성하는 단계와,
    전체 구조 상부에 도전체막 및 산화막을 순차적으로 형성하는 단계와,
    상기 산화막을 패터닝한 후 상기 산화막상에 TiN막을 형성하여 산화막 및 TiN막 구조의 하드 마스크를 형성하는 단계와,
    상기 하드 마스크를 이용한 식각 공정으로 상기 도전체막을 패터닝하여 전하저장전극을 형성하는 단계와,
    상기 하드 마스크를 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.
  2. 제 1 항에 있어서, 상기 도전체막은 귀금속으로 형성되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.
  3. 제 1 항에 있어서, 상기 산화막은 상기 도전체막보다 1.5배 정도 두껍게 형성하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.
  4. 제 1 항에 있어서, 상기 산화막의 패터닝 공정은 수소기를 함유하지 않은 불소 가스를 이용하여 1 내지 5mTorr의 압력에서 실시하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.
  5. 제 4 항에 있어서, 상기 수소기를 포함하지 않은 불소 가스는 CF4, C2F6인 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.
  6. 제 1 항에 있어서, 상기 산화막의 패터닝은 상기 전하저장전극의 폭보다 좁게 형성되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.
  7. 제 1 항에 있어서, 상기 TiN막은 PVD 방법을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.
  8. 제 1 항에 있어서, 상기 TiN막은 상기 산화막 패턴의 하부 및 측면보다 상기 산화막 패턴의 상부가 2배이상 두껍게 형성되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.
  9. 제 1 항에 있어서, 상기 도전체막은 HBr 및 O2가스를 이용한 스퍼터링 방법에 의해 식각되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.
  10. 제 9 항에 있어서, 상기 HBr 및 O2가스의 비는 2:1 내지 1:2인 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.
  11. 제 9 항에 있어서, 상기 스퍼터링 방법은 1000V 이상의 DC 자기 바이어스를 인가하여 2mTorr 이하의 극저압에서 실시하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.
  12. 제 1 항에 있어서, 상기 산화막과 상기 TiN막의 하드 마스크는 HF를 이용하여 한번에 제거되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.
  13. 제 1 항에 있어서, 상기 산화막과 상기 TiN막으로 이루어진 하드 마스크 대신에 산화막과 TiN막을 적층한 후 패터닝하고 TiN막 스페이서 형태로 형성하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.
KR1019990060549A 1999-12-22 1999-12-22 반도체 소자의 전하저장전극 형성 방법 KR100347542B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990060549A KR100347542B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 전하저장전극 형성 방법
US09/722,505 US6465321B1 (en) 1999-12-22 2000-11-28 Method of forming a storage node in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990060549A KR100347542B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 전하저장전극 형성 방법

Publications (2)

Publication Number Publication Date
KR20010063465A KR20010063465A (ko) 2001-07-09
KR100347542B1 true KR100347542B1 (ko) 2002-08-07

Family

ID=19628272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990060549A KR100347542B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 전하저장전극 형성 방법

Country Status (2)

Country Link
US (1) US6465321B1 (ko)
KR (1) KR100347542B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924156B2 (en) * 2003-09-30 2005-08-02 Infineon Technologies Ag Method for forming a ferroelectric capacitor device
US20060074598A1 (en) * 2004-09-10 2006-04-06 Emigholz Kenneth F Application of abnormal event detection technology to hydrocracking units

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3833435A (en) 1972-09-25 1974-09-03 Bell Telephone Labor Inc Dielectric optical waveguides and technique for fabricating same
JP3060677B2 (ja) 1991-11-18 2000-07-10 日本電気株式会社 反応性ドライエッチング法
US5478772A (en) 1993-04-02 1995-12-26 Micron Technology, Inc. Method for forming a storage cell capacitor compatible with high dielectric constant materials
JP3393948B2 (ja) 1995-03-15 2003-04-07 株式会社東芝 エッチング方法
US5789323A (en) 1995-04-25 1998-08-04 Ramtron International Corporation Fabrication of metal-ferroelectric-metal capacitors with a two step patterning sequence
US5650040A (en) 1995-11-30 1997-07-22 Micron Technology, Inc. Interfacial etch of silica to improve adherence of noble metals
US5930639A (en) * 1996-04-08 1999-07-27 Micron Technology, Inc. Method for precision etching of platinum electrodes
DE19621996C2 (de) 1996-05-31 1998-04-09 Siemens Ag Verfahren zur Herstellung einer Kombination eines Drucksensors und eines elektrochemischen Sensors
US6036875A (en) * 1997-02-20 2000-03-14 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor device with ultra-fine line geometry
US5879985A (en) 1997-03-26 1999-03-09 International Business Machines Corporation Crown capacitor using a tapered etch of a damascene lower electrode
JPH10340893A (ja) 1997-06-09 1998-12-22 Sony Corp 電子薄膜材料のエッチング方法
JPH1197649A (ja) 1997-09-25 1999-04-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100276389B1 (ko) * 1998-07-03 2000-12-15 윤종용 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
KR20010063465A (ko) 2001-07-09
US6465321B1 (en) 2002-10-15

Similar Documents

Publication Publication Date Title
US6541812B2 (en) Capacitor and method for forming the same
JP4825247B2 (ja) 半導体集積回路構造を形成する方法
KR100301371B1 (ko) 반도체메모리장치및그의제조방법
KR20010083146A (ko) 반도체 장치 및 그 제조 방법
KR100778865B1 (ko) 엠아이엠 구조의 커패시터의 제조 방법
KR960043216A (ko) 고유전율 캐패시터의 하부전극 형성방법
KR100347542B1 (ko) 반도체 소자의 전하저장전극 형성 방법
KR19980071276A (ko) 돌출한 캐패시터 전극의 제조 방법
KR100300059B1 (ko) 커패시터 제조방법
KR100632526B1 (ko) 구조화된 재료층의 제조 방법
US6558999B2 (en) Method for forming a storage electrode on a semiconductor device
KR20050019200A (ko) 반도체 소자의 캐패시터 제조 방법
KR100319876B1 (ko) 실린더형캐패시터를갖는반도체장치및그제조방법
KR0147660B1 (ko) 반도체방치의 커패시터 제조방법
KR100399963B1 (ko) 반도체 장치의 전하저장전극 형성방법
KR100268911B1 (ko) 반도체소자의 커패시터 및 이의 제조방법
KR100448854B1 (ko) 반도체소자의 캐패시터 형성방법
KR100323723B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100353807B1 (ko) 고유전체 캐패시터의 하부전극 형성방법
KR100437616B1 (ko) 반도체소자의 캐패시터 제조방법
KR100528072B1 (ko) 캐패시터 제조방법
KR20020056635A (ko) 반도체 소자의 커패시터 형성 방법
KR20000055836A (ko) 반도체소자의 백금 패턴 형성방법
KR20040060139A (ko) 반도체소자의 캐패시터 제조방법
KR20020014228A (ko) 하드마스크를 이용한 캐패시터 전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee