TW408431B - Semiconductor device and methods of forming a gate dielectric and a semiconductor device - Google Patents

Semiconductor device and methods of forming a gate dielectric and a semiconductor device Download PDF

Info

Publication number
TW408431B
TW408431B TW087111051A TW87111051A TW408431B TW 408431 B TW408431 B TW 408431B TW 087111051 A TW087111051 A TW 087111051A TW 87111051 A TW87111051 A TW 87111051A TW 408431 B TW408431 B TW 408431B
Authority
TW
Taiwan
Prior art keywords
layer
region
dielectric
nitrogen
semiconductor substrate
Prior art date
Application number
TW087111051A
Other languages
English (en)
Inventor
Philip J Tobin
Rama I Hegde
Hsing-Huang Tseng
David O'meara
Victor Wang
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of TW408431B publication Critical patent/TW408431B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

A7補充 408431 第87111051號專利申請案 中文說明書修正頁(88年12月） 五、發明説明（2 ) 厚度之熱氧化物閘電介體，因此較薄的同等氧化物厚度係 更有利於金屬氧化半導體％效電晶體效率。在閘電介體厚 度中此物理性增量，當保持同等氧化物厚度/效率之相同的 位準時，係有利的’因為物理性較厚的氮化物層可減少通 道漏電流’而金屬氧化半導體場效電晶體效率未不利地衝 擊。 經濟部中央標準局員工消費合作社印製 一閘電介體形成之第一先前技術矽氮化物解決方法係使 用一低壓力化學蒸發氣沉積（LPCVD)矽氮化物材質。如此 技術之另一變化’快速熱化學蒸發氣沉積（RTCVD)矽氮化 物膜亦已推薦用以置換熱閘氧化物。這些低壓力化學蒸發 氣沉積與快速熱化學蒸發氣沉積矽氮化物層之使用，如閘 電介體’係不利的。首先，這些矽氮化物層提供高氫濃 度’其造成顯著的電子捕集，其不利地影響金屬氧化半導 體場效電晶體啟始電壓（Vt)。其已試驗地觀察這些低壓力 化學蒸發氣沉積矽氮化物與快速熱化學蒸發氣沉積矽氮化 物層經歷不穩定的電容電壓（c_v)效率與不穩定的電流-電 壓（I-V)效率。再者，這些矽氮化物膜係輕易地氧化在一含 氧環境中，其中此氧化將以一高無法控制的形式發生。罔 為此氧濃度控制材質之相關的常數，且因此控制金屬氧 化半導體場效·電晶體裝置之效率，矽氮化物層之此無法控 制的氧化係不利的，且完全地造成不同金屬氧化半導體場 效電晶體裝置效率晶片對晶片與堆對堆。 習知技術中推薦之另一解決方法係使用低壓力化學蒸發 氣沉積或快速熱化學蒸發氣沉積矽氮化物層，其係曝露至 -5 - 本紙張尺度適用中國國家標準（CNS ) A4規格（2)0X297公釐） 408431 "濟部中*择伞局兵工消费合作社印^ A7 B7 五、發明説明（ 參考先前申請 本申請案已提出於1997年11月3日美國專利申請編號 08/963,436 中。 發明領域 本發明大致有關半導體製造，且特別是有關製造一具用 爲一閘電介體之定製氧型材之氮化矽β 發明背景 在積體電路（ic)工業中，金屬氧化半導體（M〇s^#效電晶 體（FETs)之效率係藉2個主要箏昙特性控制。—金屬氧化半 導體場放電晶體裝置之效率可藉減少金屬氧化半導體場效 電晶體裝置之閘電極長度，及/或減少金屬氧化半導體場效 電晶體裝置之電介體厚度加強。#體電路工I已發展至 熱閘氧化物厚度變成小於約60埃之效果。當閘電介體發展 至-小於60埃厚度時’對熱問氧化之理論性與實際性極限 現係驅近。因&，積體電路工業係嘗試開發材質，其可置 換熱氧化物爲閘電介體姑暫，良 ]电彡1體材處爲了繼績以發展金屬氧化半 導體電晶體之效率至新位準。 爲了此目的’砂氮化物（SixNy)材質已推薦爲—潛勢性閑 電介體以置換熱氧化物閑電介體。因爲砂氮化物材質之電 介體常數係約2倍於熱氧化物之電介體常數㈣比： 較厚的矽氮化物層可物理性沉積， ^ 物閘咖人4 疋成一較溥的熱氧化 ill: 的同等氧化物厚度叫爲了説明目的 埃严二、攻：丰導體場效電晶體效率項目中沉積至-約8。 埃厚度^氮化物閘電介體係大致同等於沉積至—約卿 本紙張錢 Μ規格（210X297公瘦）
^ 408431 第87111051號專利申請案 中文說明書修正頁⑽年12月） 五、發明説明（4 ) 的電容-電壓效率與穩定的電流雷壓效率之穩定的金屬氣 化半導體電晶體時，這些喷射蒸發氣沉積材質之氧冷染物 係高的。試驗已顧示矽氮化物表面之顯著的周邊氧化，在 沉積之後，因此這些材質之電介體常數（^)大致係小於非氧 化矽氮化物材質之電介體常數。 因此，需求存在於一新高_K材質，其未提供減低之電容-電壓與電流電壓效率，且未受含氧環境不利地氧化。此新 閘電介體應具有一些氧，其係選擇性形成靠近介面至發材 ⑽供必要的氧以產·生一品質閱電介體膜。另外，當先 2技術係曝露至-氧環境時，此新閑電介體必須避免在先 前技術十發現之無法控制的氛化。大致的閑電介體氧化需 要避免，使閉電介體材質之造成的常數未不利地減低，因 此影響金屬氧化半導體場效電晶體效率（即閘漏電流）。另 外，此新閘電介體之大部分氧型材與濃度應係長時間低的 足以且穩定的足以避免電介體常數⑹之降級。此閘電介體 將加強金屬氧化半導體電晶體效率在傳統式熱閑電介體層 與其他已知氮化物閘電介體解決方法之上。 二氧化發大致係用於閘氧化物，因為事實其可相當輕易 地形成，且具有熟知的性質與具砍之高品質介面.。惟，當 裝置繼績係依比例於較小尺寸時’一二氧化矽層之厚度變 成太小以致無法製造-強物閘電介體膜。因此檢查氮化物 與類似氬化物層，因為它們比較二氧化矽具有較高的電介 體常數。惟’當形成氮化合物時，會發生問題。更特別 是’石夕氛化物之傳統式低壓力化學蒸發氣沉積形成一層，其 本紙張尺度適用中国國家標準（CNS ) Α4規格（210X2^·釐了 H ^^^1 ^—1 ** -: ,. t I —I— n {請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印裝 A7補充 408431 第87111051號專利申請案 中文說明書修正頁(88年12月） 五、發明説明（2 ) 厚度之熱氧化物閘電介體，因此較薄的同等氧化物厚度係 更有利於金屬氧化半導體％效電晶體效率。在閘電介體厚 度中此物理性增量，當保持同等氧化物厚度/效率之相同的 位準時，係有利的’因為物理性較厚的氮化物層可減少通 道漏電流’而金屬氧化半導體場效電晶體效率未不利地衝 擊。 經濟部中央標準局員工消費合作社印製 一閘電介體形成之第一先前技術矽氮化物解決方法係使 用一低壓力化學蒸發氣沉積（LPCVD)矽氮化物材質。如此 技術之另一變化’快速熱化學蒸發氣沉積（RTCVD)矽氮化 物膜亦已推薦用以置換熱閘氧化物。這些低壓力化學蒸發 氣沉積與快速熱化學蒸發氣沉積矽氮化物層之使用，如閘 電介體’係不利的。首先，這些矽氮化物層提供高氫濃 度’其造成顯著的電子捕集，其不利地影響金屬氧化半導 體場效電晶體啟始電壓（Vt)。其已試驗地觀察這些低壓力 化學蒸發氣沉積矽氮化物與快速熱化學蒸發氣沉積矽氮化 物層經歷不穩定的電容電壓（c_v)效率與不穩定的電流-電 壓（I-V)效率。再者，這些矽氮化物膜係輕易地氧化在一含 氧環境中，其中此氧化將以一高無法控制的形式發生。罔 為此氧濃度控制材質之相關的常數，且因此控制金屬氧 化半導體場效·電晶體裝置之效率，矽氮化物層之此無法控 制的氧化係不利的，且完全地造成不同金屬氧化半導體場 效電晶體裝置效率晶片對晶片與堆對堆。 習知技術中推薦之另一解決方法係使用低壓力化學蒸發 氣沉積或快速熱化學蒸發氣沉積矽氮化物層，其係曝露至 -5 - 本紙張尺度適用中國國家標準（CNS ) A4規格（2)0X297公釐）
408431 第87m〇5i號專利申請案 中文說明書修正頁(8S年η月） 五、發明説明（17) 步驟70中形成）間介面之氧原子濃度d尖釘（例如小於1〇埃厚 度）。 經濟部申央標準局貝工消費合作社印製 在此短暫時間周期之後，其中N2〇氣流係相當地高，％〇 氣流係比率減低於步驟70沉積製法之中間時間周期。此 Νθ氣流減低，在步騾7〇中沉積之中間時間周期期間，造 成氧濃度減低之層204中間部分5 〇2，如圖6中說明。靠近步 驟7〇沉積製法之末端，Np流率係再次增加以造成靠近層 204沉積部分504之增加性氧濃度。重要係注、意圖6說明氨氣 之結果流和圖6二氣矽烷氣流係大致保持固定的，因此大致 固定的矽與氮型材/混合物發生遍及膜2〇4。惟，重要係注 意圖6與圖1步驟70清楚地指導任何其一氧（〇)、矽㈡^及/或 氮（N)之任何型材可增量地且定製在大部分材質2〇4中經過 絕對及/或相對性氣流控制。因此，任何一個以上含氮氣體 (NH3)、含矽氣體(DCS)及/或含氧氣體(N2〇)可非常精確地電 腦控制遍及步騾70之全部沉積處理時間以造成任何氧、梦 及/或氮型材’其係任何應用所希求的。這些Si/〇/N型材經 過氧化氮閘電介體206可改變以獲得任何希求的常數在約 4.0與8.0或任何希求的氧分怖之間，其係需要以加強且保留 金屬氧化半導體電晶體效率。. 圖7說明相關圖1步驟80討論之隨意的氧化處理。在步驟 80中，一 Ν20氣流係出現橫越晶片表面。此隨意的Ν20氣流 將增加氧（〇)濃度橫越圖7之層204，而減低此相同層204頂 部表面之氮濃度。此濃度改變係清晰地說明在圖7中，且係 隨意的在整個製法中。 -20 - 本紙張尺度適用中國國家標準（CNS Μ4規格（2丨〇χ297公釐） 408431 A7 ' B/ 五、發明説明（3 ) 使用N20之快速熱處理（RTP)氣割後退火製法，而此氣割後 退火解決方法造成具一更穩定的電容電壓（C-V)與更穩定 的電流-電壓（I-V)效率之金屬氧化半導體場效電晶體，這些 層之氧化依然持續爲一缺點。氣割後退火氮化物層曝露之 無法控制的氧化造成材質電介體常數之顯著的低落，因此 藉增加同等氧化物厚度値減少電晶體效率。在气=4.7階次上 之電介體常數已測量這些氮化物材質，因此此電介體常數 未在現存約e广4.0熱氧化物電介體常數之上一大改進。 積體電路工業（1C)中另一解決_方法已藉使用一氨（1^113)環 境一金屬氧化半導體場效電晶體通道區域之曝露Si直接氮 化形成一矽氮化物。此方法亦提供氮化物之周邊氧化，在 膜形成之後，因此完全閘電介體膜之電介體常數（\)可不利 地影響，如前述。再者，材質之厚度，其可使用此氮化製 法氮化，係自然地自我限制，因此充分地厚的閘電介體材 質不能使用此製法形成。當等離子處理可容許使用此製法 厚的閘氧化物形成，此膜之周邊氧化在此技術使用中依然 係一極限因素。 經濟部中央榡準局兵工消资合作社印製 -J-— - I -- I I - 1 Mil - - -- -- - - - I - y:' (請先聞讀背面之注意事項再填寫本頁) 對此閘電介體問題另一推薦之解決方法已係薄膜技術。 當此技術形成具穩定的電容電壓效率與電流電壓效率之金 屬氧化半導體電晶體時，這些薄膜電介體之顯著的氧濃度 不利地影響電介體常數，因此金屬氧化半:導體場效電晶體 效率亦係不利地衝擊。 矽氮化物材質之噴射蒸發氣沉積（JVD)已推薦用爲金屬氧 化半導體場效電晶體之閘電介體。當這些材質形成具穩定 -6 - 本紙張尺度適用中國國家標準{ CNS ) A4規格（2]〇Χ 297公釐）
^ 408431 第87111051號專利申請案 中文說明書修正頁⑽年12月） 五、發明説明（4 ) 的電容-電壓效率與穩定的電流雷壓效率之穩定的金屬氣 化半導體電晶體時，這些喷射蒸發氣沉積材質之氧冷染物 係高的。試驗已顧示矽氮化物表面之顯著的周邊氧化，在 沉積之後，因此這些材質之電介體常數（^)大致係小於非氧 化矽氮化物材質之電介體常數。 因此，需求存在於一新高_K材質，其未提供減低之電容-電壓與電流電壓效率，且未受含氧環境不利地氧化。此新 閘電介體應具有一些氧，其係選擇性形成靠近介面至發材 ⑽供必要的氧以產·生一品質閱電介體膜。另外，當先 2技術係曝露至-氧環境時，此新閑電介體必須避免在先 前技術十發現之無法控制的氛化。大致的閑電介體氧化需 要避免，使閉電介體材質之造成的常數未不利地減低，因 此影響金屬氧化半導體場效電晶體效率（即閘漏電流）。另 外，此新閘電介體之大部分氧型材與濃度應係長時間低的 足以且穩定的足以避免電介體常數⑹之降級。此閘電介體 將加強金屬氧化半導體電晶體效率在傳統式熱閑電介體層 與其他已知氮化物閘電介體解決方法之上。 二氧化發大致係用於閘氧化物，因為事實其可相當輕易 地形成，且具有熟知的性質與具砍之高品質介面.。惟，當 裝置繼績係依比例於較小尺寸時’一二氧化矽層之厚度變 成太小以致無法製造-強物閘電介體膜。因此檢查氮化物 與類似氬化物層，因為它們比較二氧化矽具有較高的電介 體常數。惟’當形成氮化合物時，會發生問題。更特別 是’石夕氛化物之傳統式低壓力化學蒸發氣沉積形成一層，其 本紙張尺度適用中国國家標準（CNS ) Α4規格（210X2^·釐了 H ^^^1 ^—1 ** -: ,. t I —I— n {請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印裝 408431 A7 ' --*~~-~~~—- __ B7 五、發明説明（5 ) 一 具有相當鬲的電子累積量，因爲一低的氮對矽原子比率 與问的氫内容物β同樣地’在沉積膜中氮對矽之原子比 請 先 閱 讀 背 之 注_ 意 事 項 再.二 填 本 頁 率係顯著地固定的在一廣泛的氨對二氣矽烷氣流率範園之 上。傳統式低壓力化學蒸發氣沉積係漫長的製法，因爲一 低的'几積比率耦合漫長的加熱與冷卻時間。另外，傳統式 -壓力化予蒸發氣沉積製法可能具有不利的影響在形成之 裝置電氣特性上。 種解決此問題之嘗試係將一完全氣化矽烷化合物置換 一二氣矽烷。越多氯化矽烷化金物，則通常沉積溫度越高 。高溫沉積應避免，因爲這些可移動臨界植入物，其已形 成在包含啓始調整型植入物與鑿穿植入物之裝置内。 訂 Λ 經騎部中央標準局員工消费合作社印製 又試圖解決問題之另一方法係使用富氮矽氮化物膜’其 係藉一等離子加強式沉積或含植入法形成。等離子製法大 致使用矽烷爲來源氣體，且將合併一大量氫在容積中。在 沉積期間，等離子膜亦造成等離子傷害至裝置。在依然另 一另選實例中，一傳統式矽氮化物層可藉一氮植入法依循 沉積。惟，此未一良好的另選性，因爲植入物將造成傷害 至膜。.再者，其將很難控制氮深度’特別是當矽氮化物厚 度變成較薄時。氮需要均勻地擴散遍及厚度，且在幾乎所 有實例中，那將係在膜之最小部分靠近其2個最外側表面， 其將係不足於氮濃度。雖然一退火步驟可執行在植入法或 等離子沉積之後，其可相信退火步驟將未完全地修復發生 的傷害。 有關在矽氮化物膜内氫之問題通常必須與捕集器執行。 本紙張尺度適用中國國家標準（CNs ) Α4規格（2]〇Χ 297公釐） 40843^ Γ__—_______Β7 五、發明説明（6 ) * 在容積中有關捕集器之氫增加膜之漏電流。捕集器通常係 一介面或層之部分，其具有垂懸結合力β捕集器通常係不 希望的> JL若可能時應避免。 圖式簡單説明 .圖1説明在一流程圖中，根據本發明形成一改進的閘電 介體材質之製法。 圖2-8説明在剖面圖與對應χγ圖面中，根據本發明,一改 進的閘電介體形式與此閘電介體材質之原子混合物。 .圖9説明在一 χγ圖面中，,g 一現場多矽覆蓋式氮化矽 層之Auger資料可有效地防止隨後之氧化環境。 圖1 〇説明在XY圖面中，根據本發明SIMS資料相似於圖9 説明之Auger資料。 圖11與12説明以XY圖面中，顯示氧濃度與氧型材經過一 氧化氮閘電介體之一大部分二者之資料可定製且適當地防 止過時，因此MOSFET效率係根據本發明改進。 圖13包括一半導體裝置部分之剖面圖説明，其係在形成 場絕緣區域之後； 圖14包括圖13基板之剖面圖説明，其係在根據本發明實 例形成一閘電介體層之後； '、圖15包括一圖式説明氮氣至矽原子比率在一膜内比較氮 氣來源氣體至矽來源氣體用於不-同沉積系統型式； .圖16包括圖2基板之剖面圖説明，其係在形成一傳導層在 閘電介體層上之後； 圖17包括圖16基板之剖面圖説明，其係在執行一金屬絕 -9 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） ^.^-: (請先聞讀背面之注意事項再填寫本頁) ./I裝· — bj T J'e 經满部中央摞準局員工消资合作社印5£ 408431 A7 τ*\ ί D / 經濟部中夾標率局見工消贽含作社印製 五、發明説明（7 ) 緣體半導體場效電晶體之後； 圖18包括囷17基板之剖面圖説明，其係在形成一大致完 成的裝置之後； 、圖19包括顯示比橫越電介體層之電場經過—電介體材質 之電流密度比較説明；及 、'圖20包括顯示藉使用一 1〇:1氨氣對二氯珍燒氣體比率之 快速熱化學蒸發氣沉積形成之一傳統熱氧化與氮化矽之閘 .勢能電容.之一圖面。 可以肯定的是，爲了説明簡货與澄清，在圖式中説明之 元件無必要依比例繪出。例如，一些元件之尺寸對澄清其 他元件係誇大的。再者’此處考慮適當，參考數字已重覆 在圖式之間以指示對應或類似的元件。 較佳實例説明 大體上’本發明係形成一高K氧氮化物閘電介體之方法 ，其具有一控制式/整製式氧濃度與一控制式/整製式氧型 材經過那裡。此整製式氧型材與濃度係未受併發的室環境 不利地於響’因爲現％乳化氮閘電介體之覆蓋經一現場傳 導閘電極層。 此氧氮化物閘電介體之初始的氧濃度與整製式氧型材係 藉執行半導體基板表面之半導體基板預清洗首先啓始在一 含氫環境中。此預清洗確保在半導體基板，表面之氧污染物 係控制及/或減低至最小。一隨意的半導體基板介面層然後 係形成在半導體基板表面上，其中此隨意的介面係藉半導 體基板之控制式曝露至一含氮環境，例如；氨，或氧化氮 先 閱 讀 背 之 注-意 事 項I, ·I裝 頁 訂 二 r- -10 - 本、紙張尺度適用中國國家標孪（CNS ) AAimTi!0X 297~i ) 經漪部中央標準局兵工消贽合作社印^ 408431 A7 ' -~~- ___________B7 _五、發明説明（8 ) 及/或一含氧氣體，例如氧化亞氮，可控制地形成以包含一 氮及/或氧之預定量。 在此隨意的介面形成之後，閘電介體材質之大部分係形 成β閘電介體材質之大部分係較佳地藉執行使用—矽烷或 二氯矽烷與氨氣流之氮化矽膜之低壓力化學蒸發氣沉積 (LPCVD)形成。在矽烷或二氣矽烷（DCS)與氨氣流期間，— 控制式氧化亞氮氣流亦係提供以容許矽氮化物膜摻雜一些 氧濃度與型材以形成一氧氮化物膜。氧化亞氮氣流係以一 可控制式方法改變遍及於閘電t體沉積之一些時間周期以 產生一所希望的氧型材與一所希望的氧濃度經過氧氮化物 閉电介體層之大邵分深度。其應注意其他含矽氣體可用以 取代矽烷與二氯矽烷。 、在此大部分氧氮化物閘電介體膜形成之後，一大部分材 質頂部表面之隨意的氧化可執行。一現場多矽或非結晶矽 (a-Si)覆蓋層（傳導覆蓋）然後係形成在大部分氧氮化物層上 乂防止乳型材乳化氮濃度避免併發的改變，且促使電 晶體I併發的閘電極圖案。現場覆蓋具含矽層或傳導閘層 ，其係—氧障礙，之氧氮化物閘電介體之主要目的係使在 閘B A體下之氧型材與氧濃度未受併發的曝露至室環境或 含氧製程環境（例如；氧等離子.製程）不利地變化。另外， 矽覆蓋形成之前或在多矽覆蓋形成之，後，爲了減低一 氫濃度在閘電介體結構内，—高溫氛氣（A〇或I氣叫)退火 可使用其一。 2 結果係一具垂直式定製氧型材與垂直式定製氧濃度之+ (請先閲讀背面之注意事項再填寫本f) ix
-J 1.. . -11 - 本紙¥尺度適用1¾¾準（CNS) 408431 A7 B7 五、發明説明（9 經滴部中央掠準局負工消Φ;合作社印" 介體層，.其中此氧型材與濃度係防止避免併發的損害，因 爲併發的處理環境。在此指導之造成的閘電介體層具有— 同电a體S數（eT)，大致根據增加至氮化物閘.電介體膜之所 希望的氧型材與濃度變化在5‘〇與8Q之間。此氧氮化物問電 介體材質之物理厚度大致係在25埃與1〇〇埃之間，因此此材 資之有效的氧化物厚度係大約在12埃與5〇埃之間。閘電介 體之現場覆蓋確保避免閘電介體之併發的氧化，因此保持 加強氧氮化物閘電介體性質之長期M〇s效率。另外，在此 指導之製法確保氧係依然選-货提供閘電介體在臨界點， 因此改進氧化物之裝置品質。再者，在此指導之閘電介體 使用將減低閘電極至通道區域電流，因此可製造較低的功 率裝置，而可保持高操作速度。 本發明可參考圖1_12以更瞭解。 圖1説明在一流程圖中，根據本發明用以形成一改進的 氧氮化物閘電介體區域之製法。圖i之製法開始在一步驟10 。在步驟10中，提供一半導體晶片，其中半導體晶片係開 始半導體處理之初始階段。晶片可能或不可能已經已處理 以包含場氧化絕緣，溝渠絕緣或類似品，如習之此技。此 半導體基板係曝露至一含氫環境，例如；一氟化氫（HF)環 兄以執行半導體基板表面之離_場水狀預清洗.。此氣化氫 (HF)製法係執行從半導體基板之頂部表面以移除氧原子及/ 或其他自然污染物。當一另選至一氟化氫水狀預清洗時， —氟化氫蒸發氣请洗可執行在半導體基板上以執行一相似 功能》半導體基板之離子粉末或反應離子蝕刻（RIE)亦可使 -12 - 本紙張尺度適;fl巾國齡轉（CNS) A4規格（21()>< 297公疫） Ί抑衣— Γ~\ . f請先閲請背面之注意事項再填寫本頁) 訂 經濟部中央標準局貝工消於合作社印製 408431 A7 _______B7五、發明説明（10 ) 用至-些等級。另外，雖然揭示場外氣化氮製法，批次工 具與群集工具存在’其中一氟化氮蒸發氣清洗可現場執行 在此隨後討論义其餘製法。大致上，步驟10係執行以產生 一非活性氫或終端半導體基板表面，其係清除自然氧化物 與類似污染物。 在步驟10之後，預清洗半導體基板係放入包含至少2個不 同化學络發氣沉積室之—群集化學蒸發氣沉積工具（共同處 理環境）。在步驟20中，半導體晶片係放入這些至少二群集 化學络發氣沉積室之第一個：些第一室係參考爲一外延矽 室或爲一多矽沉積室。而在此第一室中，當執行溫度暴跳 時，半導體晶片，其係清洗在步驟1〇中，係曝露至一惰性 環境。步驟20較佳地意圖曝露半導體晶片至一個以上之氮 迅述兔：氫境或其結合物。在步驟20中説明之處理 期間’晶片之溫度係從室溫大致暴跳至一較佳是i〇8〇。〇之 同處理溫度。重要係注意此最終處理溫度可爲在一 8〇〇ec至 120CTC範圍内之任何溫度。 在步躁20中，最有利係確保環境惰性氣流使半導體基板 表面無氮化物發生。重要的是注意那係低於臨界溫度，其 氮可流動而不產生一氮化表面在半導體晶片上。高於此臨 界溫度’氮（N2)應較佳地從室移.除，且置換—氫（h2)環境以 防止表面之氮化物高於臨界溫度。因此，< 在一較佳步驟2〇 中’ 一氮氣係在低於臨界溫度之溫度供給至室，而一旦溫 度到達及/或超過臨界溫度，此氮氣流係快速地或逐漸地置 換一氫氣流。藉執行此結合之氮/氫暴跳，預清洗之半導體 -13 - 不浪尺度適用中國國家標準（CNS ) M規格（2丨οχ”7公釐 wrttin {請先閲讀背面之ii意事項再¾1寫本頁} yl裝·
IT Κ 408431 A7 B7 經濟部中央標準局員工消贽合作社印製 五、發明説明（11 ) 基板表面，其係在步驟10中非活性之氫，係經過步驟20之 溫度高升更進地保留。 片係放入群集工具之第一室時，氧可捕集或呈現在 系統中。在步驟20之溫度暴跳期間，此氧可能污染晶片。 因此’在一步驟3〇中，在半導體基板表面上任何殘留之氧 化物或最近形成之氧化物係藉在一減低環境中退火移除， 。因此，天生的氧化物，因爲晶片之導引進入處理 工具，可藉步驟3〇之氫退火製法逆轉或減低衝擊。在一較 佳型式中，步驟3〇之氫退火係^行在約1〇8〇 於約2〇秒 。惟’應注意其他溫度與時間周期可使用，且應注意其他 氣流與混合物可用以執行有關步驟30討論之氧化物移除功 能。 再者，在步骤40，晶片係傳送至至少二群集化學蒸發氣 沉積室之第二室。此第二群集室係參考爲—氮化物低壓力 1L學蒸發氣沉積（C VD)室〇 在步驟50中’執行半導體基板表面之隨意的氮化。注 意步驟50與60係隨意的，且注意處理可從步驟4〇直接地繼 續步驟70〇再者，祇有步驟5〇與6〇之—，非二者，可執行 在此指導之製法流程中。因爲步驟50係随意的，步驟5〇無 需執行在所有環境中以提供一閘電介體，其係完全地作用 的且有利的，如在此指導，步驟5〇係大致執行以提供半導 體基板之氮化物非活性頂部表面，在步驟2〇_4〇執行之後， 爲了確保減少矽半導體基板之任何併發的氧化。大致上， 步骤50之處理係藉曝露半導體基板至—氨（να)環境執行在 -14 - 本、紙張尺度適用中國國家榡準（CNS ) Λ4規格（2!〇χ297公釐）
Tlfxi·- · · ·1ν) yurKir- r. · ·1 I --- (請先閲讀背面之.注意事項再填寫本頁) 裝 IT- Ψ A7 408431 B7 五、發明説明（U ) (請先閲讀背面之注意事項再填寫本頁) 約750°C於約10秒。重要係注意步驟50之氮化物處理可發生 在不同溫度與於不同時間周期，如係需要特定環境。另外 ，步驟5.0之氨可置換其他含氮氣體，例如NO、N2、N2H4或 其結合物。注意雖然NO包含氮與氧二者，半導體基板之矽 較佳以原子式黏附至氮，因此一氮化表面，且非一氧化表 面，係藉使用步驟50中之NO來源氣體形成。 在執行隨意的步驟50之後，可執行一隨意的步驟60。在 步驟60中，半導體晶片之頂部曝露表面係使用包含氧之氣 體來源流氧化。在一較佳形式t，步驟60係執行在900Ό於 約10秒，因此晶片係曝露於此時間周期至包含Ν20之氣體 流。重要係注意沉積溫度與氧化時間可改變，而依然完成 相同結果。另外，使用在步驟60中之Ν20(即；含氧氣體）可 置換氧（〇2)、臭氧（〇3)或二氧化碳（C〇2)。步驟60之隨意的 製法係用以改進閘電介體介面之可靠性至半導體基板。例 如，步驟60可用以移除許多有關出現在步騍50形成之氮化 材質中沉積場之氮。 經濟部中央標準局员工消资合作社印奴 在隨意的步驟50與60之後，執行一較佳步驟70。在步驟 70中，執行一低壓力化學蒸發氣沉積與快速熱化學蒸發氣 沉積硬氮化物沉積製法。秒氮化物沉積係使用一二氯梦燒 (DCS)與氨（NH3)環境較佳地執行在750°C。而晶片係曝露至 二氯矽烷/氨氣體環境，一些n2o量係較佳地流入室中重疊 氨氣流或互相排除氨氣流（例如在氨氣流之前或之後）。重 要係注意有關步驟70討論之氨氣體可置換任何含氮氣體， 且注意有關步驟70討論之N20可置換任何含氧氣體，長時 -15 - 本紙张尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） 408431 經於.部中次標準局员工消贽合作社印絜 A7 B7 五、發明説明（I3 間在步驟70中其用以沉積電介體材質之大部分，—戋— 氧氣體（Ν,Ο)與含氡氣體（NH3)之流率係改變在一控制^製 法中。在流入宣中含氮氣體與流入室中含氧氣體間之:匕率 變化將容許一個以上之氧型材與及/或氮型材之客户定製遍 及氧化氮閘電介體膜之大部分材質β對此氧原子與氮原= 型材現象之更近的討論與説明，參考圖2_8。在最終閱電介 體膜内造成足氧位準應高的足以抑制沉積在氮化物閑電介 體膜之逆電荷’但低的足以保持一高電介體常數，因此 金屬氧t半導體電晶體效率#'芒進’且閘至通道漏電流係 減低。在此指導閘電介體之造成相關電介體常數匕)將根據 含氧氣體之流率與在最終膜中氧型材大致在5〇與8〇之間。 在一步驟80中，執行在步驟7〇中形成之氧化物頂部部分 之表面氧化。較佳是，此表面氧化係使用—N2〇環境執行 在使用之處理室内以形成大部分氧氮化物閘電介體材質在 步驟70中，惟，其他含氧分子可使用。 在步驟80之後.，晶片係再一次傳送至化學蒸發氣沉積群 集工具中之第一罜。在一另選形式中，步驟9〇可能需要晶 片依然傳送至化學蒸發氣沉積群集工具中之第三處理室。 在步驟90中，晶片係定位以執行藉步驟J 〇_8〇形成之電介體 材質之覆蓋操作，因此此覆蓋操作將確保氧與氮濃度之定 製型材經過閘電介體材質深度保持大致不變遍及隨後的處 理。 在步驟100中，執行一惰性氣體環境中之現場高溫退火。 較佳是，步驟100中使用之惰性氣體係氬（Ar)或氮（N2)之一 • 16 - 本紙張尺度適用中國國家標隼（CNS ) Λ4規格（210X29*7公楚）
408431 A7 B7 五、發明説明（Η 輕菊部中央標準局貝工消资合作社印製 。較佳是’此高溫現場退火係執行在1080°C於約20秒。此 退火製法係執行從最終閘電介體結構以移除氫原子。這些 氮原子可能$合併進入閘電介體結構經過晶片曝露至氨、 氣化氣或像先前處理步驟中之含氫氣體，例如步驟1〇_9〇。 在隨意的步驟100係執行之後，閘電介體之現場覆蓋係藉 —步驟110執行。在步驟110中，多矽及/或非結晶矽（a-Si)係 沉積至一約50埃至1000埃厚度在藉步驟1〇至1〇〇先前形成之 处介體層I上。此多矽覆蓋層將確保任何併發的晶片曝露 至一含氧環境將未不利地影琴譽步驟丨〇-9〇形成之氧氮化物 閘電介體之定製且預期的氧/氮型材β 在一步驟120中’依然另一隨意的高溫退火可另外地或代 替步驟100執行。此高溫退火係相似於相關步驟100討論之 高溫退火’且係從最終閘電介體結構用以移除氫。在步骤 120中’晶片亦係溫度熱力地向下暴跳以接近室溫，爲了促 進從群集式化學蒸發氣沉積處理工具移除。 圖2-8提供二個特定目的。首先，圖2_8之左邊部分2〇5説 明到面裝置，其由相關圖1先前討論之處理造成。圖之 右邊部分210説明各種材質之矽、氧與氮濃度/型材’如它 們係經過藉圖1指導之處理形成。 圖2説明提供一矽半導體基板.2〇〇。在一較佳形式中，半 導體基板200係一矽晶片，其上許多積體電路（ICs)將形成。 惟’在此指導之半導體基板200可爲任何半導體基板，如習 之此技。在圖2之右邊部分210中，其係説明半導體基板材 質係主要地由矽（ίο!5原子/平方公分）製成。半導體基 -17 - 本紙张尺度適用中國國家標準（CNS ) Λ4規格（2丨0X297公釐） -- - 、. f請先閲讀背面之注意事項再填寫本頁) h- 訂—------_ 1
丨 I -· t^K • I - I - 408431 A7 B7 五、發明説明（l5 ) 經漓部中央標if局:工消资合作社印¾ 大部分區@包含-些較低的氧位準與氣原+濃度（個別是 1〇12與1〇9原子/平方公分）。半導體基板材質200之上方部分 包含一自然的氧化物區域，其中氧濃度增加在矽濃度之損 失。在此半導體基板200之上方自然的.氧化物部分中，矽原 子之百分比濃度係些微地減少，反之氧原子濃度藉大小階 次增加。半導體基板材質200之富氧上方自然的氧化物區域 厚度，如圖2説明，係大致在1〇埃階次上或較小的深度。如 圖2説明，遍及一半導體基板大部分之氮濃度係大致固定的 從大部分至半導體基板表面。 圖3説明在執行從圖1步驟之處理之後，發生在半導 體基板200内之混合物改變。如圖】步驟1〇_3〇先前討論，hf 處理與氧化物移除處理係使用在步驟1〇_3〇中，爲了從半導 體基板200之頂部表面清洗/移除氧化物材質。如圖3説明， 此氫退火與氟化氫處理造成自然的氧化物與從半導體基板 200表面之氧原子移除，因此一純矽表面係再一次恢復在半 導體基板200表面。注意在半導體基板表面石夕與氧之表面濃 度現係大致相似於大部分半導體基板化合物。 圖4説明圖1步驟50中討論之隨意的處理β在步驟5〇中， 秒表面之隨意的氮化係使用氨（ΝΗ3)或一類似含氮氣體。如 圖4中説明，此氮化步驟造成.一薄氮化層2〇2之形式在半 導體基板200之頂部表面上，如左邊區域205中説明。亦如 圖4中説明，此層202内之矽濃度係些微地低於大部分半導 體基板200之矽濃度，因此層202之氮原子濃度係大大地增 加在半導體基板200之矽濃度上：換言之，層2〇2係包含氮 請 閱. 背 1¾ 之 注.. 意 事 項 再； 填, 頁 裝 訂
:X
]JL -18 - 表紙ί長尺度適用中國國家標準{ CNS ) Λ4規格（210X297公釐） 408431 A7 ' B7 五、發明説明（l6) 與矽二者高濃度之層，因此大部分半導體基板200具有祇有 矽之高濃度。圖4中之層202係大致一 SixNy氮化物。横越層 200與202之氧濃度係非大致不同於圖4中，在步驟50處理之 後。 ，、圖5説明圖1步驟60中討論之隨意的處理。在步驟60中， 藉步驟5〇形成之氮化表面（參閱圖4之層202)係曝露至一含 氧氣體，因此進入層202表面之預定深度係些微地氧化。在 步騍60中，如圖5中説明，膜202之氧濃度係些微地增加， 因爲有關圖1步驟60討論之氧曝！。靠近圖5之層202頂部表 面之此氧濃度增加（因爲有關圖1中步驟60之處理）將造成氮 濃度些微的增加，如氧濃度增加向膜2〇2之頂部。惟，步驟 60之氧化處理，其係説明在圖5中，係使膜202頂部部分之 氮濃度係依然太於在膜202頂部之氧濃度。 經漭部中央標準局貝工消贽合作社印$ί I — - - H - 1H - H - ------ - T - '厂 (請先閱讀背面之注意事項再填寫本頁) '圖6説明造成之結構與Si/Ο/Ν濃度，其由相關圖1步驟70 先前討論之處理造成。在圖1步驟70中，形成全部閘電介體 206之大部分204。此大部分層204係藉使用一二氯矽烷（DCS) 來源、一含氮來源與一含氧來源之砂氧化氮材質之低壓力 化學蒸發氣沉積形成，較佳是二氯矽烷（DCS)、氨與N20係 用於圖1步驟70。圖6説明N20之效能係在一高比率流入室 中，在大部分材質204之初始沉.積期間。因爲一高初始N20 流率，層204之較低部分具有一_高氧濃度在一個以上矽/氮 原子之損失。因此，圖6説明由此高初始N20流率造成之氧 濃度撞擊500，在步驟70中材質初始増量性沉積期間。氧濃 度撞擊500係靠近在層202(圖1步驟60中形成）與層204(圖1 -19 - 本紙張尺度適用中國國家標準{ CNS ) Λ4規格（210X29?公釐）
408431 第87m〇5i號專利申請案 中文說明書修正頁(8S年η月） 五、發明説明（17) 步驟70中形成）間介面之氧原子濃度d尖釘（例如小於1〇埃厚 度）。 經濟部申央標準局貝工消費合作社印製 在此短暫時間周期之後，其中N2〇氣流係相當地高，％〇 氣流係比率減低於步驟70沉積製法之中間時間周期。此 Νθ氣流減低，在步騾7〇中沉積之中間時間周期期間，造 成氧濃度減低之層204中間部分5 〇2，如圖6中說明。靠近步 驟7〇沉積製法之末端，Np流率係再次增加以造成靠近層 204沉積部分504之增加性氧濃度。重要係注、意圖6說明氨氣 之結果流和圖6二氣矽烷氣流係大致保持固定的，因此大致 固定的矽與氮型材/混合物發生遍及膜2〇4。惟，重要係注 意圖6與圖1步驟70清楚地指導任何其一氧（〇)、矽㈡^及/或 氮（N)之任何型材可增量地且定製在大部分材質2〇4中經過 絕對及/或相對性氣流控制。因此，任何一個以上含氮氣體 (NH3)、含矽氣體(DCS)及/或含氧氣體(N2〇)可非常精確地電 腦控制遍及步騾70之全部沉積處理時間以造成任何氧、梦 及/或氮型材’其係任何應用所希求的。這些Si/〇/N型材經 過氧化氮閘電介體206可改變以獲得任何希求的常數在約 4.0與8.0或任何希求的氧分怖之間，其係需要以加強且保留 金屬氧化半導體電晶體效率。. 圖7說明相關圖1步驟80討論之隨意的氧化處理。在步驟 80中，一 Ν20氣流係出現橫越晶片表面。此隨意的Ν20氣流 將增加氧（〇)濃度橫越圖7之層204，而減低此相同層204頂 部表面之氮濃度。此濃度改變係清晰地說明在圖7中，且係 隨意的在整個製法中。 -20 - 本紙張尺度適用中國國家標準（CNS Μ4規格（2丨〇χ297公釐） 408431 A7 B7 五、發明説明（IS ) 在步驟80完成之後（參閲圖7)，執行圖1之步驟9CM20，其 中由執行步驟90-120造成之裝置係説明在圖8中。在步驟 90-120中，一現場多矽或非結晶矽（a-Si)覆蓋層208係直接地 沉積在大部分電介體材質204之頂部上。如圖8中説明，層 208之矽濃度係高的，因此多矽及/或非結晶矽層208之氧與 .氮濃度係相似於半導體基板材質200之氧與氮濃度。大致上 ，多矽材質208之氧與氮混合物係大於半導體基板200之氧 與氮混合物約2階次値。如圖8中説明，且相關圖1步驟110 討論，覆蓋多矽層208將保護在；^面材質202與204遭受併發 的室環境或含氧環境（例如；氧等離子灰化）之不利的氧化 影響。出現在層208頂部表面之任何氧原子將不會輕易地擴 散經過層208以改變層202與204之氧型材。因此，Si/Ο/Ν形 成之型材，相關層202與204圖8中説明，係隨後地保留經過 任何併發的半導體處理上經過最終積體電路裝置包裝與運 輸。因爲保護性覆蓋，使用層202與204之MOS電晶體之電 介體常數、有效氧化物厚度（EOT)與效率能力係適當地保留 在非先前技術之時間之上。 經濟部中央標準扃男工消贽合作社印製 圖9説明從圖1修改製法採用之測量結果，爲了説明一特 定點。圖9之特定點係一覆蓋多矽層208或覆蓋非結晶矽層 208之現場沉積提供保護圖8在下面氧化氮閘電介體206之定 製氧濃度與氧型材之希求的目的。圖9説明，在圖9右邊部 分一矽半導體基板之呈現。圖9中間部分清晰地説明一矽氮 化物層之高氮濃度·，如藉在此指導之處理形成之。在圖9中 間部分中矽氮化物層係形成在一群集化學蒸發氣沉積工具 -21 - 本紙张尺度適用中國國家標準（CNS ) Λ4規招 ( 210X 297公釐） 經滴部中央標準扃男工消贽合作社印製 408431 A7 ' _________B7_ 五、發明説明（19 ) ~~~ 之第二室中。 重要係注意圖9形成之矽氮化物係具有不管怎樣幾乎無氧 内容物之相當純的矽氮化物層（SixNy)。因此，圖9説明在圖 9中間部分中矽氮化物層之氧濃度係非常低。在具」低氧濃 度之此矽氮化物層形成之後，一覆蓋多矽或非結晶矽層係 形成在圖9左邊部分中在第一化學蒸發氣沉積群集室中。如 可從圖9中氧濃度資料觀察，在圖9左邊部分中多矽覆蓋層 之形成確保在圖9中間部分中純碎氮化物閘電介體之低氧濃 度係常時間地未受擾亂。因此，摘要地，圖9説明甚至一非 常低氧型材，其係定製在任何在下面氧氮化物閘電介體内 ’將藉一隨後地現場沉積多妙覆蓋層以一大致未改變之狀 態保持’如在此指導。因此’圖1中步騍7〇產生且圖8中説 明之任何定製氮與氧型材在此將藉圖8覆蓋層208保持，如 藉圖9結果清晰地指示。 而圖.9説明Auger分析，圖1〇説明使用SIMS分析之相同裝 置。SIMS分析係更敏感於低濃度原子原件。因此，圖1〇係 在圖9氧氮化物閘電介體内氧濃度之更詳細分析。圖1〇之 SIMS分析確認圖9之Auger分析’其中使用在此處理形成之 氧氮化物閘電介體之氧濃度與型材係良好地保護。事實上 ，一多碎覆蓋層，如指導’容許和0.5%—樣低的氧濃度以 保持在一閘電介體中用於長時間周期。 圖11與12説明相關步驟70在此指導之處理可定製以形成 不同的氧濃度與氧型材在一氧氮化物閘電介體層内，如有 需要。這些定製之氧型材與濃度係藉一履蓋多矽層或非結 -22 - 本紙张尺度適用中國國家標準（CNS ) Λ4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) •Ί裝 訂· -I?濟部中決標毕局舄工消贽合作社印製 408431 A 7 -----_B7 —_ 五、發明説明（2〇 ) 晶矽層保護且保持。圖11説明在約20%原予之氧氮化物閘 電介體内氧之尖峰濃度可使用圖1製法完成。惟，圖12説明 氣流改變’特別是在步驟70中改變Ν20氣流或改變至另一 類似含氧氣流，可造成不同的氧濃度在一氧氮化物閘電介 體内。特別是，圖12説明約15%原子之尖辛氧濃度β 其他實施例 本發明大致有關半導體製造，且更特別是有關，製造使 用一快速熱化學蒸發氣沉積製法之氮富矽氮化物膜。本發 明另選實例形成具使用一快埤藝化學蒸發氣沉積系統形成 之氮富矽氮化物層之閘電介體。本發明一實例係説明在圖 13-20，且描述在此以下？ .圖13包括一半導體裝置基板13部分之剖面圖。如用在此 規格中，一半導體裝置基板13包括一單結晶性晶片、一半 導體整合絕緣體晶片或用以形成半導體裝置之任何其他基 板。在此特殊實例中，基板I3係些微地摻雜式Ρ型矽。在半 導體基板係形成場絕緣區域12内。在此特殊實例中，場絕 緣區域12係使用一淺薄溝渠場絕緣製法形成。 一閘電介體層23係形成在基板13上，如圖1、4中説明。此 實例中之閘電介體層23包括一氮富矽氮化物層，其係使用 —快速熱化學蒸發氣沉積系統形成。更特別是，用以形成 此之氣體包括氨（ΝΗ3)與二氣矽烷（SiCl2H2)。大致上，此沉 積之溫度係約相似於使用傳統式低壓力化學蒸發氣沉積製 法形成之傳統式矽氮化物，其花用2小時形成。更特別是， 溫度大致係在約65(TC -800°C範圍内。不像傳統式低壓力化 -23 » 本紙法尺度適用中國國家榡( CNS ) Λ4规格（210)097公釐） --------y — (請先閱讀背面之注_頃再填宵本頁〕
,1T 408431 輕濟部中央凇準局龙工消f合作社印製 A7 B7 五、發明説明（21 ) ----- 學蒸發氣沉積批次製法，厭士 表在，壓力大致係較高於其係用於— 統式低壓力化學蒸發氣沉積系統。在此特殊實例中，壓力 係超過職爾，JL大致係在朴1()咕爾範園内。 氣對二氯錢之比率大致係至少1G:1，且若衆置之漏電 流係出現時，可能增加。如另選至這些化學物，其他 與含砂氣體可使用。例如聯氨（NA)或酿胺，例如乙缔二 胺、©氮化叙、叠氮化氫環己基胺等等，可作爲氮來源氣 體。二氣我可置換其他含氣我化合物⑽如⑽Η，其 中即4)或含氯二錢化合物例如Si2ClA，其^㈣ ，例如用於硬源之種類應使沉積溫度係在65〇,8帆範園内 。再者，不像傳統細壓力化學蒸發氣㈣，執行此沉積 ，無需等離子之使用。閘電介體膜23具有—電介體常數在 约6.3-6.7範固内，比較矽二極體，其係約3 9，與傳統式矽 氮化物，其係約7,1 同15包括一氮對梦原子氣流率之圖式用於在閘電介體層 23内饋入氣體比氮對矽原子率。如可在此圖式中觀察，一 傳統式低壓力化學蒸發氣沉積製法之珍氮化物膜混合物大 致係固定在一廣泛饋入氣體比率範圍内。在一等離子沉積 之實例中，在閘電介體層内氮對矽之比率改變在氣體比^ <上，但將未變成氮富直到一極高的氮對矽氣流率爲止。 不像其他2個製法，根據本發明—實例之製法到達大於15 <氮對矽比率在閘電介體層23中在一約3之氮對矽原子氣流 率（即；饋入氣體比率）。大致上，製法係實現_至少約ι〇:ι 之氣流率以確保低漏電流經過閘電介體層。 -24 本紙張尺度適用巾關家料（CNS ) Λ4規格U1GX297公趁） (請先閲讀背面之注意事頃再填寫本頁) .裝--------II.------ 408431 怒港部中央播準局員工消费合作社印^ Α7 Β7 五、發明説明（22 ) 一傳導層43然後係形成在閘電介體層23之上。傳導層43 可包括摻雜碎、多晶硬化物或甚至其他金屬間材質，例如 ;鎢、鉬與類似品。 一電晶體係形成如圖17中説明。傳導層43(圖16中）係模 製以形成閘電極53。一保護層52然後係延著閘電極53形成 ，且侧壁間隔物係鄰近保護層52形成。摻雜區域56係形成 在基板13内以形成源與洩區域（即現載電極）。間隔物與摻 雜區域56之形成順序可根據製法，無論區域將矽化，與有 關擴散系數考慮與時間與熱循y變化。摻雜區域56大致係 一比較基板之相對傳導率。因此，在此特殊實例中，摻雜 區域56係濃密地η型摻雜至—至少每立方公分1E19原子之 摻雜質濃度。在摻雜區域56中摻雜種類包括磷、砷或類似 品0 製法係繼續以形成一大致完成之裝置，如圖18顯示。在 形成電晶體之後，一中間位準電介體層们然後係形成，且 模製以形成一接觸開口 62，其延伸至摻雜區域5 6之一。例 如’閘電介體層23之蝕刻化學物可包括鱗酸濕式姓刻。一 傳導检64然後係形成在接觸開口 62内。傳導栓包括一黏著 柵層642與一傳導填充材質644 ^黏著/柵層M2大致包括鈦/ 氮化教或類似品，且傳導填充材質644大致係鎢、摻雜碎或 類似品。第一位準互相連結66然後係形成在中間位準電介 體層63與傳導栓64之上。傳導互相連結大致包括—黏著/柵 層062與一高傳導膜664，例如鋁、銅或類似品。—被動層 68然後係形成在互相連結66之上以完成形成—大致完成之 -25 - 本紙張尺度適扣中國囤家標準（CNS ) Α4規格（2ΙΟΧ 297公釐） — -^-------—I (請先閱讀背面之注意事項再填寫本頁) .訂 408431
五、發明説明（23) 經於部中央梯準局萸工消费合作社印製 裝置。清晰地，多個絕緣膜可包括在中間位準電介體層63 與被動層68内。其他電氣式連結係製作至電晶體，且額外 的中間位準電介體層與互相連結可形成，若有必要。 形成閘電介體層之方法亦可用於形成一部分或全部中間 位準電介體層63或被動層68。再者，因爲中間位準電介妒 層係相當的薄，漏電流，如觀察閘電介體層，係未如出現 很多。因此’ 一氮對矽氣流率低於10:1可用於中間位準電 介體層與被動層，而不嚴重地影響裝置效率。在約3:ι至 1 〇: 1範園中氮對矽比率可使用。— 雖然本發明之先前實例包括使用快速熱化學蒸發氣沉積 ’其應指出具一高沉積比率與高壓條件沉積工具之交替社 構亦可用於形成膜。對一快速熱化學蒸發氣沉積系統而言 ，在室中時間大致係低於1分鐘。因此，製法可用以形成 一良好高品質強韌的電介體層，其可以一相當快速形式形 成。 在快速熱化學蒸發氣沉積中沉積比率係顯著地在—約 每矛> 1埃上至約每秒〗0埃範圍中。其可不同地以形成—些 中間位準電介體層，因爲它們的厚度，惟，此膜可積體爲 削光V止或蝕刻停止在一中間位举電介體層内以容許雙 内部互相連結奐類似品之適當形成。 另外形成電晶體用於高效率微處理器與記憶體格，例如 靜態隨機存取記憶體格，本發明可以別的方式用於出現洩 電流之應用，例如需要一裝置用於—電池操作系統之應用 。另外’根據本發明製法形成之電介體膜可用爲電容器
(請先閲讀背面之a意事項再填寫本頁J --°
J
I -26 - 408431 A7 B7 經濟部中央梂隼局負工消贽合作社印製 五、發明説明（24 ) 介體用於儲存電容器，丑在一浮動間記憶體裝置之實例中 ’其可用冑一隨道電介體4一積體電介體層， 使用本發明|法之利益之一係減低漏電流密度量經過閉 電介姐層23。更特別是，如圖19顯示，—熱氧化層未具有 低於每立方公分丨微安培之電流密度，直到你到達低於每公 为1百萬伏特之電場爲止。許多裝置操作在約每公分5百萬 伏特。在每公分5百萬伏特，一熱氧化層具有一约每平方公 分1毫安培之電流密度。圖19亦顯示在氣流率中之差異，當 使用一故速熱處理器時❶更特|是，在反應氣體中每丨矽^ 子1氮原子 < 氣流率提供非常相似於熱氧化氣流率之電流密 度圖式。雖然當比率係至少1:1時，具有一些改進，電流密 度比電場之圖式係顯著地相似，如減化觀察。在約每公 分5百萬伏特，電流密度係比用於一熱氧化或在1:1比率形 成惑氮化物膜較少1〇:1比率約3階次大小。因此，其可參考 圖I9圖式觀察本發明製法可用以形成具良好漏電流密度特 性之閘電介體層。增加比率至3〇:1具有約相同的電流密度 特性’如使用—1 〇: 1比率形成之膜。 另外砂氮化物膜比較熱.電介體層將更阻抗於棚滲透， 且亦將未具有相關沉積問题之氮’如參考在先前技術中傳 統式膜或PEC VD富氮SiN層觀察。 圖20包括應用至閘之電容比電壓圖式。其可參考本發明 觀察在平帶電壓中之改變比較具約〇毫伏特平帶漂移之熱氧 化係約2毫伏特。在平帶電塵中之此改變係未認爲顯著地影 響裝置效率。 似 -27 - 本紙张尺度適用中_家標率（CNS > M規格（21〇乂 π7公楚 ίΐ 靖 聞 η 面 之 注. I，. 訂· 408431 A7 B7 五、發明説明（25 ) ' ~^一 本發明另一利益係其可使用目前所用的材質與設備。爲 了積體製法成一產品製法流程，新設備與材質之特性係無 必要。： 雖然本發明已參考特定實例描述且説明，其未意圖本發 明限制那些説明實例。習於此技者將認可修改與改變可執 行’而無脱離本發明精神與範園 '因此，其意圖本發明包 含所有改變與修改，如涵蓋於隨附申請專利範圍之範圍内 者。 (請先閲讀背面之注意事項再填寫冬頁) .裝 II. 駟 經濟部中央標準局負工消f合作社印？水 -28 本紙張尺度適用中國國家棉準（CNS ) Λ4規格（210X 297公t )

Claims (1)

  1. 經濟部中央標準局員工消費合作社印裝 408431 第87111051號專利申請案 中文申請專利範園修正本(88年12月） 申請專利範圍 1. 一種半導體元件，包括： 一半導體基板；及 一電介體，覆蓋於半導體基板之上，其中： I 該電介體包括一第一層及一第二層，其中 該第一層在該半導體基板及該第二層之間；第一層 及第二層各包括氧原子及氮原子； 該電介體具有一第一區域在第一層内，一第二區域 在第一層内，一第三區域在第二層内，一第四區域在 第二層内，一第五區域在第二層内·; 該第一區域比第二區域更接近半導體基板； 該第三區域與第四區域及第五區域相比最接近第一 層； 該第五區域與第三區域及第四區域相比離第一層最 遠；及 '在第三區域之一原子氧濃度高於在第一、第二及第 四區域之原子氧濃度。 2. 一種半導體元件，包括： —,主道.酿.：¾相，BL古一+跑么拓_;备揸奋： 一閘電介體，覆蓋在半導體基板上，其中： 該閘電_介體具有一第一層； 該第一層包括氧原子及氮原子；及 該第一層具有一平均原子氮濃度高於一平均原子氧 濃度，其中該平均原子氧濃度高於在半導體基板内之 大部分原子氧濃度；及 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -I I I----- l·、r-- (請先閲讀背面之注意事項再填寫本頁) 訂 叙 經濟部中央標準局員工消費合作社印裝 408431 第87111051號專利申請案 中文申請專利範園修正本(88年12月） 申請專利範圍 1. 一種半導體元件，包括： 一半導體基板；及 一電介體，覆蓋於半導體基板之上，其中： I 該電介體包括一第一層及一第二層，其中 該第一層在該半導體基板及該第二層之間；第一層 及第二層各包括氧原子及氮原子； 該電介體具有一第一區域在第一層内，一第二區域 在第一層内，一第三區域在第二層内，一第四區域在 第二層内，一第五區域在第二層内·; 該第一區域比第二區域更接近半導體基板； 該第三區域與第四區域及第五區域相比最接近第一 層； 該第五區域與第三區域及第四區域相比離第一層最 遠；及 '在第三區域之一原子氧濃度高於在第一、第二及第 四區域之原子氧濃度。 2. 一種半導體元件，包括： —,主道.酿.：¾相，BL古一+跑么拓_;备揸奋： 一閘電介體，覆蓋在半導體基板上，其中： 該閘電_介體具有一第一層； 該第一層包括氧原子及氮原子；及 該第一層具有一平均原子氮濃度高於一平均原子氧 濃度，其中該平均原子氧濃度高於在半導體基板内之 大部分原子氧濃度；及 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -I I I----- l·、r-- (請先閲讀背面之注意事項再填寫本頁) 訂 叙 408431 A8 B3 C8 D8 六、申請專利範圍 一閘電極鄰接該閘電介體。 3. —種半導體元件*包括： 一半導體基板；及； 一電介體包括一第一層及一第二層，其中： 該第一層在半導體基板及第二層之間； 第一層及第二層各包括氧原子及氮原子； 該第一層包括一第一區域，以與半導體基板區隔； 在第一區域，一原子氧濃度高於一原子氮濃度；及 在第一層内第一區域之該原子氧濃度低於在第二層 内所有區域之原子氧濃度。 4. —種半導體元件，包括： 一半導體基板；及 一電介體包括一第一層； 該第一層包括氮及氧原子； 該第一層包括一第一區域、一第二區域、一第三·區 域及一第四區域； 該第一區域最接近半導體基板； 該第四區域離半導體基板最遠； 該第二區域在第一及第四區域間； 該第三區域在第二及第四區域間；及 在第二及第四區域之一原子氧濃度高於在第一及第 三區域之原子氧濃度。 5. —種形成一閘電介體之方法，該方法包括： 載入一半導體基底至一處理工具之一處理室内； -2 - { CNS ) ( 210X297^¾ ) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局®c工消費合作社印製 408431 A8 B8 C8 D8 六、申請專利範圍 密封處理器具以形成一密封； 形成一電介體區域在半導體基板上，該電介體區域 包含氮及具有一大於5.0之電介常數，其中 該電介體區域係容易地可氧化；形成一傳導蓋於電 介體區域上沒有破壞該密封，其中該傳導蓋防止電介 體區域氧化。 6. 一種形成一半導體裝置之方法，包含下列步驟： 放置一基板在一化學蒸發氣沉積室中； 流動一含氮氣體與一含矽氣體在基板之上； 沉積一富氮矽氮化物膜在基板上面，其中沉積步驟 係一非等離子援助製法；及 從化學蒸發氣沉積室移除基板，其中在放置基板在 化學蒸發氣沉積室中之步驟與從化學蒸發氣沉積室移. 除基板之步騾間經過之處理時間係低於約1 0分鐘。 7. 一種形成一半導體元件之方法，該方法包括： 沉積一閘電介體層在一基板上，其中： 該閘電介體層包括一富氮矽氮化合物膜；及 沉積步騾係一非離子援助製法； 形成一閘電極覆蓋在該富氮矽氮化合物膜之上； 形成在基底内之源極及汲極區域； 形成一中間位準電介體層覆蓋在閘電極之上；及 形成一互相連結層覆蓋在中間位準電介體層之上。 本纸張尺度適用中國國家標準（CNS )六4说格（210X297公釐） 11111 111. n H ί 1 i i 訂 i 111— 11^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製
TW087111051A 1997-08-05 1998-07-08 Semiconductor device and methods of forming a gate dielectric and a semiconductor device TW408431B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US90650997A 1997-08-05 1997-08-05
US08/963,436 US5972804A (en) 1997-08-05 1997-11-03 Process for forming a semiconductor device

Publications (1)

Publication Number Publication Date
TW408431B true TW408431B (en) 2000-10-11

Family

ID=27129462

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087111051A TW408431B (en) 1997-08-05 1998-07-08 Semiconductor device and methods of forming a gate dielectric and a semiconductor device

Country Status (4)

Country Link
US (1) US5972804A (zh)
JP (1) JPH11121453A (zh)
KR (1) KR100563748B1 (zh)
TW (1) TW408431B (zh)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965142B2 (en) * 1995-03-07 2005-11-15 Impinj, Inc. Floating-gate semiconductor structures
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US6211073B1 (en) 1998-02-27 2001-04-03 Micron Technology, Inc. Methods for making copper and other metal interconnections in integrated circuits
US6177312B1 (en) * 1998-03-26 2001-01-23 Advanced Micro Devices, Inc. Method for removing contaminate nitrogen from the peripheral gate region of a non-volatile memory device during production of such device
US6063666A (en) * 1998-06-16 2000-05-16 Advanced Micro Devices, Inc. RTCVD oxide and N2 O anneal for top oxide of ONO film
US6352940B1 (en) * 1998-06-26 2002-03-05 Intel Corporation Semiconductor passivation deposition process for interfacial adhesion
US6338756B2 (en) 1998-06-30 2002-01-15 Seh America, Inc. In-situ post epitaxial treatment process
US6562128B1 (en) 2001-11-28 2003-05-13 Seh America, Inc. In-situ post epitaxial treatment process
TW384526B (en) * 1998-07-01 2000-03-11 United Microelectronics Corp Device structure for preventing the device from damage caused by plasma charging and vertical interference and the manufacturing method
US6284656B1 (en) 1998-08-04 2001-09-04 Micron Technology, Inc. Copper metallurgy in integrated circuits
US6245652B1 (en) * 1998-09-04 2001-06-12 Advanced Micro Devices, Inc. Method of forming ultra thin gate dielectric for high performance semiconductor devices
US6288442B1 (en) 1998-09-10 2001-09-11 Micron Technology, Inc. Integrated circuit with oxidation-resistant polymeric layer
US6204120B1 (en) * 1998-09-28 2001-03-20 Ag Associates (Israel) Ltd. Semiconductor wafer pretreatment utilizing ultraviolet activated chlorine
US6124217A (en) * 1998-11-25 2000-09-26 Advanced Micro Devices, Inc. In-situ SiON deposition/bake/TEOS deposition process for reduction of defects in interlevel dielectric for integrated circuit interconnects
US6187674B1 (en) * 1998-12-08 2001-02-13 United Microelectronics Corp. Manufacturing method capable of preventing corrosion and contamination of MOS gate
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
TW408375B (en) * 1999-02-05 2000-10-11 Winbond Electronics Corp Method for preventing damages caused by spacer etching
US20020127845A1 (en) * 1999-03-01 2002-09-12 Paul A. Farrar Conductive structures in integrated circuits
US20040021170A1 (en) * 1999-03-24 2004-02-05 Caywood John M. Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell
US6670242B1 (en) * 1999-06-24 2003-12-30 Agere Systems Inc. Method for making an integrated circuit device including a graded, grown, high quality gate oxide layer and a nitride layer
US6509230B1 (en) 1999-06-24 2003-01-21 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality oxide layer and associated methods
US6551946B1 (en) 1999-06-24 2003-04-22 Agere Systems Inc. Two-step oxidation process for oxidizing a silicon substrate wherein the first step is carried out at a temperature below the viscoelastic temperature of silicon dioxide and the second step is carried out at a temperature above the viscoelastic temperature
US6521496B1 (en) 1999-06-24 2003-02-18 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality control gate oxide layer and associated methods
US6395610B1 (en) 1999-06-24 2002-05-28 Lucent Technologies Inc. Method of making bipolar transistor semiconductor device including graded, grown, high quality oxide layer
US6433383B1 (en) * 1999-07-20 2002-08-13 Advanced Micro Devices, Inc. Methods and arrangements for forming a single interpoly dielectric layer in a semiconductor device
JP2001050874A (ja) * 1999-08-04 2001-02-23 Mitsubishi Electric Corp 半導体基板の検査方法
JP2001085436A (ja) * 1999-08-27 2001-03-30 Texas Instr Inc <Ti> 拡散バリアの製造方法及び集積回路
US6180538B1 (en) * 1999-10-25 2001-01-30 Advanced Micro Devices, Inc. Process for fabricating an ONO floating-gate electrode in a two-bit EEPROM device using rapid-thermal-chemical-vapor-deposition
US6248628B1 (en) * 1999-10-25 2001-06-19 Advanced Micro Devices Method of fabricating an ONO dielectric by nitridation for MNOS memory cells
US6265268B1 (en) * 1999-10-25 2001-07-24 Advanced Micro Devices, Inc. High temperature oxide deposition process for fabricating an ONO floating-gate electrode in a two bit EEPROM device
US6268269B1 (en) * 1999-12-30 2001-07-31 United Microelectronics Corp. Method for fabricating an oxide layer on silicon with carbon ions introduced at the silicon/oxide interface in order to reduce hot carrier effects
US20030235957A1 (en) * 2002-06-25 2003-12-25 Samir Chaudhry Method and structure for graded gate oxides on vertical and non-planar surfaces
US6448127B1 (en) * 2000-01-14 2002-09-10 Advanced Micro Devices, Inc. Process for formation of ultra-thin base oxide in high k/oxide stack gate dielectrics of mosfets
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6376370B1 (en) 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US6559007B1 (en) 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
KR20020059377A (ko) * 2000-06-27 2002-07-12 롤페스 요하네스 게라투스 알베르투스 전하 결합 이미지 센서 제조방법
US6544908B1 (en) 2000-08-30 2003-04-08 Micron Technology, Inc. Ammonia gas passivation on nitride encapsulated devices
US6465373B1 (en) * 2000-08-31 2002-10-15 Micron Technology, Inc. Ultra thin TCS (SiCl4) cell nitride for DRAM capacitor with DCS (SiH2Cl2) interface seeding layer
US6933248B2 (en) * 2000-10-19 2005-08-23 Texas Instruments Incorporated Method for transistor gate dielectric layer with uniform nitrogen concentration
US6346487B1 (en) 2001-03-10 2002-02-12 International Business Machines Corporation Apparatus and method for forming an oxynitride insulating layer on a semiconductor wafer
US6709928B1 (en) * 2001-07-31 2004-03-23 Cypress Semiconductor Corporation Semiconductor device having silicon-rich layer and method of manufacturing such a device
US6642156B2 (en) * 2001-08-01 2003-11-04 International Business Machines Corporation Method for forming heavy nitrogen-doped ultra thin oxynitride gate dielectrics
US6764912B1 (en) 2001-08-02 2004-07-20 Advanced Micro Devices, Inc. Passivation of nitride spacer
US6664909B1 (en) 2001-08-13 2003-12-16 Impinj, Inc. Method and apparatus for trimming high-resolution digital-to-analog converter
US6448131B1 (en) * 2001-08-14 2002-09-10 International Business Machines Corporation Method for increasing the capacitance of a trench capacitor
US6784506B2 (en) 2001-08-28 2004-08-31 Advanced Micro Devices, Inc. Silicide process using high K-dielectrics
US20050181625A1 (en) * 2001-09-28 2005-08-18 Grider Douglas T. Method for transistor gate dielectric layer with uniform nitrogen concentration
US6960537B2 (en) 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
JP2003264190A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 半導体装置及びその製造方法
US7358198B2 (en) * 2002-03-08 2008-04-15 Kabushiki Kaisha Toshiba Semiconductor device and method for fabricating same
US6958290B2 (en) 2002-05-03 2005-10-25 Texas Instruments Incorporated Method and apparatus for improving adhesion between layers in integrated devices
US6724044B2 (en) * 2002-05-10 2004-04-20 General Semiconductor, Inc. MOSFET device having geometry that permits frequent body contact
US6767847B1 (en) 2002-07-02 2004-07-27 Taiwan Semiconductor Manufacturing Company Method of forming a silicon nitride-silicon dioxide gate stack
US7221596B2 (en) * 2002-07-05 2007-05-22 Impinj, Inc. pFET nonvolatile memory
US6950342B2 (en) * 2002-07-05 2005-09-27 Impinj, Inc. Differential floating gate nonvolatile memories
US6821868B2 (en) * 2002-12-27 2004-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming nitrogen enriched gate dielectric with low effective oxide thickness
US6884685B2 (en) 2003-02-14 2005-04-26 Freescale Semiconductors, Inc. Radical oxidation and/or nitridation during metal oxide layer deposition process
US7220665B2 (en) 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US7144825B2 (en) * 2003-10-16 2006-12-05 Freescale Semiconductor, Inc. Multi-layer dielectric containing diffusion barrier material
TWI252541B (en) * 2004-03-17 2006-04-01 Nanya Technology Corp Method for growing a gate oxide layer on a silicon surface with preliminary N2O anneal
US7283390B2 (en) * 2004-04-21 2007-10-16 Impinj, Inc. Hybrid non-volatile memory
US8111558B2 (en) 2004-05-05 2012-02-07 Synopsys, Inc. pFET nonvolatile memory
JP4966490B2 (ja) * 2004-11-15 2012-07-04 富士通セミコンダクター株式会社 半導体装置の製造方法
US7257033B2 (en) * 2005-03-17 2007-08-14 Impinj, Inc. Inverter non-volatile memory cell and array system
US7679957B2 (en) * 2005-03-31 2010-03-16 Virage Logic Corporation Redundant non-volatile memory cell
US20070196970A1 (en) * 2006-02-21 2007-08-23 Texas Instruments Inc. Method for manufacturing a semiconductor device using a nitrogen containing oxide layer
JP5076119B2 (ja) * 2006-02-22 2012-11-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7396776B2 (en) * 2006-07-10 2008-07-08 International Business Machines Corporation Semiconductor-on-insulator (SOI) structures including gradient nitrided buried oxide (BOX)
US8122307B1 (en) 2006-08-15 2012-02-21 Synopsys, Inc. One time programmable memory test structures and methods
US7863175B2 (en) * 2006-12-21 2011-01-04 Spansion Llc Zero interface polysilicon to polysilicon gate for flash memory
US7719896B1 (en) 2007-04-24 2010-05-18 Virage Logic Corporation Configurable single bit/dual bits memory
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8283261B2 (en) * 2007-05-25 2012-10-09 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US7898852B1 (en) 2007-12-27 2011-03-01 Cypress Semiconductor Corporation Trapped-charge non-volatile memory with uniform multilevel programming
US8088683B2 (en) * 2008-03-31 2012-01-03 Cypress Semiconductor Corporation Sequential deposition and anneal of a dielectic layer in a charge trapping memory device
US7894261B1 (en) 2008-05-22 2011-02-22 Synopsys, Inc. PFET nonvolatile memory
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
DE102012204618A1 (de) * 2012-03-22 2013-09-26 Schaeffler Technologies AG & Co. KG Wälzlager mit einem Lagerring mit gehärteter Randzone
US9269585B2 (en) * 2014-01-10 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for cleaning metal gate surface
US9741557B1 (en) * 2016-06-23 2017-08-22 Texas Instruments Incorporated Silicon nitride process for reduction of threshold shift
US10128182B2 (en) * 2016-09-14 2018-11-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
US10636702B2 (en) * 2018-09-27 2020-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive interconnect structures in integrated circuits

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3590337A (en) * 1968-10-14 1971-06-29 Sperry Rand Corp Plural dielectric layered electrically alterable non-destructive readout memory element
US3765935A (en) * 1971-08-10 1973-10-16 Bell Telephone Labor Inc Radiation resistant coatings for semiconductor devices
US4176372A (en) * 1974-03-30 1979-11-27 Sony Corporation Semiconductor device having oxygen doped polycrystalline passivation layer
JPS51121263A (en) * 1975-04-17 1976-10-23 Sony Corp Method of manufacturing a semiconductor divice
EP0072603B1 (en) * 1978-06-14 1986-10-01 Fujitsu Limited Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
US4666808A (en) * 1983-04-01 1987-05-19 Kyocera Corp. Amorphous silicon electrophotographic sensitive member
EP0173715B1 (en) * 1984-02-13 1992-04-22 SCHMITT, Jerome J. III Method and apparatus for the gas jet deposition of conducting and dielectric thin solid films and products produced thereby
US4717631A (en) * 1986-01-16 1988-01-05 Rca Corporation Silicon oxynitride passivated semiconductor body and method of making same
JPS63184340A (ja) * 1986-09-08 1988-07-29 Nec Corp 半導体装置
JPS6469017A (en) * 1987-09-10 1989-03-15 Fujitsu Ltd Formation of oxynitride film
JPH01143252A (ja) * 1987-11-27 1989-06-05 Nec Corp 半導体装置
KR0185375B1 (ko) * 1989-05-23 1999-03-20 엔. 라이스 머레트 분리 금속 플레이트 캐패시터 및 이의 제조 방법
JP2932552B2 (ja) * 1989-12-29 1999-08-09 日本電気株式会社 半導体装置及びその製造方法
US5256205A (en) * 1990-05-09 1993-10-26 Jet Process Corporation Microwave plasma assisted supersonic gas jet deposition of thin film materials
US5268069A (en) * 1991-10-28 1993-12-07 International Business Machines Corporation Safe method for etching silicon dioxide
US5210047A (en) * 1991-12-12 1993-05-11 Woo Been Jon K Process for fabricating a flash EPROM having reduced cell size
DE69405438T2 (de) * 1993-03-24 1998-04-02 At & T Corp Verfahren zur Bildung dielektrischer Oxynitridschichten bei der Herstellung integrierter Schaltungen
US5407870A (en) * 1993-06-07 1995-04-18 Motorola Inc. Process for fabricating a semiconductor device having a high reliability dielectric material
TW369686B (en) * 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
US5780891A (en) * 1994-12-05 1998-07-14 Micron Technology, Inc. Nonvolatile floating gate memory with improved interploy dielectric
US5691228A (en) * 1996-01-18 1997-11-25 Micron Technology, Inc. Semiconductor processing method of making a hemispherical grain (HSG) polysilicon layer
US5808335A (en) * 1996-06-13 1998-09-15 Vanguard International Semiconductor Corporation Reduced mask DRAM process

Also Published As

Publication number Publication date
US5972804A (en) 1999-10-26
KR19990023305A (ko) 1999-03-25
KR100563748B1 (ko) 2006-08-30
JPH11121453A (ja) 1999-04-30

Similar Documents

Publication Publication Date Title
TW408431B (en) Semiconductor device and methods of forming a gate dielectric and a semiconductor device
US7709909B2 (en) Method for making a semiconductor device having a high-k gate dielectric
US6297173B1 (en) Process for forming a semiconductor device
US7655099B2 (en) High-k dielectric film, method of forming the same and related semiconductor device
US6383873B1 (en) Process for forming a structure
US9023707B1 (en) Simultaneously forming a dielectric layer in MOS and ONO device regions
US20030185980A1 (en) Thin film forming method and a semiconductor device manufacturing method
KR101286309B1 (ko) 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터
US20050104142A1 (en) CVD tantalum compounds for FET get electrodes
US8198184B2 (en) Method to maximize nitrogen concentration at the top surface of gate dielectrics
TWI435441B (zh) 包括氘化閘極頂蓋層以增加資料保留之非揮發性電荷阱記憶裝置及其製造方法
US20100187644A1 (en) Manufacturing method of semiconductor device
KR100748377B1 (ko) 반도체 디바이스 및 도전성 구조를 형성하기 위한 공정
US20120299113A1 (en) Semiconductor device and method for fabricating the same
JP2005510872A (ja) シリコン欠乏雰囲気中のｐｅｃｖｄプロセスを用いた、金属ゲート電極のための酸窒化物スペーサの形成方法
JP2006344837A (ja) 半導体装置及びその製造方法
US20100006954A1 (en) Transistor device
WO2003001605A1 (fr) Dispositif de semi-conducteurs et procede de fabrication associe
US20060134856A1 (en) Method for manufacturing capacitor of semiconductor element
JP2000058483A (ja) 半導体装置の製造方法
JP2006093242A (ja) 半導体装置の製造方法
JP4051063B2 (ja) 半導体装置の製造方法
JP2006054382A (ja) 金属シリケート膜と金属シリケート膜の製造方法および半導体装置と半導体装置の製造方法
US20080242114A1 (en) Thermal anneal method for a high-k dielectric
KR20060007676A (ko) 반도체 소자의 게이트 형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees