KR20060007676A - 반도체 소자의 게이트 형성방법 - Google Patents

반도체 소자의 게이트 형성방법 Download PDF

Info

Publication number
KR20060007676A
KR20060007676A KR1020040056538A KR20040056538A KR20060007676A KR 20060007676 A KR20060007676 A KR 20060007676A KR 1020040056538 A KR1020040056538 A KR 1020040056538A KR 20040056538 A KR20040056538 A KR 20040056538A KR 20060007676 A KR20060007676 A KR 20060007676A
Authority
KR
South Korea
Prior art keywords
film
gate
hfo
deposited
thickness
Prior art date
Application number
KR1020040056538A
Other languages
English (en)
Inventor
조호진
김영대
김해원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040056538A priority Critical patent/KR20060007676A/ko
Publication of KR20060007676A publication Critical patent/KR20060007676A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 질화된 Al2O3막과 HfO2막의 이중막으로 이루어진 게이트산화막을 이용함으로써, 낮은 유효 두께를 갖는 게이트산화막을 구현할 수 있으며, 아울러, 게이트산화막의 열적 안정성을 확보할 수 있는 반도체 소자의 게이트 형성방법을 개시한다. 개시된 본 발명의 방법은, 실리콘 기판 상에 Al2O3막을 증착하는 단계; 상기 Al2O3막에 NH3 열처리를 수행하여 상기 Al2O3막을 질화시키는 단계; 상기 질화된 Al2O3막 상에 HfO2막을 증착하는 단계; 상기 HfO2막 상에 비정질 폴리실리콘막, 금속막 및 하드마스크막을 차례로 증착하는 단계; 상기 하드마스크막, 금속막, 비정질 폴리실리콘막, HfO2막 및 질화된 Al2O3막을 선택적으로 식각하여 게이트를 형성하는 단계; 및 상기 게이트의 양측벽에 게이트 스페이서를 형성하는 단계를 포함한다.

Description

반도체 소자의 게이트 형성방법{METHOD FOR FORMIG GATE OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 게이트 형성방법을 설명하기 위한 공정별 단면도.
-도면의 주요 부분에 대한 부호의 설명-
10 : 실리콘 기판 11 : Al2O3막
12 : NH3 열처리 13 : HfO2막
14 : 비정질 폴리실리콘막 15 : 금속막
16 : 하드마스크막 17 : 게이트
18 : 게이트 스페이서
본 발명은 반도체 소자의 게이트 형성방법에 관한 것으로, 보다 상세하게는, 유효 두께 및 열적 안정성 모두를 만족시킬 수 있는 질화된 Al2O3막과 HfO2막의 이중막으로 이루어진 게이트산화막을 이용한 반도체 소자의 게이트 형성방법에 관한 것이다.
일반적으로 모스펫 소자에서의 게이트산화막은 주로 열산화에 의한 실리콘산화막(이하, SiO2막)이 이용되어져 왔다. 그런데, 반도체 소자의 고집적화가 진행되면서 게이트산화막의 박막화도 요구되고 있는데, 이때, 게이트산화막 물질로 상기 SiO2막을 적용하면서 그 두께를 너무 얇게 하면, 게이트산화막을 통해 다이렉트 터널링(direct tunneling)에 의한 누설 전류(leakage current)가 커지므로 안정된 소자 특성을 얻지 못하게 된다.
특히, 반도체 소자의 고집적화 추세에 따라 SiO2막의 다이렉트 터널링 한계를 넘어선 15Å 이하의 유효 두께를 갖는 게이트산화막이 요구됨으로써, 상기 SiO2막으로는 고집적 소자에서 요구하는 특성, 즉, 누설 전류 특성을 만족시키는데 어려움을 겪고 있다.
따라서, 최근에는 게이트산화막 물질로서 SiO2막 보다 높은 유전율을 갖는 고유전 물질막을 이용함으로써 게이트산화막의 물리적인 두께 증가를 통해 누설 전류 특성을 개선시키려는 연구가 많이 진행되고 있다.
한 예로, HfO2막에 대한 연구가 현재 활발하게 진행되고 있으며, 이와 같은 HfO2막은 고유전율을 갖는 것과 관련해서 게이트산화막의 유효 두께를 손쉽게 감소시킬 수 있으며, 그래서, 고집적 소자의 제조에 유리하게 적용할 수 있다.
그러나, 상기 HfO2막은 그 물질 특성상 Si과의 열적 안정성이 취약하다. 여기서, 상기 HfO2막을 게이트산화막 물질로 적용함에 있어서, 그 증착 후에 트랜지스터 형성을 위한 후속의 열처리가 필수적으로 수행되어야 하는데, 상기 후속 열처리가 진행됨에 따라, HfO2막과 실리콘 기판의 계면에 저유전율 물질인 SiOX, Hf1- XSiXO2막이 형성되며, 이러한 SiOX, Hf1- XSiXO2막은 막 전체의 유효 두께를 증가시키는 요인으로 작용하는 바, 실질적으로 HfO2막은 낮은 유효 두께를 갖지 못한다.
결국, 상기 HfO2막을 게이트산화막 물질로 적용함에 있어서, 종래 기술로는 유효 두께 및 열적 안정성 모두를 만족시킬 수 없는 바, 상기 HfO2막의 게이트산화막 물질로의 적용에 어려움이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 유효 두께 및 열적 안정성 모두를 만족시킬 수 있는 게이트산화막을 이용한 반도체 소자의 게이트 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 실리콘 기판 상에 Al2O3막을 증착하는 단계; 상기 Al2O3막에 NH3 열처리를 수행하여 상기 Al2 O3막을 질화시키는 단계; 상기 질화된 Al2O3막 상에 HfO2막을 증착하는 단계; 상기 HfO 2막 상에 비정질 폴리실리콘막, 금속막 및 하드마스크막을 차례로 증착하는 단계; 상기 하드마스 크막, 금속막, 비정질 폴리실리콘막, HfO2막 및 질화된 Al2O3막을 선택적으로 식각하여 게이트를 형성하는 단계; 및 상기 게이트의 양측벽에 게이트 스페이서를 형성하는 단계를 포함하는 반도체 소자의 게이트 형성방법을 제공한다.
여기서, 상기 Al2O3막은 Al(CH3)3를 소오스 가스로 사용하고, O3 및 H2O 중 어느 하나를 산화 가스로 사용하여 증착하고, 또한, 상기 Al2O3막은 ALD법을 이용하여 1.5~3.5㎚의 두께로 증착한다. 그리고, 상기 NH3 열처리는 750~850℃의 온도에서 10~600초 동안 수행하며, 상기 NH3 열처리는 상기 Al2O3막이 5% 미만의 N 농도를 갖도록 수행한다.
또한, 상기 HfO2막은 HfCl4, Hf[N(CH3)2]4, Hf[N(CH 2CH3)2]4, Hf[N(CH2CH3)(CH3)]4 및 Hf(NO3)4 중 어느 하나를 소오스 가스로 사용하고, O3 및 H2O 중 어느 하나를 산화 가스로 사용하여 증착한다. 그리고, 상기 HfO2막은 ALD법을 이용하여 3~6㎚의 두께로 증착한다. 또한, 상기 금속막은 WNX/W, TiN, TaN, WSiX, CoSiX 및 TiSiX 중 어느 하나를 이용하여 증착하고, 상기 하드마스크막은 질화막을 이용하여 PE(plasma enhanced) 방식으로 1000~3000Å의 두께로 증착한다.
그리고, 상기 게이트 스페이서는 질화막의 단일막, 산화막/질화막의 이중막 및 산화막/질화막/산화막의 삼중막 중 어느 하나를 이용하여 50~500Å의 두께를 갖도록 형성한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 게이트 형성방법을 설명하기 위한 공정별 단면도이다.
본 발명의 실시예에 따른 반도체 소자의 게이트 형성방법은, 도 1a에 도시된 바와 같이, 소자분리막(미도시) 및 웰(미도시) 등이 형성된 실리콘 기판(10)을 제공한다.
이어서, 상기 실리콘 기판(10) 상의 자연산화막(미도시)을 희석된(diluted) HF 용액으로 제거하고 나서, 상기 기판 결과물을 NH4OH, H2O2 및 H2O가 1 : 4 : 20~1 : 5 : 50의 조성비로 혼합된 세정액으로 세정하여 기판(10) 표면에 케미칼 산화막(미도시)을 0.3~1.5㎚의 두께로 형성하거나, 또는, 상기 실리콘 기판(10) 상의 자연산화막(미도시)을 HF 및 BOE 중 어느 하나의 용액으로 제거하고 나서, RTO 공정을 수행하여 기판(10) 표면에 산화막을 0.8~1.5㎚의 두께로 형성한다.
그런다음, 상기 결과의 실리콘 기판(10) 상에 Al2O3막(11)을 증착한다. 여기서, 상기 Al2O3막(11)은 Al(CH3)3를 소오스 가스로 사용하고, O3 및 H2O 중 어느 하나를 산화 가스로 사용하여 증착한다. 또한, 상기 Al2O3막(11)은 원자층 증착(Atomic Layer Deposition ; 이하, ALD)법을 이용하여 1.5~3.5㎚의 두께로 증착한다.
계속해서, 상기 Al2O3막(11)에 NH3 열처리(12)를 수행하여 상기 Al2 O3막(11)을 질화시킨다. 여기서, 상기 NH3 열처리(12)는 750~850℃의 온도에서 10~600초 동안 수행한다. 또한, 상기 NH3 열처리(12)는 상기 Al2O3막(11)이 5% 미만의 N 농도를 갖도록 수행한다.
한편, 트랜지스터 형성을 위한 후속의 열처리 공정이 진행된다 하더라도, 상기 Al2O3막(11) 내의 N에 의해, 상기 후속의 열처리 공정에서의 O가 상기 Al2 O3막(11)과 실리콘 기판(10)의 계면으로 확산되는 것이 억제됨은 물론, 실리콘 기판(10)의 Si가 상기 Al2O3막(11)과 후속으로 형성될 HfO2막으로 확산되는 것이 억제된다.
즉, 상기 Al2O3막(11)의 증착후에 수행하는 상기 NH3 열처리(12)에 의해 HfO2막과 실리콘 기판의 계면에 저유전율 물질인 SiOX, Hf1- XSiX O2막이 형성되는 것이 방지된다. 이에, 게이트산화막의 유효 두께가 증가되는 것을 막을 수 있다.
또한, 상기 Al2O3막(11) 내에 포함된 N은 포지티브 픽스드 차아지(positive fixed charge)를 형성하므로, Al2O3막(11)과 실리콘 기판(10) 게면에 존재하는 네가티브 픽스드 차아지(negative fixed charge)를 상쇄하여 계면 특성을 확보해 주는 역할을 한다.
그런후에, 도 1b에 도시된 바와 같이, 상기 질화된 Al2O3막(11) 상에 HfO2막(13)을 증착하여 상기 질화된 Al2O3막(11)과 HfO2막(13)의 이중막으로 이루어진 게 이트산화막을 형성한다. 여기서, 상기 HfO2막(13)은 HfCl4, Hf[N(CH3) 2]4, Hf[N(CH2CH3)2]4, Hf[N(CH2CH3)(CH 3)]4 및 Hf(NO3)4 중 어느 하나를 소오스 가스로 사용하고, O3 및 H2O 중 어느 하나를 산화 가스로 사용하여 증착한다. 또한, 상기 HfO2막(13)은 ALD법을 이용하여 3~6㎚의 두께로 증착한다.
다음으로, 도 1c에 도시된 바와 같이, 상기 HfO2막(13) 상에 비정질 폴리실리콘막(14), 금속막(15) 및 하드마스크막(16)을 차례로 증착한다. 여기서, 상기 금속막(15)은 WNX/W, TiN, TaN, WSiX, CoSiX 및 TiSiX 중 어느 하나를 이용하여 증착한다. 그리고, 상기 하드마스크막(16)은 질화막을 이용하여 PE(plasma enhanced) 방식으로 1000~3000Å의 두께로 증착한다.
이어서, 도 1d에 도시된 바와 같이, 상기 하드마스크막(16), 금속막(15), 비정질 폴리실리콘막(14), HfO2막(13) 및 질화된 Al2O3막(11)을 선택적으로 식각하여 게이트(17)를 형성한다.
그런다음, 상기 게이트(17)의 양측벽에 게이트 스페이서(18)를 형성한다. 이때, 상기 게이트 스페이서(18)는 질화막의 단일막, 산화막/질화막의 이중막 및 산화막/질화막/산화막의 삼중막 중 어느 하나를 이용하여 50~500Å의 두께를 갖도록 형성한다.
이후, 도면에 도시되어 있지는 않지만, 상기 게이트(17)의 양측 기판 내에 불순물 이온주입을 통한 소오스/드레인 영역을 형성한 다음, 상기 결과물 상에 층 간절연막을 형성한다. 이때, 상기 층간절연막은 BPSG 및 SOG 중 어느 하나를 이용하여 3000~8000Å의 두께로 형성한다.
그리고나서, 상기 층간절연막을 선택적으로 식각하여 상기 게이트(17) 사이의 기판을 노출시키는 콘택홀을 형성하고, 이어, 상기 콘택홀을 도전막으로 매립시켜 콘택플러그를 형성한다.
이상에서와 같이, 본 발명은 질화된 Al2O3막과 HfO2막의 이중막으로 이루어진 게이트산화막을 이용함으로써, 낮은 유효 두께를 갖는 게이트산화막을 구현할 수 있으며, 아울러, 게이트산화막의 열적 안정성을 확보할 수 있다.
따라서, 본 발명은 낮은 유효 두께를 가지면서 열적 안정성이 개선된 게이트산화막을 구현할 수 있으므로, 고집적 소자의 제조에 유리하게 적용할 수 있다.

Claims (10)

  1. 실리콘 기판 상에 Al2O3막을 증착하는 단계;
    상기 Al2O3막에 NH3 열처리를 수행하여 상기 Al2O3막을 질화시키는 단계;
    상기 질화된 Al2O3막 상에 HfO2막을 증착하는 단계;
    상기 HfO2막 상에 비정질 폴리실리콘막, 금속막 및 하드마스크막을 차례로 증착하는 단계;
    상기 하드마스크막, 금속막, 비정질 폴리실리콘막, HfO2막 및 질화된 Al2O3막을 선택적으로 식각하여 게이트를 형성하는 단계; 및
    상기 게이트의 양측벽에 게이트 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  2. 제 1 항에 있어서, 상기 Al2O3막은 Al(CH3)3를 소오스 가스로 사용하고, O3 및 H2O 중 어느 하나를 산화 가스로 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  3. 제 1 항에 있어서, 상기 Al2O3막은 ALD법을 이용하여 1.5~3.5㎚의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  4. 제 1 항에 있어서, 상기 NH3 열처리는 750~850℃의 온도에서 10~600초 동안 수행하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  5. 제 1 항에 있어서, 상기 NH3 열처리는 상기 Al2O3막이 5% 미만의 N 농도를 갖도록 수행하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  6. 제 1 항에 있어서, 상기 HfO2막은 HfCl4, Hf[N(CH3)2]4 , Hf[N(CH2CH3)2]4, Hf[N(CH2CH3)(CH3)]4 및 Hf(NO3)4 중 어느 하나를 소오스 가스로 사용하고, O3 및 H2O 중 어느 하나를 산화 가스로 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  7. 제 1 항에 있어서, 상기 HfO2막은 ALD법을 이용하여 3~6㎚의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  8. 제 1 항에 있어서, 상기 금속막은 WNX/W, TiN, TaN, WSiX, CoSiX 및 TiSi X 중 어느 하나를 이용하여 증착하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  9. 제 1 항에 있어서, 상기 하드마스크막은 질화막을 이용하여 PE(plasma enhanced) 방식으로 1000~3000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  10. 제 1 항에 있어서, 상기 게이트 스페이서는 질화막의 단일막, 산화막/질화막의 이중막 및 산화막/질화막/산화막의 삼중막 중 어느 하나를 이용하여 50~500Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
KR1020040056538A 2004-07-20 2004-07-20 반도체 소자의 게이트 형성방법 KR20060007676A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040056538A KR20060007676A (ko) 2004-07-20 2004-07-20 반도체 소자의 게이트 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040056538A KR20060007676A (ko) 2004-07-20 2004-07-20 반도체 소자의 게이트 형성방법

Publications (1)

Publication Number Publication Date
KR20060007676A true KR20060007676A (ko) 2006-01-26

Family

ID=37118884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040056538A KR20060007676A (ko) 2004-07-20 2004-07-20 반도체 소자의 게이트 형성방법

Country Status (1)

Country Link
KR (1) KR20060007676A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788361B1 (ko) * 2006-12-12 2008-01-02 동부일렉트로닉스 주식회사 모스펫 소자의 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788361B1 (ko) * 2006-12-12 2008-01-02 동부일렉트로닉스 주식회사 모스펫 소자의 형성 방법

Similar Documents

Publication Publication Date Title
KR100618815B1 (ko) 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
KR100545706B1 (ko) 반도체 소자 제조방법
US6303481B2 (en) Method for forming a gate insulating film for semiconductor devices
US6797599B2 (en) Gate structure and method
CN101427386B (zh) 阻挡层的选择性实施以实现在具有高k电介质的CMOS器件制造中的阈值电压控制
KR100636856B1 (ko) 고 유전상수 게이트 절연막을 갖는 ｕｌｓｉ ｍｏｓ
US20110193181A1 (en) Semiconductor device having different metal gate structures
KR101078498B1 (ko) 절연체 박막의 제조 방법
KR20060100092A (ko) 반도체 장치의 제조 방법
WO2011021316A1 (ja) 半導体装置及びその製造方法
JP2001332547A (ja) 半導体装置及び半導体装置の製造方法
KR101627509B1 (ko) 식각액, 식각액을 사용한 게이트 절연막의 형성 방법 및 식각액을 사용한 반도체 소자의 제조 방법
KR100543207B1 (ko) 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법
KR100539213B1 (ko) 복합 유전막 형성 방법 및 이를 이용하는 반도체 장치의제조 방법
CN104681440A (zh) 一种半导体器件及其制备方法
KR100712523B1 (ko) 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
KR20060007676A (ko) 반도체 소자의 게이트 형성방법
KR100706823B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
JP2004247474A (ja) 半導体装置及びその製造方法並びに成膜方法
KR100482738B1 (ko) 계면 반응이 억제된 적층 게이트전극 및 그를 구비한반도체 소자의 제조 방법
KR100680970B1 (ko) 반도체 소자의 게이트 형성방법
JP5141321B2 (ja) 半導体装置の製造方法
KR100806136B1 (ko) 금속 게이트전극을 구비한 반도체소자의 제조 방법
KR100650758B1 (ko) 반도체 소자의 게이트 형성방법
JP2006253267A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination