TW407368B - Semiconductor storage device - Google Patents
Semiconductor storage device Download PDFInfo
- Publication number
- TW407368B TW407368B TW087110619A TW87110619A TW407368B TW 407368 B TW407368 B TW 407368B TW 087110619 A TW087110619 A TW 087110619A TW 87110619 A TW87110619 A TW 87110619A TW 407368 B TW407368 B TW 407368B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- level
- threshold voltage
- reference level
- voltage distribution
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000009826 distribution Methods 0.000 claims abstract description 235
- 239000012535 impurity Substances 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 239000004744 fabric Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 210000004027 cell Anatomy 0.000 claims 33
- 230000000875 corresponding effect Effects 0.000 claims 10
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 4
- 230000002079 cooperative effect Effects 0.000 claims 2
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- 210000004508 polar body Anatomy 0.000 claims 1
- 235000015170 shellfish Nutrition 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 7
- 241000219793 Trifolium Species 0.000 description 4
- 241000406668 Loxodonta cyclotis Species 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 101150029610 asun gene Proteins 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 101150017817 ints13 gene Proteins 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
407368 A7 ____________B7 五、發明説明（） 技術領域 本發明係有關於一種多値遮罩式ROM等的半導體記 憶裝置，特別係關於一種字元位準產生電路，用以在値判 定時，產生一供給至字元線之字元位準電壓。 習知技術 對於一般的遮罩式ROM而言，其記憶單元陣列所具有 的複數個遮罩式ROM單元中的每一遮罩式ROM單元係藉 由選擇植入各遮罩式ROM單元中之雜質攙雜層中的劑 量，而使其具有兩種類之臨界電壓中的任一種臨界電壓。 當該等遮罩式ROM單元的每一字元線係加有一以兩種類 之臨界電壓間的電壓作爲字元位準電壓時，則各遮罩式 ROM單元係依其臨界電壓而使單元電流流經該遮罩式 ROM單元。再者，對該遮罩式ROM而言，可透過感測放大 器等將該單元電流讀出，而得到“0”或“Γ的値。 然而近年來，作爲增加半導體記憶裝置之記憶單元陣 列的記憶容量的技術者，例如，將記憶單元陣列所具有的 複數個記憶單元的臨界電壓設定爲三種以上之臨界電壓中 的任一値，藉以使一個記憶單元可記憶一位元以上的資 料，β卩周知所謂的「多値ROM」。此外，該多値ROM適用 上述遮罩式ROM技述者即爲周知的多値遮罩式ROM。 該種多値遮罩式ROM包含複數個遮罩式ROM單元，其 中該等遮罩式ROM單元係分別選擇攙雜雜質的量，即劑 量，使其分別具有一屬於三種以上之臨界電壓中的任一臨 界電壓，俾於將複數的字元位準電壓加諸於字元線時，可 、張λ 度这;;]中 ( ('NS ) 公 i ) -- (讀先閱讀背面之注意事項再填寫本頁)
407368 Α7 Β7 五、發明説明（） 由流動的單元電流之組合等，而得到各種不同的値。 (誚先間讀背面之注意事項再填寫本頁) 以下將說明有關圖13〜圖15所示之多値遮罩式 ROM，其中該多値遮罩式ROM之複數個遮罩式ROM單元 分別具有四種臨界電壓中的任一臨界電壓。 習知的多値遮罩式ROM如圖13所示，包含：記憶單元 陣列110、字元位準產生電路120、感測放大器130、第1至 第3的閂鎖140〜160、資料解碼電路170、及第1與第2輸出 緩衝器180、190。 其中，記憶單元陣列110包含複數個遮罩式ROM單元 111 (圖13中只畫出一個）。各遮罩式ROM單元111的閘極 係連接至字元線112，而其汲極係連接於感測放大器130。 此外，每一遮罩式ROM單元111係具有第1臨界電壓Vt〇 (0.5V)、第2臨界電壓Vti(1.5V)、第3臨界電壓Vt2 (2.5V)、第4臨界電壓Vt3 (3.5V)中的任一臨界電壓。 該字元位準產生電路120爲用以提供三種字元位準電壓至 字元線。 以下利用圖I4來說明習知的多値遮罩式ROM中，遮罩 式ROM單元的臨界電壓、字元位準電壓及其所對應的遮罩 式ROM單元狀態、以及輸出資料的關係。當第1字元位準 電壓①（1.0V)供給至字元線時，則只有具有第1臨界電壓 Vt〇的遮罩式ROM單元係呈ON的狀態，其他遮罩式ROM單 元係呈OFF的狀態；此外，當第2字元位準電壓②（2.0V) 供給至字元線時，則具有第1臨界電壓Vt〇及第2臨界電壓 Vtl的遮罩式ROM單元係呈ON的狀態，其他遮罩式R〇M單 -------------\ _ 本紙乐尺度询州中國®家標今（（，NS ) Λ4%格（210X 297公釐） 407368 A7 _ B7 五、發明説明（） 兀係呈OFF的狀態；再者，當第3字元位準電壓③（3.OV) 供給至字兀線時’則只有具有第4臨界電壓Vt3的遮罩式 ROM單元係呈OFF的狀態，其他遮罩式ROM單元係呈ON 的狀態。從另一觀點而言，無論提供第1〜第3字元位準電 壓(D〜③中的哪一個字元位準電壓，該具有第丨臨界電壓Vt〇 的遮罩式ROM單兀係均呈ON的狀態，相反地，無論提供 第1〜第3字元位準電壓①〜③中的那一字元位準電壓，該具 有第4臨界電壓Vt3的遮罩式ROM單元係均呈OFF的狀態。 此外’具有第2臨界電壓Vtl的遮罩式ROM單元只在供給第 1字元位準電壓0)時呈OFF的狀態，其在第2字元位準電壓 ②及第3字元位準電壓(D時則爲ON的狀態。再者，具有第3 臨界電壓Vt2的遮罩式ROM單元係只在供給第3字元位準 電壓®時呈ON的狀態，在第1字元位準電壓①及第2字元位 準電壓(D時則爲OFF的狀態。換言之，當將第1〜第3字元位 準電壓①〜③分別供給至一遮罩式ROM單元時，其對應各 字元位準電壓之遮罩式ROM單元的狀態組合係依每一遮 罩式ROM單元所具有的臨界電壓而有所不同。因此，於對 應第1〜第4臨界電壓Vt〇〜Vt3，而分別指派不同的2位元値 時，即可由對應各字元位準電壓之遮罩式ROM單元的狀態 組合來決定該遮罩式ROM單元的値。此外，在習知的多値 遮罩式ROM中，由上述遮罩式ROM單元的狀態組合，用以 將相當於兩個輸出之資料解碼者爲資料解碼電路170。 此外，爲了將複數的字元位準電壓供給至字元線，一 般的方式係如圖15所示，舉例而言，自第1字元位準電壓 ------------ 4 (誚先閱讀背面之注意事項再填寫本頁)
本紙張尺度述州中阀囚家標彳（C'NS ) Λ4^格（210X297公f ) 407368 A7 B7 _ 五、發明説明（） ①昇至第3字元位準電壓③，將字元位準電壓一階段一階段 地升上去之字元階段升壓方式。又，習知技術中’這些字 元位準電壓分別依據與設定於遮罩式ROM單兀的臨界電 壓之關係而完全決定。 ’ 對於具有上述構成的多値遮罩式ROM而言，當該字元 位準產生電路120依字元階段升壓方式將階段式上升的第1 〜第3字元位準電壓①〜③經字元線112而分別供給至一遮 罩式ROM單元的閘極時，每一遮罩式ROM單元111依其所 具有的臨界電壓來改變狀態。此外，該遮罩式ROM單元111 對應各字元位準電壓的狀態係以該感測放大器130來檢 測，且被保持於其所對應的第1〜第3閂鎖140〜160中。再 者，當對應各字元位準電壓的各狀態係齊聚於各閂鎖時， 該資料解碼電路170依其組合狀態，將該遮罩式ROM單元 指派的資料解碼，並將此一資料解碼作爲輸出資料，而透 過第1與第2輸出緩衝器180、190輸出。 發明欲解決之課題 承上所述，上述習知多値遮罩式ROM中的每一遮罩式 ROM單元必須具有第1〜第4臨界電壓Vt〇〜Vt3中之任一 臨界電壓爲前題.，而第1〜第3字元位準電壓①〜③中的各字 元位準電壓係依據與第1〜第4臨界電壓Vt0〜Vt3的關係而 完全決定。 然而，事實上，每一遮罩式ROM單元並不一定具有期 望中第1〜第4臨界電壓Vt〇〜Vt3中之任一臨界電壓，其實 際的臨界電壓可能爲吾人所期望之臨界電壓附近的電壓 -------------- - 5 L依尺度谪川中國K家標彳（（'NS ) Λ4規格（210X297公雀) (請先閱讀背面之注意事項再填寫本頁)
、1T 好？"·部中决禮"而芡T,消贽合刊^1'印 407368 五、發明説明（） 値。換言之，例如在習知多値遮罩式ROM中，當將雜質攙 雜到一預定的遮罩式ROM單元中，而使其具有一第4臨界 電壓Vt3時，則該遮罩式ROM單元可能具有一吾人所期望 之第4臨界電壓Vt3附近之電壓値的臨界電壓。同樣地，當 欲使每一遮罩式ROM單元具有期望中第1〜第4臨界電壓 Vt〇〜Vt3中之任一臨界電壓，而定出其所對應的植入劑量 時，每一遮罩式ROM單元的實際臨界電壓爲一臨界電壓分 佈中的一電壓値，其中該臨界電壓分佈係具有相對於其所 期望臨界電壓的分佈値。 再者，每一臨界電壓分佈之寬依製程的其他因素而有 所不同，因此不一定具有一定的分佈幅寬。以上述多値遮 罩式ROM爲例，當選擇一植入劑量使其臨界電壓係爲第2 或第3臨界電壓Vti、Vt2之一時，則攙雜有雜質的各遮罩式 ROM單元的實際臨界電壓如圖16所示，分屬於第2或第3臨 界電壓分佈dtbVtl、dtbVt2或dtbVt2’圖16中，以實線所示 的第3臨界電壓分佈dtbVt2爲一以第3臨界電壓Vt2爲中 心、寬±0.3V的分佈；而虛線所示的第3臨界電壓分佈dtbVt2 爲一以第3臨界電壓Vt2爲中心、寬±〇.6V的分佈。 承上所述，各字元位準電壓係依據與期望的臨界電壓 的關係而完全決定。例如，圖16所示，該第2字元位準電壓 ②係設定成與第3臨界電壓分佈dtbVt2或dtbVt2’無關，設 定爲較第3臨界電壓Vt2低0.5V的電壓値。 由上述可知，由於製造的遮罩式ROM而使其臨界電壓 分佈擴大時，其結果將使得字元位準電壓包含於該臨界電 ___________6_ 本紙張尺度诚州中阈阄家標彳（（'NS ) Λ4坭輅（210X 297公f ) (誚先閱讀背面之注意事項再填寫本頁)
，1T B7 407368 五、發明説明（） 壓分佈中。例如，在圖16所示之例中，儘管將該第2字元位 準電壓©設定爲較第3臨界電壓Vt2低0.5V的電壓値，但以 第3臨界電壓Vt2爲期望臨界電壓的各遮罩式ROM單元的 實際臨界電壓可能屬於第3臨界電壓分佈dtbVt2’中的値。 此時，依所期望的臨界電壓的關係而定的字元位準電 壓將使得本來不應呈ON狀態的遮罩式ROM單元變成ON的 狀態。例如，在圖16所示之例中，本來具有屬於第3臨界電 壓分佈dtbVt2’之臨界電壓的各遮罩式ROM單元對於第2 字元位準電壓②而言，不應該呈ON的狀態。然而，由其部 份遮罩式ROM單元的臨界電壓較該第2字元位準電壓②低 的電壓値，故當供給一第2字元位準電壓②時，將會使其呈 ON的狀態。結果，因第2字元位準電壓②而呈ON狀態的遮 罩式ROM單元將與具有第2臨界電壓Vti者一樣地被檢 出，進而輸出與該遮罩式ROM單元本來應呈現之資料相異 的資料。 本發明之主要目的係爲解決上述問題，而提供一種遮 罩式ROM等的半導體記憶裝置，其可在各臨界電壓分佈不 均一，或其臨界電壓分佈係較寬時，亦可確保其輸出資料 之可靠性。 習知技術關於多値ROM之臨界電壓分佈不均一之改 善技術，如特開平7-176636號公報（以下簡稱引用例）中 所述者。然而，於該引用例中，雖提及藉由增大臨界電壓 間的電壓差來處理臨界電壓分佈不均一問題，但卻未提及 如何處理因各處理條件等引起臨界電壓分佈不同的問題。 ___________1_______ 本紙乐尺度鸿川中闲四家標今（（卞5)八4坭栝（210/ 297公势） (請先閱讀背而之注意事項再填寫本頁) 訂 ί〇7368 Α7 — Β7 五、發明説明（） 因此’就該引用例而言’其機率將會降低，且對於臨界電 壓分佈的情況，依然會發生上述問題。換言之，該引用例 並不能根本解決本發明所提及的問題。 發明槪要 本案發明人係著眼於：在兩相鄰臨界電壓分佈無部份 重疊的情形下，可依期望的狀態變化來設定一字元位準電 壓；另外·，吾人亦發現，在此一情形之下，該字元位準電 壓的設定可能範圍不能只依期望的臨界電壓來作判斷。因 此’於本發明中，係採用異於習知方式來設定字元位準電 壓。亦即於本發明中，將相鄰的一組臨界電壓分佈中，具 有低電壓値的一方定爲一臨界電壓分佈，而具有高電壓値 的一方定爲另一臨界電壓分佈，而於判定該等遮罩式ROM 單元之臨界電壓係爲上述第一臨界電壓分佈以下的電壓 値’或爲另一臨界電壓分佈以上的電壓値時，產生一字元 位準電壓，俾使其具有一上述第一臨界電壓分佈中之第1 參考位準與上述另一臨界電壓分佈中之第2參考位準間的 電壓値，其中該第1參考位準係爲前一臨界電壓分佈中實質 - 的最大電壓，而該第2參考位準係爲上述另一臨界電壓分佈 _中實質的最小電壓値。 再者，本案發明人將此一槪念用於遮罩式ROM上的同 時，更對引起遮罩式ROM之臨界電壓分佈擴大的主要原因 進行硏究，其所得結果如以下所述：每一遮罩式ROM單元 藉由選擇（植入）一定的劑量，而使其分別具有一定的臨 界電壓。僅管如此，事實上，各遮罩式ROM單元的實際臨 _____：____ ("先閱讀背面之注意事項再填寫本頁) 本紙張尺度诚扣十標彳（（’NS ) Λ4規枯（2丨OX297公笫） 407368 ΑΊ _____ Β7___ 五、發明説明（） 界電壓係呈現分佈不均一的狀態，原因乃是實際的雜質攙 雜量與理想的量不同所致。發明人硏究發現，其雜質攙雜 量變化的主要原因乃與記憶單元陣列中，兩相鄰之遮罩式 ROM單元的劑量有關。亦即，對一遮罩式ROM單元而言， 其相鄰的遮罩式ROM單元中的劑量較多時，則本應攙雜於 該相鄰之遮罩式ROM單元中的雜質會滲出，而使得該一遮 罩式ROM單元中的雜質劑量增加，此一結果將會使該遮罩 式ROM單元的臨界電壓增高。此外，對一遮罩式ROM單元 而言，其相鄰的遮罩式ROM單元中的劑量係較小時，該遮 罩式ROM單元中的雜質將會向相鄰之遮罩式ROM單元滲 出，而使得該一遮罩式ROM單元中的雜質劑量減少，此一 結果會使該遮罩式ROM單元的臨界電壓降低。發明人在發 現此一雜質劑量變化原因後，則反向地利用此一性質，使 於每一具有固有分佈幅寬的臨界電壓分佈中，亦可形成一 將最大或最小電壓値作爲臨界電壓的MOS電晶體。例如， 當欲製作一零晶體之期望的臨界電壓係於一臨界電壓分佈 中，具有實質最大的臨界電壓時，將對應於該臨界電壓的 雜質劑量攙雜於該對象電晶體之中，同時，在該對象電晶 體的四周盡可能地配設複數個電晶體，並將對應其複數個 臨界電壓中最高臨界電壓的雜質劑量攙雜於該等電晶體 中’藉此構成一電晶體陣列。在此一電晶體陣列中，周圍 之電晶體將會滲出大量的雜質，因此該對象電晶體中的雜 質攙雜量將會增加，結果該對象電晶體之期望的臨界電壓 係於一臨界電壓分佈中，具有實質最大的臨界電壓。 (誚先閱讀背面之注意事項再填寫本頁) ,1Τ 本纸张尺度適州中囚囹家桴肀（（'NS ) Λ4現格（2丨ΟΧ2ί»7公犛） 秒滲部屮忒梂^而只^消於合竹私印4'1^ A7 _B7_ 五、發明説明（） 本發明之具體機構係利用上述發現來解決問題，如下 所述： 根據本發明，提供一第1半導體記憶裝置，其記憶單元 陣列包含複數個ROM單元，其中每一 ROM單元具有一屬於 一臨界電壓分佈的臨界電壓，該臨界電壓分佈之個數爲3 以上之定數，分別具有特定之分佈幅寬、且相互離散；該 半導體記憶裝置具有一字元位準產生電路，用以將複數個 字元位準電壓依序地加諸於一字元線上，其特徵在於： 該字元位準產生電路用以產生一特定字元位準電壓， 該特定字元位準電壓的大小介於上述臨界電壓分佈中的一 個臨界電壓分佈與另一較該臨界電壓分佈高、且與該臨界 電壓分佈相鄰的另一臨界電壓分佈之間，其包含： 第1參考位準產生電路，藉由一構成與屬於上述臨界電 壓分佈中之記憶單元相同的電晶體來產生第1參考位準，且 輸出一對應於該第1參考位準的第1參考訊號； 第2參考位準產生電路，藉由一構成與屬於較上述臨界 電壓分佈高、且與該臨界電壓分佈相鄰的另一臨界電壓分 佈中之記憶單元相同的電晶體來產生第2參考位準，且輸出 一對應於該第2參考位準的第2參考訊號；及 字元位準生成電路·，用以接收上述第1及第2參考訊 號，進而生成一具有第1參考位準與第2參考位準間之電壓 値的特定字元位準電壓，並將其輸出至上述字元線中。 本發明尙提供一第2半導體記憶裝置，具有記憶單元陣 列、及字元位準產生電路，其中該記憶單元陣列所具有之 _____________UL___ 本紙張尺廋述州中阈囚象標呤（（'NS ) Λ4規格（210X297公f ) (誚先閱讀背面之注意事項再填寫本頁)
,1T 407368 A7 __B7 五、發明説明（） 複數個遮罩式ROM單元之每一具有一屬於一臨界電壓分 佈的臨界電壓，該臨界電壓分佈之個數爲3以上之定數，分 別具有特定之分佈幅寬、且相互離散，由對應的字元線依 序地將複數個字元位準電壓加在上面；該字元位準產生電 路用以將作爲預定電壓的上述字元位準電壓輸出至前述字 元線，其特徵在於： 該字元位準產生電路用以產生前述字元位準電壓，該 字元位準電壓的大小介於上述臨界電壓分佈中的一臨界電 壓分佈與另一具有較高電壓値、且相鄰於該臨界電壓分佈 的另一臨界電壓分佈之間；包含： 第1參考位準產生電路，用以產生於該一臨界電壓分佈 中，具有實質上最大電壓値的第1參考位準，且相應於該第 1參考位準而輸出第1參考訊號； 第2參考位準產生電路，用以產生一該另一臨界電壓 分佈中，具有實質上最小電壓値的第2參考位準，且相應於 該第2參考位準而輸出第2參考訊號；及 ^:¾-部中央標卑局β-7消贽含竹社印來 (对先閲讀背面之注意事項再填寫本頁) 字元位準生成電路，用以接收上述第1及第2參考訊 號，進而生成該字元位準電壓，其大小介於該第1參考位準 與該第2參考位準之間，並將其輸出至上述字元線。 本發明另提供一第3半導體記憶裝置，其特徵在於上述 第2半導體記憶裝置中： 該字元位準生成電路係用以生成一中間電壓，大小介 於第1參考位準與第2參考位準之間，且將其輸出至上述字 元線。 本紙张尺度適州屮κ g家標呤((TNS ) Mim ( 210X 297/ik ) 407368 經渋部中吹榡準局另-7·消於合化社印欠 A7 ____B7 五、發明説明（） 本發明又提供一第4半導體記憶裝置，其特徵在於上述 第2或第3半導體記憶裝置中： 第1參考位準產生電路包含一用以供給第1參考位準的 第1參考位準供給電路，用以將上述第1參考訊號輸出； 該第2參考位準產生電路包含一用以供給第2參考位準 的第2參考位準供給電路，用以將上述第2參考訊號輸出； 該字元位準生成電路接收上述第1及第2參考訊號，其 包含：分壓電路，用以產生一電壓，具有電壓値介於第1 參考位準與第2參考位準之間；及字元位準電流容量放大電 路，用以接收該分壓電路的輸出，並將其電流容量放大， 作爲上述字元位準電壓而輸出。 ' 本發明又提供一第5半導體記憶裝置，其特徵在於上述 第4半導體記憶裝置中： 第1參考位準產生電路尙包含：第1電流容量放大電 路，接收上述第1參考位準供給電路的輸出，並將其電流容 量放大，作爲上述第1參考訊號而輸出； 該第2參考位準產生電路尙包含：第2電流容量放大電 路，接收上述第2參考位準供給電路的輸出，並將其電流容 量放大，作爲上述第2參考訊號而輸出。 本發明又提供一第6半導體記憶裝置，其特徵在於上述 第4或第5半導體記憶裝置中： 第1參考位準供給電路包含至少一個第1參考MOS電晶 體’該第1參考MOS電晶體具有作爲上述第1參考位準的臨 界電壓； (誚先閱讀背而之注意事項再填寫本頁) ·-"! ((、NS ) Λ·!規格（2]〇χ297公梦） 407368 A7 B7
五、發明説明（） 第2參考位準供給電路包含至少一個第2參考MOS電晶 體，該第2參考MOS電晶體具有作爲上述第2參考位準爲臨 界電壓。 再者，本發明再提供一第7半導體記憶裝置，其特徵在 於上述第6半導體記憶裝置中： 該第1參考MOS電晶體與該第2參考MOS電晶體分別 成閘極與汲極接在一起的二極體連接； 該第1參考位準供給電路用以供給連接於上述二極體 之第1參考MOS電晶體的汲極電位，作爲該第1參考位準； 該第2參考位準供給電路用以供給連接於上述二極體 之第2參考MOS電晶體的汲極電位，作爲該第2參考位準。 再者，本發明又提供一第8半導體記憶裝置，其特徵在 於上述第6或第7半導體記憶裝置中： 第1參考位準供給電路更包含：複數個第1周圍MOS電 晶體，該等第1周圍MOS電晶體係與該第1參考MOS電晶體 鄰接，其中，攙雜於該第1參考MOS電晶體之雜質攙雜層中 的雜質劑量與攙雜於一具有屬於該一臨界電壓分佈之臨界 電壓的遮罩式ROM單元中的雜質劑量相同；而攙雜於該等 第1周圍MOS電晶體之雜質攙雜層中的雜質劑量與攙雜於 一具有屬於最大臨界電壓分佈之臨界電壓的遮罩式ROM 單元中的雜質劑量相同， 其中該最大臨界電壓分佈爲一在該定數的臨界電壓分 佈中，具有最大電壓値的臨界電壓分佈； 該第2參考位準供給電路更包含：複數個第2周圍MOS (#先閱讀背面之注意事項再填穷本頁) I - .^__ 本紙张尺度诚用中1¾¾¾:榡蜱（（、NS )八4現格（2彳0乂 297公f ) ^07368 A7 _______B7 五、發明説明（） 電晶體’該等第2周圍MOS電晶體係與該第2參考MOS電晶 體鄰接，其中’攙雜於該第2參考MOS電晶體之雜質攙雜層 中的雜質劑量與攙雜於一具有屬於上述另一臨界電壓分佈 之臨界電壓的遮罩式ROM單元中的雜質劑量相同；而攙雜 於該等第2周圍MOS電晶體之雜質攙雜層中的雜質劑量與 攙雜於一具有屬於最小臨界電壓分佈之臨界電壓的遮罩式 ROM單元中的雜質劑量相同， 該最小臨界電壓分佈爲一於該定數的臨界電壓分佈 中，具有最小電壓値的臨界電壓分佈。 再者’本發明又提供一第9半導體記憶裝置，其特徵在 於上述第2至第8半導體記憶裝置的任一半導體記憶裝置 中： 該定數爲三以上的整數； 該字兀位準產生電路用以產生該字元位準電壓，作爲 介於各相鄰的臨界電壓分佈之間的電壓；各兩兩相鄰的臨 界電壓分佈構成一組臨界電壓分佈，各組臨界電壓分佈 中，具有低電壓値的一方爲該一臨界電壓分佈，而具有高 電壓値的一方爲該另一臨界電壓分$; §亥第1爹考位準產生電路、第2參考位準產生電路分別 對應該具有低電壓値的臨界電壓分佈及具有高電壓値的另 一臨界電壓分佈，該字兀位準產生電路所包含的字元位準 生成電路係用以生成一字元位準電壓，具有電壓値介於上 述兩臨界電壓分佈間。 此外，軸本翻更可獲致以下所示之字元位準產生 --------- 本紙張尺度递州中HPi家標呤i ('NS )八4規袼（210κ：297公fy—------ (詞先閱讀背而之注意事項再填尹？本頁) ,?τ 術 368 A7 ______B7 五、發明説明（） 電路。 根據本發明，作爲第1種字元位準產生電路者，係利用 一種具有記憶單元陣列半導體記憶裝置，其中該記憶單元 陣列包含複數個遮罩式ROM單元，該等遮罩式ROM單元之 臨界電壓係屬於相互離散、個數爲3以上定數的臨界電壓分 佈中之任一臨界電壓分佈，其中兩兩相鄰的臨界電壓分佈 形成一組臨界電壓分佈，每組臨界電壓分佈中，具有低電 壓値的一方係爲第一臨界電壓分佈，而具有高電壓値的另 一方則爲另一臨界電壓分佈；其係於判定該等遮罩式ROM 單元之臨界電壓爲上述第一臨界電壓分佈以下的電壓値， 或是爲另一臨界電壓分佈以上的電壓値時，產生一合適的 字元位準電壓，俾使該具有一定電壓値的字元位準電壓供 給至對應於各遮罩式ROM單元的字元線上，其特徵在於： 該一定電壓値爲上述第一臨界電壓分佈中之第1參考 位準與上述另一臨界電壓分佈中之第2參考位準間的電壓 値，其中該第1參考位準爲第一臨界電壓分佈中實質的最大 電壓，而該第2參考位準爲上述另一臨界電壓分佈中實質的 最小電壓値。 此外，根據本發明，作爲第2種字元位準產生電路者， 係在一半導體記憶裝置中，該半導體記憶裝置之記憶單元 陣列包含複數個ROM單元，其中每一ROM單元具有一屬於 一臨界電壓分佈的臨界電壓，該臨界電壓分佈分別具有特 定之分佈幅寬、且相互離散，個數爲?以上；該字元位準產 生電路用以將複數個字元位準電壓依序地加諸於字元線 ______________1 ^____ I张尺度读川中WHSMH ( ('NS〉Λ4規格（210X 297公f ) (誚先閱讀背而之注意事項再填寫本頁) 訂
柯/•部中"椋卑而v=K-T-"f合竹私印V 407368 A7 ____B7 五、發明説明（） 上，其特徵在於： 該字元位準產生電路用以產生一特定字元位準電壓， 該特定字元位準電壓的大小介於上述臨界電壓分佈中的一 個臨界電壓分佈與一具有較高電壓値、且相鄰於該臨界電 壓分佈的另一臨界電壓分佈之間；其包含： 第1參考位準產生電路，用以產生一第1參考位準，該 第1參考位準爲上述臨界電壓分佈中，實質上最大的電壓 値，且用以輸出一對應於該第1參考位準的第1參考訊號； 第2參考位準產生電路，用以產生一第2參考位準，該 第2參考位準係爲上述另一臨界電壓分佈中，實質上最小的 '電壓値，且用以輸出一對應於該第2參考位準的第2參考訊 號；而 字元位準生成電路，用以接收上述第1及第2參考訊 號，進而生成一具有第1參考位準與第2參考位準間之電壓 値的特定字元位準電壓，並將其輸出至上述字元線中。 對於具有上述構成之半導體記憶裝置或字元位準產生 電路而言，由於其係可因應遮罩式ROM單元之臨界電壓的 各種分佈，而適當地決定字元位準電壓，因此可解決上述 習知技術的缺點。 發明之較佳實施形態 以下，將利用圖面來說明有關本發明之實施例的半導 體記憶裝置。本發明之主要特徵在於：提供一種包含於一 半導體記憶裝置，用以供給字元位準電壓的字元位準產生 電路。因此，在以下的實施例中，乃特別針對字元位準產 ("先閱讀背面之注意事項再填寫本頁)
本紙乐尺度適州屮WK家榡呤（（'NS ) Λ4規梠（210X297公« ) 407368 B7 五、發明説明（） 生電路作說明。此外，於多値遮罩式ROM單元中，字元位 準產生電路係將複數的字元位準電壓階段性地輸出，使其 可於上述臨界電壓分佈爲相鄰的各組臨界電壓分佈中，判 定各遮罩式ROM單元係爲ON或OFF。本發明之字元位準產 生電路主要特徵在於有關各字元位準電壓的設定。因此， 以下的說明重點乃是以如何在相鄰的臨界電壓分佈之間設 定字元位準電壓爲主。 (第1實施例） 第1實施例的半導體記憶裝置，就每組相鄰的臨界電壓 分佈而言’作爲字元位準產生電路者，如圖1所示，包含： 第1參考位準產生電路10 ’用以輸出第〗參考訊號；第2參考 位準產生電路20，用以輸出第2參考訊號；及字元位準生成 電路30，用以接收第1參考訊號及第2參考訊號，且輸出一 字元位準電壓。 以下的說明中係以圖2中所示之兩個臨界電壓分佈作 爲相鄰的一組臨界電壓分佈的例子，進行說明。此時，於 一組臨界電壓分佈中，電壓値較低的臨界電壓分佈稱爲低 臨界電壓分佈LdtbVth ’而電壓値較高的臨界電壓分佈稱爲 高臨界電壓分佈HdtbVth。此外，各自需要的臨界電壓分別 稱爲低臨界電壓VthLow及高臨界電壓VthHigh。再者，就 -般導體纖麵而Η，〜觸界電黯佈可有複數個， 亦即，臨界電壓分細峨順3社，而在三個以上的臨 界電壓分佈中，具有最大電壓値的臨界電壓分佈稱爲最大 臨界電壓分佈，鋪最小軸獅隨爾分讎爲最小 本纸张尺度適州中闯®象榡彳(CNS ) ,\4im ( 210X297^~；---- (誚先閱讀背面之注意事項再填寫本頁)
407368 A7 _________ B7 五、發明説明（） 臨界電壓分佈。 上述第1參考位準產生電路1 〇用以於低臨界電壓分佈 LdtbVth內，產生一實質上最大電壓値，作爲第丨參考位準 Vrefi，且輸出一對應於該第1參考位準Vrefl的第i參考訊 •號。該第2參考位準產生電路2〇用以於高臨界電壓分佈 HdtbVth之內，產生一實質上最小電壓値，作爲第2參考位 準Vref2 ’且輸出一對應於該第2參考位準Vref2的第2參考訊 號。該字元位準生成電路30用以接收該第1参!考訊號及第2 參考訊號’且生成一字元位準電壓，其電壓値介於上述第1 參考位準Vrefi?及第2參考位準Vref2間，並將其輸出至一半 導體記憶裝置所具有的字元線中。此外，於圖2中，該第1 參考位準Vrefi及第2參考位準Vref2在理想的狀況下，分別 爲低臨界電壓分佈LdtbVth及高臨界電壓分佈HdtbVth各自 的端電壓値，因此，字元位準電壓可爲該第1參考位準Vrefi 與第2參考位準Vref2之間的任意電壓値。然而，事實上， 該字元位準電壓亦可能存在於不會產生問題的範圍內，例. 如其可爲比產生之第1參考位準Vrefi還低的電壓値，或是 可爲比第2參考位準Vref2還高的電壓値。因此，該字元位 準電壓以設定在實際上可產生的第1參考位準Vrefi與第2 參考位準Vref2間之中間的電壓値者爲佳。吾人可推知當將 其設爲中間的電壓値時，可使電路之構成簡化。 於本實施例中，如圖3所示，第1參考位準產生電路10 具有：第1參考位準供給電路11及第1電流容量放大電路 12。第2參考位準產生電路20具有：第2參考位準供給電路 --------IS_____ 、张尺廋诚川中®Ρϋ:標々（（，NS ) Λ4規格（210X297公势） (对先閱讀背面之注意事項再填寫本頁) 訂 .--II 1 - 1^1 - - - —I · 經滅部中决榡缘局只-τ消於合竹社印 407368 A7 __B7_ 五、發明説明（） 21及第2電流容量放大電路22。字元位準生成電路30具有： 分壓電路31及字元位準電流容量放大電路32。 其中，第1參考位準供給電路11用以提供第1參考位準 Vrefi，例如，如圖4所示，其具有第1參考MOS電晶體 Trrefl，其閘極與汲極接在一起成二極體連接。該第1參考 MOS電晶體Trrefi具有一作爲臨界電壓的第1參考位準 Vrefl。此外，該第1參考位準供給電路11中，具有第1參考 位準Vrefi作爲臨界電壓的第1參考MOS電晶體Trrefi係成 二極體連接，且串聯連接的p型MOS電晶體不影響其汲極的 電位。據此，該第1參考位準供給電路11可提供一第1參考 位準Vrefl。再者，如圖5所示，在該第1參考MOS電晶體 Trrefl的四周配設有電晶體A〜Η，並將一定齊廬的雜質攙 雜於其周圍所配設的電晶體Α〜Η中，在此，該雜質的劑 量係與屬於高臨界電壓分佈HdtbVth之遮罩式ROM單元中 的劑量相同。另外，攙雜於該第1參考MOS電晶體Trrefi中 的雜質齊®則爲對應於低臨界電壓VthLow的劑量。由於周 圍所配設的電晶體A〜Η中的雜質會滲出，故上述構成的 第1參考MOS電晶體Trrefi中的雜質攙雜量將會增加。結 果，其具有第1參考位準Vrefi，作爲臨界電壓。又，於圖4 中，CLK所示之輸入爲一用以決定電路是否驅動的訊號（他 圖中所示者亦同）。若需要產生複數個字元位準電壓，則 需複數個與其對應的同樣電路，若要由其中一個電路來產 生字元位準電壓，則只須驅動其相對應的電路。 第1電流容量放大電路12係相對於所輸入的第1參考位 ----------19___ 本紙张尺度述用中KK家標彳（（’NS ) AWJl祐（210X297公势） (讀先閱讀背面之注意事項再楨寫本頁) %
，1T 好潢部中决榡準局β-τ-消合竹社印^ ^07368 at __ _B7_ 五、發明説明（） 準Vrefi，在不變更電壓値的情形下’將其電流容量放大， 並將第1參考訊號輸出者，其構成如圖6所示。又，圖6中所 示之電流容量放大電路亦可爲第2電流容量放大電路22及 字元位準電流容量放大電路32的一實施例。 該第2參考位準供給電路21用以提供一第2參考位準 Vref2，例如，如圖7所示，具有第2參考MOS電晶體Trref2 ’ 其閘極與汲極接在一起，成二極體連接，且該第2參考MOS 電晶體Trref2具有第2參考位準Vref2，作爲臨界電壓。此 外，該第2參考位準供給電路21中，具有第2參考位準Vref2 作爲臨界電壓的第2參考MOS電晶體Trref2成二極體連接， 且串聯連接的P型MOS電晶體不影響其汲極的電位。據此， 該第2參考位準供給電路21可提供一第2參考位準Vrei2。再 者，如同該第1參考MOS電晶體Trrefi般，在第2參考MOS 電晶體Trref2的四周配設^電晶體A〜Η (請參考圖5所 示），並將一定劑量的雜質攙雜於其周圍配設的電晶體A 〜Η中，在此，該雜質的劑量係與屬於低臨界電壓分佈 LdtbVth之遮罩式ROM單元中的劑量相同。另外，攙雜於該 第2參考MOS電晶體Trref2中的雜質劑量則爲對應於高臨界 電壓VthHigh的劑量。由於上述構成的第2參考MOS電晶體 Trref2中的雜質會滲透至周圍所配設的電晶體A〜Η中，故 第2參考MOS電晶體Trref2中的雜質攙雜量將會減少，結 果，使得其具有第2參考位準Vref2，作爲臨界電壓。 第2電流容量放大電路22相對於所輸入的第2參考位準 Vref2，在不變更電壓値的情形下，將電流容量放大，且輸 --------20_____ 本紙张尺度刺+賴$:射(C'NS ) A4im ( 2I0X 297/Av« ) " -- 1-- ("先閱讀背面之注意事項再填寫本頁) !?".却肀决#準局只-7"於"竹.71-印^- 407368 A7 _ B7_ 五、發明説明（） 出第2參考訊號。 該分壓電路31接收該第1參考訊號及第2參考訊號，且 生成電壓値介於上述第1參考位準Vrefi及第2參考位準 Vref2間之電壓，如圖8所示，其係由一電阻分壓電路所構 成。又，圖8所示之分壓電路亦可作爲一例，用以生成介於 上述第1參考位準Vrefi與第2參考位準Vref2間之中間電 壓。 字元位準電流容量放大電路32用以接收該分壓電路31 生成的電壓，將其電流容量放大，並將其作爲字元位準電 壓而輸出。 由於具有上述構成的字元位準產生電路係，即使在一 組臣品界電壓分佈之一臨界電壓分佈因製程條件等因素，使 其分佈幅寬擴大的情況下，亦可因應此一狀況，而產生一 介於低臨界電壓分佈LdtbVth與高臨界電壓分佈HdtbVth之 間的電位，作爲字元位準電壓。因此，遮罩式ROM單元將 會減少誤動作，而可使資料的可靠性提高。 (第2實施例） 第2實施例之字元位準產生電路具有如圖9所示之構 成。將圖9與，比較可知，本實施例之字元位準產生電路 與第1實施例比較，其不同之處只在於第1參考位準產生電 路10’及第2參考位準產生電路20’。因此，其他構成元件 及動作等的說明在此予以省略。 第1實施例中’ S令第1參考位準產生電路10及第2參考位 準產生電路20均進行電流容量放大動作。然而，對於字元 ("先閱讀背而之注意事項再填寫本頁)
.1T i紙張从1¾财_純彳(rNS ) Λ4規格（210X 297公楚) "一 - 407368 A7 ____B7_ 五、發明説明（） 位準產生電路內部而言，其問題點乃在於字元位準電壓的 電壓値，而將其電流容量放大乃在於考量字元位準產生電 路以後的級之中的電流損失。因此，基本上，字元位準產 生電路只要具備：第1參考位準供給電路π、第2參考位準 供給電路21及分壓電路31即可。 本實施例之字元位準產生電路爲其一例，其構成省略 了第1實施例中的第1電流容量放大電路12及第2電流容量 放大電路22。換言之，本實施例之第1參考位準產生電路10’ 只包含第1參考位準供給電路11，其將該第1參考位準供給 電路11的輸出作爲第1參考訊號，直接輸出至該分壓電路 31。同樣地，該第2參考位準產生電路20’只包含第2參考 位準供給電路21，其將該第2參考位準供給電路21的輸出作 爲第2參考訊號，直接輸出至該分壓電路31。 此外，該字元位準電壓的電位係與第1實施例相同，其 伴隨的效果亦同。 (第3實施例） 第3實施例的字元位準產生電路的特徵在於第1及第2 參考位準供給電路。因此，其他構成元件及動作等的說明 將予以省略。 本實施例中的第1或第2參考位準供給電路，如圖10所 示，分別包含複數個，例如3個第1參考MOS電晶體Trrefi 或3個第2參考MOS電晶體Trref2。該3個第1參考MOS電晶 體Trrefl分別成二極體連接，且彼此成並聯連接，同樣地， 該3個第2參考MOS電晶體Trref2係分別成二極體連接，且彼 本紙张歧种酬( CNS] Λ4现格（2丨0X 297公梦) · (誚先閱讀背面之注意事項再填寫本頁) 訂 407368 A7 ______ B7____ 五、發明説明（） 此成並聯連接。 進而言之，如_11所示，該3個第1參考MOS電晶體 Trrefl包含於一第1電晶體陣列Tr AR1之中。於第1電晶體陣 列TY AR1中，3個第1參考MOS電晶體Trrefl之周圍配設有 劑量最高的第1周圍MOS電晶體，而攙雜於每一第1參考 MOS電晶體Trrefi中的雜質劑量則爲對應於低臨界電壓 VthLow的劑量。另外，如圖12所示，3個第2參考MOS電晶 體Trref2包含於一第2電晶體陣列Tr AR2之中。於第2電晶體 陣列Tr AR2中，3個第2參考MOS電晶體Trref2之周圍配設 有劑量最低的周圍MOS電晶體（未示於圖中），而攙雜於 每一第2參考MOS電晶體Trref2中的雜質劑量則爲對應於高 臨界電壓VthHigh的劑量。 具有如上述構成之第1參考MOS電晶體及第2參考 MOS電晶體的第1參考位準供給電路及第2參考位準供給電 路相較於前述第1及第2實施例中的第1參考位準供給電路 及第2參考位準供給電路，其可提供更佳的第1參考位準與 第2參考位準。因此，對於字元位準電壓的設定而言，可提 升其可靠性。 此外，在第1〜第3實施例中，爲說明之便，僅對一組 相鄰的臨界電壓分佈間的字元位準電壓作說明。然而，對 於3以上的複數個臨界電壓分佈的情況下，於兩相鄰的臨界 電壓分佈間，亦同樣地可以設定對應於臨界電壓分佈之分 佈幅寬的字元位準電壓。此外，由於有關複數個字元位準 電壓的切換與本發明無直接的關連，故未予以詳述，但， ("先閱讀背而之注意事項再填寫本頁)
11T 本紙张尺度砝州中國囤家標呤（（’NS ) Λ4規格（210X297公f ) A7 B7 五、發明説明（） 不言可知：其可藉由是否驅動各字元位準電壓所對應的電 路可達成。另外，作爲攙雜用之雜質一般係採用硼，然而 亦可使用其他物質來進行離子植入’只要具有相同效果者 即可。 綜上所述，由於本發明之字元位準產生電路即使在各 臨界電壓分佈不均一，或其臨界電壓分佈較寬的情形下， 亦可因應臨界電壓分佈來設定字元位準電壓，故本發明係 可提供一可確保輸出資料之可靠性的遮罩式ROM等的半 導體記憶裝置。 圖示簡單說明 圖1爲本發明之第1實施例之字元位準產生電路的構成 方塊圖。 圖2表示相鄰的一組臨界電壓分佈與字元位準電壓間 的關係。 圖3爲第1實施例之字元位準產生電路較詳細的構成方 塊圖。 圖4爲圖3所示之第1參考位準供給電路的一具體電路 圖。 圖5爲圖4所示之第1參考MOS電晶體之形成方式的示 意圖。 圖6爲圖3中之第1及第2電流容量放大電路、以及字元 位準電流容量放大電路的一具體電路圖。 圖7爲圖3中之第2參考位準供給電路的一具體電路 圖。 —.—— -—-----------—- _ 24 本紙张夂度送川屮K 1¾象榡1 ( (’NS ) ( 210x297^f ) --- 407368 Α7 Β7 五、發明説明（） 圖8爲圖3中所示之分壓電路的一具體電路圖。 圖9爲本發明之第2實施例之字元位準產生電路的構成 方塊圖。 圖10爲本發明之第3實施之第1及第2參考位準供給 電路的電路圖。 圖11爲本發明之第3實施例中，含有第1參考MOS電晶 體的第1電晶體陣列的構成圖。 圖12爲本發明之第3實施例中，含有第2參考MOS電晶 體的第2電晶體陣列的構成圖。· 圖13爲習知多値遮罩式ROM之構成的示意圖。 圖14說明遮罩式ROM單元之臨界電壓與字元位準電 壓及遮罩式ROM單元狀態間的關係。 圖15爲字元階段升壓方式的說明圖。 圖16爲習知技術之問題點的說明圖。 圖式中符號說明 10 第1參考位準產生電路 11 第1參考位準供給電路 12 第1電流容量放大電路 20 第2參考位準產生電路 21 第2參考位準供給電路 22 第2電流容量放大電路 30 字元位準生成電路 31 分壓電路 32 字元位準電流容量放大電路 本紙张尺度適川中网1¾¾:標啥（（，NS ) Λ4规格（2]()Χ 297公# ) (請先閲讀背面之注意事項再填寫本頁) ‘" 丁 、-° 407368 A7 B7 發明説明（ ) LdtbVth 低臨界電壓分佈 HdtbVth 高臨界電壓分佈 VthLow 低臨界電壓 VthHigh 高臨界電壓 Vrefl 第1參考位準 Vref2 第2參考位準 Trrefl 第1參考MOS電晶體 Trref2 第2參考MOS電晶體 (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適州屮國1¾家標呤（（’NS ) Λ4規格（210X 297公f )
Claims (1)
- id s g C8 D8 經濟部中央標準局員工消費合作社印繁 六、申請專利範圍 1. 一種半導體記憶裝置，其記憶單元陣列包含複數 個ROM單元，其中每一ROM單元具有一屬於一臨界電壓分 佈的臨界電壓，該臨界電壓分佈之個數爲3以上的定數，分 別具有特定之分佈幅寬、且相互離散；該半導體記億裝置 具有一字元位準產生電路，用以將複數個字元位準電壓依 序地加諸於一字元線上，其特徵在於： 該字元位準產生電路用以產生一特定字元位準電壓， 該特定字元位準電壓的大小介於上述臨界電壓分佈中的一 個臨界電壓分佈與另一較該臨界電壓分佈高、且與該臨界 電壓分佈相鄰的另一臨界電壓分佈之間；其包含： 第1參考位準產生電路，藉由一構成與屬於上述臨界電 壓分佈中之記憶單元相同的電晶體來產生第1參考位準，且 輸出一對應於該第1參考位準的第1參考訊號； 第2參考位準產生電路，藉由一構成與屬於較上述臨界 電壓分佈高、且與該臨界電壓分佈相鄰的另一臨界電壓分 佈中之記憶單元相同的電晶體來產生第2參考位準，且輸出 一對應於該第2參考位準的第2參考訊號； 字元位準生成電路，用以接收上述第1及第2參考訊 號’進而生成一具有第1參考位準與第2參考位準間之電壓 値的特定字元位準電壓，·並將其輸出至上述字元線中。 2. —種在半導體記憶裝置中，將複數個字元位準電 壓依序地加諸於一字元線的字元位準產生電路，其記憶單 元陣列所具有之複數個ROM單元之每一個具有一臨界電 壓，該臨界電壓屬於一臨界電壓分佈，該臨界電壓分佈的 27 裝— (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率（CNS ) A4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印製 407368 鉍 C8 ____ D8 六、申請專利範圍 個數爲3以上之定數，分別具有特定之分佈幅寬、且相互離 散， 該字元位準產生電路用以產生一特定字元位準電壓， 其電壓値介於該臨界電壓分佈中的一個臨界電壓分佈與另 一具有較高電壓値、且其電壓値最靠近該臨界電壓分佈的 另一臨界電壓分佈之間，包含： 第1參考位準產生電路，用以產生該第一臨界電壓分佈 內實質上最大的電壓値，作爲第1參考位準，並相應於該第 1參考位準而輸出第1參考訊號； 第2參考位準產生電路，用以產生該另一臨界電壓分佈 內實質上最小的電壓値，作爲第2參考位準，並相應於該第 2參考位準而輸出第2參考訊號； 字元位準生成電路，用以接收該第1及第2參考訊號， 進而生成一電壓値介於該第1參考位準與第2參考位準間的 特定字元位準電壓，並將其輸出至該字元線。 3. —種半導體記憶裝置，包含記億單元陣列及字元 位準產生電路，該記憶單元陣列所具有的複數個ROM單元 之每一個具有一臨界電壓，該臨界電壓屬於一臨界電壓分 佈，該臨界電壓分佈的個數爲3以上之定數’分別具有特定 之分佈幅寬、且相互離散；該字元位準產生電路用以將該 字元位準電壓輸出至其對應的字元線’作爲預定電壓’其 特徵在於： 該字元位準產生電路用以產生該字元位準電壓’其電 壓値介於該界電壓分佈中的一個臨界電壓分佈與另一具有 28 本紙乐尺度適用中國國家標準（CNS ) A4規格（2】〇X”7公廣） H· I - -- - - - I ―-II I II 士 ί/ 1-1 - 1·· ---- -I - -I I. .1τ^- U3, 、-'° (請先閱讀背面之注意事項再填寫本頁) ABCD 407368 六、申請專利範圍 較高電壓値、且電壓値最靠近該臨界電壓分佈的另一臨界 電壓分佈之間，其包含： 第1參考位準產生電路’用以產生一於該第1臨界電壓 分佈中，具有實質上最大電壓値的第1參考位準，且相應於 該第1參考位準，輸出第1參考訊號； 第2參考位準產生電路，用以產生一於該另一臨界電壓 分佈中，具有實質上最小電壓値的第2參考位準，且相應於 該第2參考位準，輸出第2參考訊號； 字元位準生成電路，接收該第1及第2參考訊號，進而 生成該字元位準電壓，具有電壓値介於該第1參考位準與第 2參考位準間之間，並將其輸出至該字元線。 4. 如申請專利範圍第3項所述之半導體記憶裝置，其 中該字元位準生成電路所生成的字元位準電壓爲該第1參 考位準第2參考位準的中間電壓，並將其輸出至該字元 線。 5. 如申請專利範圍第3或4項所述之半導體記憶裝 置，其中： 該第1參考位準產生電路具有用以供給第1參考位準的 第1參考位準供給電路，並將該第1參考訊號輸出； 該第2參考位準產生電路具有用以供給第2參考位準的 第2參考位準供給電路，並將該第2參考訊號輸出； 該字元位準生成電路用以接收該第1及第2參考訊號， 具有：分壓電路，用以產生一電壓値介於第1參考位準與第 2參考位準之間的電壓；及字元位準電流容量放大電路，用 29 I— -. H - -I I —1 -i II HI dici. - 8 —1 -- I I n ml ' I I~ 、u (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 張尺度適用中國國家標準（CNS )八4規格（210X297''^1 ~ 407368 ABCD 經濟·部中央標準局員工消費合作社印製 六、申請專利範圍 以接收該分壓電路的輸出，並將其電流容量放大後輸出， 作爲該字元位準電壓。 6. 如申請專利範圍第5項所述之半導體記憶裝置，其 中， 該第1參考位準產生電路尙包含：第1電流容量放大電 路，用以接收該第1參考位準供給電路的輸出，並將其電流 容量放大後輸出，作爲該第1參考訊號； 該第2參考位準產生電路尙包含：第2電流容量放大電 路，用以接收該第2參考位準供給電路的輸出，並將其電流 容量放大後輸出，作爲該第2參考訊號。 7. 如申請專利範圍第6項所述之半導體記憶裝置，其 中， 該第1參考位準供給電路具有：至少一個第1參考MOS 電晶體，該第1參考MOS電晶體以該第1參考位準爲其臨界 電壓； 該第2參考位準供給電路具有：至少一個第2參考MOS 電晶體，該第2參考MOS電晶體以該第2參考位準爲其臨界 電壓。 8. 5P申請專利範圍第7項所述之半導體記憶裝置，其 中該第1參考MOS電晶體與該第2參考MOS電晶體分別連 接成閘極與汲極接在一起的二極體連接； 該第1參考位準供給電路用以提供該成二極體連接的 第1參考MOS電晶體的汲極電位，作爲該第1參考位準； 該第2參考位準供給電路用以提供該成二極體連接的 30 本k張尺度適用中國國家標¥ ( CNS) Α4規招厂（210X29·?公廣) " I. I -I - -I - 1 - - --- - I I 1 - -- 111 !-- - (請先閱讀背面之注意事項再填寫本買) ABCD 407368 六、申請專利範圍 第2參考MOS電晶體的汲極電位，作爲該第2參考位準。 9.如申請專利範圍第8項所述之半導體記憶裝置，其 中該第1參考位準供給電路更包含複數個第1周圍MOS電晶 體’該等第1周圍MOS電晶體係分別與該第1參考MOS電晶 體鄰接，其中 攙雜於該第1參考MOS電晶體之雜質攙雜層中的雜質 劑量與攙雜於一具有屬於該第一臨界電壓分佈之臨界電壓 的遮罩式ROM單元中的雜質劑量相同， 攙雜於該等第1周圍MOS電晶體之雜質攙雜層中的雜 質劑量與攙雜於一具有屬於最大臨界電壓分佈之臨界電壓 的遮罩式ROM單元中的雜質劑量相同， 該最大臨界電壓分佈係該定數的臨界電壓分佈中，具 有最大電壓値的臨界電壓分佈； 該第2參考位準供給電路包含複數個第2周圍MOS電晶 體，該等第2周圍MOS電晶體分別與該第2參考MOS電晶體 鄰接， 攙雜於該第2參考MOS電晶體之雜質攙雜層中的雜質 劑量與攙雜於一具有屬於該另一臨界電壓分佈之臨界電壓 的遮罩式ROM單元中的雜質劑量相同， 攙雜於該等第2周圍MOS電晶體之雜質攙雜層中的雜 質劑量與攙雜於一具有屬於最小臨界電壓分佈之臨界電壓 的遮罩式ROM單元中的雜質劑量相同， 該最小臨界電壓分佈係該定數的臨界電壓分佈中，具 有最小電壓値的臨界電壓分佈。 -II - I _ I— ml —1 II · n III - -1 Hi【9J (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨OX297公釐） 經濟部中央標準局員工消費合作社印裝 407368 as C8 D8 六、申請專利範圍 10. 如申請專利範圍第9項所述之半導體記憶裝置，其 中該定數係爲三以上的整數’ 該臨界電壓分佈係以兩兩相鄰的臨界電壓分佈形成一 組臨界電壓分佈， 該字元位準產生電路用以產生一字元位準電壓，作爲 各組臨界電壓分佈間的電壓， 該各組臨界電壓分佈中，具有低電壓値者爲該第一臨 界電壓分佈，而具有高電壓値者爲該另一臨界電壓分佈， 該字元位準產生電路所包含的第1參考位準產生電路與第2 參考位準產生電路分別對應於該具有低電壓値的臨界電壓 分佈與具有高電壓値的另一臨界電壓分佈，而該字元位準 產生電路所包含的字元位準生成電路用以生成一字元位準 電壓，其電壓値爲該兩個臨界電壓分佈之間。 11. 一種字元位準電壓供給方法，係針對一種具有一 記憶單元陣列的半導體記憶裝置，該記憶單元陣列包含複 數個遮罩式ROM單元，該等遮罩式ROM單元之臨界電壓係 屬於一臨界電壓分佈，或屬於另一與該臨界電壓分佈相 鄰，且具有較該臨界電壓分佈高之電壓値的另一臨界電壓 分佈， 該供給方法係依序地將複數個具有一定電壓値的字元 位準電壓供給至對應於複數個遮罩式ROM單元的字元線 上’以判定該等遮罩式ROM單元係屬於該兩臨界電壓分佈 中的哪一個臨界電壓分佈，其特徵在於_· 該一定電壓値介於該第一臨界電壓分佈中之第1參考 32 本紙張尺度適用國家標^T( CNS ) A4規格（21GX 297公釐)" 1 1 I I - 1 I.: — n . --1 i i m 1——、?τ (請先聞讀背面之注意事項再填寫本頁) A8 B8 C8 D8 407368 六、申請專利範圍 位準與該另一臨界電壓分佈中之第2參考位準間’其中該第 1參考位準爲該第一臨界電壓分佈中之實質上最大電壓，而 該第2參考位準爲該另一臨界電壓分佈中實質上最小電壓 値。 12. —種字元位準電壓供給方法’係針對一種具有一 記憶單元陣列半導體記憶裝置，該記憶單元陣列包含複數 個遮罩式ROM單元，該等遮罩式ROM單元之臨界電壓係屬 於3以上之定數的臨界電壓分佈中之任一臨界電壓分佈，其 中，該定數的臨界電壓分佈中，係以兩兩相鄰臨界電壓分 佈形成一組臨界電壓分佈，每組臨界電壓分佈中，具有低 電壓値者爲第一臨界電壓分佈，而具有高電壓値者爲另一 臨界電壓分佈， 該供給方法係依序地將複數個具有一定電壓値的字元 位準電壓供給至對應於複數個遮罩式ROM單元的字元 線，以判定該等遮罩式ROM單元之臨界電壓爲該第一臨界 電壓分佈以下的電壓値，或是該另一臨界電壓分佈以上的 電壓値，其特徵在於： 該一定電壓値介於該第一臨界電壓分佈中之第1參考 位準與該另一臨界電壓分佈中之第2參考位準間，其中該第 1參考位準爲該第一臨界電壓分佈中實質上最大電壓，而該 第2參考位準爲該另一臨界電壓分佈中實質上最小電壓 値。 13. 如申請專利範圍第][2項所述之字元位準電壓供給 方法，其中： ^ Λ . 本適用中國國家gd-叫M規格（21以297公龙） III In 1 I 1 I— · H^I 1— - 1 m I -I、)OJ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作衽印製 ABCD 407368 六、申請專利範圍 提供一第1 MOS電晶體陣列，該第1 MOS電晶體陣列 包含第1參考MOS電晶體、及複數個第1周圍MOS電晶體， 攙雜於該第1參考MOS電晶體之雜質攙雜層中的雜質 劑量與攙雜於一具有屬於該第一臨界電壓分佈之臨界電壓 的遮罩式ROM單元中的雜質劑量相同； 該等第1周圍MOS電晶體鄰接於該第1參考MOS電晶 體周圍，攙雜於該等第1周圍MOS電晶體之雜質攙雜層中的 雜質劑量與攙雜於一具有屬於最大臨界電壓分佈之臨界電 壓的遮罩式ROM單元中的雜質劑量相同，該最大臨界電壓 分佈係爲一於該定數的臨界電壓分佈中，具有最大電壓値 的臨界電壓分佈；且將該第1 MOS電晶體陣列中的第1參考 MOS電晶體的臨界電壓作爲該第1參考位準； 提供一第2 MOS電晶體陣列，該第2 MOS電晶體陣列 包含：第2參考MOS電晶體及複數個第2周圍MOS電晶體， 其中， 攙雜於該第2參考MOS電晶體之雜質攙雜層中的雜質 劑量與攙雜於一具有屬於該另一臨界電壓分佈之臨界電壓 的遮罩式ROM單元中的雜質劑量相同； 該等第2周圍MOS電晶體鄰接於該第2參考MOS電晶 體周圍’攙雜於該等第2周圍MOS電晶體之雜質攙雜層中的 雜質劑量與攙雜於一具有屬於最小臨界電壓分佈之臨界電 壓的遮罩式ROM單元中的雜質劑量相同，其中該最小臨界 電壓分佈爲一於該定數的臨界電壓分佈中，具有最小電壓 値的臨界電壓分佈；且將該第2 MOS電晶體陣列中的第2參 34 尺度適用中W家標準（CNS ) A4規格（270~X297公廣1 ~ - -m I -- 1 I I 1 tn n^— --I— n^i m ^1+. 0¾ 'T (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 407368 AB'CD 經濟部中央棣隼局員工消費合作社印製 六、申請專利範圍 考MOS電晶體的臨界電壓作爲該第2參考位準。 14. 一種字元位準產生電路，利用於一種具有一記憶 單元陣列半導體記憶裝置，其中該記憶單元陣列包含複數 個遮罩式ROM單元，該等遮罩式ROM單元之臨界電壓係屬 於相互離散、定數3以上的一定數之臨界電壓分佈中之任一 臨界電壓分佈，其中該定數的臨界電壓分佈中，係以兩兩 相鄰臨界電壓分佈形成一組臨界電壓分佈，每組臨界電壓 分佈中，具有低電壓値者爲第一臨界電壓分佈，而具有高 電壓値者爲另一臨界電壓分佈；其係於判定該等遮罩式 ROM單元之臨界電壓爲該第一臨界電壓分佈以下的電壓 値，或是爲該另一臨界電壓分佈以上的電壓値時，產生一 合適的字元位準電壓，俾使該具有一定電壓値的字元位準 電壓供給至對應於各遮罩式ROM單元的字元線上，其特徵 在於: 該一定電壓値介於該第一臨界電壓分佈中之第1參考 位準與該另一臨界電壓分佈中之第2參考位準間，其中該第 1參考位準係爲該第一臨界電壓分佈中實質的最大電壓，而 該第2參考位準係爲該另一臨界電壓分佈中實質的最小電 壓値。 35 本紙度適财關家"CNS ) A4規格（210X297公釐..)- I 1!1 n 1 --- 1 -- - I - — j— n^i — —I- _ I j III (請先閲讀背面之注意事項再填寫本頁)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17346897A JP3204299B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW407368B true TW407368B (en) | 2000-10-01 |
Family
ID=15961048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW087110619A TW407368B (en) | 1997-06-30 | 1998-06-30 | Semiconductor storage device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6049481A (zh) |
| JP (1) | JP3204299B2 (zh) |
| KR (1) | KR100309523B1 (zh) |
| TW (1) | TW407368B (zh) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476636B1 (en) | 2000-09-02 | 2002-11-05 | Actel Corporation | Tileable field-programmable gate array architecture |
| US6937063B1 (en) | 2000-09-02 | 2005-08-30 | Actel Corporation | Method and apparatus of memory clearing with monitoring RAM memory cells in a field programmable gated array |
| JP4336212B2 (ja) * | 2004-01-26 | 2009-09-30 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置 |
| KR100653995B1 (ko) * | 2005-03-17 | 2006-12-05 | 주식회사 하이닉스반도체 | 반도체소자 제조를 위한 국부적 임플란트 방법 |
| US7821080B2 (en) * | 2005-07-15 | 2010-10-26 | Guobiao Zhang | N-ary three-dimensional mask-programmable read-only memory |
| JP4894837B2 (ja) * | 2008-09-30 | 2012-03-14 | ブラザー工業株式会社 | カラオケネットワークシステム及びカラオケ装置 |
| US8248862B2 (en) * | 2009-12-14 | 2012-08-21 | Ercole Rosario Di Iorio | Source bias shift for multilevel memories |
| US8564070B2 (en) | 2010-05-24 | 2013-10-22 | Chengdu Haicun Ip Technology Llc | Large bit-per-cell three-dimensional mask-programmable read-only memory |
| US9093129B2 (en) | 2011-09-01 | 2015-07-28 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional memory comprising dice with different BEOL structures |
| US9190412B2 (en) | 2011-09-01 | 2015-11-17 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional offset-printed memory |
| US9666300B2 (en) | 2011-09-01 | 2017-05-30 | XiaMen HaiCun IP Technology LLC | Three-dimensional one-time-programmable memory comprising off-die address/data-translator |
| US9305605B2 (en) | 2011-09-01 | 2016-04-05 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional vertical memory |
| US9117493B2 (en) | 2011-09-01 | 2015-08-25 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional memory comprising off-die address/data translator |
| US9396764B2 (en) | 2011-09-01 | 2016-07-19 | HangZhou HaiCun Information Technology Co., Ltd. | Discrete three-dimensional memory |
| US9123393B2 (en) | 2011-09-01 | 2015-09-01 | HangZhou KiCun nformation Technology Co. Ltd. | Discrete three-dimensional vertical memory |
| US9024425B2 (en) | 2011-09-01 | 2015-05-05 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional memory comprising an integrated intermediate-circuit die |
| US9299390B2 (en) | 2011-09-01 | 2016-03-29 | HangZhou HaiCun Informationa Technology Co., Ltd. | Discrete three-dimensional vertical memory comprising off-die voltage generator |
| US8699257B2 (en) | 2011-09-01 | 2014-04-15 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional writable printed memory |
| US9558842B2 (en) | 2011-09-01 | 2017-01-31 | HangZhou HaiCun Information Technology Co., Ltd. | Discrete three-dimensional one-time-programmable memory |
| US9508395B2 (en) | 2011-09-01 | 2016-11-29 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional one-time-programmable memory comprising off-die read/write-voltage generator |
| US9305604B2 (en) | 2011-09-01 | 2016-04-05 | HangZhou HaiCun Information Technology Co., Ltd. | Discrete three-dimensional vertical memory comprising off-die address/data-translator |
| US9559082B2 (en) | 2011-09-01 | 2017-01-31 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional vertical memory comprising dice with different interconnect levels |
| US8921991B2 (en) | 2011-09-01 | 2014-12-30 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional memory |
| US8890300B2 (en) | 2011-09-01 | 2014-11-18 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional memory comprising off-die read/write-voltage generator |
| US9001555B2 (en) | 2012-03-30 | 2015-04-07 | Chengdu Haicun Ip Technology Llc | Small-grain three-dimensional memory |
| US9293509B2 (en) | 2013-03-20 | 2016-03-22 | HangZhou HaiCun Information Technology Co., Ltd. | Small-grain three-dimensional memory |
| US10079239B2 (en) | 2014-04-14 | 2018-09-18 | HangZhou HaiCun Information Technology Co., Ltd. | Compact three-dimensional mask-programmed read-only memory |
| US10199432B2 (en) | 2014-04-14 | 2019-02-05 | HangZhou HaiCun Information Technology Co., Ltd. | Manufacturing methods of MOSFET-type compact three-dimensional memory |
| US10304495B2 (en) | 2014-04-14 | 2019-05-28 | Chengdu Haicun Ip Technology Llc | Compact three-dimensional memory with semi-conductive address line portion |
| US10304553B2 (en) | 2014-04-14 | 2019-05-28 | HangZhou HaiCun Information Technology Co., Ltd. | Compact three-dimensional memory with an above-substrate decoding stage |
| US10211258B2 (en) | 2014-04-14 | 2019-02-19 | HangZhou HaiCun Information Technology Co., Ltd. | Manufacturing methods of JFET-type compact three-dimensional memory |
| CN104978990B (zh) | 2014-04-14 | 2017-11-10 | 成都海存艾匹科技有限公司 | 紧凑型三维存储器 |
| CN104979352A (zh) | 2014-04-14 | 2015-10-14 | 成都海存艾匹科技有限公司 | 混合型三维印录存储器 |
| US10446193B2 (en) | 2014-04-14 | 2019-10-15 | HangZhou HaiCun Information Technology Co., Ltd. | Mixed three-dimensional memory |
| US10102917B2 (en) | 2016-04-14 | 2018-10-16 | Chengdu Haicun Ip Technology Llc | Multi-bit-per-cell three-dimensional one-time-programmable memory |
| US11170863B2 (en) | 2016-04-14 | 2021-11-09 | Southern University Of Science And Technology | Multi-bit-per-cell three-dimensional resistive random-access memory (3D-RRAM) |
| US10490562B2 (en) | 2016-04-16 | 2019-11-26 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional vertical one-time-programmable memory comprising multiple antifuse sub-layers |
| US10559574B2 (en) | 2016-04-16 | 2020-02-11 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional vertical one-time-programmable memory comprising Schottky diodes |
| CN107316869A (zh) | 2016-04-16 | 2017-11-03 | 成都海存艾匹科技有限公司 | 三维纵向一次编程存储器 |
| US10566388B2 (en) | 2018-05-27 | 2020-02-18 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional vertical memory |
| US12063794B2 (en) | 2020-11-24 | 2024-08-13 | Southern University Of Science And Technology | High-density three-dimensional vertical memory |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5819795A (ja) * | 1981-07-29 | 1983-02-04 | Toshiba Corp | メモリ出力読取回路 |
| US5572462A (en) * | 1995-08-02 | 1996-11-05 | Aplus Integrated Circuits, Inc. | Multistate prom and decompressor |
| JP3170437B2 (ja) * | 1995-09-20 | 2001-05-28 | 株式会社日立製作所 | 不揮発性半導体多値記憶装置 |
| US5818757A (en) * | 1996-07-22 | 1998-10-06 | Invox Technology | Analog and multi-level memory with reduced program disturb |
| KR100226769B1 (ko) * | 1996-11-19 | 1999-10-15 | 김영환 | 다중 비트 셀의 데이타 센싱장치 및 방법 |
-
1997
- 1997-06-30 JP JP17346897A patent/JP3204299B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-30 TW TW087110619A patent/TW407368B/zh not_active IP Right Cessation
- 1998-06-30 KR KR1019980026934A patent/KR100309523B1/ko not_active IP Right Cessation
- 1998-06-30 US US09/107,462 patent/US6049481A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6049481A (en) | 2000-04-11 |
| JPH1125683A (ja) | 1999-01-29 |
| KR19990007506A (ko) | 1999-01-25 |
| JP3204299B2 (ja) | 2001-09-04 |
| KR100309523B1 (ko) | 2001-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW407368B (en) | Semiconductor storage device | |
| TW449899B (en) | Semiconductor memory device generating accurate internal reference voltage | |
| US20020121886A1 (en) | Methods to make DRAM fully compatible with SRAM | |
| TW514923B (en) | Semiconductor memory device | |
| JP2005243183A (ja) | データ記憶システム | |
| US8213213B2 (en) | Reference current generator for resistance type memory and method thereof | |
| TW384483B (en) | Integrated circuit semiconductor memory device incorporating internal power supply voltage generator | |
| TW378328B (en) | Wordline voltage generation circuit capable of storing multibit data in semiconductor memory device | |
| JPH01109748A (ja) | 半導体装置の製造方法 | |
| TW418400B (en) | Circuit for controlling internal voltage for output buffer of semiconductor memory device and method therefor | |
| US6628162B2 (en) | Semiconductor integrated circuit | |
| TW200522083A (en) | Power-up circuit in semiconductor memory device | |
| JP3970414B2 (ja) | 半導体装置のバックバイアス発生器 | |
| TW383491B (en) | Regulator for regulating power voltage and semiconductor integrated circuit including the same | |
| CN109428713A (zh) | 用于puf的电路结构以及获得puf值的方法 | |
| JPH0296999A (ja) | 故障許容差動メモリ素子及び感知方法 | |
| JPH0548115A (ja) | 半導体不揮発性記憶装置 | |
| US6538936B2 (en) | Semiconductor integrated circuit having test circuit | |
| JPS6056311B2 (ja) | 半導体集積回路 | |
| US6434070B1 (en) | Semiconductor integrated circuit with variable bit line precharging voltage | |
| JPS6155195B2 (zh) | ||
| JP2004071000A (ja) | 半導体記憶装置 | |
| JP2005196878A (ja) | 半導体記憶装置 | |
| JP3133907B2 (ja) | 半導体装置の製造方法 | |
| JP3256122B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |