TW406341B - Improved nitride etch stop layer - Google Patents

Improved nitride etch stop layer Download PDF

Info

Publication number
TW406341B
TW406341B TW087116257A TW87116257A TW406341B TW 406341 B TW406341 B TW 406341B TW 087116257 A TW087116257 A TW 087116257A TW 87116257 A TW87116257 A TW 87116257A TW 406341 B TW406341 B TW 406341B
Authority
TW
Taiwan
Prior art keywords
layer
nitride layer
pad
annealing
cns
Prior art date
Application number
TW087116257A
Other languages
English (en)
Inventor
Martin Schrems
Joerg Wohlfahrt
Joachim Nuetzel
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW406341B publication Critical patent/TW406341B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)

Description

406341 A7 B7 五 經濟部中央標準局貝工消費合作社印製 發明説明( t發明夕镅城 本發明#廣泛地有關裝置與裝置製造,且更特別地傜 有贿裝置製造中之氮化物練刻阻止層之使用。 本明夕昔長 在裝置製造中,絶緣性、半導體性與導電性層像被形 成於一基板或晶圓上。該諸層傜被刻劃(Patterned)以産 生特激(feature)與間距(space),而形成諸如電晶體、 電容與電阻等裝置。其次,這些裝置將被相互連結以獲 得所欲之電功能,而産生積體電路(〗C)或晶片。 氮化物層俗典型地被使用為独刻或研磨阻止層以協肋 層或諸層的刻割。該氮化物層被稱為襯墊氮化物層》傳 統的襯墊氪化物層葆以低壓化學氣相沈積法(LPCVD)形成。 然而,傳統的襯墊氮化物層在蝕刻或研磨製程中將受 到過度腐蝕。例如,在裝置經過化學機械研磨法(CMP)舆 較少程度之活離子蝕刻法(RIE)及化學乾式蝕刻法(CDE) 加工後,襯墊氪化物層的厚度在晶圓中心處將減少大約 30%,而接近晶圓邊緣處則減少超過40%。過度腐蝕將 産生降低的良率。 如上述所示,提供一經過改良之蝕刻咀止物傷為所欲。 明夕评 溝蕖形成後,傳统加工係被用以形成一溝渠電容DRAM 單元:26〇,如第2b圖所示。單元傜被説明於諸如 Nesbit 等人所撰之 A 0.6 iz m 2 2 R 6 H b Trftnrh DRAM Γα I 1 - Aligned Buried St.rat>(RFST) . I EDM 9 3 - 6 2 7 本紙張尺度適财_家縣(CNS ) Λ4— ( 210^¾厂―. (誚先閲讀背面之注意事項再填寫本頁) 、-·· 經滴部中央標率局貝工消費合作社印焚 406341 a7 _____ JJ7 五、發明説明(v ) 中,其將為各種目的作為參考文獻而納编於此。其包含 有形成一嵌埋式平板2 6 5,一節狀介電質2 68,一琛狀物 264, —儲存節狀物270,一嵌埋帶263,一淺溝渠隔離物 (STI)273,代表主動與通行字元線275與280之閘棰導體 ,一中間介電層282, —接點窗口 280,以及一位元線285 。該單元的陣列條典型地為字元線與位元線所交互連結 以形成DRAM晶片β BL^夕篛里說明 第1國傺圓示根據本發明之一較佳實施例的襯墊氮化 物層; 第2 a-b圓偽圖示根據本發明之一較佳實施例之形成溝 渠電容DRAM單元的方法;以及 第3-4圖偽圖示根據本發明之一較佳實施例之由襯墊氮 化物形成所産生之CMP速率減小的實驗結果。 本發明 >註Μ說明
本發明係有關於一經過改良之襯墊氮化物層。為作為 舉例的目的,本發明傷就使用於諸如溝渠電容DRAM單元 裂造之襯墊叠積作説明。然而,本發明僳明顯地更為廣 泛並將延伸至使用於一般性積體電路(1C)製造之襯墊氮 化物層。該1C傺包含諸如隨機存取記億體(RAM)、動態随 機存取記億體(DRAM)、同步動態隨機存取記億醱(SDRAM) 、靜態随機存取記億體(SRAM)或唯讀記億體(ROM)等。其 他1C包含諸如可程式化邏輯陣列(PLA)、應用規格iC(AS 1C)、嵌埋式DRAM或其他電輅裝置等邏輯裝置。複數值1C -4- 本紙張尺度適用中國國家標準(CNS ) Λ4ϋ( 21〇Χ2ϋΤ ! n I I J ("先閱讀背而之注意事項再填寫本頁) 五、 406341 ί77 經濟部中央標嗥局負工消费合作社印取 發明説明ο ) 典型地同時被被製造於諸如矽晶_等半導齷基板上。加 工完成後,晶画將被切割以将1C分割成複數雇_別的晶 片。該晶Μ於後序將被封裝,其將産生使用於諸如電腦 条統、蜂巢式電話、餹人數位助理(PDAs)以及其他産品 之消費者産品等最終産品。 參考第1圖,根據本發明之一實施例的襯墊裊積1{) 5# 被_示。該襯墊叠積係被形成於一基板101上。該椒S疊 積包含一襯墊氧化物110、一襯墊氮化物120,以及一深 溝渠硬式蝕刻罩幕130。該襯塾叠積係被用於深溝渠DRAM 單元的製造中。如所示,該襯墊氮化物包括有一第^氮 化物層121舆一第二氮化物層122。第二氮化物g傜較第 一氮化物層12 2更密且更硬。藉由提供一較密且較硬的第 二氮化物層,該襯墊氮化物層之腐蝕在加工中将減少。 第2a-b圖傜圖示形成深溝渠DRAM單元的方法,其包含 根據本發明之襯墊叠積的形成。參考圓2a,DRAM單元製 造於其上之基板201傺被提供。基板的主表面並不重要, 諸如(100)、 (110>或(111)等任何適當的取向皆可使用。 在一作為舉例之實施例中,該基板像以具有第~種導電 度的摻質微量摻雜。在一實施例中,該基板偬以諸如B 型摻質(P-)微置摻雜》B的濃度大約為1-2X10 π
可任意選擇地包含包括有第二導電度之摻質的 嵌埋在一實施例中,該嵌埋式并包括有諸如A 或P等^型摻質。例如,一罩幕傜被刻劃以界定該嵌埋 -5- 本紙張尺度適用中國國家標嗥(CNS〉Λ4说柏(210X 297公势) (讀先間讀背面之注意事項再填寫本頁) •裝.
'1T .'V線 經濟部中央標準局員工消費合作社印裝 406341 a7 B7 〜1 _ 冨 I - —- . .. .1,1 > I I" ' ' 五、發明説明I 4 ) 式井區e P型摻質傺於後序被植入基板之嵌埋式井匾》 該植入偽以足夠的能量與劑量執行之,以將Ρ型摻質的 峰值濃度沈積於所形成之環狀物下方。該嵌埋式井用以 將R井輿基板隔離,並形成嵌埋式電容板之間的導電電 橋。植入之濃度與能量像為在大約1.5MeV時為S1X1013 ato»/c·2。此外,該嵌埋式井僳以植入並於後序成長一 蘑磊晶層於基板表面上而形成。該技術僳於Bronner等人 所撰之US Patent 5 , 2 5 0 , 8 2 9中做説明,其将為各種目的 作為參考文獻而納编於此。 一襯墊氣化物210傺被形成於基板表面。襯墊氧化物上 方則為襯墊氮化物221。作為研磨終襯塾氮化物僳以LPCVD 沈積。氮化物層221的厚度俗典型地為大約200 nil。實際 的厚度當然取決於所指定的應用。 根據本發明,襯墊氮化物層係於NH3或112氣氛中退火 以産生氮化物層222。該退火最好於富氮氣氛中執行。在 一實施例中,快速加熱退火UTA)像被執行。RTA的溫度 偽在大約900-1200 °C於ΝΗ3或Ν2氣氛中維持0.01-10分 鐘。在一實施例中,該RTA傺於1150°C的溫度執行約3分 鐘。氪化物層的《内退火亦可使用。該爐内退火傺在大 約900-1200 °C的溫度於NH3或N2氣氛中雒持1-60 0分鐘 。在一實施例中,爐内退火係於1100 °C的溫度維持大約 6 0分鐘。 藉由提供具有第一層舆第二層被硬化之襯墊氮化物層 ,蝕刻舆研磨速率將被減少。所以,襯墊氮化物層的過 一 6 - 本紙張尺度適用中國國家榡準(CNS ) ( 210Χ?<πϋ i ^---裝------訂--------、線 - , (請先閱讀背而之注意事項#填寫本1) 經满部中央標準局貝工消費合作社印裝 A7 ____ 406341_______幻 ______ ______ 五、發明説明(r ) 度腐蝕將於後序蝕刻與研磨步费^中被減少。特別地是, 相對於晶圖中心之晶鬮邊緣的過度腐蝕將被避免。因此 ,整偏晶圓的啓始電壓將變換,且良率損失将被滅少。 —硬式罩幕230傺於後序被形成於氮化物層222上方β 該硬式軍幕由諸如TE0S所組成β諸如BSG等其他材料亦可 用於硬式罩幕層。此外,抗反射披覆(ARC)將被用以改良 撤影解析度》 硬式睪幕層傺使用傳統撤影技術被刻劃以界定溝渠被 形成之區域。界定深溝渠區包含沈積一層光阻並遴擇性 地將其以所欲之圖案曝光。該光阻於後序被顯影,並依 據所使用者為正光阻或負光阻而將已曝光或未曝光部份 移除。襯墊叠積之已曝光部份傺於後序被蝕刻至基板表 面。深溝渠213偽以活性離子蝕刻法(RIE)形成》gBSG被 用作為硬式罩幕,則其將被移除。此乃因BS 3層可以對氧 化物有選擇性的濕式蝕刻移除》如此,在溝渠窗口之襯 墊氧化物的腐蝕將可避免。 溝渠形成後,傳统加工傜被用以形成一溝渠電容DRAM 單元260,如第2b画所示。單元僳被說明於諸如 «esbit等人所撰之 A 0.R » m 2 2 R R H h Trench DRAM Cell With Se i f-A i i gnpd Buried St.rap(RRST) . I EDH 93- 627 中做説明,其將為各種目的作為參考文獻而纳编於此》 其包含有形成一嵌埋式平板26 5 , —節狀介電質268,一 環狀物2 64 , —儲存節狀物2 7 0,一嵌埋帶2 6 3,一 STI273 ,代表主動與通行字元線2 7 5與280之閘極導體,一中間 本纸張尺度適用中國國家標準(CNS ) Λ4規梢(210X:W公棼) ---------裝-----^--訂------ά _ * ― (韵先閲讀背面之注意事項存填寫本頁) A7 406341
i'發明説明(Μ 經濟部中央標率局負工消費合作社印" 介電磨282,一接點窗口 280,以及一位元線285。該單元 的陣列偽典型地為字元線輿位元線所交互建結以形成DRAM 晶Μ。 範例1 一實驗將被進行以展示藉由將襯電層於ΝΗ3退火中做 退火所産生之減小的化學機械研磨(CMP)速率。本實驗量 测無退火、在950。0、1050 °C以及1150 °C退火的银塾氮化 物層CMP速率《實驗的結果像圈示於第3圖中《如所視, CM?速率將因退火而滅少。CMP速率隨著增加退火溫度與 退火時間而減少。在1150 Ό維持大約2分鐘的退火相對 於無退火之襯墊氮化物層將減少大約20%的CM P速率《因 此,增加熱預算將可增加襯墊氮化物層的厚度與硬度, 以減少蝕刻速率。 範例2 第4圆僳圔示具有(線41(〇或不具有(線240>在NH3或 N2氣氛退火之襯墊氮化物層的腐蝕。該腐蝕傺在用以形 成滦溝渠電容之不同的研磨步驟中量測。如所示,相對 於經退火的襯墊氮化物層,由CMP所引起之大量腐餽將發 生於未退火襯墊氮化物層中。 雖然本發明已被特別地掲示並參考不同的實施做說明 ,但在不違背本發明之範睹下對本發明所做的改良與改 變將可為熟習本技藝之人士所辨別β因此,本發明之範 醻並非取決於參考上述説明,而傺取決於參考所附之申 請專利範圍輿其所有等效的範躊。 本紙張尺度適用中國國家榡準(CNS )以规枱(210Χ?97公秘) ---------5^-------1Τ-------ά 一 -I (請先閲讀背面之注意事項再填寫本頁) 406341 A7 經滴部中央標率局貝工消費合作社印^ H?五、發明説明(^ ) 參考符號說明 101.....基板 105.....襯墊叠積 110.....襯墊氣化物 120 .....襯墊氮化物 121 .....第一氮化物層 122 .....第二氮化物層 130.....深溝渠硬式蝕刻罩幕 201.....基板 210.....襯墊氣化物 213.....深溝渠 221.....襯墊氮化物 2 2 2 .....氮化物層 2 3 0 .....硬式罩幕層 2 6 3 .....嵌埋帶 2 6 4 .....環狀物 2 6 5 .....嵌埋式平板 2 6 8 .....節狀介電質 2 7 0 .....儲存節狀物 2 7 3 .....淺溝渠隔離 2 7 5 .....主動字元線 2 8 0 .....通行字元線 2 8 2 .....中間介電層 2 8 5 .....位元線 -9- 本紙張尺度適用中國國家標準(CNS ),\4規枋(210X29D>^ ) ---------如衣-----_--1T------- - * - ', (請先閱讀背而之注意事項再填寫本頁) 406341 λ7 Β7 五、發明説明(,) 410.....線 4 2 0 .....線 2 4 0 .....嵌埋式并 2 6 0 .....溝渠電容DRAM單元 ---------裝-----;--訂-------ά *- - (誚先閲讀背面之注意事項再填寫本頁) 經漪部中央標率局員工消費合作社印聚 -10- 本紙張尺度適用中國國家標準(CNS ) Λ4規梠(210X297公兌)

Claims (1)

  1. A8 DO 406341 g« 六、申請專利範圍 氣 氮 含 於 層 墊 襯 該 : 將 括並 包 ., ,板 法基 方之 之層 路墊 電襯 1有 DOB 3— 積具 成一 形供 種提 與 刻 .1¾ 於 對 之 良 改 經 生 〇 産層 將墊 火襯 退化 該硬 中的 其性 ,抗 火有 退率 做速 中磨 氛研 (請先閲讀背面之注意事項再填寫本頁) 訂 1, 經濟部中央標率局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW087116257A 1997-09-30 1999-01-26 Improved nitride etch stop layer TW406341B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US94089697A 1997-09-30 1997-09-30

Publications (1)

Publication Number Publication Date
TW406341B true TW406341B (en) 2000-09-21

Family

ID=25475601

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087116257A TW406341B (en) 1997-09-30 1999-01-26 Improved nitride etch stop layer

Country Status (5)

Country Link
EP (1) EP0908942A3 (zh)
JP (1) JPH11186242A (zh)
KR (1) KR19990030192A (zh)
CN (1) CN1131560C (zh)
TW (1) TW406341B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1282160A1 (de) * 2001-07-31 2003-02-05 Infineon Technologies AG Verfahren zur Herstellung von Schichten eines Nitrid/Oxid-Dielektrikums
TWI340431B (en) * 2007-06-11 2011-04-11 Nanya Technology Corp Memory structure and method of making the same
US9502263B2 (en) 2014-12-15 2016-11-22 Applied Materials, Inc. UV assisted CVD AlN film for BEOL etch stop application
CN109216153B (zh) * 2017-07-03 2021-01-05 无锡华润上华科技有限公司 提高氮化硅耐腐蚀性的方法和半导体器件的制备方法
CN108387423A (zh) * 2018-02-23 2018-08-10 深圳顺络电子股份有限公司 一种改善ltcc基板盐雾可靠性的方法
CN112768404A (zh) * 2021-01-26 2021-05-07 上海华力微电子有限公司 半导体器件的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5411913A (en) * 1994-04-29 1995-05-02 National Semiconductor Corporation Simple planarized trench isolation and field oxide formation using poly-silicon
JPH0864705A (ja) * 1994-08-26 1996-03-08 Sony Corp 半導体記憶装置の製造方法
US5643823A (en) * 1995-09-21 1997-07-01 Siemens Aktiengesellschaft Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures

Also Published As

Publication number Publication date
JPH11186242A (ja) 1999-07-09
KR19990030192A (ko) 1999-04-26
EP0908942A2 (en) 1999-04-14
CN1131560C (zh) 2003-12-17
EP0908942A3 (en) 2002-03-13
CN1224928A (zh) 1999-08-04

Similar Documents

Publication Publication Date Title
TW400614B (en) The manufacture method of Shallow Trench Isolation(STI)
TW405262B (en) A process for forming a high density semiconductor device
TW200406886A (en) Semiconductor constructions
TW402791B (en) Manufacture method of the metal-oxide semiconductor transistor
KR20100093859A (ko) 매립형 배선라인을 갖는 반도체 소자의 제조방법
TW519756B (en) Non-volatile memory structure and its manufacturing method
TW411567B (en) Reduced pad erosion
TW406405B (en) Manufacture method of the trench-type capacitor
TW379417B (en) Buried bitline structure and the manufacture method
JPH04328864A (ja) 超高集積半導体メモリ装置の製造方法
TW406341B (en) Improved nitride etch stop layer
JP3068568B2 (ja) 集積回路を形成する方法
TW434878B (en) Manufacturing method of semiconductor device
TW456028B (en) Semiconductor device and process for manufacturing semiconductor device
TW406356B (en) A method of manufacturing shallow trench isolation structure
CN109659275B (zh) 动态随机存取存储器的制作方法
TW200425480A (en) Shallow trench isolation and dynamic random access memory and fabricating methods thereof
TW399332B (en) The structure of flash memory cell and the manufacturing method thereof
TW445620B (en) Method for manufacturing the source line of nonvolatile memory
TW462117B (en) Dynamic random access memory and the method for fabricating thereof
TWI231989B (en) Method of fabricating a MOSFET device
JP2004179301A (ja) 半導体集積回路装置の製造方法
TW412848B (en) New method for manufacturing flash memory
TW490812B (en) Manufacturing method for mask ROM
TW383454B (en) Manufacturing method for buried contact

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees