TW399204B - Synchronous dynamic random access memory architecture for sequential burst mode - Google Patents

Synchronous dynamic random access memory architecture for sequential burst mode Download PDF

Info

Publication number
TW399204B
TW399204B TW087117793A TW87117793A TW399204B TW 399204 B TW399204 B TW 399204B TW 087117793 A TW087117793 A TW 087117793A TW 87117793 A TW87117793 A TW 87117793A TW 399204 B TW399204 B TW 399204B
Authority
TW
Taiwan
Prior art keywords
address
billion
unit
bits
units
Prior art date
Application number
TW087117793A
Other languages
English (en)
Inventor
Karl Peter Pfefferl
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW399204B publication Critical patent/TW399204B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408Address circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/04Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

A7 B7 經潢部中央標卑局負工消费合作社印紫 五、發明説明( / ) 1 1 明 領 域 1 1 1 本 發 明 大 致 關 於 一 種 電 子 式 記 億 元 件 t 更 特 別 地 > 關 於 一 種 ί 具 有 改 良 式 結 構 之 同 步 動 態 随 機 存 取 記 億 體 9 操 讀 I I 作於叢發模式之實質上不增加記億體之大小 〇 先 閱 1 | I w\ 抟 術 說 明 背 之 ί 動 態 随 機 存 取 記 億 體 (DRAM)使用於各種電子糸 統 9 用 ί I 於 儲 存 大 量 數 位 编 碼 之 資 訊 〇 由 於 使 用 動 態 随 機 存 取 記 事 項 1 I 再 | 億 體 之 電 子 % 統 於 不 斷 增 加 之 速 度 下 操 作 動態随機存 填 寫 本 1 裝 取 記 億 體 之 速 度 變 得 愈 來 愈 重 要 〇 因 此 動 態 隨 機 存 取 記 頁 1 I 憶 體 之 存 取 速 度 必 須 更 快 * 以 執 行 讀 與 寫 之 功 能 〇 1 1 若 干 技 術 已 發 展 » 以 增 加 這 些 元 件 之 性 能 〇 其 中 一 種 1 | 技 術 稱 為 ”預取" > 於 1 9 9 4 年 2月8 B 發 表 在 美 國 專 利 编 號 1 訂 5, 28 5 , 4 2 1 , II 關 於 串 列 連 缠 缠 存 取 記 億 體 之 啓 始 存 取 消 1 除 頁 面 邊 界 限 制 之 架 構 〇 此 —* 預 取 技 術 通 常 用 於 一 種 待 1 | 別 的 動 態 隨 Ujt 機 存 取 記 億 體 9 稱 為 顒 序 動 態 隨 機 存 取 記 億 1 體(SDRAM) 〇 在 此 類 型 之 元 件 t 連 缠 記 億 體 存 取 總 是 位 於 1 1 相 鄰 接 之 位 置 〇 線 I 預 取 技 術 利 用 顒 序 存 取 方 式 » 閂 鎖 對 m 於 指 定 位 址 之 1 I 資 料 以 外 的 其 他 資 料 於 一 暫 存 器 9 而 其 他 資 料 位 於 該 指 1 1 定 位 feh 之 相 鄰 接 位 址 〇 藉 儲 存 擷 取 在 該 暫 存 器 之 其 他 資 1 料 9 當 需 要 讀 取 暫 存 器 時 9 後 鑛 資 料 可 即 刻 獲 得 所 需 I 時 間 較 啓 始 存 取 時 間 為 短 〇 因 此 * 完成數個顒序存取之 1 1 總 時 間 將 有 效 地 減 少 〇 I 另 種 稱 為 叢 發 模 式 -3 之 技 術 1 I 9 9 5年 2月2 1曰發表於美 1 > 1 1 1 1 本纸張尺度適用中國國家標今(C'NS ) Λ4現格(210X 297公釐) 五、發明説明( A7 B7 經消部中央標卑局ΜΗ消贤合竹社印裝 態讀態技址 元 皆ΗΖ在叢㈣順 發器模4址的址 動速動該位。等 體OHe用 一 叢存錯為位缅位 式快加。始址器 億25取使 由 的暫交度始連之 模料增化啓位衝 記 Η 和預需 ^常 同態為長啓在低 發資可簡增之緩 之 &ΗΖ之必}通 不模種發依是較 叢之址以遞整及 型 WOM元料秒目。種之 一叢 了取或 ^ 段位得藉完器 類20位資徹數定兩體另於定’存高 入區缠構可送數 他 6 於2 入毫之決有億,型決料較 豸大連結址傳計 其25介一輸-5期器,記式類型資以 Is1 用址位字 ' 與一 應要與(4遇存件取模發類,是 11將使定他料器。件於率需出期鐘暫元存序叢發式取 gu於。其其資測術元對頻常輪週時態體機順種叢模存 ar關中因,一檢技體如鐘通之鐘或模億隨為兩,序料 Μ 術址,址每式之億譬時,件時度之記態型了 知顒資 9’技位能位對模式記。其件元一長體取動類明得於 , 23該之性始需發模取間,元該每發億存序發說圖。式 2,。缠之啓無叢發存時體一 ,使叢記機順叢表 1 序模 39體連體一 ,了 叢機取億此下,於取随該種圖第次錯 5,億群億單此用一随存記現率術至存態由一之由之交 號記一記定因使此態的取實速技。機動是中圖。取於 编取—入取指 。18現動速存為鐘之送随序也其1異存 ,。 利存~寫存需得U1實序快機。時式傳態順,。第差料上先 專機或機僅獲rg而順更隨間些模之動於型定。之資址優 國隨取隨術而Ma件 需態之這發料序 類決式時,位為 ΙΊΙ I ;= I I HH ί. 」yeJI I in . I -:- In 1----- —vr - I !L9 --- -- -- - - I — Ι··Ά (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率(CNS ) Λ4規格(210Χ297公f > 五、發明説明(a ) 於一大容量之顒序動態随機存取記億體元件,如256百 萬位元之晶片中,實施任一種叢發類型可能不僅困難且 耗費成本。這是由於需要一非常大之結構以支援這些元 件。 因此,本發明之一目的,即在於提出一種改良之結構 ,使順序動態隨機存取記億體元件能操作於順序叢發模 式,且實質上不會增加元件之大小。 發明槪沭 一種電子記億體裝置,包括一記億體陣列,其中眾多 之記億體單元配置為數艏單位,每一單位皆有第一部分 與第二部分,第一部分為偶數位址之記億體單元,第二 部分為奇數位址之記億體單元;一行解碼及列解碼,網 合至該記億體陣列,用以選定數個記億體單元;一威測 放大器,耧合至該記億體陣列,用以執行謓寫操作於該 選定之記憶體單元;數個位址位元,經由數値位址線而 I»合至該行解碼,且該位址位元至少有一位元分裂為兩 値分割位元,經由分割位址線,搭接該奇數與偶數位址 之記億體單元,於存取記億體期間,對於每一次的叢發 模式存取動作,該分割位元將加1 ^ 阃式之簡單..説明 本發明之上述目的、其他特徽及優黏將配合圖式以詳 細說明,其中: 第1團為一圖表,描述於顒序與交錯叢發類型之定址 次序; -5- 五、發明説明(4 根圖動 為塊為 圖方圖 2 路 3 S 1 β 之 圖 A7 B7 構 結 體 億 記 取 存 機 随 態 動 序 顒 之 明 發 本 據 徑 路 址 位 行 可1 之 件 元 體 億 記 取 存 機 随 態 徑構 路結 料體 資億 行記 可取 一 存 之機 件隨 元態 體動 億序 記順 取之 存明 機發 隨本 態據 動根 為為 圖圖 4 5 第第 件 元 體 億 記 取 存 機 随 態 序 順 之 明 發 本 據 根 為 _ 6 第 件 元 體 億 記 取 存 機 隨 態 ·.動 圖序 構顒 結之 位明 單發 之本 式搛 模根 發為 叢圖 錯 7 交第 於 件 元 體 億 記 取 存 機 随 態 ;動 圈序 構顒 結之 位明 單發 之本 式據 模根 發為 叢圖 序 〇〇 順第 於 及件 ;元 表體 構億 結記 址取 定存 之機 時随 4 態 為動 度序 長順 發之 叢明 且發 ,本 式據 模根 發為發 叢圖叢 序 05 序 晒第順 於 於 表 構 結 址 定 之 時 8 為 度 長 發 叢 且 式 模 (誚先閲讀背面之注意事項再填寫本頁) -裝 *11 式 圓 本 些 這 〇 構 結 良 改 種 一 出 提 件 元 體 憶 記1 為 於 在 明 詎發 随 、 態體 動億 序記 順取 '存 體機 億隨 記態 取動 存速 機高 随之 態型 S 頃 如他 譬其 含 、 包體 件億 元記 體取 憶存 記機 經湞部中央標準局貝Η消費合作社印裝 預不 元上 位質 雙實 一 且 使 , 構式 結模 該發 ,叢 明序 發順 本或 據式 根模 。發 件叢 元錯 體交 億於 記用 他使 其能 或取 前億 以記 節取 細存 之機 明隨 發態 本動 論他 討其 細及 詳構 在結 , 良 而改 然 一 〇 此 小援 大支 之論 件討 元先 加將 增 , 結 體 億 記 良 改 棵 支 明 發 本 镰 根 〇 了 圖示 塊顯 方 , 路圖 驾 2 之第 構考 結參 體 本紙張尺度適用中國國家標率(CNS ) Λ4規格(210X 297公釐) A7 B7 五、發明説明(r ) 構之電路方塊圖。電路10包含一線端12,用以接收選定 記憶體陣列2 4之一恃記億體位置之位址。該位址由列位 址部分及行位址部分等兩部分組成。行位址部分搭接至 行位址緩衝器/計數器14,而列位址部分搭接至列位址 緩衝器18。 行位址緩衝器/計數器1 4用以儲存並遞增行位址部分 ,而列位址緩衝器僅用以儲存列位址部分。行位址部分 遞增之目的在使叢發模式之技術能用於本發明。先前描 述過,該叢發模式之技術為一改良之方法,用以傳送位 址資訊至記億體元件,因為對每一叢發長度之位址之存 取,只需傳送一個位址。罾如,當叢發長度為4時,行 位址緩衝器/計數器1 4需遞增行位址部分三次,使每一 叢發周期可以存取四餾記億體位置。 如先前技術一節所描述,行位址緩衝器/計數器14可 以操作於交錯及顒序叢發模式。模式設定暫存器2 2耦合 至行位址緩衝器/計數器14及列位址緩衝器18,且提供 (請先閱讀背面之注意事項再填艿本頁) -裝-
、1T 模 1 時行只例 / 發器式增形, 衝 叢數模遞情度 緩 種計序,之長 址 兩 / 順行 4 發 位 於器於 2 為叢 行 能衝,第度之 而 14緩分之長大 , 器址部圖發較20 數位址 1 叢於 器 計該位第之作 碼 / ,行據論操 解 器時増根討塞 列 衝式遞14明規。至 缓模,器發可而合 址錯行數本明頁锅 位交 3 計意發値18 該於第 / 注本整器 使。之衝應。一衝 ,換圖缓。子至緩 號切 1 址分例甚址 信間第位部痼或位 制之據該址 一 8 列 控式根,位是如 線 本紙張尺度適州中國阀家標潭 ( CNS ) Λ4現格(2丨0X297公釐) A7 B7 五、發明説明 ( b ) 1 1 計 數 器 14锅 合 至 行 解 碼 器 1 6 〇 解 碼 器 1 6 、2 0接收行4 立i 土缓 1 1 衝 / 計 數 器 1 4和 列 位 址 緩 衝 器 18儲 存 之 位 址 9 以 存 取 記 1 1 億 體 陣 列 24 之 __- 特 定 記 億 體 位 置 〇 解 碼 器 1 e 2 0 皆 如 圖 先 1 所 示 m 合 至 記 億 體 陣 列 24以 執 行 此 功 能 〇 特 別 地 9 行 解 閱 1 背 ί 碼 器 16锅 合 至 位 於 記 億 體 陣 列 之 内 的 數 m 行 選 擇 線 路 9 ιέ I 之 1 這 一 部 分 後 面 將 再 説 明 〇 記 億 體 陣 列 24 由 眾 多 之 記 億 體 注 意 事 1 αο 単 元 組 成 9 並 依 預 定 之 次 序 排 列 , 細 節 將 於 後 述 〇 於 本 項 再 1 1 發 明 這 UO 早 元 最 好 是 動 態 隨 機 存 取 記 億 體 αα 単 元 〇 一 感 η 本 1 裝 I m 放 大 器 2 6亦 m 合 至 記 憶 體 陣 列 24, 當 一 特 定 之 記 億 體 頁 1 I aa 早 元 於 存 取 時 感 測 放 大 器 即 執 行 讀 寫 之 動 作 〇 1 1 1 一 輸 入 / 輸 出 多 工 器 28耦 合 至 威 測 放 大 器 2 6 » 其 功 能 1 1 為 支 援 本 發 明 之 預 取 操 作 〇 如 之 刖 已 討 論 者 > 高 速 動 態 1 訂 隨 機 存 取 記 億 體 元 件 j 例 如 本 發 明 9 至 少 需 使 用 一 雙 位 1 元 預 取 〇 預 取 能 改 善 這 元 件 之 性 能 9 因 為 相 鄰 記 億 體 1 1 位 置 之 資 料 是 以 整 區 段 方 式 傳 送 至 記 億 體 陣 列 24 9 或 g 1 I 該 陣 列 傳 送 出 來 〇 於 雙 位 元 預 取 之 情 形 » 兩 個 相 鄰 位 置 1 1 之 資 料 能 一 次 傳 送 Ο 輸 入 / 輪 出 多 工 器 28含 有 數 値 閂 鎖 線 1 9 於 讀 寫 週 期 時 > 用 以 選 通 預 取 資 料 〇 預 取 之 資 料 可 在 1 I 輸 入 / 輸 出 線 端 32 讀 取 〇 1 輪 入 / 輸 出 控 制 30 锶 合 至 輸 入 / 輸 出 多 工 器 28 * 且 提 | 供 預 取 操 作 之 時 序 及 控 制 信 號 〇 時 序 裝 置 34 提 供 整 锢 順 | 序 動 態 隨 att 俄 存 取 記 億 體 元 件 電 路 之 時 序 〇 時 序 裝 置 34 最 1 1 好 具 有 一 時 鐘 頻 率 介 於 2 0 0至2 50MH 乙間〇 I 參 考 第 3 圖 t 顯 示 _ 8 動 態 随 機 存 取 記 億 體 元 件 之 可 1 1 1 1 1 本紙张尺度通用中1¾國家標皁(CNS ) Μ規格(2!〇x297公# ) 為結度 取和,。線 C 分一速 存画列60擇區 亦此之 機 3 陣倒選柱 接。件 隨第體右行脊 連54元 態於億和艏之 料墊加 動述記581261 資板增 序敘一倒*5件 ,出也 順艏含左 元 地輪時 之多包為 π 於 同 / 同 明含好排-1置 相入, 發包最安 亦 。輪小。本好件且 W 線 52傾大了 據最元 ,Μ 布 塾16件短根56此位7,之 板側元縮了件,單 Μ 途 出右及也示元此別51用 輸和耗線顯。因個含址 /50消布,圖。個包選 入位率之圖構徴16好 。 輸單功料 5 結特為最址 値個了資第之之分位選 168 低為考體圖列單別 側制降因參憶 4 陣一分 左右構, 記第該每路 A7 B7 五、發明説明(7 ) 行位址路徑。該動態隨機存取記億體元件36包含一 256百 萬位元之記憶體陣列,該陣列又細分為16個單位β毎一 單位38之設置包含512行,分別由512個行選擇線路(CSL) 加以選定。51 2個行選擇線路耩合至行解碼器42,該解碼 器已討論過,根據收到的行位址部分,選擇記億體陣列 之相關行。當選定時,每一行選擇線路40對每一單位將 轉移8値資料位元。毎一元件共選定4健單位以轉移32 個位元。行解碼器42及適當之位址44置於元件之靠近中 間稱為脊柱4 6的區域,使位址線之長度最小。此一結構 減少消耗於定址目的之電功率並增加元件36之速度。 參考第4圖,顯示了如第3圖所公布之相同動態隨機 存取記億體元件3 6之一可行資料路徑。此特別元件3 6之 一重要改良為元件依資料用途分為兩部分,包含左倒48 及右側5 0。因此,資料連接得以分為左倒8値單位4 8和 本紙乐尺度過;t]中國國家標準(CNS ) A4規格(210X297公釐) _---l·---:----裝------訂------線 (讀先閱讀背面之注意事項再磧ft?本頁}- A7 B7 好沪部中头打^-^,,)(3消於合竹d卬y 五、發明説明 ( S ) 1 1 元 件 56之 另 一 待 擻 為 本 發 明 之 記 億 體 陣 列 再 細 分 為 4 1 I 植 觸 排 〇 每 一 觸 排 使 用 4 m αο 早 位 以 實 現 此 一 結 構 0 每 一 1 1 觸 排 最 好 排 列 成 為 包 含 元 件 6 4左 制 6 2 之 兩 館 αα 早 位 和 右 倒 /·-S 讀 先 1 64之 另 外 兩 個 aa 単 位 〇 閱 讀 ίχ· 1 1; 於 本 發 明 » 最 好 各 記 億 體 陣 列 觸 排 6 2 、 64 由 各 叢 發 長 η 面 I 之 1 度 之 位 址 分 別 存 取 〇 例 如 t 當 叢 發 長 度 為 4 時 9 在 一 待 注 意 事 1 定 之 記 億 體 觸 排 6 2 S 64之 内 9 需 存 取 4 個 個 別 的 記 億 體 項 再 1 I 位 置 * 才 可 進 行 下 一 個 記 憶 體 觸 排 之 存 取 〇 此 外 * 對 於 寫 本 1 裝 | 每 一 傾 別 之 叢 發 位 址 9 記 億 體 m 排 6 2 N 64 之 4 個 UO 早 位 最 頁 、 1 I 好 皆 存 取 〇 因 此 9 藉 每 一 C3D 早 位 6 6 選 擇 行 選 擇 線 路 t 各 1 1 觸 排 6 2 ,6 \ 4之結構最好提供長度為3 2位元之電腦字, 因而 1 1 産 生 __- 64 資 料 位 元 字 Ο 1 訂 本 發 明 之 元 件 56 最 好 使 用 一 雙 位 元 之 預 取 〇 最 佳 之 實 1 施 方 法 為 每 一 記 億 體 觸 排 之 每 一 aa 早 位 皆 選 定 2 m 行 選 擇 1 1 線 路 6 6 、 68 〇 1 | 參 考 第 6 圖 9 該 圖 顯 示 根 據 本 發 明 之 順 序 動 態 隨 機 存 1 1 取 記 億 體 元 件 於 交 錯 叢 發 模 式 時 之 0O 早 位 結 構 圖 〇 於 此 一 線 I 待 別 結 構 1 每 一 〇〇 早 位 最 好 包 含 5 1 2個行位址。 每— •單仅 1 70 1 | 分 為 第 —· 部 分 和 第 二 部 分 > 其 中 第 一 部 分 72包 含 偶 數 位 1 1 址 之 記 憶 體 位 置 » 第 二 部 分 7 6 包 含 奇 數 位 址 之 記 億 體 位 I 置 Ο 相 對 應 之 行 選 擇 線 路 7 9和 90 > 威 m 放 大 器 8 0和 94 * 1 皆 網 合 至 行 7 4和 88 〇 行 選 擇 線 路 7 9和 9 0亦 耦 合 至 行 解 碼 1 1 器 7 8和 9 2 Ο I 位 址 線 84 耦 合 至 行 解 碼 器 78和 92 〇 該 位 址 線 84 曰 取 好 之 1 -1 0 - 1 1 1 1 本紙張尺度適州中國國家標牟(CNS〉A4規格(21〇Χ297公釐) 和7064資寬提時。料第706 鑲是器之70之的 資82 72位之一元以何85資之位第連的碼址 位定論 由線 分單需與位用料線送70單於右求解位 單選討 經取 部一所948 且資料傳位各。至要行接 各。所 間提 位每出、為,之資址單 了一左須對鄰 於字式 時於 單擇提80好寬對至位由動之自必一相 可腦模 當號 。 各選能器最元址通 一 且啓92為。的有 ,電發 適信器 動起將大85位位選單,而器號要一具 器掴叢 於之大 啓一此放線 1 各而一送因碼编必唯對 碼 2 錯 料當放 時器如測料為之94自傳。解之非動一 解供交 資適潮 同碼。感資好定、僅84收行92並啓的 列提在 容送感 為解址各。最選80次線接數、態能一 動並前 内傳的 用列位。合82被器一址時奇78組址唯 啓,以 之,應 作一數取網線定大為位同及器一位定 上址如 址為對 其與偶預相取決放計經76一碼此定選 加位號 位法相 。並及元82提號測設址分之解,特次 ,數编 數方之 元,數位線。信感85位部78行而一依 作奇之 奇施70 ) 位器奇 2 取料該之線一二器數然任器。動及址 及實位 9 8 碼對之提資,應料,第碼奇。之碼行鑛數位 數。單 ( 為解一述一送號對資時及解及序84解數連偶數 偶送各 明 度行之前及傳信相為作72行數次線行奇之一奇 之傳達 説 長一應給85以序由因操分數偶之址此及述定及 c 定85到 明 元之相元線用時經是於部偶,增位而數上選數形選線並 發 位74内位料 a 供可這 一内圖遞自 ,偶 内偶情 料, 五 ------L----策------訂------線 (諳先閱讀背面之注意事項再"艿本頁) 本紙怀尺度違州’I’N阄家標率(CNS ) Λ4規格(210X297公釐) A7 B7 ^.分*^十少打级尤,·^ τ· y 合 Μ .^印 五、發明説明 ( V。) 1 1 與 上 述 關 於 第 6 匾 之 實 施 交 錯 叢 發 模 式 相 bb » 配 合 雙 1 1 位 元 預 取 之 顒 序 叢 發 模 式 將 更 不 易 實 施 0 困 難 之 處 在 於 1 1 當 使 用 奇 數 位 址 存 取 第 一 叢 發 資 料 時 該 第 値 1 6位 請 r 先 1 元 線 的 第 二 傾 8 位 元 的 輸 出 〇 第 二 叢 發 資 料 輸 出 第 二 個 閱 讀 1 背 1 6位 元 線 之 第 一 偏 8 位 元 〇 根 據 本 發 明 之 圖 不 實 施 例 9 ιέ I 之 1 1_ 此 一 問 題 可 m 分 割 一 或 多 傾 位 址 位 元 而 解 決 Ο 注 意 1 事 1 第 7 圖 說 明 了 根 據 本 發 明 之 順 序 動 態 隨 機 存 取 記 憶 體 項 1 I τϋ 件 於 顒 序 叢 發 模 式 之 aa 単 位 結 構 〇 此 結 構 9 6與 第 6 圖 之 % 本 1 裝 1 結 構 類 似 9 但 行 解 碼 器 之 定 址 方 式 包 含 將 搭 接 至 各 aa 卑 位 頁 1 I 9G 之 曰 取 低 有 效 位 址 位 元 (如果計數位元包含在位址内, 則 f 1 1 指 次 最 低 有 效 位 址 位 元 )分割。 第7 圖顯示了叢發長度為 1 1 4 之 結 構 Ο 1 訂 如 所 示 9 計 有 9 位 元 之 代 表 位 址 (8 個位址位元和1 計 1 數 位 元 )以及8 個資料位元。 線路82為最低有效位元或9 1 1 位 元 之 計 數 位 元 〇 線 路 10 0和1 02 表 示 分 割 位 元 9 為 9 個 1 | 位 址 位 元 之 次 最 低 有 效 位 元 之 分 割 〇 線 路 98表 示 剩 餘 的 I 1 7 個 較 高 有 效 位 元 於 9 位 元 位 址 之 中 的 情 形 〇 線 路 85表 線 1 示 8 位 元 之 資 料 線 〇 1 | 除 上 述 不 同 的 定 址 方 式 外 f 於 順 序 叢 發 模 式 ασ 単 位 結 1 1 構 之 操 作 與 交 錯 模 式 相 同 〇 此 部 分 之 操 作 參 考 第 8 ΙΞΙ _ 説 卜 | 明 * 該 第 8 圖 顯 示 一 叢 發 長 度 為 4 之 順 序 叢 發 模 式 中 > 1 αα 单 位 結 構 之 定 址 方 式 圓 表 〇 第 8 圖 之 圓 表 包 含 一 左 倒 行 1 1 及 一 右 側 行 9 左 倒 行 對 應 於 搭 接 至 ακ> 早 位 結 構 96左 側 部 分 I 7 2之 位 址 9 右 側 行 對 應 於 搭 接 至 (30 単 位 結 構 96右 m 部 分 76 1 -1 2 - 1 1 1 1 本紙张尺度適/1]屮阀國家榡聿(CNS ) Λ4現格(2]ΟΧ297公釐) A7 B7 五、發明説明(ι·) 之位址。由於本發明加入一雙位元之預取,於叢發長度 為4 ,該元件之記億體陣列將存取兩次,第8圖之圖表 中的2列表示此一情形。 如第8圖所示,於操作時,一啓始位址搭接至各單位 。由於假設叢發長度為4作討論,僅啓始位址之次最低 有效位元130需作分割。次最低有效位元130於分割時, 分別將其搭接至單位結構96之第一和第二部分72、76〇 搭接至第一部分1Q8之最低有效位元104邀增1 ,而搭接 至第一部分112之次最低有效位元130遞增之條件為當最 低有效位元104遞增時産生進位移行。其餘7翻較高有效 位址位元(搭接至第7圖之線路98)則不變。第二部分與 啓始位址相同。這些搭接至單位結構之位址使得依順序 编號之奇數和偶數位址被選定,因此提供第一個雙位元 預取操作所需之2個電腦字。 第一偏雙位元預取完成後,第一次存取之位址將遞增 以執行第二次存取。實施方法為避増第一次存取之第二 或次最低有效位元112和110,此一部分已如第2圖所述 藉位址緩衝器/計數器14而完成。仍參考第8圖,位址 遞增使另一順序编號之偶數及奇數位址被選定,因而提 供第二値雙位元預取操作所需之2値電腦字《根據本發 明之順序動態随機存取記憶體元作之第二次存取,最低 有效位元1«)6和108不改變《因此,最低有效位元於第一 次存取後維持不變。 本發明之上述定址方式可以一般化以適用任何叢發長 -1 3- 本紙張尺度述/彳]屮阀國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再蛾朽本頁) -裝 訂 線 A7 B7 五、發明説明(^ ) 度。首先,如已討論的,叢發長度決定了需作分割之位 元的數目。需作分割之位元的數目(SB)等於能包含叢發 長度之2的升次專值減去1 ,其關偽如下之表示: log鼉發長度 應用公式1於叢發長度為8時,分割之位元數為2 。 而如果整個頁面或叢發長度為512時,分割之位元數為 8 。不論叢發長度為何,分割之位元將分別搭接至單位 結構之各部分,其中搭接至第=或左倒部分之最低有效 位元將遞增1 ,搭接至第二或右倒部分之位元與啓始位 址一樣不變。 上述之一般化如第9圖説明,該圖為叢發長度為8之 順序叢發模式中,單位結構之定址方式圖表。因為假設 叢發長度為8 , 2掴次最低有效位元114、116將予以分 割。画中可看出,搭接至第一部分120之計數位元將遞增 1 ,而搭接至第二部分118、 12 2之啓始位址將不改變。 此外,第一次存取之位址將遞增以便利各後鑲之預取操 作,方式為連缠對’第二最低有效位元加1 ^ 雖然本發明是依最佳實施例作圖示及說明,熟習該項 技術者應了解,其形式舆内容之細節皆可改變而不致背 離本發明之精神與範圍。 -14- 本紙張尺度適州屮囤國家標準(CNS ) Λ4規格(210X297公釐) ---------沿衣------1T------^ (誚先閱讀背面之注意事項再填寫本頁) 五、發明説明(4 ) 參考符號說明 A7 B7 2 4 , 憶 體 陣 列 14 , ..行 位 址 缓 衝器 / 計數器 18 , ..列 位 址 緩 衝器 2 2 , ..模 式 設 定 暫存 器 2 0 . .•列 解 碼 器 16 : ,42 . .行解碼器 26 : ,80, ,94 . 感 測放 大 器 28 - .-輸 入 / 輪 出多 工 器 30 . ..輸 入 / 輸 出控 制 34 . ..時 序 裝 置 6 2 , ,64 . .記億體觸排 78 , ,92 .行解碼器 (誚先閱讀背面之注意事項再"寫本頁 -裝-
*1T 線 -15- 本紙张尺度遶;彳]t國國家標羋(CNS ) Α4規格(210Χ297公釐)

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 A8 Β8 C8 D8 六、申請專利範圍 1. 一種記億髏元件,包括: 一記億體陣列,具有眾多記億體單元,且安排為數 摘單位,其中各單位分為具有偶數位址記億體單元之 第一部分,以及具有奇數位址記憶單元之第二部分; 一行解碼器與一列解碼器,镄合至該記億體陣列, 用以選擇該眾多記憶體單元中之數個; 一感潮放大器,耦合至該記億體陣列,用以對該選 定之記億體覃元執行讀出與寫入之動作;及 數傾位址位元,經由數個位址線網合至該行解碼器 ,至少一該位址位元分割為2値分割位元,經由分割 位址線,搭接至該偶數及奇數位址之記億體單元,其 中於記億體存取時,該分割位元將遞增以進行後缠叢 發模式之順序存取。 2. 如申請專利範圍第1項之元件,其中該至少一位址線 是叢發長度為4之9位元位址的第二最低有效位元。 3. 如申請專利範圍第1項之元件,其中分割之位址位元 之數目為能包含叢發長度之2的升次蓽值減1 ,其中 該叢發長度值是等於該元件之指定叢發長度位址之記 億體單元存取數目。 4. 如申請專利範圍第1項之元件,尚包含一位址線,用 以提供該解碼器一位址,於該記億體陣列之指定存取 週期内,該位址同時在數個單位之各單位内選擇一偶 數位址之記億體位置以及一奇數位址之記億體位置。 5. 如申請專利範圍第1項之元件,其中該眾多之記憶體 -1 6 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 經濟部中央標牟局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 單元為動態随機存取記億體單元。 6. 如申請專利範圍第1項之元件,其中該記億體陣列分 為兩個部分,各該部分包含8傾分別锅合至輪入/輸 出板墊之單位。 7. 如申請專利範圍第1項之元件,尚包含一預取結構。 8 · —種記億體元件之定址方法,該元件包含一具有眾多 記億體單元之記億體陣列,排列為數個單位,各單位 分為第一部分及第二部分,第一部分僅包含偶數位址 之記億體單元,第二部分僅包含奇數位址之記億體單 元,此一定址方法包括之步驟為: 提供一啓始位址; 選擇該啓始位址之最低有效位元之預定數目; 産生一修ΪΕ位址,作法為將該選擇之預定最低有效 位元數目加1 ; 將該修正位址搭接至各單位之該第一部分,該啓始 位址搭接至各單位之第二部分,用以在各該單位内, 於該記億體陣列之指定存取週期中,能同時選擇一偶 數位址之記億體位置以及一奇數位址之記億體位置; 及 於叢發模式之各順序存取中,將該選定之最低有效 位元預定數目遞增1 。 9.如申請專利範圍第8項之方社,其中該選定之最低有 效位元預定數目(SB)依下式計算: -1 7- 本紙張尺度適用中國國家標準(CNS ) Α4規格(2Ι0Χ297公着) (請先閱讀背面之注意事項再填寫本瓦) -裝. 、1T A8 B8 S39204 g8g 六、申請專利範圍 Β s 度 畏 發 叢 g 0 2 g ο 1 址 位 發 叢 定 指 之 件 元 棲 Ben 億 。 記 目 子數 電元 該單 於體 等億 度記 長取 發存 叢之 中度 其長 方 之 項 8 第 圍 範 利 專 請 申 如 分 〇 由分 經部 元二 位第 效該 有及 低分 最部 的一 目第 數該 定之 位 始 啓 該 中 其 選 之 址 單 該 至 接 搭 線 (請先閱讀背面之注意事項再读寫本頁) -裝. .1T 線 經濟部中央標隼局員工消費合作社印掣 8 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW087117793A 1997-12-19 1998-10-27 Synchronous dynamic random access memory architecture for sequential burst mode TW399204B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/994,829 US6138214A (en) 1997-12-19 1997-12-19 Synchronous dynamic random access memory architecture for sequential burst mode

Publications (1)

Publication Number Publication Date
TW399204B true TW399204B (en) 2000-07-21

Family

ID=25541108

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087117793A TW399204B (en) 1997-12-19 1998-10-27 Synchronous dynamic random access memory architecture for sequential burst mode

Country Status (6)

Country Link
US (1) US6138214A (zh)
EP (1) EP0924707A3 (zh)
JP (1) JPH11250660A (zh)
KR (1) KR100571435B1 (zh)
CN (1) CN1285077C (zh)
TW (1) TW399204B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10176873B2 (en) 2016-11-04 2019-01-08 Winbond Electronics Corp. Semiconductor memory device and reading method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233199B1 (en) * 1999-02-26 2001-05-15 Micron Technology, Inc. Full page increment/decrement burst for DDR SDRAM/SGRAM
US6912173B2 (en) * 2001-06-29 2005-06-28 Broadcom Corporation Method and system for fast memory access
CN1280734C (zh) * 2001-09-07 2006-10-18 皇家菲利浦电子有限公司 用于分段存取控制的控制装置和方法和具有该控制装置的视频存储器装置
US20050289294A1 (en) * 2004-06-29 2005-12-29 Micron Technology, Inc. DRAM with half and full density operation
KR101086417B1 (ko) * 2006-11-27 2011-11-25 삼성전자주식회사 다이내믹 랜덤 액세스 메모리의 부분 액세스 장치 및 방법
CN112559397A (zh) * 2019-09-26 2021-03-26 阿里巴巴集团控股有限公司 一种装置和方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121354A (en) * 1990-03-12 1992-06-09 International Business Machines Corp. Random access memory with access on bit boundaries
US5285421A (en) * 1990-07-25 1994-02-08 Advanced Micro Devices Scheme for eliminating page boundary limitation on initial access of a serial contiguous access memory
ATE185631T1 (de) * 1991-08-16 1999-10-15 Cypress Semiconductor Corp Dynamisches hochleistungsspeichersystem
US5386540A (en) * 1991-09-18 1995-01-31 Ncr Corporation Method and apparatus for transferring data within a computer using a burst sequence which includes modified bytes and a minimum number of unmodified bytes
US5392239A (en) * 1993-05-06 1995-02-21 S3, Incorporated Burst-mode DRAM
US5453957A (en) * 1993-09-17 1995-09-26 Cypress Semiconductor Corp. Memory architecture for burst mode access
US5416749A (en) * 1993-12-10 1995-05-16 S3, Incorporated Data retrieval from sequential-access memory device
US5539696A (en) * 1994-01-31 1996-07-23 Patel; Vipul C. Method and apparatus for writing data in a synchronous memory having column independent sections and a method and apparatus for performing write mask operations
TW358907B (en) * 1994-11-22 1999-05-21 Monolithic System Tech Inc A computer system and a method of using a DRAM array as a next level cache memory
US5924111A (en) * 1995-10-17 1999-07-13 Huang; Chu-Kai Method and system for interleaving data in multiple memory bank partitions
US5663924A (en) * 1995-12-14 1997-09-02 International Business Machines Corporation Boundary independent bit decode for a SDRAM
KR0161868B1 (ko) * 1995-12-27 1999-01-15 문정환 메모리 주소제어회로
US5848428A (en) * 1996-12-19 1998-12-08 Compaq Computer Corporation Sense amplifier decoding in a memory device to reduce power consumption

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10176873B2 (en) 2016-11-04 2019-01-08 Winbond Electronics Corp. Semiconductor memory device and reading method thereof

Also Published As

Publication number Publication date
EP0924707A3 (en) 1999-09-29
KR100571435B1 (ko) 2006-07-25
KR19990063185A (ko) 1999-07-26
JPH11250660A (ja) 1999-09-17
CN1285077C (zh) 2006-11-15
EP0924707A2 (en) 1999-06-23
CN1231479A (zh) 1999-10-13
US6138214A (en) 2000-10-24

Similar Documents

Publication Publication Date Title
KR101355317B1 (ko) 멀티-레벨 셀 메모리용 데이터 경로, 저장하는 방법 및 메모리 어레이를 활용하는 방법
KR930014577A (ko) 반도체 기억장치
RU97116033A (ru) Перемежитель в групповом спектре
JP3577119B2 (ja) 半導体記憶装置
TW399204B (en) Synchronous dynamic random access memory architecture for sequential burst mode
JP3786993B2 (ja) データ記憶ユニット及び該ユニットを用いたデータ記憶装置
JPS60666Y2 (ja) インタ−リ−ブされた主記憶装置を具えたデ−タ処理システム
TWI235911B (en) Error correction code generator
CN105335296A (zh) 一种数据处理方法、装置及系统
US6115289A (en) Flash memory device
US7372755B2 (en) On-chip storage memory for storing variable data bits
KR100248395B1 (ko) 디지털 통신용 채널 부호기 설계방법
JPS63308783A (ja) 記憶装置
TW378322B (en) Semiconductor memory device
JPS6117480Y2 (zh)
SU732870A1 (ru) Устройство управлени каналами
KR960006647A (ko) 복수의 mpeg 오디오 및 비디오 신호를 디코딩하기 위한 시스템
JP2508861B2 (ja) ワ―ド多重時間スイッチ
JPH05210981A (ja) 半導体記憶装置
SU536524A1 (ru) Запоминающее устройство
JPS5533282A (en) Buffer control system
SU674101A2 (ru) Логическое запоминающее устройство
JPS60214057A (ja) デ−タ記憶装置
JPH0628885A (ja) メモリデバイス
JPS59108370U (ja) 画像デ−タの縦横変換装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees