TW399172B

TW399172B - Method and apparatus for compining a volatile and a nonvolatile memory array

Info

Publication number: TW399172B
Application number: TW086119845A
Authority: TW
Inventors: Richard D Pashley; Mark D Winston; Owen W Jungroth; David J Kaplan
Original assignee: Intel Corp
Priority date: 1996-12-31
Filing date: 1997-12-27
Publication date: 2000-07-21
Also published as: EP0974097A1; KR20000069796A; WO1998029816A1; MY119477A; JP2001510612A; US6418506B1; AU4754297A; EP0974097A4

Description

五、發明説明（ A7 B7 經濟部中央標準局員工消费合作社印製

發明範圍— 本發明與電腦系統之资個半導體基片結合揮發性、非二=面特=同-發m 升谭鸯〖生及介面<裝置有關。度及能力不斷提升，支援這些裝置的記 3 ==必須隨之提升。比方說，過去像是個人置多二J 音#、錄影機'電腦系統等電子裝、、、疋悲：且多經由局部牆壁電源輸出供應電源。並乃至於未來’越來越多這種裝置趨向迷你化， ”内部％池的供電方式使得這些裝置可以進人行動市場。這種迷你化與低功率電池操作的趨勢，勢必延伸至這ί裝置的各個層面，其中包括了電子記憶體组件。一以行動電話為例。市場需求迫使行動電話趨向迷你化，並同時提高其能力。早期的行動電話重量超過1〇镑小與公事包相當。這種電話只能讓使用者撥號，盘另當事人通訊。時至今日，行動電話的重量不過數盘司，動電話融合了許多先進功(像是名稱、號碼儲存、保密）不久的將來，行動電話將會具備更多個人資料輔助功 (PDA) ’像是傳真、計算 '網際網路存取、傳訊、排程書寫、以及語音辨認。基於行銷考量，這些功能需要更為先進的記憶體技術未來支援行動電子裝置的記憶體組件，其記憶體容量必相當大，亚可快速存取、低功率操作 '並於電源波動 (像是移除電池或其他方式中斷了該電子裝置的電源）维 -4- 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨〇 χ 297公瘦） I-------取---- (請先閲讀背面之注意事項再填寫衣g)

，1T 太行

厶匕月E 須時經濟部中央標準局員工消費合作社印製 A7 * _______B7 五、發明説明（2 ) 所儲存資料的完整。

其中一種㈢料儲存媒介—般稱為隨機儲存記憶體 (RAM)。RAM的類型包括動態RAM (DRAM)、靜態RAM (SRAM)、視訊 RAM (VRAM)、以及同步 dram (SDRAM)，等等。上述及其他RAm儲存裝置有一些共同屬性。比方說，與其他類型的記憶體裝置比較’資料於 RAM陣列讀取、寫取的速度轉快。此外，製造處理技術使得RAM裝置（像是DRAM )得以在特定技術下形成高密度。遺憾的是，RAM裝置屬於所謂的揮發性記憶體裝置種類，這意味著一旦該陣列的電源遭到移除，儲存於 RAM陣列的資料即被抹除。因此，為維護RAM陣列所儲存貝料的整性，必須全程維護該陣列之電源。遺憾的疋’行動電子裝置典法滿足這項條件，使得等揮發性記.憶體組件不適於資料必須長期儲存的行動裝置。另一種記憶體裝置稱之為唯讀記憶體（R〇M)。這種記憶體裝置屬於所謂的非揮發性記憶體裝置種類’原因在於除非刻意抹除該陣列，否則R0M陣·列所儲存的資料會永遠儲存於該陣列。即使移除了 R0M裝置記憶體陣列的電源，仍能維護該陣列所儲存的資料。較常見的R0M記憶體裝置包括可程式ROM (PROM)、可抹除之可程式R〇M (EPROM)、電子可抹除之可程式R〇M(EEpR〇M)、以及快閃式記憶體。您可以從快閃式記憶體裝置迅速讀出資料，其速度相當於（或快於）自RAM裝置讀出同樣的資料。此外，二發= -5- 本紙張尺度適用中國國家標準（CNS ) A4規格（2IOX29*7公釐） (身先閔讀背面之注意事項再填寫本頁) 訂 A7 B7 五、發明説明（3 經濟部中央樣準局員工消費合作社印製來得高度專業製造程序使得半導體積片可以形成高密度快 =記憶體。基於以上原因’快閃式記憶體適於需要長期儲存，貝料的行動電子裝置。遣憾的是，將資料窝人快閃式圮憶體相當耗時。比方說，將資料窝^ ^ ^ ^ ^ ^ ^ ^ π馬入快閃式1己憶體的所二時間，吊是自快閃式記憶體讀出資料所需時間的1000 :。卜’在區段窝人資料前抹除快閃式記憶體特定區 & ’其時間延遲更大。發明摘要 ,t發明的—項目標在於對電腦'系統提供-種可以支援速謂取、寫取能力的記憶體裝置。本發明的-另項目標在於對電腦系統提供—種可以以揮發性方式儲存資料的記憶體裝置。所說明的積體電路記憶體裝置包括於形成的揮發性與非揮發性記憶體陣列。提供—種介^ =㈣合至非揮發性陣列。該介面的组態設定可人揮發性記憶體陣列，以將資料從該揮發性記也車舄出，而窝入非揮發性記憶體陣列。關於本發明的其他目的、功能、優點請見以下說明及圖。圖式fe诚_ :例及附圖對於本發明的說明僅為舉例，並非全部。圖參本發明的類似元件。 3 : 1係根據本發明實例所形成的電腦系統的結構圖。 θ ’ 2係根據本發明實例，執行讀取操作之介面邏輯的快非所將以憶附附 -n n In n I— n n n I n m —i _ tD n T ~s-3 f靖先閱讀背面之注意事項再填寫本頁) 6- 本紙張尺度適用中 X 297公釐） A7 — ---- ---B7 五、發明説明（4 ) ' 1 一~ '— 概圖。圖式3係根據本發明實例，執料 Λ列執订冩取操作之介面邏輯的概圖。圖式4係根據本發明實例，所遂田此、 Λ J W建用步驟之流程圖。里_式詳述所說明的方法與裝置係對電腦系統提供一種積體電路 (IC)記憶體裝置，該裝置可以以其快速讀、寫取能力支杈非揮發性資料儲存。於同—個半導體基片所形成的 RAM記憶體裝置係一種快閃式記憶體陣列。所提供的介面，可以將RAM陣列耦合至該快閃式陣列與外部裝置。如要從外部裝置將資料寫入I C記憶體裝置，會先將該資料寫入RAM陣列，以提供快速寫取操作。然後會以對外部裝置及使用者較為透明的方式，經由介面，從RAM陣列將資料寫入快閃式陣列。 ' 從外部裝置接收讀取請求後，I C記憶體裝置介面首先會於RAM陣列搜尋所請求的資料。如未能於ram陣列找到所請求的資料，則會從快閃式陣列讀出該資料，並對請求的外部裝置提供該資料。如此，對於耦合至I C記憶體裝置的外部裝置而言’雖然I C記憶體裝置以RAM裝置的典型速度支援寫取、讀取操作，不過仍以ROM裝置的方式將資料以非揮發性方式加以儲存。此外，於單一半導體基片整合RAM陣列與快閃式陣列，可以節省空間、減少介面冗餘（像是以同一介面支援RAM與ROM )，並可支援電子裝置的迷你化。 -7- 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂經濟部中央標準局員工消費合作社印製經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明（5 ) 以下先詳細描述整個〗C記憶體的結構，以提供—個關於琢裝置如何安裝至一基本電腦系統並作為其介面的概觀。然後，再就RAM陣列、陣列、以及丨c記憶體裝置之間的介面實例詳加討論。圖式1係根據本發明實例所形成的電腦系統的結構圖。雹細系統處理器104耦合至介面1〇2，介面1〇2耦合至尺八^ 窝取緩衝陣列1〇1與快閃式陣列1〇3。RAM寫取緩衝陣列 1 〇 1、介面102、以及快閃式陣列J 03係於同一個半導體基片；ί成以建土 I C S己憶體裝置1 〇〇。本發明的另—個實例中，將外部裝置耦合至内部記憶體陣列，並將内部記憶體陣列相互耦合的介面全部（或部分），係駐存於另一個獨立的半導to基片。本發明的另一個實例中’丨C記憶體裝置的=AM爲取緩衝陣列的形成，所使用的技術可以支杈=密度記憶體陣列格式（像是DRAM或sram陣列）較快的ϋ取^取操作（相較於快閃式記憶體）。根據本發明的另一個實例，快閃式記憶體可以為適合的非揮發性、高密度儲存陣列（像是EPROM或EEPROM )。 1C記憶體裝置於單一半導體基片（晶片）上融合了三種不同的製造技術。RAM窝取缓衝陣列Ι〇ι的形 <，係使用 _技術，該技術包括了（比方說)形成溝型電如器以利存’來達到最大資料儲存密度。介面1〇2主要包括器，係以互補金屬氧化物半導體(C_) Γ:括Λ 快㈣列10 3 ’係以快閃式製造技術 (了夕叩石夕浮間、控制間道、用於電荷像存及移除之 ____ - 8· 本紙張尺度適用中國μ規格（Ή〇χ297公麥了-- (請先閱讀背面之注意事項再填寫本頁)

A7 B7 五、發明説明（6 ) 南掺雜源-汲極區）形成。本發明的另-個實例中，係結合取趟、〔腦、快問製造處理步驟，來形成1c記憶體裝置100。其步驟包括了讀寫取缓衝陣列區域所用❹⑽處理步，驟，以及以保獲層(像是氧化物、氮化物、多晶矽)對介面1〇2、快閃式陣列103上鍍，避免這些區域進行⑽趙處理步驟。同樣的，亦將CMOS處理步驟應用於1〇：記憶、裝置1〇〇的半導體基片，=形成介面102，期間須對RAM睁列ι〇ι與介面ι〇2 鍍以保護層。本發明的另—個實例f，更為高明的結合 DRAM、CMOS、快閃製造技術，以簡化這些步驟，並減少製造I C記憶體裝置10〇所需的通過時間與瑕痛密度。比方說，RAM陣列其DRAM電晶體係搭配該介面的〇廳邏輯電晶體以及快閃式陣列的控制開門而形成。此外，並對 RAM陣列、介面、及快閃式陣列同時應用形成溝隔區域二金屬互連層等早㈣前終端纟理及後終端處理步驟 (這二種半導體製造技術亦相互涉獄）。根據本發明的另一個實例，RAM寫取缓衝陣列的儲存器容量近於快閃式陣列的儲存器容量。此實例於啟動圖式工的電腦系統時，快閃式陣列1〇3的内容會寫至ram陣列 101，使得對於…記憶體裝置100的幾乎所有記憶體存取皆經由介面1〇2導至RAM陣列1〇1。本實例的一項優胃占在於簡化了將快閃式陣列耦合至RAM陣列的介面設計。遗憾的是，簡化介面設計所節省的半導體基片表面積，可能多於大尺寸RAM陣列所造成的偏移。此外，如要保留ι = -9- 本紙張尺度適用中國國家標準（CMS ) A4規格（21〇χ297公爱請先閱丨讀背 1¾ 之注意事項再填寫本頁衣訂經濟部中央標準局員工消費合作社印製經濟部中央標準局員工消費合作社印策 A7 _____B7 五、發明説明（7 ) 記崎置所错存的非揮發性資料，必須在關掉該裝置電源則，將整個較大RAM陣列的全部内容重新載入陣列，如此可能會費相當長的時間。本發明的另一個實例，係經由取得RAM窝取缓衝陣列、介面複雜度、1C記憶體裝置寫取、讀取的執行速度之間的平衡，將電晶體數目與IC記憶體裝置的大小迷你化。比方說，設計一種可以支援將資料窝併至ram陣列的介面，將可同時從RAM陣列及快閃式陣列讀出資料，並於從RAM陣列及快閃式陣列間執行背景讀取、窝取’ ram $取缓衝陣列的記憶體儲存容量亦遠小快閃式陣列的儲存容量；並對記憶體提供更多的窝取、讀取支援操作。本發明的另一個實例，其IC記憶體裝置介面於—定時間内僅執行單一窝取或讀取操作。比方說，為回應外部裝置向Ϊ C記憶體裝置所發出的讀取請求，該介面會在第—個時期從RAM陣列或快閃式陣列讀取所請求的資料。如果向Ϊ C記憶體裝置發出窝取請求，該介面會在第二個時期將β料寫入RAM陣列或快閃式陣列。該介面的組態設定還可以在第三個時期，將資料從RAM陣列寫入快閃式陣列，或者從快閃式陣列寫入RAM陣列。本發明的另一個實例，RAM寫取緩衝陣列、快閃式陣列、I C記憶體裝置的介面之組態設定都可以支援兩個記憶體陣列及外部裝置之間的同時讀取或寫取。比方說，其中一個實例於至少一個時期的一部分，由外部裝置自 RAM陣列讀取資料，該時期中資料係從raM陣列或外部 -10- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁} .策· 訂經濟部中央標準局員工消費合作社印製 A7 -------一 B7 五、發明説明（8 ) :置窝入閃式陣列。另—個實例於至少一個時期的一部由2 #裝置或快閃式陣列將資料寫入HAM陣列，該時期中貧料係由快閃式p車列讀人外部裝置。弋係根據本發明實例’丨c記憶體裝置執行讀取操作之介面邏輯的概圖。處理器200所代表的外部裝置會向“ m裝置發出讀取請求以及所請求資料的位址201。位 =201包含三部分。第一部分係所謂的標籤，包含了位址取重要的位兀。中央部分稱之為索引，可以指示與位址 202曰相關的資料位於咖寫取缓衝陣列的位置。位址201 的最後部刀《為區段偏移，可以指示索引所指示的資料

區丰又的特疋位置，該位置駐存了處理器2QG所請求一部分。 , J ⑺圖式2實例中的RAM寫取緩衝陣列2〇2係直接映像，使侍與f疋索引相對應的資料僅能置放於RAM寫取緩衝陣列的單位置。本發明的另一個實例，RAM陣列為組妗合或全結合。 s 2係於對1 c記憶體裝置進行窝取操作時，儲存於 ram寫取緩衝陣列202 (與圖式3 一併說明）。如上所述， :要増加資料寫入1(:記憶體裝置的速度，首先必須於該貝料轉移至非揮發性陣列前，將資料窝入該裝置揮發性的 R AM祁刀，轉移至非揮發性陣列時，和與I c記憶體裝置 L訊時同樣令外部裝置無法看見。因此，可以對ram 陣列所错存的資料（先前可能讀取自快閃式陣列）加以修改、並窝回RAM陣列。如此，在ram所儲存的資料寫回 _____"11- 本纸張尺度適用' n —Ml I - In n - n 1 ^ n n n n I In (請先閲讀背面之注意事項再填寫本頁) Α7 Β7 經濟部中央標準局員工消費合作社印製五、發明説明（9 ) 快閃式陣列適當位址前，可以用下列方式滿足外部裝置對該資料所發出的讀取請求：由RAM陣列（並非快閃式陣列）供應該資料’以確保不會使用快閃式陣列中較舊及可能過時的資料。如果RAM陣列中找不到所請求的資料，則可以從快閃式陣列讀取該資料。如時，即可維護RAM寫取缓衝陣列與快閃式陣列之間的資料一致。使用處理器20Ό請求資料之位址20 1的索引欄位，可以識別RAM窝取缓衝陣列202内的位置。該位置儲存了該資料位址的位址標籤，以及其他相對應的資料。在與RAM 列202位址標籤x相對應的區段位址資料攔位，错存了料的整個區段。位址標籤χ相對應的區段位址資料欄位顯示的四個資料元件i，X b，X c，以及X d皆為6 4位字，可做為3 2位元總資料區段大小。本發明另一個例，使用了其他區段與資料元件大小。本發明的另一個例，選擇相對應位址快閃式陣列中區段大小相等的資料段大小’結果相當方便。 RAM寫取缓衝陣列2〇2位址標籤欄位中的值又係提供比較器205,與所請求資料位址2〇1的標籤櫚位加^ 較。如果兩個標籤匹配，比較器2〇5會將拉高輸出線路如不匹配，比較器205會將拉低輸出線路。同時，會對工器204的輸入提供與位址標籤χ相對應的區段位:之料區段。為回應位址201的區段偏移值，會選取i， xc，xd其中一個64位原資料元件，並傳至1出: 210。刊 m，、求陣資所兀實實區比多資

---------' ¾------訂------& (請先閲讀背面之注意事項再填寫本S-C :b 路 -12- 本纸張尺度適用f國國家標準（C叫Α4ί〇-(210Χ297^ 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（10) 值得一友:的’根據圖式2的命名方式，任何包含了丨的資料元件亦包含了該位置的無效資料。無效資料實際係由與每個6 4位元資料元件相對應的確認位元加以識別。如果資料有效’該確認位元為高（邏輯為丨）；如果資料有效，該確認位元為低（邏輯為〇)。與轉移至多工器2〇4其輸出線路210資料元件相對應的確認位元，應用於線路2〇9。比較器205的輸出與多工器204其輸出線路2〇9的確認位元係應用於及閘道206的輸入。輸出線路21〇應用於多工器207的輸入。位於適合位址y的快閃式陣列2〇3其請求的資料亦應用於多工器207的輸入。及閘道206的輸出控制了多工器207的輸入選項，以確保仗RAM陣列202謂取的資料僅會經由多工器207傳至處理器200的資料輸入埠（如果位址201的標籤欄位匹配RAM寫取緩衝陣列位址標籤X，且相對應的資料元件有效）。否則’會述取從快閃式陣列2〇3讀取，並提供給多工器207 輸入的資料’並傳至處理器2〇〇的資料輸入埠。如此，即可維護RAM寫取缓衝陣列202與快閃式陣列203之間的資料一致性。根據本發明的一個實例’於發生上述讀取操作期間的任一部分’ 1C記憶體裝置介面會將資料從ram寫取緩衝陣列202背景寫入快閃式陣列203。如圖式2所示，與ram陣列202位址^戴w相對應的區段位址相關之資料，係與错存於快閃式記憶體陣列203中相對應位址z的資料合併，儲存至位於位址z的快閃式陣列203。選自寫取緩衝 -13- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） n IMI ---- -- n m n I _ ______ :: _ 叮 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製五、發明説明（Ή 陣列，而窝入快閃式陣列的特定資料，可由許多方法選出比方說，其中一個實例，係從ram陣列選取最不常用的貝料區段(最少被寫取、讀取），然後儲存回快閃式障列。本發明的另一侗實例，則使用隨機選取程序。本發明的另—個實例，其外部裝置特別請求：RAM窝取缓衝障列中特疋位置所駐存的資料，必須從RAM陣列窝入快閃式陣列。、快閃式记憶體陣列其中一項限制為：纟法個別抹除資料位元而必須一次抹除陣列所錯存的資料整個區段。於料寫入位於包含了先觔資料位置的快閃式陣列前，必須包含了先前資料的區段整個抹除。使用快閃式合併緩衝 2〇8來暫時儲存、合併源於RAM寫取缓衝陣列2〇2，以一、人陝閃式陣列203相對應的資料，並抹除快閃式陣列2〇3 中通合的區段。然後’源於快閃式陣列緩衝器的經過合併的資料會窝回該區段。將RAM陣列202的貧料區段與快閃式陣列2〇3相對應會料區#又合併’必須將RAM陣列其資料區段資料元件” 决閃式陣列相對應區段其資料元件加以比較。如果陣列儲存的貝科兀件有效，該資料元件會取代合併缓衝決;門式陣列的相對應資料元件。如果陣列儲存的料〜件…放，則快閃式陣列其相對應的資料元件會取代併緩衝器中RAM的無效項目。快閃式合併缓衝器2〇8顯了人RAM窝取緩衝陣列2〇2位址標籤相對應的區段位址儲存的資料，以及快閃式陣列2〇3中快閃式區段位址z 资器及的與器資合所所 (請先閲讀背面之注意事項再填寫本頁} % 訂 14- 本紙張尺度適财Hu家縣（CNS) A4規格（2獻297公楚 A7 B7 五、發明説明（12) 像存的資料之間的這類型合併。與位址標籤w相對應的區段位址其第一個資料位元w a有效，則該資料位元會輸入快閃式合併缓衝器208的第一個心置。RAM陣列該區段位址的下一個資料元件無效，則會從快閃式陣列203相對應的資料元件提取位於快閃式合併緩衝器2 0 8的第二個項目，該項目亦為無效。第三個資料元件項目w c為有效，如圖所示’置放於快閃式合併缓衝器的第三個項目位置。與位址標籤w相對應的區段位址其最後一個資料位元w a無效，因此從快閃式陣列提取相對應的資料元件z d，如圖所示，置放於位於適當位置的快閃式合併缓衝器2〇8。本發明的另一個實例中，快閃式合併缓衝器位於RAM寫取緩衝陣列中的特定預留位址位置。本發明的另一個實例，快閃式合併緩衝器位於快閃式陣列中。圖式3係根據本發明實例，介面邏輯執行窝取操作的概圖。處理器300所代表的外部裝置會向I C記憶體裝置發出爲取睛求、將資料寫入該記憶體裝置、以及相對應的位址位置。如上所述，位址3 0 1包含三個欄位。索引欄位選取 RAM寫取緩衝器302中的適當位置。該區段位址的位址標籤X提供給比較器305的輸入，與位址301的標籤欄位做一比較。. 處理器300所提供寫入I C記憶體裝置的資料’係提供给信號分離器3 11的輸入。然後，該資料會根據位址3 0 1區段偏移值位移至區段位址X中適當的位置。具有與位址％本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ......... --Ϊ m 11-i In m n I nn -- -- ! i - - -· 一 J 3 、T (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印策經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（13) 籤x相對應區段位址的資料經由線路3 14提供給多工器3 12 的輸入。本發明的另一個實例，還對多工器3 u提供了與據具有與位址標籤w相對應區段位址的相關資料，該資料係從外部裝置窝入RAM陣列，而由RAM陣列窝入快閃式陣列。如上所述，選取從RAM陣列寫入快閃式陣列的背景資料，係選取最近最少被隨機使用的資料，或者選取與外部裝置特定指令回應的資料。如果比較器3 0 5的知出為局’表示位址3 〇 1標籤欄位所儲存的標籤與位址標籤x匹配，則多工器3 12會將輸入線路 313所應用的資料傳至快閃式合併緩衝器3〇8，而處理器 300其輸出所提供的資料會合併至與位址標籤χ相對應的區段位址，以取代該位置先前所儲存的資料元件。如果比較器3 〇4的輸出為低’表示位址標籤χ未與位址3 〇丨的標籤欄位匹配。此時，多工器3 12會將輸入線路3 14的資料傳至快閃式合併缓衝器308，而處理器3〇〇所提供的資料會冗全取代先前相對應區段位址所儲存的資料，並使所有未寫入该區段的個別資料元件無效。此外，位址3 〇丨標籤櫚位新的位址標籤值係儲存於相對應區段位址中的位址標籤位’置。快閃式合併緩衝器3 0 8執行的功能與圖式2的快閃式合佴緩銜器一樣。圖式3的範例中，從處理器3〇〇寫入1(：記憶體之具料位址並未與RAM窝取緩衝陣列3〇2所儲存的位址匹配。因此，如圖所示，新輸入的資料會完全取代與位址標籤χ相對應的區段位址所儲存的舊資料，並經由多工器 ϋ張尺度適用中國國家標準（CNS ) A4規格（ ^ 裝訂冰 (請先閱讀背面之注意事項再填寫本頁} -16- 輕濟部中央標準局員Η消費合作社印製 A7 __B7 五、發明説明（14 )

312，將舊資料傳至快閃式合併缓衝器3〇8，與快閃式陣列3 0 3區段位址z所儲存的資料合併。合併後，該資料会窝回至快閃式陣列。 H 圖式4的流程圖係根據本發明所運用的步驟。步驟4〇〇，外邵裝置所做的請求涉及向1C記憶體裝置存取，（就本發明其中一個實例而言），RAM/快閃式記憶體陣列於單一半導體基片融合了 RAM陣列與快閃試記憶體陣列。步驟 405，提供給記憶體裝置的介面首先判定：外部裝置所發出的请求係讀取或窝取請求。如為讀取請求，該介面會接著判定··與所要讀取資料對應的位址（稱之為目標位址）是否與步驟4 2 0記憶體裝置其R a M部分所儲存的位址匹配。如為匹配，該介面會接著判定：讀取請求目標的資料 (稱I為目標資料）於步騾425是否有效。如果目標資料無效，或者目標資料未與RAM所儲存的位址匹配，則該介面必須判定.快閃式合併緩衝器於步驟455是否完整。該判定的目的在於：如果快閃式合併緩衝器完整，而目標資料剛好儲存於快閃式合併缓衝器，則會在將新料從快閃式合併緩衝器上載至快閃式陣列之前，從記憶體裝置的快閃式記憶以部分讀取舊的、可能過時的、或無效的資料。因此，如果快閃式合併緩衝器完整，該記憶體裝置介面會等候合併緩衝器從於快閃式記憶體讀出目標資料前，於步=460淨空。如果快閃式合併緩衝器並不完整，則該記裝置介面會直接於步驟465從快閃式記憶體讀出目標貧料。本發明另一個實例’從RAM/快閃式〗c記憶體裝置 ___ - 17- 本“尺Ϊ適用中ϋ^Τ^Τ^-2ΐ()χ297公整） (請先閱讀背面之注意事項再填寫本頁} *^τ A7 B7 經濟部中央標準局員工消費合作社印製五、發明説明（15) 的快閃式記憶體陣列讀出目 Λ出目糕資料之期間的至少一個部分，於步騾465從（比方諸、s , ,κ ^ ^ w ^ ^ 兄）另—個與1C記憶體裝置耦合的外邵裝置將第二筆資料寫入 °己隐歧裝置的RAM陣列。如果目標位址與RAM所儲在沾，、 ΒιΙ ^ w 珥存的位址匹配，且目標資料有效，則會於步驟435從記情髎举田λα η Λ ^ 震且的RAM部分讀出目標資料。根據本發明的一個會也丨 1固只例，從RAM讀出目標資料之期間的土少一個部分，會將第_ 义町乐—筆-貝料同時從RAM窝入快閃式記憶體陣列。值得—楹、的疋，根據本發明的另一個實例，該窝取操作包括了在將 ' 在將S長窝回快閃式記憶體陣列前，間歇性的將資料合併至快氏閃式合併缓衝器的步驟。如果RAM /快閃式I c記怜髎费菩⑷L 、 U 裝置的快閃式記憶體判定：外部裝置所發出的存取請求為於步驟405執行的窝取操作，則蔹介面接著會於步驟44〇判定：目標位址是否與 RAM所儲存的位址匹配。如為匹配，則會於步驟州將目標位址與RAM陣列已儲存的位址合併，把目標資料寫入 RAM陣列中的適#位置。根據本發明的—個實例，從記憶體裝置的R A Μ部分讀出目標資料之期間的至少一個部分’步驟445會將第二筆資料同時從ram陣列寫入快閃式記憶體陣列。不過，如果步驟440判定：該目標資料未與ram所儲存 =址，配，則（比方說，好驟45Q將該區段有像位元值，足為0 )寫入RAM的目標資料會取代目標區段位址先則所儲存的第二筆貧料。本發明的其中—個實例，從 RAM陣列排除的第二筆資料，會同時於步驟彻將目標一 -18 本紙張尺度朝巾®iiii77NS)八4驗（2^·97.公釐 (請先閲讀背面之注意事項再填寫本頁) 訂 8., 經濟部中央標準局員工消費合作社印製馈讀务員明示8年月日所提之 #'ή本有無變更實質内容是否准予修正第86119845號專利申請案 A7 中文說明書修正頁(88年11月） B7 五、發明説明（16) ~ 5 ' 料寫入RAM期間的至少一個部分，寫入快閃式陣列。上述係以特定的實例範例說明本發明。只要未超出本發明的精神、領域。仍可對本發明修改，改變。因此，上述說明及附圖僅為舉例，並非全部。主要元件符號說明 100…1C記憶體裝置； 101—RAM寫取缓衝陣列； 102…介面； 103、203、303…快閃式陣列； 104…處理器； 200、 300…處理器； 201、 301···位址； 202、 302…RAM寫取緩衝陣列； 204…多工器； 205、305…比較器； 206…及閘道； 207…多工器； 208、308…快閃式合併缓衝器； 209…有效位元輸出線路； 311…信號分離器； 312…多工器； 3 13…輸入線路； 3 14…線路。 -19 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） ! n I I n n I n I I n n---,ϋ d T n----- I--!象 (請先閱讀背面之注意事項再填寫本頁)

Claims

申請專利範填4委員明示年/8a月日所提之 f正本有無變更^一貫質内容是否准予修 3. 經濟部-6-央標準局員工消費合作社印掣 L ι· 一種積體電路記憶體裝置，包括： :於單：半導體基片形成的揮發性記憶體陣列； =:早導體基片形成的非揮發性記憶體陣列；介面輕合了揮發性記憶體陣列與非揮發性參^ 1 ，其組態設定可以將第一筆資料寫入揮發性 ¥憶體陣列1後將該第—筆資料從揮發性記憶體陣列窝入非揮發性記憶體陣列。 2·如申請專利範園第η之記憶體裝置，其中的介面形成於單一半導體基片。 3. =申請專利範圍第^項之記憶體裝置，丨中的介面會在第二筆資料窝入揮發性陣列期間的至少一個部分，將第 —筆資料從揮發性記憶體陣列窝入非揮發性陣列。 4. 如申請專利範圍第丨項之記憶體裝置，其中的揮發性陣列王要包括動態隨機存取記憶體（dram )，非揮發性睁列主要包括快閃式記憶體。 5_如申請專利範圍第1項之記憶體裝置，其中的揮發性陣列主要包括靜態隨機存取記憶體（ SRAM )，非揮發性陣列主要包括快閃式記憶體。 6. 如申請專利範圍第1項之記憶體裝置，如果第一個區段位址與第二個區段位址匹配，其中介面的組態設定可以將與第一個區段位址相對應的第一筆資料，與揮發性吃憶體陣列所错存的與弟二個段位址相對應的第二筆資科合併。 7. 如申請專利範圍第1項之記憶體裝置，如果第一個區段 -20- 本紙張尺度適用中國國家榇準（CNS ) A4規格（210 X 297公釐） ^---^-- (請先閱讀背面之注意事項再填寫本頁) 訂女··'

申請專利範填4委員明示年/8a月日所提之 f正本有無變更^一貫質内容是否准予修 3. 經濟部-6-央標準局員工消費合作社印掣 L ι· 一種積體電路記憶體裝置，包括： :於單：半導體基片形成的揮發性記憶體陣列； =:早導體基片形成的非揮發性記憶體陣列；介面輕合了揮發性記憶體陣列與非揮發性參^ 1 ，其組態設定可以將第一筆資料寫入揮發性 ¥憶體陣列1後將該第—筆資料從揮發性記憶體陣列窝入非揮發性記憶體陣列。 2·如申請專利範園第η之記憶體裝置，其中的介面形成於單一半導體基片。 3. =申請專利範圍第^項之記憶體裝置，丨中的介面會在第二筆資料窝入揮發性陣列期間的至少一個部分，將第 —筆資料從揮發性記憶體陣列窝入非揮發性陣列。 4. 如申請專利範圍第丨項之記憶體裝置，其中的揮發性陣列王要包括動態隨機存取記憶體（dram )，非揮發性睁列主要包括快閃式記憶體。 5_如申請專利範圍第1項之記憶體裝置，其中的揮發性陣列主要包括靜態隨機存取記憶體（ SRAM )，非揮發性陣列主要包括快閃式記憶體。 6. 如申請專利範圍第1項之記憶體裝置，如果第一個區段位址與第二個區段位址匹配，其中介面的組態設定可以將與第一個區段位址相對應的第一筆資料，與揮發性吃憶體陣列所错存的與弟二個段位址相對應的第二筆資科合併。 7. 如申請專利範圍第1項之記憶體裝置，如果第一個區段 -20- 本紙張尺度適用中國國家榇準（CNS ) A4規格（210 X 297公釐） ^---^-- (請先閱讀背面之注意事項再填寫本頁) 訂女··' 經濟部中央標隼局員工消費合作社印製 A8 B8 C8 D8 、申請專利範圍位址與第二個區段位址匹配，其中介面的組態設定可以將與第一個區段位址相對應的第一筆資料，與非揮發性記憶體陣列所儲存的與第二個段位址相對應的第二^资料合併。 ~ 8. 如申請專利範圍第】項之記憶體裝置’其中的揮發性記憶體2列具備第一#記憶體容量，非揮發性記憶體陣列具備第二個記憶體容量，第一個記憶體容量近於第二個記憶體容量。、 — 9. 如申請專利範圍第丨項之記憶體裝置，其中介面的组態設足可以在從非揮發性記憶體陣列讀出第二筆資料期間的至少一個部分·，將第一筆資料寫入揮發性記憶體陣列。 10. 如申請專利範圍第i項之記憶體裝置，其中介面的组態設定可以判定：揮發性記憶體陣列所儲存的讀取請求目標是否為有效資料，如為有效，將會從揮發性記憶體陣列讀出所請求的資料，否則會從非揮發性記憶體陣列讀出所請求的資料。如申請專利範圍第}項乏記憶體裝置'其中介面的組態設定可以在判定、寫入揮發性記憶體陣列的第二筆杳料與第二個區段位址（與第一個區段位址不同）相對應時，從揮發性έ己憶體陣列，將與第一個區段位址相對應的第一筆貪料寫入非揮發性記憶體陣列。 12. —種積體電路記憶體裝置，包括： —於一單一半導體基片形成的隨機存取記憶體（RAM ) -21 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閨讀背面之注意事項再填寫本頁) •丨年、νβ 經濟部中央標隼局員工消費合作社印製 A8 B8 C8 D8 、申請專利範圍位址與第二個區段位址匹配，其中介面的組態設定可以將與第一個區段位址相對應的第一筆資料，與非揮發性記憶體陣列所儲存的與第二個段位址相對應的第二^资料合併。 ~ 8. 如申請專利範圍第】項之記憶體裝置’其中的揮發性記憶體2列具備第一#記憶體容量，非揮發性記憶體陣列具備第二個記憶體容量，第一個記憶體容量近於第二個記憶體容量。、 — 9. 如申請專利範圍第丨項之記憶體裝置，其中介面的组態設足可以在從非揮發性記憶體陣列讀出第二筆資料期間的至少一個部分·，將第一筆資料寫入揮發性記憶體陣列。 10. 如申請專利範圍第i項之記憶體裝置，其中介面的组態設定可以判定：揮發性記憶體陣列所儲存的讀取請求目標是否為有效資料，如為有效，將會從揮發性記憶體陣列讀出所請求的資料，否則會從非揮發性記憶體陣列讀出所請求的資料。如申請專利範圍第}項乏記憶體裝置'其中介面的組態設定可以在判定、寫入揮發性記憶體陣列的第二筆杳料與第二個區段位址（與第一個區段位址不同）相對應時，從揮發性έ己憶體陣列，將與第一個區段位址相對應的第一筆貪料寫入非揮發性記憶體陣列。 12. —種積體電路記憶體裝置，包括： —於一單一半導體基片形成的隨機存取記憶體（RAM ) -21 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閨讀背面之注意事項再填寫本頁) •丨年、νβ 經濟部中央標準局員工消費合作社印製 Α8 Β8 C8 D8 六、申請專利範圍陣列；一於孩單一半導體基片形成的快閃式記憶體陣列；一介面’該介面耦合了 RAM陣列與快閃式陣列，其组態設足在RAM所儲存的第一筆資料有效時，可以raM 陣列讀出第一筆資料，以回應第一筆資料的讀取請求，否則，從快閃式陣列讀出第一筆資料。 13. 如申請專利範圍第丨2項之記憶體裝置，其中介面的组態設足可以確保在從快閃式陣列讀出第一筆資料之前，快閃式合併緩衝器為淨空。. 14. 如申請專利範圍第丨2項之記憶體裝置，其中介面的組態設足可以在從快閃式陣列讀出第一筆資料之期間的至少一個部分’將第二筆資料寫入ram陣列。 15. 如申請專利範圍第丨2項之記憶體裝置，其中介面的組態設定可以在從RAM陣列讀出第一筆資料之期間的至少一個部分，.將第二筆資料從RAM陣列寫入快閃式陣列。 16. 如申請專利範圍第丨2項之記憶體裝置，.其中介面的組態設定可以在將第三筆資料寫入ram陣列之期間的至少— 個部分，將第二筆資料從RAM陣列窝入快閃式陣列。 17. 如申請專利範園第1 6項之記憶體裝置，其中第二筆資料與第二個區段位址相對應’第三筆資料與第三個區段位址相對應，如果第二個區段位址與第三個區段位址不匹配，該介面的組態設定可以用第三個區段位址取代第二個區段位址。 18. —種用以將揮發性及非揮發性記憶體陣列介面的方法， -22- 本紙張尺度適用中國國家標準（CNS ) Α4ίΧ格（210X297公釐） ----------- (請先閔讀背面之注意事項再填寫本頁) .1Τ A8 B8 - --~~-~~-___D8 六、申請專利範圍該方法包括以下步騾： \單半導體基片形成揮發性記憶體陣列與非揮發性記憶體陣列；又形成-轉合揮發性記憶體陣列至非揮發性記憶體陣列的介面，該介面係被組態設定以執行以下步驟：判疋與一第一個位址相對應的第一筆資料是否發出一讀取請求；以及、' 、第個位址疋否匹配一於揮發性陣記憶體陣列中的位址，如不匹配，會從非揮發性記憶體陣列讀出第一筆資料。 .士申Μ專利範圍第1 8項之方法，其中介面的组態設定可以在從非揮發性記憶體陣列讀出第一筆資料前，執行可萑保非揮發性记憶體合併緩衝器淨空的步驟。 2。_如申請專利範圍第18項之方法，其中介面的組態設定可以執行以下步驟：判定揮發性記憶體陣列所儲存的資料以及與第一個位址相對應的資料是否有效，如為有效，會從揮發性記憶體陣列讀出第一筆資料。經濟部中央標準局員工消費合作社印製訂 (請先閏讀背面之注意事項再填寫本頁) 乩如申請專利範圍第18項之方法，其中介面的组態設定可以執行以下步驟：在從非揮發性記憶體陣列讀出第一筆資料之期間的至少一個部分時，會將第二筆資料寫入揮發性記憶體陣列。 22.如申請專利範圍第2 〇項之方法’其中介面的組態設定可以執行以下步驟：在從揮發性記憶體陣列讀出第一筆資料之期間的至少一個部分時，會將第二筆資料從揮發性 _____ - 23 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210χ297公爱） A8 B8 C8 D8 389172 ------------ 申請專利範圍 23 /隱體陣列寫人非揮發性記憶體睁列。勹^叫ΐ利鈿園第18項之方法，其中的揮發性陣列主要 ^動悲隨機存取記憶體（DRAM),非揮發性陣列包括快閃式記憶體… J王要 —^m m HI— tiammi km m vm — m —B^n flmm iei n ϊ Ί 0¾ ·νδ (諳先聞讀背面之注意事項再填寫本頁} 經濟部中央橾隼局員工消費合作社印製 24- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）