TW396344B - Memory device using direct access mode test and method of testing the same - Google Patents

Description

五、發明説明（1 ) 發明背景 1. 發明範圍 本發明係有關於一半導體記憶體裝置，而更特別的是關 於半導體記憶體裝置’其係藉由一直接存取模式測試方法 而能夠測試記憶單元’及關於相同測試的方法。 2. 相關技藝之描述 大體上，對於半導體記憶體裝置而言，直流、交流、及 功此係使用一測定系統而測試。該功能測試係用以決定在 —記憶體晶片中的單元及電路是否正常工作。藉由該功能 測試，最初所預定的資料會寫至記憶體、資料會讀取、而 讀取資料會與最初的資料做比較。 取近所發展的高速記憶體裝置並不像傳統的動態隨機存 取圮憶體（DRAMs )，這些記憶體包括用以接收外部信號 的輸入和輸出邵分，一輸入邏輯部分係用以接收由輸入和 輸出部分所產生的命令，並解碼所接收的命令，及dram 核心部分。向速記憶體裝置DRA]V^^心部分的功能典型上 疋由直接存取模式測試方法所測滅。藉著該直接存取模式 經 部 中 標 準 員 工 消 費 合 作 社 印 製 測試，由一低頻測試裝置所產生的測試信號會越過介面邏 輯而直接與記憶體單域觸。因&，只會接收所必需的信 號’而森需越過介面邏輯，以測試記憶單元，#以増加測 試速度。 然而’在-傳統的直接存取模式測試方法中，—資料輸 出接腳需要-測試裝置的—測試接腳。因&，當每—測試 裝置測試接腳數目受到限制的時候，&同時測試的高速記 -4-

本紙張尺度適财响^^ ( CNS ) A4規格(~2W^297^i~J ΑΊ 經濟部中央棣準局員工消費合作社印製 五、發明説明（2 ) 憶體裝置數目是會受到限制。 若要在具有！44測試接脚的一測試裳置中測試例如呈有9 根資料輸出接腳的x9之高速記憶體裳置，Μ個高速記情體 裝置能同時測試。或，Xl6的8個高速記憶體裝置能同時測 試：因此，當資料輸出的接脚數目增加的時候，略低的高 速圮憶體裝置能夠同時測試，菸、 Λ精以增加測試各種不同記憶 體裝置的時間。 發明概要_ 本發明的-目的是要提供—高速|£憶體裝g，其中接腳 產生資料的數目是在一直接存取模式測試中減少。 本發明的另一目的是要椹批古、古. 、 叼疋罟杈供问速死憶體裝置的一測試方 法’其中所要同時測試的記憶體裝置數目會增加。 因此，若要達成本發明的第—目的，^憶體裝置包 括：N個記憶體方塊，其中N是—自然數；N個管線方塊係 藉由並連的記憶體方塊而用以接收_多元資料輸出，而以 _列輸出資料；N輸出驅動器係用以將來自該等管線方塊 的輸出資料傳送至—資料輸出接腳；而至少一測試模式控 制器係用以將第i管線方塊的輸出線連結至帛（i + i )管線 方塊的輸入線，其中i是小於N的一自然數，以致於當記憶 體裝置進入直接存取測試模式的時候，由第丨管線方塊所 輸出的資料係與一測試時脈同步，而由第（i +【）管線方 塊接收。 每一管線方塊係包括喘連的—多元閂控，用以閂控及輸 出由記憶體方塊所輸出的資料，或用以閂控及輸出記憶體5- (請先閲讀背面之注意事項再填寫本頁) - I - -

1 I II ! -I HI I- -I 0 裝· ,ιτ A7 B7 五、發明説明（3 ) 方塊資料的一多元閂控單其 〗仫早兀具中奇數閂控單元及偶數p-ι =疋是並連’·而—選擇器制轉收由鮮奇數及偶數 控所輸出的資料，以選擇性地輸出所接收的資料。 # :要達成本發明的第二目的，半導體記憶體裝置的一測 試万法具有N個記憶體方塊個管線方塊，其中n是一自 ' 用以接收由記憶體方塊所輸出的一多元資料及連續 地輪出所接收的資料，其包括下列步驟：分別個記憶 體方塊的資料輸出至N個管線方塊；輸出第i記憶體方塊的 資料，其中1是小於N的一自然數；將第（i + Ι)管線方塊 的資料傳送至第（i + 1)管線方塊；並輸出第（i + Ι)管線 方塊的資料。 根據本發明’ N個管線方塊之閂控資料是藉由一資料輸 出接聊而輸出’藉以減少1/N之直接存取模式測試所使用的 輸出資料數目。因此，更多高速記憶體裝置能藉由一測試 裝置而同時測試。 圖式之簡單説明 本發明的上述目的及優點將随著一較佳具體實施例及附 圖的詳細描述而更顯而易懂： 圖1係根據本發明而顯示一高速、記德體装置的、輸入和放由 電路之第,·一具酿實施例的方塊圖； 圖2係根據本發明而顯示一高速記憶體裝置的輸入和輸出 電路主第二具體實施例的方塊圖； 圖3是凰方^範if]電路圖 圖4係_顯矛遅勢圖2記憶體裝置之信號及輸出響庳於該等 -6- 本紙張尺度適用中國國家標準（CNS ) Α4規格（2獻297公f ) ^---装------訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 A7 經濟部中央標準局負工消費合作社印聚 五、發明説明（4 ) 印號之輸出資料的時序圖；及- 圖5係根據本發明而顯示—莴 山也. 间逮d憶體裝置的輸入和輪 出％路心第二具體實施例的方塊圖。 較佳具體實施例乏姑靖 請參考圖卜一高速記憶體裝置的輸入和輸出電路係包括 兩：憶體方塊1〇和2〇β I的高速度半導體記憶體裝置係包 括第-及第二管線方塊12和22,係用以接收來自第—和第 二死憶體方塊10和20的輸出平行資料麵〜RWD8，並將它們 串列輸出，而當記憶體裝置進入直接存取測試模式的時 候，一測試模式控制裝置30係用以將第一管線方塊12連接 至第二管線方塊22的輸出線.同時，該高速記憶體裝置係 包括輸出驅動器14和24，其係用以接收來自管線方塊12和 22的輸出資料，並將它傳送至資料輸出接脚DQi和 第一和第二管線方塊12和22當中的每一個係包括一多元 閂控單元LAT1〜LAT8，其係接收來自記憶體方塊1〇和2〇的 輸出資料RWD1〜RWD8。 當該記憶體裝置進入直接存取測試模式的時候，該測試 模式控制裝置30是由一激勵的測試模式控制信號ψ〇ΑΕ所 控制。該測試模式控制裝置30係以直接存取測試模式而將 第一管線方塊12的輸出線連接至第二管線方塊22的輸入 線’並將該等管線方塊12和22的輸出線以正常的模式而分 別連接至輸出驅動器14和24。該測試模式控制裝置3 0係包 括由測試模式控制信號（j)DAE所控制的一開關32，例如， 具有不受其它電路影響的三態緩衝器，或一傳輸閘。理想 本紙張尺度適用中國國家標準（CNS ) Μ規格（21〇χ 297公釐〉 Ϊ衣------、玎 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印褽 A7 B7 五、發明説明（5 ) 一 ~ 上，該測試模式控制装置30還包括一開啓的電晶體34，其 係當該測試模式控制信號φΟΑΕ不動作的時候，此電晶體 便會開啓’以便在正常的模式中將一固定電壓提供給第二 管線方塊22的一輸入線。雖然並未顯示，該電晶體34也能 夠疋—PMOS電晶體，其具有接地的源極，及連接至第二管 線方塊22之輸入線的没極。雖然未顯示，電晶體3 4亦可是 一NMOS電晶體，其具有源極連接至地，汲極連接至第二 管線方塊2 2的輸入線。 根據本發明的第一具體實施例之記憶體裝置的資料輸出 操作將參考圖1描述。 當圖1的記憶體裝置進入直接存取測試模式的時候，該 測試模式控制信號（j>DAE便會激勵至’高信號•，而開關32會 啓動’藉以形成一資料路徑’其第一管線方塊的輸出線 係連接至第二管線方塊2 2的輸入線。 由第一管線方塊12所連績產生的資料會經由測試模式控 制装置30而傳送至第二管線方塊22，和藉著在第二管線方 塊22中所配置的第二資料輸出接腳DQ2而輸出。即是，在 直接存取測試模式中，在第一和第二管線方塊i 2和22中的 16個閂控資料單元會連續地藉由在第二管線方塊22中所配 置的第二資料輸出接腳DQ2所輸出》 然而’在正常模式中，該測試模式控制信號φΙ)ΑΕ是藉 由改變成'低信號'而不動作，而且開關32會關閉。因此， 由兩管線方塊12和22所產生的資料是分別藉由輸出驅動器 14和24及資料輸出接腳DQ1和DQ2而輸出。換句話説，在此 -8- 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） (請先閲讀背面之注意事項再填寫本頁> 訂 經濟部中央標隼局員工消費合作社印裝 A7 B7 五、發明説明（6 正常模式中’ 8個資料單元是由兩資料輸出接腳〇(^和DQ2 中的每一個而連續輸出。 在傳統直接存取測試模式中的資料路徑是與在正常模式 相同’所以兩資料輸出接腳Dqi和DQ2是用來輸出16個資 料單元。因此，使用於具有兩管線方塊之本發明記憶體裝 置的資料輸出接腳數目會減少1/2。 請參考圖2,第二具體實施例是與第一具體實施例相同， 除了管線方塊的奇數閂控LAT1、LAT3、LAT5、和LAT7， 偶數閃控LAT2、LAT4、LAT6、和LAT8是以並連配置，以 增加資料輸出速度。其具有與圖丨表示相同元件的相同參考 號碼。 如圖2中所示，該等管線方塊52和62中每—個係包括—多 兀閂控單元LAT1〜LAT8，及一選擇裝置54或64，其是由一 測試時脈TCLK所控制。該等奇數閂控單元，例如，第一、 第三、第五、和第七問控單元LAT1、lAT3、LAT5'和 LAT7是彼此串連，而偶數閂控，例如，第二、第四、第 八及第八閂控LAT2、LAT4、LAT6、及LAT8是彼此串 連，而奇數和偶數問控單元的輸出是並連輸入選擇裝置Μ 和64。該等選擇裝置54和64中的每一個理想上係包括—多 工器’用以選擇性地輸出奇數問控單元的輸出資料或基於 測試時脈TCLK狀態的偶數問控單元。該等管線方塊”㈣ 範例的電路圖是顯示在圖3。 根據本發明第二具體實施例的測試模式控制裝置4〇是由 類似在第-具體實施例中的測試模式控制信號_e所控 •9- μ氏張尺度適用中ϋ標準（π) Α4規格（21^公楚）- (請先閲讀背面之注意事項再填寫本頁)

經濟部中央標準局員工消費合作社印製 A7 ______B7 五、發明説明（7 ) 制，而當該S己憶體裝置工作在直接存取測試模式的時候， 便要連接管線方塊，而當正常操作的時候，要中斷管線方 塊。 該測試模式控制裝置40是由測試模式控制信號吵八以斤 控制，並包括分別與奇數和偶數閃控單元串連的開關42和 46。在此，該等開關可以是三態緩衝器，或傳輸閘。該測 試模式控制裝置40理想上包括電晶體44和48，其是藉由關 閉測試模式控制信號（|)DAF而開啓，以便在正常模式中將 一預定的電壓提供給第二管線方塊62的閂控單元。 备圖2的s己憶體裝置進入直接存取測試模式的時候，該 測試模式控制信號φϋΑΕ會激勵，而開關42和46會啓動。 因此，第一管線方塊52的兩輸出線係連接至第二管線方塊 62的兩輸入線。連續從第一管線方塊52輸出的兩資料單元 中的每一個係經由測試模式控制裝置4〇而輸入至第二管線 方塊62，而隨後的資料係選擇性地經由第二管線方塊64的 門拴單元及選取單元而輸出。即是，在直接存取測試模式 中在第—和第二管線方塊52和62中所閂控的16個資料單 凡以疋連續由在第二管線方塊62中所配置的資料輸出接腳 DQ2所輸出。此時，兩筆資料單元會位移，以便將被毗連 的問控單凡調整成與測試時脈TCLK同步，而選擇裝置62是 由邏輯向信號’和邏輯，低信號’的測試時脈TCLkk控制， 所以兩資料單元是在測試時脈TCLK的每個週期上輸出。因 此，資科輪出速度是高於第一具體實施例中的速度，其中 的知料單元是在測試時脈的每一週期上輸出。即是，與 —--—.- *10- 本紙張尺^ (請先閲讀背面之注意事項再填寫本頁)

經濟部中央標準扃員工消費合作社印黎 ΡκΊ Β7 五、發明説明（8 ) 測試時脈TCLK同步的16個資料單元是由在第二具體實施例 的8個週期中輸出’而在第一具體實施例的j 6個期數中輸 出。 當圖2的記憶體裝置是工作在正常模式的時候，開關42和 46關閉，而由兩管線方塊52和62所產生的資料是分別藉由 輸出驅動器14和24及資料輸出接腳DQ1和DQ2而輸出。 請參考圖3，根據本發明第二具體實施例的管線方塊52 和62具有相同的結構，而每一管線方塊係包括一多元閂控 單元LAT1〜LAT8及由測試時脈TCLK所控制的一選擇裝置 54或 64。 該等閂控單元LAT1〜LAT8係分別包括閂控LT1〜LT8，用 以儲存由圖2記憶體方塊1〇和20所接收的資料RWD1〜WD8， 並輸出所儲存的資料，多工器MUX1〜MUX8係用以選擇性 地輸出由閂控LT1〜LT8所產生的資料，或來自毗連閂控的 資料輸入，及正反器F/F1〜/F8，其係使用測試時脈TCLK而 同步於由多工器MUX1〜MUX8所產生的資料。該等閂控 LT1〜LT8可以是由測試讀取信號<j)TRL所激勵的D型正反 器。該等多工器MUX1〜MUX8中的每一個係包括兩輸入端1 和0及一選取端SEL，其能接收測試讀取信號φΤΚΧ。閂控 LT1〜LT8的輸出信號及毗連的閂控單元LAT1〜LAT8的輸出 信號是由兩輸入端1和〇所接收。例如，當測試讀取信號φ TRL是邏輯'高信號•的時候，在閂控中所儲存的資料是由 正反器F/F1〜F/F8所接收，而當測試讀取信號（J)TRL是邏輯· 低信號•的時候，在毗連閂控單元中所儲存的資料會運用在 -11- 本紙张尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（9 ) 正反器。該等正反器F/FO〜F/F7能夠是D型正反器，其能夠 藉由一輸入値'D'而決定下一狀態。 測試時脈TCLK是由選擇裝置54和64的選擇線SEL所接 收，所以奇數資料和偶數資料會根據測試時脈TCLK的狀態 而選擇性地產生。當測試讀取信號<j)TRL激勵，而第一輸 入測試時脈TCLK是邏輯，低信號，的時候，在第一閂控 LAT1所儲存的資料RWD1會輸出，而當在邏輯1高信號1的 時候，在第二閂控LAT2中所儲存的資料RWD2會輸出。因 此，兩資料單元RWD1和RWD2會連續在測試時脈TCLK的一 週期中產生。 在正常模式中，較佳爲上，使用於記憶體的預定電壓， 例如，一供應電壓Vdd或土電壓Vss係運用在第七和第八多 工器MUX7和MUX8的'0'輸入端，而且所有正反器 F/F1〜F/F8的輸出在結束資料RWD1〜RWD8輸出的時候能固 定保持不變。然而，在直接存取測試模式及在第二管線方 塊62中，由第一管線方塊52的第一和第二正反器F/F1和/F2 所產生的資料RWD1和RWD2是由第七和第八多工器MUX7 和MUX8的'0'輸入端所接收。 請參考圖4，當該記憶體裝置進入直接存取測試模式，以 便將測試模式控制信號（1>DAE激勵成邏輯'高信號'，而一列 位址信號TRAS會激勵成邏輯’低信號卜而會接收列位址 RADR被收到的信號。而當寫啓動信號TWE關閉降至邏輯1 低信號1，而一欄位址信號TCAS激勵成邏輯'低信號•的時 候，會接收欄位址信號CADR。當測試讀取信號（J)TRL響應 -12- 本紙浪尺度適用中國國家標準（CNS ) A4%格（210X297公釐） _ I n I I n n I I I 民 I 丁 - ^ (¾ ,1 (請先聞讀背面之注意事項再填寫本頁) Μ Β7 五、發明説明（1()) 於TCAS而激勵成邏輯|高信號^的時候，資料會從記憶體方 塊10和20傳送至管線方塊52和62。而當測試讀取信號φΤΕΧ 降至邏輯'低信號’的時候，資料會連續產生，而同步於測 試時脈TCLK的上緣和下緣。 圖2和3的記憶體裝置操作係參考圖4描述。 當圖2的記憶體裝置進入直接存取測試模式的時候，測 試模式控制信號（j)DAE會激勵成邏輯•高信號'，藉以啓動測 試模式控制裝置40的開關42和46。因此，第一管線方塊52 的兩輸出線係連接至第二管線方塊62的兩輸入線。當 信號激勵成•低信號’，而寫啓動信號激勵成’低信號’，而 且TCAS是輸入的時候，資料RWD0〜RWD8是從記憶體方塊 10和20輸出。輸出資料係根據測試讀取信號（J)TRL而傳送至 該等閂控LT1〜LT8，並由要輸入至正反器F/F1〜F/F8的多工 器UX1〜MUX8所選取。 經濟部中央標準局員工消費合作社印製 ^ 1-(¾. (請先閲讀背面之注意事項再填寫本頁) 然後，當測試讀取信號<j)TRL及測試時脈TCLK轉變成邏 輯Μ氐信號，的時候，當作正反器F/F1-F/F8的資料輸入會傳 送至毗連的多工器MUX1〜MUX8，而在毗連正反器中所儲 存的資料會輸入至正反器。例如，當該測試讀取信號Φ TRL是，高信號，的時候，輸入至第一和第二閂控LT1和 LT2的資料RWD1和RWD2會傳送至第一和第二正反器。資 料RWD1和RWD2會傳送至選擇裝置54和64，而與測試時脈 TCLK的下緣和昇緣同步而連續輸出。即是，奇數資料是在 測試時脈TCLK的下緣輸出，而偶數資料是在昇緣輸出。同 時，16個單元資料是在測試時脈TCLK的8個週期上產生。 -13- 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨OX”7公釐) ""~ 五、發明説明（11 ) 在圖5中，第三具體實施例是與第一具體實施例相同，除 了第三具體實施例具有第i+N管線方塊之外。 根據本發明第三個具體實施例的高逮半導體記憶體裝置 係包括i+N個記憶體方塊100、110、和120，i+N管線方塊 1〇2、U2和122，i+Ν-Ι測試模式控制裝置13〇和14〇，及輸 出驅動器104、Π4、和124 ’用以接收來自管線方塊1〇2、 112、和122所輪出的資料，並分別使用DQi、DQi+Ι、和 DQi+N而輸出所接收的資料。 在直接存取測試模式中，每一管線方塊的資料輸入是藉 由第（i+N)資料輸出接腳DQi+N而輸出。因此，在具有 1+ N管線方塊的記憶體裝置中所使用的資料輸出接腳數目 會減少至l/i+Ν。 經濟部中央橾準局員工消費合作社印袈 根據本發明，直接存取模式測試係使用較少的資料輸出 接腳。因此，更高速的記憶體裝置能夠同時測試，藉以增 加測試裝置的操作效率。本發明係參考附圖而描述，其中 顯示出本發明的較佳具體實施例。在此，特殊的術語是用 解説本發明，但是本發明並不局限於該等具體實施例。例 如，第一管線方塊22的輸入端是在具體實施例中維持在正 常模式的電源供應電壓，並也能維持在接地或基礎電壓。 因此’本發明的範圍將在申請專利範園中定義。 -14- fmm( cns )

Claims (1)

1. AS B8 C8 D8 六、申請專利範圍 1_ 一種半導體記憶體裝置，包括·_ N個記憶體區塊，其中 肀N疋—自然數； N個管線區塊，莽+。 多元資料於屮 B '己憶體區塊而以並列方式接收— 户凡貝料輸出，以將資科串列輸出； N個輸出驅動器，用以 傳送至一資料輸出接腳；t寺塊的資料輸出 至少一測試模式控制器， i+ι管緣方堍&弘 用以知弟1管線區塊連結至第 e、'泉万塊的一輸入線’其tl是小於N 使得當記憶體裝置進 自夂數， 得，由㈣線區塊所輸出::::=r時候使 接收，.與-測試時脈同步。 乐1+1切區塊所 2. 如申請專利範圍第i項之丰導體記憶體m 憶體裝置進人直接存取測試模式的時候 曰^己 制器.包括至少一開關元件，13 ―則試模式控 剛凡1干，其疋由—剛 所控制。 ""技制信號 3. 如申請專利範園第2項之丰導體記憶體裝置， 元件是三態缓衝器。 〜中琢開關 4. 如申請專利範圍第2項之半導體記憶體装置， 元件是一傳輸閘。 、中孩開闕 5. 如申請專利範圍第2項之半導體記憶體袈置，其中节 模式控制器包括至少一電晶體，具有由相反於測=試 控制k號所驅動的閘極、連接至第丨+ 1管線區地、 ' 鬼之輸入i令 的吸極、及連接至一段源供應線的源極。 6_如申請專利範圍第1項之半導體記憶體裳置 其中該等管 -15- 本紙張尺度適用中國國家操準（CNS ) A4規格（2】0X297公釐） ^----裝------,玎 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 申請專利範圍 I區塊係包括相互串接的一多元閂控開_，用以閂控及 輸出由°己憶體區塊所輸出的資料。 7. 如申請專利範圍第6項之半導體記憶體裝置，每-閂控單 元包括： 閂控，響應一測試讀取信號的激勵，用以儲存記憶 體區塊的資科’並輸出所儲存的資料； — 夕 夕工器’響應該測、慧讀取信號，用以選取由該閂控 尸斤產生的輪出資料，或由其它閃控所接收的資料；及 正反器’與—測試時脈同步’用以輸出由多工器所 輸出的資料。 8. 如申清專利範圍第1項之半導體記憶體装置，每一條管線 區塊包括： 多個閃控單元，用以閂控及輸出記憶體區塊的資料，其 中奇數閂控單元及偶數閃控單元併連；及 一選擇器，其if、甚收由表數―及偶數潤蛛教出的 資料，以選擇性地輸出該所接收的資料。 9. 如申叫專利範圍第8項之半導體記憶體裝置，其中該選擇 器包括多工器，響應、該測試時羞，用以選擇性地輸出 由奇數和偽數閂控所輸出的資料。 10. 如申请專利範圍第8項之半導體記憶體裝置，每一閂控單 元包括： 一閃控’響應該測聲諝取信號’用以儲存辣記憶體區 塊的資料，及輸也.所儲存的資料； 一多工器’響應該測試讀取信號’甩屬是擇性地輸出 -16- I n - n - n i— In . In I HI n n 丁 • - 、言 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適财ϋ ϋ家標準（CNS ) 申請專利範圍 由輸出的資料，或另1控單元的資料;及 輸出的與該測試時脈同步’用以輸出由多工器所 (11.如申叫專利範園第8项乏主访 ，.(3g弟項足半導體記憶复装置，其中該測試 元及奇數閃控單元J 件，分別串接至偶數問控單 ^ S琢死憶體装募暹入直接存取測試 lul > / ’會由―測試模式控制信號所激崩控制。 •如申請專利範圍第u項之半導體記 關元件.是三態緩衝器。 其中泛開 13.如申請專利範圍第u項之半㈣減體 關元件是-傳輸閘。 其中茲開 =猿具初顧彻槐仙解儲塊衫 罵之測試方法，其中U-自然數，用（接收由= 區塊所輸出的—多元資料，μ ^由”己憶體 ^料，並連續輸_所接收的資 料’包括下列步驟： J s 分別從N記憶體區塊至N個管線區塊的輪出資科. 第1 1己憶體區塊的輸出資料，其中i 數； 疋小於N的自然 經 濟 部 中 標 準 /¾ 員 工 消 合 作 社 印 製 將第（i +丄_)俾责線區塊的資料傳送至筮，· 區塊；及 — 弟（41)管線 輸出第（i + 1 )個管線區塊的資料。 -17- 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公董）