JP3822367B2 - 直接アクセスモードテストを使用する半導体メモリ装置及びテスト方法 - Google Patents
直接アクセスモードテストを使用する半導体メモリ装置及びテスト方法 Download PDFInfo
- Publication number
- JP3822367B2 JP3822367B2 JP24061298A JP24061298A JP3822367B2 JP 3822367 B2 JP3822367 B2 JP 3822367B2 JP 24061298 A JP24061298 A JP 24061298A JP 24061298 A JP24061298 A JP 24061298A JP 3822367 B2 JP3822367 B2 JP 3822367B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- memory device
- test
- pipeline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/30—Accessing single arrays
- G11C29/32—Serial access; Scan testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、特に、直接アクセスモードテストによりメモリセルをテストする半導体メモリ装置及び該装置のテスト方法に関する。
【従来の技術】
製造済みの半導体メモリ装置は、普通、測定システムを用いてDC、AC及び機能テストを受けることになっている。中でも、機能テストは、メモリチップ内のセル及び回路が正常に動作するかどうかを判断するためのものであって、メモリに所定のデータを書き込んだ後に、書き込まれたデータを読出し、読出されたデータをメモリに書き込んだデータと比較する。
【０００２】
近年開発された高速メモリ装置は、従来のDRAM（Dynamic Random Access Memory）とは異なって、外部信号を入力する入出力部と、前記入出力部より出力される指令によりこれをデコーディングするインタフェースロジック部、及びDRAMコア部から構成される。この高速メモリ装置におけるDRAMコア部の機能をテストするためには、主に直接アクセスモードテスト（Direct Access Test Mode）が使用されている。直接アクセスモードテストとは、低周波テスト装備より出力されるテスト信号を、インタフェースロジックをバイパス（bypass）させてメモリセルに直接接続させることにより、メモリセルをテストする方法である。このように、インタフェースロジックを介することなく、最小限に必要な信号のみ入力してメモリセルをテストすることから、直接アクセスモードによりテストを行なうとテストの速度が速くなる。
【０００３】
【発明が解決しようとする課題】
しかし、従来の直接アクセスモードテスト方法では、１つのデータ出力ピンに、テスト装備に設けてある１つのテストピンを割当てることになっている。このため、テストピンの本数が制限されているテスト装備においては、一回にテストできる高速メモリ装置の個数が限られてしまう。
【０００４】
例えば、テストピンの本数が144本のテスト装備において、x9、すなわち、データ出力ピンの個数が9本の高速メモリ装置をテストしたいとき、16個の高速メモリ装置を一回にテストでき、x16の場合は8個の高速メモリ装置を一回にテストできる。このように、データ出力ピンの個数が多くなるにつれて、一回にテストできる高速メモリ装置の個数が減り、多数のメモリ装置をテストしたいときには、これにかかる時間が長くなってしまう。。
【０００５】
本発明が達成しようとする技術的課題は、直接アクセスモードテストにおいて、データの出力されるピンの本数が減少された半導体メモリ装置を提供することにある。
【０００６】
本発明が達成しようとする他の技術的課題は、一回にテストされるメモリ装置の個数が増加できる半導体メモリ装置のテスト方法を提供することにある。
【課題を解決するための手段】
前記技術的課題を達成するための本発明に係る半導体メモリ装置は、Ｎ（自然数）個のメモリブロックと、前記各メモリブロックより出力される複数個のデータを並列に入力して、順次直列に出力するＮ個のパイプラインブロックと、前記各パイプラインブロックより出力されるデータをデータ出力ピンに伝送するＮ個の出力ドライバと、メモリ装置が直接アクセステストモードで動作する場合に、第ｉ（Ｎより小さい整数）番目のパイプラインブロックより出力されるデータが、テストクロックに同期して第ｉ＋１番目のパイプラインブロックに入力されるように、第ｉ番目のパイプラインブロックの出力線を第ｉ＋１番目のパイプラインブロックの入力線に接続するＮ個のテストモード制御手段とを備え、前記パイプラインブロックのそれぞれは、前記メモリブロックより出力されるデータをラッチして出力する複数個のラッチ部であって、奇数番目及び偶数番目のラッチ部がそれぞれ並列に連結されるラッチ部と、前記奇数番目及び偶数番目のラッチ部より出力されるデータをそれぞれ入力して、その一方を選択的に出力する選択手段とを備えることを特徴とする。
【０００８】
前記他の課題を達成するための本発明に係る半導体メモリ装置のテスト方法は、Ｎ（自然数）個のメモリブロック及び各メモリブロックより出力される複数個のデータを入力して順次出力するＮ個のパイプラインブロックを有する半導体メモリ装置のテスト方法であって、Ｎ個のメモリブロックのデータをＮ個のパイプラインブロックのそれぞれに、該データの奇数番目のビットと偶数番目のビットとを分けて並列に出力する段階と、第ｉ（Ｎより小さい自然数）番目のパイプラインブロックのデータの奇数番目のビットと偶数番目のビットとを、第ｉ＋１番目のパイプラインブロックの奇数番目のビットと偶数番目のビットとに直列に伝送しながら、第Ｎ番目のパイプラインブロックのデータの奇数番目のビットと偶数番目のビットとを交互に選択して出力する段階とを備えることを特徴とする。
【０００９】
前記本発明によると、１つのデータ出力ピンを以てＮ個のパイプラインブロックにラッチされたデータを出力することから、直接アクセスモードテストにおいて使用されるデータ出力ピンの本数が1／Ｎ個に減少する。これにより、１つのテスト装備を用いて一回にテストできる半導体メモリ装置の個数が増加する。
【発明の実施の形態】
以下、添付の図面に基づいて本発明の好適な実施の形態につき詳細に説明する。
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態による高速メモリ装置の入出力回路のブロック図であって、２つのメモリブロック10、20を備えた場合を例に取っている。
図１に示すように、本発明の一実施の形態による高速半導体メモリ装置は、第１及び第２のメモリブロック10、20より出力されるデータRWD1〜RWD8を並列に入力して、順次１つずつ直列に出力する第１及び第２のパイプラインブロック12、22と、前記メモリ装置が直接アクセステストモードで動作する場合に、前記第１パイプラインブロック12の出力線と第２パイプラインブロック22の入力線とを結ぶテストモード制御部30とを備える。さらに、本実施の形態による高速半導体メモリ装置は、前記第１及び第２パイプラインブロック12、22より出力されるデータを入力して、データ出力ピンDQ1、DQ2に伝送する出力ドライバ14、24を備える。
前記第１及び第２パイプラインブロック12、22のそれぞれは、複数個のラッチ部LAT1〜LAT8から構成され、前記ラッチ部LAT1〜LAT8には、第１及び第２メモリブロック10、20より出力されるデータRWD1〜RWD8が１つずつ入力される。
【００１０】
前記テストモード制御部30は、メモリ装置が直接アクセステストモードで動作するときにアクティブされるテストモード制御信号ΦDAEに基づいて制御される。また、前記テストモード制御部30は、直接アクセステストモードにおいては第１パイプラインブロック12の出力線と第２パイプラインブロック22の入力線とを接続し、正常モードにおいてはパイプラインブロック間を切断して各パイプラインブロック12、22の出力線をそれぞれ出力ドライバ14、24に結ぶように構成される。
【００１１】
このため、前記テストモード制御部30は、テストモード制御信号ΦDAEに基づいて制御されるスイッチング素子32、例えば、接続される他の回路に影響を与えないトライステートバッファ（tri-state buffer）や、伝送ゲート（trasmisstion gate）から構成できる。前記テストモード制御部30は、正常モードで第２パイプラインブロック22の各ラッチ部に一定の電圧が供給できるよう、前記テストモード制御信号ΦDAEが非活性化するときにターンオンされるトランジスタ34をさらに備えることが好ましい。本実施の形態において、前記トランジスタ34は、図示の如く、該ソースが電源電圧Vddに連結され、該ドレインが前記第２パイプラインブロック22の入力線に連結されるPMOSトランジスタから構成できる。図示はしないが、前記トランジスタ34は、該ソースが接地電圧に連結され、該ドレインが前記第２パイプラインブロック22の入力線に連結されるNMOSトランジスタから構成されることも可能である。
【００１２】
図１を参照して、本発明の第１の実施の形態によるメモリ装置のデータ出力の動作につき説明する。
図１に図示のメモリ装置が直接アクセステストモードになると、テストモード制御信号ΦDAEが'ハイ'にアクティブされるとともに、前記スイッチング素子32が'ターンオン'される。これにより、第１パイプラインブロック12の出力線が第２パイプライン22の入力線に接続されたデータ経路が形成される。
第１パイプラインブロック12より順次出力されるデータは、テストモード制御部30を介して第２パイプラインブロック22に伝達され、第２パイプラインブロック22に配された第２データ出力ピンDQ2を介して出力される。すなわち、直接アクセステストモードでは、第２パイプラインブロック22に配された第２データ出力ピンDQ2を介して、第１及び第２パイプラインブロック12、22にラッチされた16個のデータが順次出力される。
【００１３】
一方、正常モードでは、前記テストモード制御信号ΦDAEが'ロー'に非活性化され、前記スイッチング素子32は'オフ'される。そして、２つのパイプラインブロック12、22より出力されるデータは、それぞれに配された出力ドライバ14、24及びデータ出力ピンDQ1、DQ2を介して出力される。したがって、正常モードでは２本のデータ出力ピンDQ1、DQ2を介してそれぞれ8個ずつのデータが順次出力される。
【００１４】
従来の直接アクセステストモードでは、前述の正常モードと同様のデータ経路を有するため、16個のデータを出力するのに２本のデータ出力ピンDQ1、DQ2が使用される。上記構成により、本実施の形態によれば、従来の場合に比べ、パイプラインブロックが２つのメモリ装置において使用されるデータ出力ピンの本数が、１／２に減ったことが分かる。
＜第２の実施の形態＞
図２は、本発明の第２の実施の形態による高速メモリ装置の入出力回路を示すブロック図であって、パイプラインブロック内のラッチ部LAT1〜LAT8のうち、奇数番目のラッチ部LAT1、LAT3、LAT5、LAT7及び偶数番目のラッチ部LAT2、LAT4、LAT6、LAT8を並列に配することによってデータ出力の速度を速めた外は、前記第１の実施の形態と同様である。図２において、図１と同一の要素には同様の符号が付されている。
図２に示すように、本発明の第２の実施の形態によるパイプラインブロック52、62のそれぞれは、複数個のラッチ部LAT1〜LAT8と、テストクロックTCLKにより制御されるそれぞれ１つの選択部54、64とから構成される。前記ラッチ部のうち奇数番目のラッチ部、すなわち、第１、第３、第５、及び第７のラッチ部LAT1、LAT3、LAT5、LAT7と、偶数番目のラッチ部、すなわち、第２、第４、第６、及び第８のラッチ部LAT2、LAT4、LAT6、LAT8はそれぞれ直列に連結され、前記奇数番目及び偶数番目のラッチ部の出力は前記選択部54、64に並列に入力される。前記選択部54、64はテストクロックTCLKの状態に応じて、奇数番目のラッチ部及びこれに対応する偶数番目のラッチ部より入力されるデータのうちいずれかを選択的に出力するマルチプレクサから構成されることが好ましい。本実施の形態に係る前記パイプラインブロック52、62の一例を示す回路図が図３に示してあり、以下に説明する。
【００１５】
本発明の第２の実施の形態によるテストモード制御部40は、第１の実施の形態と同様に、テストモード制御信号ΦDAEに基づいて制御され、メモリ装置が直接アクセステストモードで動作する場合には、パイプラインブロックを連結し、正常モードに動作する場合には連結しないように構成される。
具体的には、前記テストモード制御部40は、前記テストモード制御信号ΦDAEに基づいて制御され、奇数番目のラッチ部及び偶数番目のラッチ部のそれぞれに直列に連結されるスイッチング素子42、46から構成され、このスイッチング素子は、第１の実施の形態と同様にトライステートバッファや伝送ゲートから構成できる。また前記テストモード制御部40は、正常モードで第２パイプラインブロック62の各ラッチ部に一定の電圧が供給できるよう、前記テストモード制御信号ΦDAEの非活性化によってターンオンされるトランジスタ44、48をさらに備えることが好ましい。
図２に示すメモリ装置が直接アクセステストモードに入ると、テストモード制御信号ΦDAEがアクティブされるとともに、スイッチング素子42、46が'ターンオン'される。これにより、第１パイプラインブロック52より出力される２本の出力線が第２パイプラインブロック62の２本の入力線にそれぞれ接続される。第１パイプラインブロック52より２つずつ順次出力されるデータは、テストモード制御部40を経て第２パイプラインブロック62に入力され、第２パイプラインブロック62内のラッチ部をたどり選択部64を介して１つずつ選択的に出力される。つまり、直接アクセステストモードでは、第２パイプラインブロック62に配されたデータ出力ピンDQ2を介して、第１及び第２パイプラインブロック52、62にラッチされた16個のデータが順次出力される。
【００１６】
このとき、第１の実施の形態とは異なって、テストクロックTCLKに同期して２つずつのデータが隣接するラッチ部にシフトされ、論理'ハイ'及び論理'ロー'の２種類の状態を有するテストクロックTCLKにより選択部62が制御されるので、テストクロックTCLKの一周期中に２つのデータが順次出力される。したがって、テストクロックの一周期にデータが１つずつ出力される第１の実施の形態よりデータの出力速度が高速である。つまり、16個のデータが16周期のテストクロックTCLKに同期され出力される第１の実施の形態とは違って、8周期のテストクロックTCLKに同期され出力される。
【００１７】
図２に示す前記メモリ装置が正常モードで動作すると、前記スイッチング素子42、46が'オフ'され、２つのパイプラインブロック52、62より出力されるデータは、それぞれに配された出力ドライバ14、24及びデータ出力ピンDQ1、DQ2を介して出力される。
図３は、図２に図示のパイプラインブロックの一例を示す回路図である。
前述の如く、本発明の第２の実施の形態によるパイプラインブロック52、62は、基本的に同様の構造を有し、パイプラインブロックのそれぞれは、複数個のラッチLAT1〜LAT8と、テストクロックTCLKにより制御される１つの選択部54、64とから構成される。
【００１８】
前記ラッチ部LAT1〜LAT8のそれぞれは、メモリブロック（図２において10、20）より入力されるデータRWD1〜RWD8を保存してから出力するラッチLT1〜LT8と、前記ラッチLT1〜LT8より出力されるデータと隣接するラッチ部より入力されるデータとのうちいずれかを選択して出力するマルチプレクサMUX1〜MUX8と、前記マルチプレクサMUX1〜MUX8より出力されるデータをテストクロックTCLKに同期させて出力するフリップフロップF／F1〜F／F8とから構成される。
【００１９】
前記ラッチLT1〜LT8は、テスト読出し信号ΦTRLに基づいてアクティブされるDフリップフロップから構成できる。前記マルチプレクサMUX1〜MUX8のそれぞれは、２つの入力端子1、0及び１つの選択端子SELを有し、前記選択端子SELにはテスト読出し信号ΦTRLが入力され、２つの入力端子1、0には前記ラッチLT1〜LT8の出力信号と隣接するラッチ部LAT1〜LAT8の出力信号とが入力される。例えば、テスト読出し信号ΦTRLが論理'ハイ'のとき、ラッチLT1〜LT8に保存されたデータがフリップフロップF／F1〜F／F8に入力され、テスト読出し信号ΦTRLが論理'ロー'のとき、隣接するラッチ部LAT1〜LAT8のフリップフロップに保存されたデータがフリップフロップに入力される。尚、本実施の形態に係る前記フリップフロップF／F0〜F／F7は、入力値Dに基づいて次の状態が決まるDフリップフロップから構成できる。
前記選択部54、64の選択線SELにはテストクロックTCLKが入力されているので、テストクロックTCLKの状態に基づいて奇数番目のデータ及び偶数番目のデータが選択的に出力される。テスト読出し信号ΦTRLがアクティブされた状態で入力される最初のテストクロックTCLKが、例えば論理'ロー'の状態では第１のラッチ部LAT1に保存されたデータRWD1が出力され、論理'ハイ'の状態では第２のラッチ部LAT2に保存されたデータRWD2が出力される。したがって、テストクロックTCLKの一周期中に２つのデータRWD1、RWD2が順次出力される。
正常モードでは、前記第7及び第8のマルチプレクサMUX7、MUX8の'0'入力端には、図示の如く、メモリ装置において使用される一定の電圧、例えば、電源電圧Vddまたは接地電圧Vssが印加されることが好ましく、これにより、8個のデータRWD1〜RWD8出力が完了する時点で全てのフリップフロップF／F1〜F／F8の出力が一定に保たれる。しかし、直接アクセステストモードでは、図示のパイプラインブロックが、例えば、第２パイプラインブロック62の場合、前記第7及び第8のマルチプレクサMUX7、MUX8の'0'入力端には、第１パイプラインブロック52の第１及び第２フリップフロップF／F1、F／F2より出力されるデータRWD1、RWD2が、テストモード制御部を介して入力される。
図４は、図２に示すメモリ装置を駆動する信号及びこれによる出力データを示すタイミング図である。
【００２０】
図４を参照すれば、メモリ装置が直接アクセステストモードに入って、テストモード制御信号ΦDAEが論理ハイにアクティブされた状態で、ローアドレスストローブ（以下、/RAS）信号が論理ローにアクティブされれば、ローアドレス信号RADRが入力され、書込み許容信号TWEが論理ローに非活性化した状態でカラムアドレスストローブ（以下、/CAS）信号が論理ローにアクティブされれば、カラムアドレス信号CADRが入力される。
【００２１】
信号に応答してテスト読出し信号ΦTRLが論理ハイにアクティブされれば、メモリブロック10、20からパイプラインブロック52、62へデータが伝達され、テスト読出し信号ΦTRLが論理ローに遷移すれば、テストクロックTCLKの立下がりエッジ（falling edge）及び立上がりエッジ（rising edge）に同期され、データが順次出力される。
図４に基づき図２及び図３に示すメモリ装置の動作について説明する。
まず、図２に示すメモリ装置が直接アクセステストモードに入れば、テストモード制御信号ΦDAEが論理ハイにアクティブされ、テストモード制御部40内のスイッチング素子42、46がオンされ、これにより、第１パイプラインブロック52の２本の出力線が第２パイプラインブロック62の２本の入力線にそれぞれ接続される。/RAS信号がローにアクティブされ、書込み許容信号TWEがローに非活性化した状態で/CAS信号が入力されると、メモリブロック10、20よりデータRWD0〜RWD8が出力される。
【００２２】
出力されたデータは、テスト読出し信号ΦTRLがハイにアクティブされるに従いラッチLT1〜LT8のそれぞれに伝送され、マルチプレクサMUX1〜MUX8により選択されて、フリップフロップF／F1〜F／F8に入力される。次に、テスト読出し信号ΦTRL及びテストクロックTCLKが論理'ロー'に遷移すれば、フリップフロップF／F1〜F／F8に入力された前記データは、テストクロックTCLKに同期して順に隣接するマルチプレクサMUX1〜MUX8に伝送され、前記フリップフロップには、隣接するフリップフロップに保存されていたデータが入力される。
【００２３】
例えば、第１ラッチ及び第２ラッチLT1、LT2に入力されたデータRWD1、RWD2は、テスト読出し信号ΦTRLがハイの状態で第１フリップフロップ及び第２フリップフロップに伝送され、テストクロックTCLKの立下がりエッジ及び立上がりエッジに同期して選択部54、64に伝送され順次出力される。すなわち、テストクロックTCLKの立下がりエッジでは奇数番目のデータが、テストクロックの立上がりエッジでは偶数番目のデータが出力され、16個のデータを順次出力するために8周期のテストクロックTCLKが入力される。
＜第３の実施の形態＞
図５は、本発明の第３の実施の形態による高速メモリ装置の入出力回路の示すブロック図であって、N個のパイプラインブロックを備えた場合を例に取っている他は、前記第１の実施の形態と同様である。
本発明の第３の実施の形態に係る高速半導体メモリ装置は、N個のメモリブロック…、100、110、…、120、N個のパイプラインブロック…、102、112、…、122、N-1個のテストモード制御部…、130、140、…、前記各パイプラインブロックより出力されるデータを入力して、データ出力ピン…、DQi、DQi+1、…、DQNに出力する出力ドライバ…、104、114、…、124を備えてなる。
【００２４】
第３の実施の形態によれば、従来の場合に比べ、パイプラインブロックがN個のメモリ装置において使用されるデータ出力ピンの本数が、１／Ｎに減ることが分かる。
図面及び明細書には最適の実施の形態が記載されている。ここで、特定の用語が使われたが、これは単なる本発明を説明するための目的から使われたものであって、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものでない。例えば、本明細書では、正常モードにおいて第２パイプラインブロック22の入力端を電源電圧で固定する方式についてのみ記されているが、接地電圧で固定する他の実施の形態も可能である。よって、本発明の権利範囲は添付した特許請求の範囲の技術的な思想によって定まるべきである。
【発明の効果】
以上述べたように、本発明によると、直接アクセスモードテストにおいて使用されるデータ出力ピンの本数が減少される。これにより、１つのテスト装備を用いて一回にテストできる高速メモリ装置の個数が増え、テスト装備の稼動効率が上がる。
【００２５】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による高速メモリ装置の入出力回路を示すブロック図である。
【図２】本発明の第２の実施の形態による高速メモリ装置の入出力回路を示すブロック図である。
【図３】図２に図示のパイプラインブロックの一例を示す回路図である。
【図４】図２に図示のメモリ装置を駆動する信号及びこれによる出力データを示すタイミング図である。
【図５】本発明の第３の実施の形態による高速メモリ装置の入出力回路を示すブロック図である。
【符号の説明】
１０，２０，１００，１１０，１２０ メモリブロック
１２，２２，５２，６２，１０２，１１２，１２２ パイプラインブロック
３０，４０，１３０，１４０ テストモード制御部
５４，６４ 選択部
１４，１６，２４，１０４，１１４，１２４ 出力ドライバ
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、特に、直接アクセスモードテストによりメモリセルをテストする半導体メモリ装置及び該装置のテスト方法に関する。
【従来の技術】
製造済みの半導体メモリ装置は、普通、測定システムを用いてDC、AC及び機能テストを受けることになっている。中でも、機能テストは、メモリチップ内のセル及び回路が正常に動作するかどうかを判断するためのものであって、メモリに所定のデータを書き込んだ後に、書き込まれたデータを読出し、読出されたデータをメモリに書き込んだデータと比較する。
【０００２】
近年開発された高速メモリ装置は、従来のDRAM（Dynamic Random Access Memory）とは異なって、外部信号を入力する入出力部と、前記入出力部より出力される指令によりこれをデコーディングするインタフェースロジック部、及びDRAMコア部から構成される。この高速メモリ装置におけるDRAMコア部の機能をテストするためには、主に直接アクセスモードテスト（Direct Access Test Mode）が使用されている。直接アクセスモードテストとは、低周波テスト装備より出力されるテスト信号を、インタフェースロジックをバイパス（bypass）させてメモリセルに直接接続させることにより、メモリセルをテストする方法である。このように、インタフェースロジックを介することなく、最小限に必要な信号のみ入力してメモリセルをテストすることから、直接アクセスモードによりテストを行なうとテストの速度が速くなる。
【０００３】
【発明が解決しようとする課題】
しかし、従来の直接アクセスモードテスト方法では、１つのデータ出力ピンに、テスト装備に設けてある１つのテストピンを割当てることになっている。このため、テストピンの本数が制限されているテスト装備においては、一回にテストできる高速メモリ装置の個数が限られてしまう。
【０００４】
例えば、テストピンの本数が144本のテスト装備において、x9、すなわち、データ出力ピンの個数が9本の高速メモリ装置をテストしたいとき、16個の高速メモリ装置を一回にテストでき、x16の場合は8個の高速メモリ装置を一回にテストできる。このように、データ出力ピンの個数が多くなるにつれて、一回にテストできる高速メモリ装置の個数が減り、多数のメモリ装置をテストしたいときには、これにかかる時間が長くなってしまう。。
【０００５】
本発明が達成しようとする技術的課題は、直接アクセスモードテストにおいて、データの出力されるピンの本数が減少された半導体メモリ装置を提供することにある。
【０００６】
本発明が達成しようとする他の技術的課題は、一回にテストされるメモリ装置の個数が増加できる半導体メモリ装置のテスト方法を提供することにある。
【課題を解決するための手段】
前記技術的課題を達成するための本発明に係る半導体メモリ装置は、Ｎ（自然数）個のメモリブロックと、前記各メモリブロックより出力される複数個のデータを並列に入力して、順次直列に出力するＮ個のパイプラインブロックと、前記各パイプラインブロックより出力されるデータをデータ出力ピンに伝送するＮ個の出力ドライバと、メモリ装置が直接アクセステストモードで動作する場合に、第ｉ（Ｎより小さい整数）番目のパイプラインブロックより出力されるデータが、テストクロックに同期して第ｉ＋１番目のパイプラインブロックに入力されるように、第ｉ番目のパイプラインブロックの出力線を第ｉ＋１番目のパイプラインブロックの入力線に接続するＮ個のテストモード制御手段とを備え、前記パイプラインブロックのそれぞれは、前記メモリブロックより出力されるデータをラッチして出力する複数個のラッチ部であって、奇数番目及び偶数番目のラッチ部がそれぞれ並列に連結されるラッチ部と、前記奇数番目及び偶数番目のラッチ部より出力されるデータをそれぞれ入力して、その一方を選択的に出力する選択手段とを備えることを特徴とする。
【０００８】
前記他の課題を達成するための本発明に係る半導体メモリ装置のテスト方法は、Ｎ（自然数）個のメモリブロック及び各メモリブロックより出力される複数個のデータを入力して順次出力するＮ個のパイプラインブロックを有する半導体メモリ装置のテスト方法であって、Ｎ個のメモリブロックのデータをＮ個のパイプラインブロックのそれぞれに、該データの奇数番目のビットと偶数番目のビットとを分けて並列に出力する段階と、第ｉ（Ｎより小さい自然数）番目のパイプラインブロックのデータの奇数番目のビットと偶数番目のビットとを、第ｉ＋１番目のパイプラインブロックの奇数番目のビットと偶数番目のビットとに直列に伝送しながら、第Ｎ番目のパイプラインブロックのデータの奇数番目のビットと偶数番目のビットとを交互に選択して出力する段階とを備えることを特徴とする。
【０００９】
前記本発明によると、１つのデータ出力ピンを以てＮ個のパイプラインブロックにラッチされたデータを出力することから、直接アクセスモードテストにおいて使用されるデータ出力ピンの本数が1／Ｎ個に減少する。これにより、１つのテスト装備を用いて一回にテストできる半導体メモリ装置の個数が増加する。
【発明の実施の形態】
以下、添付の図面に基づいて本発明の好適な実施の形態につき詳細に説明する。
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態による高速メモリ装置の入出力回路のブロック図であって、２つのメモリブロック10、20を備えた場合を例に取っている。
図１に示すように、本発明の一実施の形態による高速半導体メモリ装置は、第１及び第２のメモリブロック10、20より出力されるデータRWD1〜RWD8を並列に入力して、順次１つずつ直列に出力する第１及び第２のパイプラインブロック12、22と、前記メモリ装置が直接アクセステストモードで動作する場合に、前記第１パイプラインブロック12の出力線と第２パイプラインブロック22の入力線とを結ぶテストモード制御部30とを備える。さらに、本実施の形態による高速半導体メモリ装置は、前記第１及び第２パイプラインブロック12、22より出力されるデータを入力して、データ出力ピンDQ1、DQ2に伝送する出力ドライバ14、24を備える。
前記第１及び第２パイプラインブロック12、22のそれぞれは、複数個のラッチ部LAT1〜LAT8から構成され、前記ラッチ部LAT1〜LAT8には、第１及び第２メモリブロック10、20より出力されるデータRWD1〜RWD8が１つずつ入力される。
【００１０】
前記テストモード制御部30は、メモリ装置が直接アクセステストモードで動作するときにアクティブされるテストモード制御信号ΦDAEに基づいて制御される。また、前記テストモード制御部30は、直接アクセステストモードにおいては第１パイプラインブロック12の出力線と第２パイプラインブロック22の入力線とを接続し、正常モードにおいてはパイプラインブロック間を切断して各パイプラインブロック12、22の出力線をそれぞれ出力ドライバ14、24に結ぶように構成される。
【００１１】
このため、前記テストモード制御部30は、テストモード制御信号ΦDAEに基づいて制御されるスイッチング素子32、例えば、接続される他の回路に影響を与えないトライステートバッファ（tri-state buffer）や、伝送ゲート（trasmisstion gate）から構成できる。前記テストモード制御部30は、正常モードで第２パイプラインブロック22の各ラッチ部に一定の電圧が供給できるよう、前記テストモード制御信号ΦDAEが非活性化するときにターンオンされるトランジスタ34をさらに備えることが好ましい。本実施の形態において、前記トランジスタ34は、図示の如く、該ソースが電源電圧Vddに連結され、該ドレインが前記第２パイプラインブロック22の入力線に連結されるPMOSトランジスタから構成できる。図示はしないが、前記トランジスタ34は、該ソースが接地電圧に連結され、該ドレインが前記第２パイプラインブロック22の入力線に連結されるNMOSトランジスタから構成されることも可能である。
【００１２】
図１を参照して、本発明の第１の実施の形態によるメモリ装置のデータ出力の動作につき説明する。
図１に図示のメモリ装置が直接アクセステストモードになると、テストモード制御信号ΦDAEが'ハイ'にアクティブされるとともに、前記スイッチング素子32が'ターンオン'される。これにより、第１パイプラインブロック12の出力線が第２パイプライン22の入力線に接続されたデータ経路が形成される。
第１パイプラインブロック12より順次出力されるデータは、テストモード制御部30を介して第２パイプラインブロック22に伝達され、第２パイプラインブロック22に配された第２データ出力ピンDQ2を介して出力される。すなわち、直接アクセステストモードでは、第２パイプラインブロック22に配された第２データ出力ピンDQ2を介して、第１及び第２パイプラインブロック12、22にラッチされた16個のデータが順次出力される。
【００１３】
一方、正常モードでは、前記テストモード制御信号ΦDAEが'ロー'に非活性化され、前記スイッチング素子32は'オフ'される。そして、２つのパイプラインブロック12、22より出力されるデータは、それぞれに配された出力ドライバ14、24及びデータ出力ピンDQ1、DQ2を介して出力される。したがって、正常モードでは２本のデータ出力ピンDQ1、DQ2を介してそれぞれ8個ずつのデータが順次出力される。
【００１４】
従来の直接アクセステストモードでは、前述の正常モードと同様のデータ経路を有するため、16個のデータを出力するのに２本のデータ出力ピンDQ1、DQ2が使用される。上記構成により、本実施の形態によれば、従来の場合に比べ、パイプラインブロックが２つのメモリ装置において使用されるデータ出力ピンの本数が、１／２に減ったことが分かる。
＜第２の実施の形態＞
図２は、本発明の第２の実施の形態による高速メモリ装置の入出力回路を示すブロック図であって、パイプラインブロック内のラッチ部LAT1〜LAT8のうち、奇数番目のラッチ部LAT1、LAT3、LAT5、LAT7及び偶数番目のラッチ部LAT2、LAT4、LAT6、LAT8を並列に配することによってデータ出力の速度を速めた外は、前記第１の実施の形態と同様である。図２において、図１と同一の要素には同様の符号が付されている。
図２に示すように、本発明の第２の実施の形態によるパイプラインブロック52、62のそれぞれは、複数個のラッチ部LAT1〜LAT8と、テストクロックTCLKにより制御されるそれぞれ１つの選択部54、64とから構成される。前記ラッチ部のうち奇数番目のラッチ部、すなわち、第１、第３、第５、及び第７のラッチ部LAT1、LAT3、LAT5、LAT7と、偶数番目のラッチ部、すなわち、第２、第４、第６、及び第８のラッチ部LAT2、LAT4、LAT6、LAT8はそれぞれ直列に連結され、前記奇数番目及び偶数番目のラッチ部の出力は前記選択部54、64に並列に入力される。前記選択部54、64はテストクロックTCLKの状態に応じて、奇数番目のラッチ部及びこれに対応する偶数番目のラッチ部より入力されるデータのうちいずれかを選択的に出力するマルチプレクサから構成されることが好ましい。本実施の形態に係る前記パイプラインブロック52、62の一例を示す回路図が図３に示してあり、以下に説明する。
【００１５】
本発明の第２の実施の形態によるテストモード制御部40は、第１の実施の形態と同様に、テストモード制御信号ΦDAEに基づいて制御され、メモリ装置が直接アクセステストモードで動作する場合には、パイプラインブロックを連結し、正常モードに動作する場合には連結しないように構成される。
具体的には、前記テストモード制御部40は、前記テストモード制御信号ΦDAEに基づいて制御され、奇数番目のラッチ部及び偶数番目のラッチ部のそれぞれに直列に連結されるスイッチング素子42、46から構成され、このスイッチング素子は、第１の実施の形態と同様にトライステートバッファや伝送ゲートから構成できる。また前記テストモード制御部40は、正常モードで第２パイプラインブロック62の各ラッチ部に一定の電圧が供給できるよう、前記テストモード制御信号ΦDAEの非活性化によってターンオンされるトランジスタ44、48をさらに備えることが好ましい。
図２に示すメモリ装置が直接アクセステストモードに入ると、テストモード制御信号ΦDAEがアクティブされるとともに、スイッチング素子42、46が'ターンオン'される。これにより、第１パイプラインブロック52より出力される２本の出力線が第２パイプラインブロック62の２本の入力線にそれぞれ接続される。第１パイプラインブロック52より２つずつ順次出力されるデータは、テストモード制御部40を経て第２パイプラインブロック62に入力され、第２パイプラインブロック62内のラッチ部をたどり選択部64を介して１つずつ選択的に出力される。つまり、直接アクセステストモードでは、第２パイプラインブロック62に配されたデータ出力ピンDQ2を介して、第１及び第２パイプラインブロック52、62にラッチされた16個のデータが順次出力される。
【００１６】
このとき、第１の実施の形態とは異なって、テストクロックTCLKに同期して２つずつのデータが隣接するラッチ部にシフトされ、論理'ハイ'及び論理'ロー'の２種類の状態を有するテストクロックTCLKにより選択部62が制御されるので、テストクロックTCLKの一周期中に２つのデータが順次出力される。したがって、テストクロックの一周期にデータが１つずつ出力される第１の実施の形態よりデータの出力速度が高速である。つまり、16個のデータが16周期のテストクロックTCLKに同期され出力される第１の実施の形態とは違って、8周期のテストクロックTCLKに同期され出力される。
【００１７】
図２に示す前記メモリ装置が正常モードで動作すると、前記スイッチング素子42、46が'オフ'され、２つのパイプラインブロック52、62より出力されるデータは、それぞれに配された出力ドライバ14、24及びデータ出力ピンDQ1、DQ2を介して出力される。
図３は、図２に図示のパイプラインブロックの一例を示す回路図である。
前述の如く、本発明の第２の実施の形態によるパイプラインブロック52、62は、基本的に同様の構造を有し、パイプラインブロックのそれぞれは、複数個のラッチLAT1〜LAT8と、テストクロックTCLKにより制御される１つの選択部54、64とから構成される。
【００１８】
前記ラッチ部LAT1〜LAT8のそれぞれは、メモリブロック（図２において10、20）より入力されるデータRWD1〜RWD8を保存してから出力するラッチLT1〜LT8と、前記ラッチLT1〜LT8より出力されるデータと隣接するラッチ部より入力されるデータとのうちいずれかを選択して出力するマルチプレクサMUX1〜MUX8と、前記マルチプレクサMUX1〜MUX8より出力されるデータをテストクロックTCLKに同期させて出力するフリップフロップF／F1〜F／F8とから構成される。
【００１９】
前記ラッチLT1〜LT8は、テスト読出し信号ΦTRLに基づいてアクティブされるDフリップフロップから構成できる。前記マルチプレクサMUX1〜MUX8のそれぞれは、２つの入力端子1、0及び１つの選択端子SELを有し、前記選択端子SELにはテスト読出し信号ΦTRLが入力され、２つの入力端子1、0には前記ラッチLT1〜LT8の出力信号と隣接するラッチ部LAT1〜LAT8の出力信号とが入力される。例えば、テスト読出し信号ΦTRLが論理'ハイ'のとき、ラッチLT1〜LT8に保存されたデータがフリップフロップF／F1〜F／F8に入力され、テスト読出し信号ΦTRLが論理'ロー'のとき、隣接するラッチ部LAT1〜LAT8のフリップフロップに保存されたデータがフリップフロップに入力される。尚、本実施の形態に係る前記フリップフロップF／F0〜F／F7は、入力値Dに基づいて次の状態が決まるDフリップフロップから構成できる。
前記選択部54、64の選択線SELにはテストクロックTCLKが入力されているので、テストクロックTCLKの状態に基づいて奇数番目のデータ及び偶数番目のデータが選択的に出力される。テスト読出し信号ΦTRLがアクティブされた状態で入力される最初のテストクロックTCLKが、例えば論理'ロー'の状態では第１のラッチ部LAT1に保存されたデータRWD1が出力され、論理'ハイ'の状態では第２のラッチ部LAT2に保存されたデータRWD2が出力される。したがって、テストクロックTCLKの一周期中に２つのデータRWD1、RWD2が順次出力される。
正常モードでは、前記第7及び第8のマルチプレクサMUX7、MUX8の'0'入力端には、図示の如く、メモリ装置において使用される一定の電圧、例えば、電源電圧Vddまたは接地電圧Vssが印加されることが好ましく、これにより、8個のデータRWD1〜RWD8出力が完了する時点で全てのフリップフロップF／F1〜F／F8の出力が一定に保たれる。しかし、直接アクセステストモードでは、図示のパイプラインブロックが、例えば、第２パイプラインブロック62の場合、前記第7及び第8のマルチプレクサMUX7、MUX8の'0'入力端には、第１パイプラインブロック52の第１及び第２フリップフロップF／F1、F／F2より出力されるデータRWD1、RWD2が、テストモード制御部を介して入力される。
図４は、図２に示すメモリ装置を駆動する信号及びこれによる出力データを示すタイミング図である。
【００２０】
図４を参照すれば、メモリ装置が直接アクセステストモードに入って、テストモード制御信号ΦDAEが論理ハイにアクティブされた状態で、ローアドレスストローブ（以下、/RAS）信号が論理ローにアクティブされれば、ローアドレス信号RADRが入力され、書込み許容信号TWEが論理ローに非活性化した状態でカラムアドレスストローブ（以下、/CAS）信号が論理ローにアクティブされれば、カラムアドレス信号CADRが入力される。
【００２１】
信号に応答してテスト読出し信号ΦTRLが論理ハイにアクティブされれば、メモリブロック10、20からパイプラインブロック52、62へデータが伝達され、テスト読出し信号ΦTRLが論理ローに遷移すれば、テストクロックTCLKの立下がりエッジ（falling edge）及び立上がりエッジ（rising edge）に同期され、データが順次出力される。
図４に基づき図２及び図３に示すメモリ装置の動作について説明する。
まず、図２に示すメモリ装置が直接アクセステストモードに入れば、テストモード制御信号ΦDAEが論理ハイにアクティブされ、テストモード制御部40内のスイッチング素子42、46がオンされ、これにより、第１パイプラインブロック52の２本の出力線が第２パイプラインブロック62の２本の入力線にそれぞれ接続される。/RAS信号がローにアクティブされ、書込み許容信号TWEがローに非活性化した状態で/CAS信号が入力されると、メモリブロック10、20よりデータRWD0〜RWD8が出力される。
【００２２】
出力されたデータは、テスト読出し信号ΦTRLがハイにアクティブされるに従いラッチLT1〜LT8のそれぞれに伝送され、マルチプレクサMUX1〜MUX8により選択されて、フリップフロップF／F1〜F／F8に入力される。次に、テスト読出し信号ΦTRL及びテストクロックTCLKが論理'ロー'に遷移すれば、フリップフロップF／F1〜F／F8に入力された前記データは、テストクロックTCLKに同期して順に隣接するマルチプレクサMUX1〜MUX8に伝送され、前記フリップフロップには、隣接するフリップフロップに保存されていたデータが入力される。
【００２３】
例えば、第１ラッチ及び第２ラッチLT1、LT2に入力されたデータRWD1、RWD2は、テスト読出し信号ΦTRLがハイの状態で第１フリップフロップ及び第２フリップフロップに伝送され、テストクロックTCLKの立下がりエッジ及び立上がりエッジに同期して選択部54、64に伝送され順次出力される。すなわち、テストクロックTCLKの立下がりエッジでは奇数番目のデータが、テストクロックの立上がりエッジでは偶数番目のデータが出力され、16個のデータを順次出力するために8周期のテストクロックTCLKが入力される。
＜第３の実施の形態＞
図５は、本発明の第３の実施の形態による高速メモリ装置の入出力回路の示すブロック図であって、N個のパイプラインブロックを備えた場合を例に取っている他は、前記第１の実施の形態と同様である。
本発明の第３の実施の形態に係る高速半導体メモリ装置は、N個のメモリブロック…、100、110、…、120、N個のパイプラインブロック…、102、112、…、122、N-1個のテストモード制御部…、130、140、…、前記各パイプラインブロックより出力されるデータを入力して、データ出力ピン…、DQi、DQi+1、…、DQNに出力する出力ドライバ…、104、114、…、124を備えてなる。
【００２４】
第３の実施の形態によれば、従来の場合に比べ、パイプラインブロックがN個のメモリ装置において使用されるデータ出力ピンの本数が、１／Ｎに減ることが分かる。
図面及び明細書には最適の実施の形態が記載されている。ここで、特定の用語が使われたが、これは単なる本発明を説明するための目的から使われたものであって、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものでない。例えば、本明細書では、正常モードにおいて第２パイプラインブロック22の入力端を電源電圧で固定する方式についてのみ記されているが、接地電圧で固定する他の実施の形態も可能である。よって、本発明の権利範囲は添付した特許請求の範囲の技術的な思想によって定まるべきである。
【発明の効果】
以上述べたように、本発明によると、直接アクセスモードテストにおいて使用されるデータ出力ピンの本数が減少される。これにより、１つのテスト装備を用いて一回にテストできる高速メモリ装置の個数が増え、テスト装備の稼動効率が上がる。
【００２５】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による高速メモリ装置の入出力回路を示すブロック図である。
【図２】本発明の第２の実施の形態による高速メモリ装置の入出力回路を示すブロック図である。
【図３】図２に図示のパイプラインブロックの一例を示す回路図である。
【図４】図２に図示のメモリ装置を駆動する信号及びこれによる出力データを示すタイミング図である。
【図５】本発明の第３の実施の形態による高速メモリ装置の入出力回路を示すブロック図である。
【符号の説明】
１０，２０，１００，１１０，１２０ メモリブロック
１２，２２，５２，６２，１０２，１１２，１２２ パイプラインブロック
３０，４０，１３０，１４０ テストモード制御部
５４，６４ 選択部
１４，１６，２４，１０４，１１４，１２４ 出力ドライバ
Claims (7)
- Ｎ（自然数）個のメモリブロックと、
前記各メモリブロックより出力される複数個のデータを並列に入力して、順次直列に出力するＮ個のパイプラインブロックと、
前記各パイプラインブロックより出力されるデータをデータ出力ピンに伝送するＮ個の出力ドライバと、
メモリ装置が直接アクセステストモードで動作する場合に、第ｉ（Ｎより小さい整数）番目のパイプラインブロックより出力されるデータが、テストクロックに同期して第ｉ＋１番目のパイプラインブロックに入力されるように、第ｉ番目のパイプラインブロックの出力線を第ｉ＋１番目のパイプラインブロックの入力線に接続するＮ個のテストモード制御手段とを備え、
前記パイプラインブロックのそれぞれは、
前記メモリブロックより出力されるデータをラッチして出力する複数個のラッチ部であって、奇数番目及び偶数番目のラッチ部がそれぞれ並列に連結されるラッチ部と、
前記奇数番目及び偶数番目のラッチ部より出力されるデータをそれぞれ入力して、その一方を選択的に出力する選択手段とを備えることを特徴とする半導体メモリ装置。 - 前記選択手段は、前記奇数番目及び偶数番目のラッチ部より出力されるデータのうちいずれか１つを、前記テストクロックに応答して選択的に出力するマルチプレクサを備えることを特徴とする請求項１に記載の半導体メモリ装置。
- 前記ラッチ部のそれぞれは、メモリブロックより入力されるデータを保存し、テスト読出し信号の活性化に応答して出力するラッチと、前記ラッチより出力されるデータと他のラッチ部より入力されるデータとのいずれか１つを、前記テスト読出し信号の状態に応答して選択して出力するマルチプレクサと、前記マルチプレクサより出力されるデータをテストクロックに同期して出力するフリップフロップとを備えることを特徴とする請求項１に記載の半導体メモリ装置。
- 前記テストモード制御手段は、前記メモリ装置が直接アクセステストモードで動作する場合にアクティブされるテストモード制御信号に基づいて制御され、偶数番目のラッチ部及び奇数番目のラッチ部のそれぞれに直列に結ばれた２つのスイッチング素子を備えることを特徴とする請求項１に記載の半導体メモリ装置。
- 前記スイッチング素子は、トライステートバッファであることを特徴とする請求項４に記載の半導体メモリ装置。
- 前記スイッチング素子は、伝送ゲートであることを特徴とする請求項４に記載の半導体メモリ装置。
- Ｎ（自然数）個のメモリブロック及び各メモリブロックより出力される複数個のデータを入力して順次出力するＮ個のパイプラインブロックを有する半導体メモリ装置のテスト方法であって、
Ｎ個のメモリブロックのデータをＮ個のパイプラインブロックのそれぞれに、該データの奇数番目のビットと偶数番目のビットとを分けて並列に出力する段階と、
第ｉ（Ｎより小さい自然数）番目のパイプラインブロックのデータの奇数番目のビットと偶数番目のビットとを、第ｉ＋１番目のパイプラインブロックの奇数番目のビットと偶数番目のビットとに直列に伝送しながら、第Ｎ番目のパイプラインブロックのデータの奇数番目のビットと偶数番目のビットとを交互に選択して出力する段階とを備えることを特徴とする半導体メモリ装置のテスト方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970065539A KR100238256B1 (ko) | 1997-12-03 | 1997-12-03 | 직접 억세스 모드 테스트를 사용하는 메모리 장치 및 테스트방법 |
| KR97-65539 | 1997-12-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11176199A JPH11176199A (ja) | 1999-07-02 |
| JP3822367B2 true JP3822367B2 (ja) | 2006-09-20 |
Family
ID=36643425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24061298A Expired - Fee Related JP3822367B2 (ja) | 1997-12-03 | 1998-08-26 | 直接アクセスモードテストを使用する半導体メモリ装置及びテスト方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6046947A (ja) |
| EP (1) | EP0921528B1 (ja) |
| JP (1) | JP3822367B2 (ja) |
| KR (1) | KR100238256B1 (ja) |
| DE (1) | DE69831918T2 (ja) |
| TW (1) | TW396344B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7643354B2 (en) * | 1999-07-30 | 2010-01-05 | University Of Kentucky Research Foundation | Neural network model for instruments that store and retrieve sequential information |
| JP2001043700A (ja) * | 1999-08-02 | 2001-02-16 | Fujitsu Ltd | 半導体記憶装置 |
| DE10064478B4 (de) * | 2000-12-22 | 2005-02-24 | Atmel Germany Gmbh | Verfahren zur Prüfung einer integrierten Schaltung und Schaltungsanordnung |
| DE10136703C1 (de) * | 2001-07-27 | 2003-04-17 | Infineon Technologies Ag | Logikvorrichtung zum Testen einer integrierten Schaltung |
| KR100406543B1 (ko) | 2001-12-24 | 2003-11-20 | 주식회사 하이닉스반도체 | 동기식 메모리의 파이프 래치 제어회로 |
| US20030182609A1 (en) * | 2002-01-31 | 2003-09-25 | Shirish Agrawal | Pass gate multiplexer |
| US7010733B2 (en) * | 2002-10-09 | 2006-03-07 | International Business Machines Corporation | Parametric testing for high pin count ASIC |
| US7372752B2 (en) * | 2005-09-29 | 2008-05-13 | Hynix Semiconductor Inc. | Test mode controller |
| CN101226777B (zh) * | 2007-01-15 | 2011-10-26 | 华邦电子股份有限公司 | 存储装置和减少测试针脚装置及其测试方法 |
| JP2008311164A (ja) * | 2007-06-18 | 2008-12-25 | Panasonic Corp | 非水電解質二次電池および非水電解質二次電池用電極の製造方法 |
| JP2010003388A (ja) * | 2008-06-23 | 2010-01-07 | Elpida Memory Inc | 半導体記憶装置およびそのテスト方法 |
| KR102076858B1 (ko) * | 2013-12-24 | 2020-02-12 | 에스케이하이닉스 주식회사 | 반도체장치 및 이를 포함하는 반도체시스템 |
| US10643735B1 (en) * | 2017-10-27 | 2020-05-05 | Pdf Solutions, Inc. | Passive array test structure for cross-point memory characterization |
| CN114460447B (zh) * | 2021-01-19 | 2023-03-28 | 沐曦集成电路(上海)有限公司 | 锁存器的自测试电路及其自测试方法 |
| US11526453B1 (en) * | 2021-08-13 | 2022-12-13 | Micron Technology, Inc. | Apparatus including parallel pipelines and methods of manufacturing the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254940A (en) * | 1990-12-13 | 1993-10-19 | Lsi Logic Corporation | Testable embedded microprocessor and method of testing same |
| GR920100088A (el) * | 1992-03-05 | 1993-11-30 | Consulting R & D Corp Koloni S | Διαφανής έλεγχος ολοκληρωμένων κυκλωμάτων. |
| JP2845713B2 (ja) * | 1993-03-12 | 1999-01-13 | 株式会社東芝 | 並列ビットテストモード内蔵半導体メモリ |
| JP3076185B2 (ja) * | 1993-12-07 | 2000-08-14 | 日本電気株式会社 | 半導体メモリ装置及びその検査方法 |
| US5506499A (en) * | 1995-06-05 | 1996-04-09 | Neomagic Corp. | Multiple probing of an auxilary test pad which allows for reliable bonding to a primary bonding pad |
| US5574692A (en) * | 1995-06-07 | 1996-11-12 | Lsi Logic Corporation | Memory testing apparatus for microelectronic integrated circuit |
| JP2833563B2 (ja) * | 1996-01-23 | 1998-12-09 | 日本電気株式会社 | 半導体記憶装置 |
| JPH09213072A (ja) * | 1996-02-09 | 1997-08-15 | Nec Corp | Ｄｒａｍリフレッシュ制御方式 |
| US5668815A (en) * | 1996-08-14 | 1997-09-16 | Advanced Micro Devices, Inc. | Method for testing integrated memory using an integrated DMA controller |
| US5877987A (en) * | 1997-02-14 | 1999-03-02 | Micron Technology, Inc. | Method and circuit for self-latching data read lines in the data output path of a semiconductor memory device |
-
1997
- 1997-12-03 KR KR1019970065539A patent/KR100238256B1/ko not_active IP Right Cessation
-
1998
- 1998-05-12 EP EP98303712A patent/EP0921528B1/en not_active Expired - Lifetime
- 1998-05-12 DE DE69831918T patent/DE69831918T2/de not_active Expired - Lifetime
- 1998-05-26 TW TW087108154A patent/TW396344B/zh not_active IP Right Cessation
- 1998-08-26 JP JP24061298A patent/JP3822367B2/ja not_active Expired - Fee Related
- 1998-11-24 US US09/198,702 patent/US6046947A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100238256B1 (ko) | 2000-01-15 |
| KR19990047220A (ko) | 1999-07-05 |
| JPH11176199A (ja) | 1999-07-02 |
| TW396344B (en) | 2000-07-01 |
| DE69831918D1 (de) | 2005-11-24 |
| EP0921528A1 (en) | 1999-06-09 |
| US6046947A (en) | 2000-04-04 |
| DE69831918T2 (de) | 2006-07-20 |
| EP0921528B1 (en) | 2005-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6894945B2 (en) | Clock synchronous semiconductor memory device | |
| US7562269B2 (en) | Semiconductor storage device | |
| US6671787B2 (en) | Semiconductor memory device and method of controlling the same | |
| US6237122B1 (en) | Semiconductor memory device having scan flip-flops | |
| JP3822367B2 (ja) | 直接アクセスモードテストを使用する半導体メモリ装置及びテスト方法 | |
| US8780648B2 (en) | Latch based memory device | |
| JP3708641B2 (ja) | 半導体メモリ装置のテスト方法 | |
| US20020041532A1 (en) | Semiconductor memory device having high data input/output frequency and capable of efficiently testing circuit associated with data input/output | |
| US7047461B2 (en) | Semiconductor integrated circuit device with test data output nodes for parallel test results output | |
| KR920001082B1 (ko) | 반도체 메모리장치에 있어서 메모리 테스트용 멀티바이트 광역 병렬 라이트회로 | |
| US6502214B1 (en) | Memory test circuit | |
| US7406637B2 (en) | Semiconductor memory device capable of testing memory cells at high speed | |
| US20130265831A1 (en) | Semiconductor device having plural data input/output terminals | |
| US7872939B2 (en) | Semiconductor memory device | |
| KR100265760B1 (ko) | 직접엑세스모드테스트제어회로를구비하는고속반도체메모리장치및테스트방법 | |
| JP2974219B2 (ja) | 半導体記憶装置のテスト回路 | |
| US6546510B1 (en) | Burn-in mode detect circuit for semiconductor device | |
| KR100307626B1 (ko) | 디램과버퍼메모리를갖는메모리로직복합집적회로장치 | |
| JP2865498B2 (ja) | 半導体集積回路装置 | |
| US9240246B2 (en) | Semiconductor device having fuse circuit | |
| KR100412993B1 (ko) | 동기식 반도체 메모리 소자 | |
| JPH0566244A (ja) | スキヤンパス装置およびそれを含む半導体集積回路装置 | |
| KR100524927B1 (ko) | 뱅크 인터리브 기능을 위한 워드 라인 제어 회로 | |
| JPH1196798A (ja) | 半導体記憶装置 | |
| JPH09320295A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060526 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060622 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |