KR20070068057A - 반도체 메모리 장치를 위한 입력 데이터 생성 장치 - Google Patents

반도체 메모리 장치를 위한 입력 데이터 생성 장치 Download PDF

Info

Publication number
KR20070068057A
KR20070068057A KR1020050129753A KR20050129753A KR20070068057A KR 20070068057 A KR20070068057 A KR 20070068057A KR 1020050129753 A KR1020050129753 A KR 1020050129753A KR 20050129753 A KR20050129753 A KR 20050129753A KR 20070068057 A KR20070068057 A KR 20070068057A
Authority
KR
South Korea
Prior art keywords
data
signal
input
input data
test
Prior art date
Application number
KR1020050129753A
Other languages
English (en)
Other versions
KR100821571B1 (ko
Inventor
차재훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050129753A priority Critical patent/KR100821571B1/ko
Publication of KR20070068057A publication Critical patent/KR20070068057A/ko
Application granted granted Critical
Publication of KR100821571B1 publication Critical patent/KR100821571B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 장치의 압축 테스트 모드에서 다양한 테스트 패턴을 용이하게 생성하여 압축 테스트를 수행하기 위한 반도체 메모리 장치의 입력 데이터 생성 장치에 관한 것으로, 데이터 압축 테스트 모드에서 외부 데이터가 입력되는 적어도 하나의 제 1 입력 데이터 드라이버와, 압축 테스트 모드에서 외부 데이터가 입력되지 않는 적어도 하나의 제 2 입력 데이터 드라이버를 포함하며, 상기 제 1 입력 데이터 드라이버는 상기 외부 데이터를 이용하여 테스트 데이터를 생성하고, 상기 제 2 입력 데이터 드라이버 중 적어도 어느 하나의 제 2 입력 데이터 드라이버는 패턴 제어 신호에 응답하여 상기 제 1 입력 데이터 드라이버로부터 제공되는 상기 테스트 데이터의 논리 레벨을 제어하여 출력함으로써, 데이터 압축 테스트를 위한 다양한 테스트 패턴을 칼럼 어드레스 신호를 이용하여 용이하게 생성할 수 있다.
데이터 압축 모드, 테스트 패턴

Description

반도체 메모리 장치를 위한 입력 데이터 생성 장치{Apparatus for Generating Input Data for Semiconductor Memory Apparatus}
도 1은 일반적인 반도체 메모리 장치를 위한 입력 데이터 생성 장치를 설명하기 위한 도면,
도 2는 본 발명에 의한 입력 데이터 생성 장치의 개략도,
도 3은 도 2에 도시한 입력 데이터 생성 장치의 상세 구성도,
도 4는 도 3에 도시한 입력 데이터 드라이버의 상세 구성도,
도 5는 도 4에 도시한 입력 데이터 멀티플렉서의 상세 회로도,
도 6은 도 5에 도시한 멀티플렉서의 상세 회로도,
도 7은 본 발명에 의한 입력 데이터 생성 장치에서 출력되는 테스트 패턴의 일 예를 나타내는 도면이다.
<도면의 주요 부분에 대한 부호 설명>
110 : 어드레스 버퍼 120 : 어드레스 래치부
130 : 테스트 신호 생성부 140 : 입력 데이터 생성 장치
1410 : 데이터 입력 버퍼 1420 : 래치부
1430 : 입력 데이터 멀티플렉서 1440 : 입력 데이터 센스앰프
200 : 비교부 210 : 멀티플렉서
2110 : 셀렉터 2120 : 증폭부
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치의 압축 테스트 모드에서 다양한 테스트 패턴을 용이하게 생성하여 압축 테스트를 수행하기 위한 반도체 메모리 장치의 입력 데이터 생성 장치에 관한 것이다.
메모리 장치의 고집적화에 따라 메모리 장치의 신뢰성을 보증하기 위해서 고가의 테스트 장비로 장시간에 걸쳐 테스트를 수행하여야 하며, 설계 단계에서 미리 칩 내부에 셀프 테스트 회로를 내장하여 테스트에 소요되는 시간과 비용을 감소시키고 있다.
이러한 셀프 테스트 방법 중 DQ 압축 테스트는 복수의 메모리 셀에 동일한 데이터를 저장하고, 이들 데이터를 동시에 출력한 다음, 동시에 출력된 데이터들을 확인하여 그 결과로서 메모리 장치의 에러 유무를 테스트하는 방법이다. DQ 압축 테스트를 이용하게 되면, 병렬로 복수의 칩을 동시에 테스트할 수 있기 때문에 테스트 시간을 감소시킬 수 있을 뿐 아니라, 테스트 장비의 사이즈를 감소시킬 수 있게 된다.
도 1은 일반적인 반도체 메모리 장치를 위한 입력 데이터 생성 장치를 설명하기 위한 도면이다.
일반적으로, 입력 데이터 생성 장치(20)는 입출력 패드에 인가된 외부 입력 데이터(DIN)를 내부 신호로 변환하여 출력하는 복수의 데이터 입력 버퍼 및 복수의 데이터 입력 버퍼의 출력단자에 각각 접속되어 데이터 입력 버퍼의 출력 신호를 증폭하여 라이트 글로벌 입출력 라인(WGIO)를 통해 출력하는 데이터 입력 드라이버를 포함하여 이루어진다.
이러한 입력 데이터 생성 장치(20)로 데이터를 입력하여 데이터 압축 테스트를 수행하기 위해서는 모든 입출력 패드에 외부로부터 데이터를 인가하지 않고 일부의 입출력 패드에만 데이터를 입력하며, 데이터가 입력된 데이터 입력 버퍼의 출력 신호를 데이터 입력 드라이버에서 공유하여 사용한다.
예를 들어, 8개의 입출력 패드가 구비되어 있는 경우, 0번째 및 4번째 입출력 패드에만 데이터를 입력하고 1번째부터 3번째 데이터 입력 버퍼에 접속된 데이터 입력 드라이버는 0번째 데이터 입력 버퍼로부터 출력되는 데이터를 입력 데이터로 사용하고, 5번째부터 7번째 데이터 입력 버퍼에 접속된 데이터 입력 드라이버는 4번째 데이터 입력 버퍼로부터 출력되는 데이터를 입력 데이터로 사용하는 것이다.
한편, 입력 데이터 생성 장치(20)는 데이터 압축 테스트 모드시에, 외부 입력 데이터(DIN), 기준전압(VREF), 동기된 클럭 신호(DLL_CLK), 데이터 입력 스트로브 신호(DINSTBP) 및 테스트 모드 인에이블 신호(TM_COMP, TM_COMP1, TM_COMP2)에 응답하여, 입력 데이터(DIN)를 증폭하여 이븐/오드(even/odd) 라이트 글로벌 입출력 라인(WGIO_e0/WGIO_o0~ WGIO_e3/WGIO_o3)으로 출력한다.
여기에서, 테스트 모드 인에이블 신호(TM_COMP, TM_COMP1, TM_COMP2)는 어드 레스 신호(ADD) 및 모드 레지스터 세팅 신호(MRSP)에 응답하여 테스트 신호 생성부(10)에서 출력되는 신호이다.
이와 같은 일반적인 입력 데이터 생성 장치는 데이터 압축 모드에서 하나의 입출력 패드로 입력되는 데이터를 예를 들어 4개의 데이터 입력 드라이버에서 공통으로 사용하기 때문에 4개의 데이터 입력 드라이버의 출력 신호 또한 동일하여, 반도체 메모리 셀에 동일한 데이터가 저장되게 된다. 즉, 테스트하고자 하는 패턴의 종류가 한정되어 있어, 다른 패턴을 이용하여 테스트를 수행하기 위해서는 입력 데이터를 여러 번 변경하여야 하는 문제점이 있다.
이러한 문제점을 해결하기 위하여, 별도의 테스트 모드 인에이블 신호를 이용하여, 동일하게 입력되는 데이터를 변경하여 데이터 입력 드라이버에서 사용하는 방법이 고려되고 있으나, 이와 같이 하는 경우 테스트 패턴을 생성하는 데 적지 않은 시간이 소요되고, 별도의 테스트 장치를 이용해야 하는 등의 불편함이 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 데이터 압축 테스트 모드에서 칼럼 어드레스를 이용하여 입력 데이터를 변경하여 테스트를 수행함으로써 다양한 테스트 패턴을 간단하게 생성할 수 있는 입력 데이터 생성 장치를 제공하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 다양한 테스트 패턴을 이용하여 테스트를 수행함으로써 데이터 압축 테스트에 소요되는 시간을 단축시키고자 하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 입력 데이터 생성 장치는 데이터 압축 테스트 모드에서 외부 데이터가 입력되는 적어도 하나의 제 1 입력 데이터 드라이버와, 압축 테스트 모드에서 외부 데이터가 입력되지 않는 적어도 하나의 제 2 입력 데이터 드라이버를 포함하며, 상기 제 1 입력 데이터 드라이버는 상기 외부 데이터를 이용하여 테스트 데이터를 생성하고, 상기 제 2 입력 데이터 드라이버 중 적어도 어느 하나의 제 2 입력 데이터 드라이버는 패턴 제어 신호에 응답하여 상기 제 1 입력 데이터 드라이버로부터 제공되는 상기 테스트 데이터의 논리 레벨을 제어하여 출력하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명하기로 한다.
도 2는 본 발명에 의한 입력 데이터 생성 장치의 개략도이고, 도 3은 도 2에 도시한 입력 데이터 생성 장치의 상세 구성도이다.
도 2 및 도 3을 참조하여 설명하면, 본 발명의 입력 데이터 생성 장치(140)는 압축 테스트 모드에서 외부 데이터가 입력되는 적어도 하나의 입력 데이터 드라이버(1400#0, 1400#4; 이하, '제 1 입력 데이터 드라이버')와 압축 테스트 모드에서 외부 데이터가 입력되지 않고, 제 1 입력 데이터 드라이버(1400#0, 1400#4)에서 생성되는 테스트 데이터를 입력받는 적어도 하나의 입력 데이터 드라이버(1400#1~1400#3, 1400#5~1400#7; 이하, '제 2 입력 데이터 드라이버')를 포함한다. 그리고, 제 2 입력 데이터 드라이버(1400#1~1400#3, 1400#5~1400#7)는 어드레스 래치부(120)로부터 출력되는 칼럼 어드레스 신호 중 적어도 하나를 패턴 제어 신호 (C_AT_TM)로 사용하여, 제 1 입력 데이터 드라이버(1400#0, 1400#4)에서 제공되는 테스트 데이터의 논리 상태를 제어하여 출력한다.
도 2를 참조하여 보다 구체적으로 설명하면, 어드레스 버퍼(110)는 어드레스 신호(ADD) 및 기준전압(VREF)에 응답하여 어드레스 신호를 버퍼링한 후 출력하고, 어드레스 래치부(120)는 어드레스 버퍼(110)의 출력 신호(ADDBUF)와 칼럼 어드레스 스트로브 신호(C_ADDSTB)에 응답하여 칼럼 어드레스 신호(C_AT) 및 패턴 제어 신호(C_AT_TM)를 출력한다.
또한, 입력 데이터 생성 장치(140)는 적어도 하나의 제 1 입력 데이터 드라이버 및 적어도 하나의 제 2 입력 데이터 드라이버를 포함하며, 제 1 입력 데이터 드라이버는 외부 입력 데이터(DIN), 기준전압(VREF), 동기된 클럭 신호(DLL_CLK), 데이터 입력 스트로브 신호(DINSTBP) 및 테스트 모드 인에이블 신호(TM_COMP)에 응답하여, 외부 입력 데이터(DIN)로부터 생성되는 테스트 데이터를 이븐/오드(even/odd) 라이트 글로벌 입출력 라인(WGIO_e0/WGIO_o0~ WGIO_e3/WGIO_o3)으로 출력하고, 제 2 입력 데이터 드라이버는 기준전압(VREF), 동기된 클럭 신호(DLL_CLK), 데이터 입력 스트로브 신호(DINSTBP), 테스트 모드 인에이블 신호(TM_COMP) 및 어드레스 래치부(120)에서 출력되는 패턴 제어 신호(C_AT_TM)에 응답하여 제 1 입력 데이터 드라이버에서 제공되는 테스트 데이터의 논리 레벨을 제어하여 출력한다.
여기에서, 테스트 모드 인에이블 신호(TM_COMP)는 어드레스 신호(ADD) 및 모드 레지스터 세팅 신호(MRSP)에 응답하여 테스트 신호 생성부(10)에서 출력되는 신 호이다.
도 2에서 예를 들어, 입력되는 어드레스 신호(ADD)가 12비트인 경우 어드레스 래치부(120)에서 출력되는 칼럼 어드레스는 C_AT<3:9>가 된다. 즉, 리드/라이트 동작시 모든 칼럼 어드레스가 사용되는 것이 아니라, 칼럼 어드레스(C_AT<3:9>)만 사용되고 나머지 칼럼 어드레스 즉, C_AT<0:2, 10, 11>는 미사용되는 것이다.
따라서, 미사용되는 칼럼 어드레스 중 적어도 어느 하나를 패턴 제어 신호(C_AT_TM)로 이용하여 테스트 데이터를 제어한다면, 별도의 테스트 장치를 추가하는 등의 번거로움 없이 데이터 압축 테스트를 위한 다양한 패턴을 생성할 수 있을 것이다.
도 3에는 예를 들어, 입출력 패드(DQ패드)가 8개인 경우, 제 2 입력 데이터 드라이버(1400#1~1400#3) 중 적어도 어느 하나의 입력 데이터 드라이버(1400#1, 1400#3)에 패턴 제어 신호(C_AT_TM<0>)를 입력하고, 제 2 입력 데이터 드라이버(1400#5~1400#7) 중 적어도 어느 하나의 입력 데이터 드라이버(1400#5, 1400#7)에 패턴 제어 신호(C_AT_TM<1>)를 입력하여 제 1 입력 데이터 드라이버에서 제공되는 테스트 데이터의 논리 상태를 제어하는 경우를 나타내었다.
제 2 입력 데이터 드라이버(1400#1~1400#3, 1400#5~1400#7)는 제 1 입력 데이터 드라이버(1400#0, 1400#4)에서 입력 데이터(DIN<0>, DIN<4>)를 병렬 변환하여 생성한 테스트 데이터(ALGN_COMP<0>, ALGN_COMP<4>)를 입력받으며, 특히 제 2 입력 데이터 드라이버(1400#1, 1400#3, 1400#5, 1400#7)는 테스트 데이터(ALGN_COMP<0>, ALGN_COMP<1>) 외에 패턴 제어 신호(C_AT_TM<0>, C_AT_TM<1>)를 입력받아 테스트 데이터의 논리 레벨을 제어하는 것이다. 예를 들어, 패턴 제어 신호(C_AT_TM<0>)가 하이 레벨로 공급되는 경우 입력 데이터 드라이버(1400#1, 1400#3, 1400#5, 1400#7)는 테스트 데이터(ALGN_COMP<0>)의 논리 레벨을 천이하여 출력하고, 패턴 제어 신호(C_AT_TM<0>)가 로우 레벨로 공급되는 경우에는 입력 데이터 드라이버(1400#1, 1400#3, 1400#5, 1400#7)는 테스트 데이터(ALGN_COMP<0>)의 레벨을 변경하지 않고 그대로 출력한다.
한편, 제 1 입력 데이터 드라이버(1400#0, 1400#4) 및 패턴 제어 신호(C_AT_TM)가 입력되지 않는 제 2 입력 데이터 드라이버(1400#2, 1400#6)의 패턴 제어 신호 입력 단자는 접지 단자(VSS)에 접속하는 것이 바람직하다.
아울러, 각 입력 데이터 드라이버(1400#0~1400#7)의 출력 신호(DOUT)는 라이트 글로벌 입출력 라인(WGIO)를 통해 출력된다.
도 4는 도 3에 도시한 입력 데이터 드라이버의 상세 구성도로서, 제 1 입력 데이터 드라이버로 동작하는 경우와 제 2 입력 데이터 드라이버로 동작하는 경우를 구분하여 설명하면 다음과 같다.
먼저, 도 4에 도시한 입력 데이터 드라이버가 외부 데이터가 입력되는 입력 데이터 드라이버로 동작하는 경우에는 외부 입력 데이터(DIN)를 내부 데이터(DIN4)로 변환한 후, 테스트 모드 인에이블 신호(TM_C0MP)가 인에이블됨에 따라 내부 데이터(DIN4)로부터 테스트 데이터(ALGN_COMP<0:n>)를 생성한 다음 라이트 글로벌 입출력 라인(WGIO_e<0:n/2-1>, WGIO_o<0:n/2-1>)을 통해 출력한다. 한편, 데이터 압축 테스트 모드가 아닌 노멀 모드에서는 내부 데이터(DIN4)를 병렬 변환한 데이터 (ALGN<0:n>)를 라이트 글로벌 입출력 라인(WGIO_e<0:n/2-1>, WGIO_o<0:n/2-1>)으로 출력한다.
한편, 도 4에 도시한 입력 데이터 드라이버(1400)가 제 2 입력 데이터 드라이버로 동작하는 경우에는 외부 입력 데이터(DIN)가 존재하지 않으며, 제 2 입력 데이터 드라이버는 제 1 입력 데이터 드라이버에서 생성된 테스트 데이터(ALGN_COMP<0:n>)를 입력받아 패턴 제어 신호(C_AT_TM<0>)에 의해 테스트 데이터(ALGN_COMP<0:n>)의 논리 레벨을 제어하여 라이트 글로벌 입출력 라인(WGIO_e<0:n/2-1>, WGIO_o<0:n/2-1>)으로 출력한다.
이와 같은 입력 데이터 드라이버(1400)의 구성에 대하여 보다 구체적으로 설명하면 다음과 같다.
입력 데이터 드라이버(1400)의 데이터 입력 버퍼(1410)는 외부 데이터(DIN) 및 기준전압(VREF)에 응답하여 내부 데이터(DIN4)를 출력하고, 래치부(1420)는 데이터 입력 버퍼(1410)에서 출력되는 내부 데이터(DIN4), 동기된 클럭 신호(DLL_CLK) 및 테스트 모드 인에이블 신호(TM_COMP)에 응답하여, 테스트 모드 인에이블 신호(TM_COMP)가 디스에이블되는 경우 즉, 노멀 모드인 경우 내부 데이터(DIN4)를 병렬 변환한 데이터(AGLN<0:n>)를 출력하고, 테스트 모드 인에이블 신호(TM_COMP)가 인에이블되는 경우 즉, 데이터 압축 테스트 모드인 경우 내부 데이터(DIN4)를 병렬 변환한 테스트 데이터(ALGN_COMP<0:n>)를 출력한다.
그리고, 입력 데이터 멀티플렉서(1430)는 병렬 변환된 데이터(ALGN<0:n>), 테스트 데이터(ALGN_COMP<0:n>), 패턴 제어 신호(C_AT_TM<0>) 및 테스트 모드 인에 이블 신호(TM_COMP)에 응답하여 테스트 모드 인에이블 신호(TM_COMP)가 인에이블된 경우 패턴 제어된 테스트 신호(ALGND_COMP<0:n>)를 출력한다.
또한, 입력 데이터 센스앰프(1440)는 입력 데이터 멀티플렉서(1430)에서 출력되는 패턴 제어된 테스트 신호(ALGND_COMP>0:n>) 및 입력 데이터 스트로브 신호(DINSTBP)에 응답하여 패턴 제어된 테스트 신호(ALGND_COMP<0:n>)를 증폭하여 라이트 글로벌 입출력 라인(WGIO_e<0:n/2-1>, WGIO_o<0:n/2-1>)으로 출력한다.
도 4에 도시한 입력 데이터 드라이버(1400)는 패턴 제어 신호(C_AT_TM<0>)의 논리 레벨에 따라 테스트 신호(ALGN_COMP<0:n>)의 논리 레벨을 그대로 유지하여 출력하거나 또는 반전시켜 출력하는데, 이에 대하여 도 5를 참조하여 설명하면 다음과 같다.
도 5는 도 4에 도시한 입력 데이터 멀티플렉서의 상세 회로도이다.
도시한 것과 같이, 입력 데이터 멀티플렉서(1430)는 복수(n+1개)의 비교부(200#0~200#n) 및 비교부(200#0~200#n)의 출력 단자에 각각 접속되어 비교부(200#0~200#n)의 출력 신호(ACOMP), 병렬 변환된 데이터(ALGN) 및 테스트 모드 인에이블 신호(TM_COMP)에 응답하여 패턴 제어된 테스트 데이터(ALGND_COMP)를 출력하는 복수의 멀티플렉서(210#0~210#n)를 포함한다.
여기에서, 각각의 비교부(200#0~200#n)는 테스트 신호(ALGN_COMP)와 패턴 제어 신호(C_AT_TM)를 입력받아, 패턴 제어 신호(C_AT_TM)의 논리 레벨이 하이인 경우 테스트 데이터(ALGN_COMP)의 레벨을 반전시켜 비교 신호(ACOMP)를 출력하고, 패턴 제어 신호(C_AT_TM)의 논리 레벨이 로우인 경우 테스트 데이터(ALGN_COMP)의 논 리 레벨을 그대로 유지하여 비교 신호(ACOMP)를 출력한다.
이를 위하여, 각각의 비교부(200#0~200#n)는 테스트 신호(ALGN_COMP)와 패턴 제어 신호(C_AT_TM)를 입력받아 비교하여 출력하는 제 1 논리소자(G1), 테스트 신호의 반전 신호(ALGN_COMPb)와 패턴 제어 신호의 반전 신호(C_AT_TMb)를 입력받아 비교하여 출력하는 제 2 논리소자(G2) 및 제 1 논리소자(G1)와 제 2 논리소자(G2)의 출력 신호를 입력받아 비교하여 비교 신호(ACOMP)를 출력하는 제 3 논리소자(G3)로 구성할 수 있으며, 제 1 내지 제 3 논리소자(G1, G2, G3)는 각각 낸드(NAND) 게이트로 구성하는 것이 바람직하다.
도 5에서 알 수 있는 바와 같이, 패턴 제어 신호(C_AT_TM)가 하이 레벨로 입력되는 경우 테스트 데이터(ALGN_COMP)가 반전되어 출력되고, 패턴 제어 신호(C_AT_TM)가 로우 레벨로 입력되거나 또는 패턴 제어 신호 입력 단자가 접지단자에 접속되어 있는 경우 테스트 신호(ALGN_COMP)의 레벨이 그대로 유지되어 출력되는 것을 알 수 있다.
도 6은 도 5에 도시한 멀티플렉서의 상세 회로도이다.
도시한 것과 같이, 멀티플렉서(210)는 병렬 변환된 데이터(ALGN) 및 비교 신호(ACOMP) 중 어느 하나를 선택하기 위한 셀렉터(2110) 및 셀렉터(2110)에서 선택된 신호를 증폭하여 패턴 제어된 테스트 신호(ALGND_COMP)를 출력하는 증폭부(2120)를 포함한다.
여기에서, 셀렉터(2110)는 테스트 모드 인에이블 신호(TM_C0MP, TM_COMPb)에 의해 구동되어 출력 단자로 병렬 변환된 데이터(ALGN)를 출력하는 제 1 전송 게이 트(T1) 및 테스트 모드 인에이블 신호(TM_C0MP, TM_COMPb)에 의해 구동되어 출력 단자로 비교 신호(ACOMP)를 출력하는 제 2 전송 게이트(T2)를 포함하고, 증폭부(2120)는 복수의 반전소자를 직렬 접속함으로써 구현할 수 있다.
도 6의 멀티플레서(210)에서 테스트 모드 인에이블 신호(TM_COMP)가 인에이블되는 경우에는 제 2 전송 게이트(T2)가 턴온되고, 이에 따라 비교 신호(ACOMP)가 선택되어 증폭부(2120)에서 증폭되어 패턴 제어된 테스트 데이터(ALGND_COMP)로 출력되게 되고, 테스트 모드 인에이블 신호(TM_COMP)가 디스에이블되는 경우에는 제 1 전송 데이트(T1)가 턴온되어 데이터(ALGN)가 증폭되어 출력되게 된다.
도 7은 입출력 패드가 8개인 경우 제 1 및 제 5 입출력 패드(DIN0, DIN4)에만 데이터를 입력하고 칼럼 어드레스 신호 C_AT<0:1>을 패턴 제어 신호(C_AT_TM<0,1>)로 사용하여 압축 테스트하는 경우, 본 발명의 입력 데이터 발생 장치에 의해 생성되는 테스트 패턴의 종류를 나타낸다.
제 1 및 제 5 입출력 패드(DIN0, DIN4)에 입력되는 데이터를 00, 01, 10, 11로 변경하면서 패턴 제어 신호를 0 또는 1로 제어하는 경우 16가지의 테스트 패턴이 생성되는 것을 알 수 있다. 따라서, 외부 데이터의 변경 횟수를 최소화하면서 다양한 패턴으로 압축 테스트를 수행할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 설명한 본 발명에 의하면 데이터 압축 테스트를 위한 다양한 테스트 패턴을 칼럼 어드레스 신호를 이용하여 용이하게 생성할 수 있다.
또한, 다양한 테스트 패턴을 단시간 내에 생성할 수 있으므로, 외부 데이터의 변경 횟수를 최소화할 수 있고, 이에 따라 데이터 압축 테스트에 소요되는 시간을 감소시킬 수 있다.

Claims (13)

  1. 데이터 압축 테스트 모드에서 외부 데이터가 입력되는 적어도 하나의 제 1 입력 데이터 드라이버와, 압축 테스트 모드에서 외부 데이터가 입력되지 않는 적어도 하나의 제 2 입력 데이터 드라이버를 포함하며,
    상기 제 1 입력 데이터 드라이버는 상기 외부 데이터를 이용하여 테스트 데이터를 생성하고,
    상기 제 2 입력 데이터 드라이버 중 적어도 어느 하나의 제 2 입력 데이터 드라이버는 패턴 제어 신호에 응답하여 상기 제 1 입력 데이터 드라이버로부터 제공되는 상기 테스트 데이터의 논리 레벨을 제어하여 출력하는 것을 특징으로 하는 반도체 메모리 장치의 입력 데이터 생성 장치.
  2. 제 1 항에 있어서,
    상기 패턴 제어 신호는 칼럼 어드레스 신호인 것을 특징으로 하는 반도체 메모리 장치의 입력 데이터 생성 장치.
  3. 제 1 항에 있어서,
    상기 제 1 입력 데이터 드라이버는 외부 입력 데이터, 기준전압, 클럭 신호, 데이터 입력 스트로브 신호 및 테스트 모드 인에이블 신호에 응답하여, 상기 외부 데이터로부터 테스트 데이터를 생성하여 라이트 글로벌 입출력 라인으로 출력하는 것을 특징으로 하는 반도체 메모리 장치의 입력 데이터 생성 장치.
  4. 제 1 항에 있어서,
    상기 제 2 입력 데이터 드라이버 중 적어도 어느 하나의 상기 제 2 입력 데이터 드라이버는 기준전압, 클럭 신호, 데이터 입력 스트로브 신호, 테스트 모드 인에이블 신호 및 패턴 제어 신호에 응답하여, 상기 제 1 입력 데이터 드라이버에서 제공되는 상기 테스트 데이터의 논리 레벨을 제어하여 라이트 글로벌 입출력 라인으로 출력하는 것을 특징으로 하는 반도체 메모리 장치의 입력 데이터 생성 장치.
  5. 제 1 항에 있어서,
    상기 제 1 및 제 2 입력 데이터 드라이버는 외부 데이터 및 기준전압에 응답하여 내부 데이터를 출력하는 데이터 입력 버퍼;
    상기 데이터 입력 버퍼에서 출력되는 내부 데이터, 클럭 신호 및 테스트 모드 인에이블 신호에 응답하여, 상기 테스트 모드 인에이블 신호가 인에이블되는 경우에는 테스트 데이터를 출력하고, 상기 테스트 모드 인에이블 신호가 디스에이블되는 경우에는 병렬 변환된 데이터를 출력하는 래치부; 및
    상기 래치부에서 출력되는 테스트 데이터 및 병렬 변환된 데이터를 입력받고, 테스트 모드 인에이블 신호 및 패턴 제어 신호에 응답하여 테스트 모드 인에이블 신호가 인에이블되는 경우 패턴 제어된 테스트 신호를 출력하는 입력 데이터 멀 티플렉서;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 입력 데이터 생성 장치.
  6. 제 5 항에 있어서,
    상기 입력 데이터 생성 장치는 상기 멀티플렉서에서 출력되는 패턴 제어된 테스트 신호를 입력받고, 입력 데이터 스트로브 신호에 응답하여 패턴 제어된 테스트 신호를 증폭하여 출력하는 입력 데이터 센스앰프를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 입력 데이터 생성 장치.
  7. 제 5 항에 있어서,
    상기 입력 데이터 멀티플렉서는 상기 패턴 제어 신호의 논리 레벨이 하이인 경우 상기 테스트 데이터를 반전시키는 것을 특징으로 하는 반도체 메모리 장치의 입력 데이터 생성 장치.
  8. 제 5 항에 있어서,
    상기 입력 데이터 멀티플렉서는 상기 테스트 신호 및 상기 패턴 제어 신호를 입력받아 상기 패턴 제어 신호의 논리 레벨에 따라 상기 테스트 신호의 논리 레벨을 제어하여 비교 신호를 출력하는 비교부; 및
    상기 비교부에서 출력되는 비교 신호, 상기 병렬 변환된 데이터 및 테스트 모드 인에이블 신호에 응답하여, 상기 패턴 제어된 테스트 데이터를 출력하는 멀티플렉서;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 입력 데이터 생성 장치.
  9. 제 8 항에 있어서,
    상기 비교부는 상기 테스트 신호 및 패턴 제어 신호를 입력받아 비교하여 출력하는 제 1 논리소자;
    상기 테스트 신호의 반전 신호 및 상기 패턴 제어 신호의 반전 신호를 입력받아 비교하여 출력하는 제 2 논리소자; 및
    상기 제 1 논리소자의 출력 신호 및 상기 제 2 논리소자의 출력 신호를 입력받아 비교하여 출력하는 제 3 논리소자;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 입력 데이터 생성 장치.
  10. 제 9 항에 있어서,
    상기 제 1 내지 제 3 논리소자는 낸드 게이트인 것을 특징으로 하는 반도체 메모리 장치의 입력 데이터 생성 장치.
  11. 제 8 항에 있어서,
    상기 멀티플렉서는 상기 병렬 변환된 데이터 및 비교 신호를 입력받아 두 입력 신호 중 어느 하나를 선택하여 출력하는 셀렉터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 입력 데이터 생성 장치.
  12. 제 11 항에 있어서,
    상기 셀렉터는 상기 테스트 모드 인에이블 신호에 의해 구동되어, 병렬 변환된 데이터를 출력 단자로 출력하는 제 1 전송 게이트; 및
    상기 테스트 모드 인에이블 신호에 의해 구동되어, 비교 신호를 출력 단자로 출력하는 제 2 전송 게이트;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 입력 데이터 생성 장치.
  13. 제 11 항에 있어서,
    상기 셀렉터는 상기 셀렉터에서 출력되는 신호를 증폭하여 출력하는 증폭부를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 입력 데이터 생성 장치.
KR1020050129753A 2005-12-26 2005-12-26 반도체 메모리 장치를 위한 입력 데이터 생성 장치 KR100821571B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050129753A KR100821571B1 (ko) 2005-12-26 2005-12-26 반도체 메모리 장치를 위한 입력 데이터 생성 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050129753A KR100821571B1 (ko) 2005-12-26 2005-12-26 반도체 메모리 장치를 위한 입력 데이터 생성 장치

Publications (2)

Publication Number Publication Date
KR20070068057A true KR20070068057A (ko) 2007-06-29
KR100821571B1 KR100821571B1 (ko) 2008-04-14

Family

ID=38366555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050129753A KR100821571B1 (ko) 2005-12-26 2005-12-26 반도체 메모리 장치를 위한 입력 데이터 생성 장치

Country Status (1)

Country Link
KR (1) KR100821571B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8024627B2 (en) * 2008-04-30 2011-09-20 Hynix Semiconductor Inc. Semiconductor memory device, operating method thereof, and compression test method thereof
US9082513B2 (en) 2013-05-23 2015-07-14 SK Hynix Inc. Semiconductor devices and semiconductor systems including the same
CN112863588A (zh) * 2019-11-26 2021-05-28 华邦电子股份有限公司 平行测试装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0963297A (ja) * 1995-08-29 1997-03-07 Mitsubishi Electric Corp 半導体記憶装置
KR20010047533A (ko) * 1999-11-22 2001-06-15 박종섭 동기식 메모리장치
JP4421045B2 (ja) 2000-01-27 2010-02-24 富士通マイクロエレクトロニクス株式会社 半導体集積回路
KR100442958B1 (ko) * 2001-12-10 2004-08-04 주식회사 하이닉스반도체 반도체 메모리 장치의 컴프레스 입출력 회로
KR100505431B1 (ko) * 2003-11-28 2005-08-04 주식회사 하이닉스반도체 반도체 메모리 장치의 테스트 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8024627B2 (en) * 2008-04-30 2011-09-20 Hynix Semiconductor Inc. Semiconductor memory device, operating method thereof, and compression test method thereof
US9082513B2 (en) 2013-05-23 2015-07-14 SK Hynix Inc. Semiconductor devices and semiconductor systems including the same
CN112863588A (zh) * 2019-11-26 2021-05-28 华邦电子股份有限公司 平行测试装置

Also Published As

Publication number Publication date
KR100821571B1 (ko) 2008-04-14

Similar Documents

Publication Publication Date Title
US7839709B2 (en) Semiconductor memory device having I/O unit
KR100782495B1 (ko) 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법
US7971117B2 (en) Test circuits of semiconductor memory device for multi-chip testing and method for testing multi chips
US20110242922A1 (en) Semiconductor memory apparatus
US6888366B2 (en) Apparatus and method for testing a plurality of semiconductor chips
KR20120078571A (ko) 반도체 메모리 장치, 테스트 회로 및 테스트 방법
US20080077830A1 (en) Internal signal monitoring device in semiconductor memory device and method for monitoring the same
US7619433B2 (en) Test circuit for a semiconductor integrated circuit
US8483005B2 (en) Internal signal generator for use in semiconductor memory device
US9530465B2 (en) Semiconductor memory device
US20190310798A1 (en) Semiconductor memory device and operating method thereof
KR100732241B1 (ko) 테스트 효율이 높은 반도체 메모리 장치, 반도체 메모리장치의 테스트 방법, 및 이를 구비한 테스트 시스템
KR100821571B1 (ko) 반도체 메모리 장치를 위한 입력 데이터 생성 장치
KR102432849B1 (ko) 데이터 제어 회로 및 이를 포함하는 반도체 메모리 장치 및 반도체 시스템
US8050135B2 (en) Semiconductor memory device
US9299403B2 (en) Semiconductor devices and semiconductor systems including the same
US10304504B2 (en) Data alignment circuit and semiconductor device including the same
US8320194B2 (en) Semiconductor memory device for increasing test efficiency by reducing the number of data pins used for a test
KR19990056396A (ko) 동시 칼럼선택라인 활성화 회로를 구비하는 반도체 메모리장치 및 칼럼 선택 라인 제어방법
US7802154B2 (en) Method and apparatus for generating high-frequency command and address signals for high-speed semiconductor memory device testing
KR101096273B1 (ko) 데이터스트로브신호 생성회로
KR100884343B1 (ko) 쓰기 구동 회로
US6990617B2 (en) Semiconductor memory device and test method of the same
US7031201B2 (en) Semiconductor memory device with late write function and data input/output method therefor
KR20100033182A (ko) 반도체 메모리장치의 테스트 제어회로 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee