TW394994B - Method of manufacturing barrier layer of integrated circuit - Google Patents
Method of manufacturing barrier layer of integrated circuit Download PDFInfo
- Publication number
- TW394994B TW394994B TW087117115A TW87117115A TW394994B TW 394994 B TW394994 B TW 394994B TW 087117115 A TW087117115 A TW 087117115A TW 87117115 A TW87117115 A TW 87117115A TW 394994 B TW394994 B TW 394994B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal layer
- integrated circuit
- manufacturing
- barrier layer
- scope
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 101
- 239000002184 metal Substances 0.000 claims abstract description 101
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 37
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 41
- 239000010936 titanium Substances 0.000 claims description 41
- 229910052719 titanium Inorganic materials 0.000 claims description 41
- 238000010438 heat treatment Methods 0.000 claims description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 229910052735 hafnium Inorganic materials 0.000 claims description 9
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- -1 hafnium nitride Chemical class 0.000 claims 9
- 229910052702 rhenium Inorganic materials 0.000 claims 8
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 claims 6
- AJXBBNUQVRZRCZ-UHFFFAOYSA-N azanylidyneyttrium Chemical compound [Y]#N AJXBBNUQVRZRCZ-UHFFFAOYSA-N 0.000 claims 3
- 238000005546 reactive sputtering Methods 0.000 claims 3
- 229910052691 Erbium Inorganic materials 0.000 claims 2
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 claims 2
- VZVZYLVXLCEAMR-UHFFFAOYSA-N azanylidyneerbium Chemical compound [Er]#N VZVZYLVXLCEAMR-UHFFFAOYSA-N 0.000 claims 1
- 238000009434 installation Methods 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 104
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002079 cooperative effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- NLPMQGKZYAYAFE-UHFFFAOYSA-K titanium(iii) fluoride Chemical compound F[Ti](F)F NLPMQGKZYAYAFE-UHFFFAOYSA-K 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- ZQXCQTAELHSNAT-UHFFFAOYSA-N 1-chloro-3-nitro-5-(trifluoromethyl)benzene Chemical compound [O-][N+](=O)C1=CC(Cl)=CC(C(F)(F)F)=C1 ZQXCQTAELHSNAT-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-M Bromide Chemical compound [Br-] CPELXLSAUQHCOX-UHFFFAOYSA-M 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- XROWMBWRMNHXMF-UHFFFAOYSA-J titanium tetrafluoride Chemical compound [F-].[F-].[F-].[F-].[Ti+4] XROWMBWRMNHXMF-UHFFFAOYSA-J 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
3600twf.doc/006 A7 B7 五、發明説明(ί ) --—〜·'- 本發明是有關於—種積體電路製造方法,且特別是有 關於一種積體電路阻障層之製造方法。 在現今積體電路之金屬化製程中,銘和鎢可說是最常 使,的金屬材料。其中,錦因爲電阻率較低,所以主要作 爲元件^的導線之用;而鎢的電阻率雖較高,但由於可利 用化學热相沈積法(CVD)形成,其階梯覆蓋能力(Step Coverage)較佳,加上本身極易形成具較高揮發性的氟化 物,沒有蝕刻上去除的困難,因此也廣爲應用於插塞(piug) 之製造。然而,鎢與其他材質(例如矽)的附著力(Adhesion) 不十分理想,所以在使用鎢爲插塞時,通常會在其與他種 材質之間再增加一層稱爲阻障/黏著層(Barrier / Glue Layer)的導電材料,以提昇鎢對其他材質的附著能力。 氮化鈦薄膜是在VLSI製程中,使用最頻繁的一種阻 障/黏著層材料,通常係使用物理氣相沈積法,例如是濺 鍍方法形成。但是,氮化鈦與砂接觸面之接觸電阻 (Contact Resistance)過高,又由於金屬鈦容易與矽形成 電阻率很低的矽化鈦(TiSi2),因之在氮化鈦與矽之間形成 一金屬鈦層,使插塞與矽表面具有良好的歐姆式接觸。 經濟部中央標準局員工消費合作社印製 爲淸楚說明,請參照第1A圖至第1B圖,其所繪示爲 習知一種積體電路阻障層製造流程剖面圖。請參照第1A 圖,首先提供一基底100,其上已完成元件之製造並覆蓋 一介電層126,且定義形成一接觸窗口 130 (爲簡化起見, 基底100內之元件並未繪出)。於基底100之外緣,以約3 毫米深度的嵌合銃(Clamp) 106夾住。接著’在介電層126 3 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 3 600twf. doc/006 ____B7_ 五、發:明説明(χ ) 上以及接觸窗口 130中形成有嵌合鋏(Clamped)之金屬鈦 層102(亦可稱之爲Clamped金屬鈦層102)。 接著,請參照第1B圖,移開嵌合鋏106,因此Clamped 金屬鈦層102邊緣與基底100邊緣有約3毫米之差距。續 之,於基底100上形成氮化鈦層(此步驟可稱爲101 TiN, 亦即以無嵌合鋏-Cl ampless形成氮化鈦層)104,且氮化 鈦層104覆蓋Clamped金屬鈦層102以及整個基底邊緣, 形成一階梯覆蓋之氮化鈦層108 接著,施以快速加熱製 程(Rapid Thermal Processing,RTP),以使部分 Clamped 金屬鈦層102與基底100之矽反應產生低電阻之矽化鈦 (TiSh) 132。如此便完成習知積體電路氮化鈦層之製造。 請參照第1C圖,習知於進行快速加熱製程時,在覆 蓋於Clamped金屬欽層102邊緣(Edge)上的氮化鈦層 108,會因爲與Clamped金屬鈦層102的熱膨脹係數 (Thermal Expansion Coefficient)不同,產生微小裂痕 (Microcrack)120,而露出內層的Clamped金屬鈦層102, 並且裂痕會向晶圓中心延伸形成裂痕120a。如此一來,不 僅水氣會經由裂痕120與120a深入元件區,並且於後續 製作金屬鎢插塞128時,反應氣體六氟化鎢(WF6)擴散進 入微小裂痕120與120a與Clamped金屬鈦層102反應生 成氟化鈦(TiF〇,其中形成三氟化鈦(TiF3)固體122甚至 塡入微小裂痕120與120a,結果造成元件不正常導通、漏 電(Leakage),甚至短路的情形。 因此本發明的主要目的,就是在提供一種積體電路阻 4 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 3 600twf, doc/〇〇6 A7 B7 經濟部中央樣準局員工消費合作衽印製 五、發明説明($ ) 障層之製造方法’以解決習知鈦/氮化鈦阻障層,於快速 加熱製程步驟時,因Clamped金屬鈦層1〇2與氮化鈦層1〇4 之熱膨脹係數不同,而導致氮化鈦層1〇4龜裂出裂痕12〇 與120a ’並於後續製程時產生三氟化鈦峰122,以致使元 件不正常導通、漏電與短路。 爲達成本發明上述之目的,提供一種積體電路阻障層 之製造方法’包括:提供一基底,並於基底上形成Clamped 金屬層之後’隨即進行快速加熱製程,之後再於Clamped 金屬層上進行101 TiN製造。 爲達成本發明上述之目的,又提供一種積體電路阻障 層之製造方法’包括:提供一具有Ciamped金屬層之基底, 在溫度調節的過程中,進行1〇1 TiN製造,再行快速加熱 製程。 爲達成本發明上述之目的,再提供一種積體電路阻障 層之製造方法’包括:提供一基底,於基底上依序形成 Clampless金屬層以及Clampless氮化金屬層,之後進行 快速加熱製。以上述方法,可達到解決習知因熱膨脹係數 不同’造成氮化金屬層於邊緣階梯覆蓋處產生微小裂痕’ 致使最後元件產生漏電、不正常導通以及短路等缺點。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例,並配合所附圖式’作詳 細說明如下: 圖式之簡單說明: 第1A圖至第1B圖係顯示一種習知積體電路阻障層之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 請 kl 閱 ύ r 意 事 項· 裝 訂 線 3 600twf. doc/006 A7 B7 五、發明説明(φ) 製造流程剖面圖; 第1C圖係顯示一種習知積體電路鎢插塞製造完成之 剖面圖, 第2A圖至第2B圖係顯示根據本發明第一較佳實施例 之積體電路阻障層之製造流程剖面圖; 第3A圖至第3B圖係顯示根據本發明第二較佳實施例 之積體電路阻障層之製造流程剖面圖;以及 第4圖係顯示根據本發明第三較佳實施例之積體電路 阻障層之製造剖面圖。 其中,各圖標號與構件名稱之關係如下: 經濟部中央標準局員工消費合作社印製 (請先閲讀—面之注意事^^填寫本頁) 100,200,300,400 :基底 102,202,302 : Clamped 金屬鈦層 402 : Clampless 金屬駄層 104 :氮化鈦層 204,304,404 :氮化金屬層 106,206,306 :嵌合鋏 108 :階梯覆蓋處之氮化鈦層 208,308,408 :階梯覆蓋處之氮化金屬層 120,120a :微小裂痕 __二氣化欽 130,230,330,430 :接觸窗口 128 :鎢插塞 126,226,326,426 :介電層 實施例一 6 本&尺度適用中國國家標準( CNS ) A4規格(210X297公釐) 3600twf.doc/006 A7 B7 五、發明説明(5) 第2A圖至第2B圖所示,爲根據本發明第一較佳實施 例之積體電路阻障層之製造流程剖面圖。 請參照第2A圖,首先提供一基底200,其上已完成元 件之製造並覆蓋一介電層226’且定義形成一接觸窗口 230 (爲簡化起見,基底200內之元件並未繪出)。於基底200 之外緣,以約3毫米深度的嵌合鋏206夾住。接著,在介 電層226上以及接觸窗口 230中形成Clamped金屬鈦層 202,此Clamped金屬鈦層202之形成的較佳方式包括物 理氣相沉積法(Physical Vapor Deposition,PVD),例如 是以磁控DC濺鍍(Sputtering)沉積形成,沉積厚度約爲 200 到 500A 之間。接著,破臨場(Break UP The In-Si tu) 以進行快速加熱製程(RTP),此步驟係爲本發明之特徵之 一,其除了是使Clamped金屬鈦層202與基底200之矽反 應產生低電阻之矽化鈦(TiSi〇232,並且可釋放Clamped 金屬鈦層202的拉伸應力(Tensile)。以免除後續製程中, 因膨脹係數之不同造成微小裂痕。 接著請參照第2B圖,進行101 TiN製程,形成一氮 化金屬層204爲阻障層,完全覆蓋Clamped金屬鈦層202 以及整個基底邊緣,形成一階梯覆蓋之氮化金屬層208。 此氮化金屬層204之材質包括氮化鈦,其形成的較佳方式 包括物理氣相沉積法(PVD),例如是以氬氣與氮氣之混合 氣體爲氣體源,金屬鈦爲靶材,利用反應性濺鍍法沉積形 成阻障層,所沉積厚度‘約爲500到1500A之間,腔體 (Chamber)壓力約控制在數個毫torr到100毫torr左右。 尽紙張尺度適用中國國家榡準(CNS ) A4規格(2丨0X297公釐) (請先閲讀背面之注意事T—填寫本頁)
經濟部中央標準局員工消資合作衽印製 3600twf.doc/006 A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明(έ) 上述第一實例係以快速加熱製程步驟,使Clamped金 屬鈦層202與氮化金屬層204之間的應力相近,以減少微 小裂痕之產生。同樣的原理,以不需破臨場的方式列舉一 第二實施例如下。 窗施例二_ 第3A圖至第3B圖所示,爲根據本發明第二較佳實施 例之積體電路阻障層之製造流程剖面圖。請參照第3A圖, 提供一同於第一實施例之基底300,並於其上形成Clamped 金屬鈦層302,此Clamped金屬鈦層302之形成方式以及 厚度如同第一實施例所述。 接著請參照第3B圖,於基底300上進行101TiN製程, 形成一氣化金屬層304爲阻障層,完全覆蓋Clamped金屬 鈦層302以及整個基底邊緣,形成一階梯覆蓋之氮化金屬 層308。氮化金屬層304形成方式、條件以及厚度如同第 一實施例所述。之後,進行快速加熱製程(RTP)以形成矽 化鈦332。爲了使Clamped金屬欽層302與後續形成之氮 化金屬層304之間的應力相近,減少因熱膨脹係數之不 同,導致微小裂痕之產生,因此在調節Clamped金屬鈦層 302之溫度或是調節1〇1 TiN製程時的溫度,使Clamped 金屬鈦層302與氮化金屬層304之間的應力相近。 其中,溫度調節方式包括下列兩種:第一種是將基底 300先臨場預熱(In-Situ Preheating)至攝氏400度以 上,再進入攝氏100度之腔體中進行101 TiN製程。第二 種是於攝氏400度之腔體內,在基底300上直接進行1〇1 請 先 闖 意 卓 填 寫 本 頁 裝 訂 線 +紙張尺度適用中國國家標準(CNS )从規格(ηοχπ7公釐) 3600twf.doc/006 A7 B7 五、發明説明(7)
TiN製程。 如此一來將可控制Clamped金屬鈦層302與氮化金屬 層304具有較相近的應力,可以避免在後續快速加熱製程 (RTP)以形成矽化鈦332時,產生氮化金屬層階梯覆蓋處 308之微小裂痕。 實施例三 第4圖所示,爲根據本發明第三較佳施例之積體電路 阻障層之製造剖面圖。首先提供一同於第一實施例之基底 400。接著以無嵌合鋏依序形成一 Clampless金屬鈦層402 以及進行101TiN製程形成一層氮化金屬層404於基底400 上,並包覆整個基底邊緣。此Clampless金屬鈦層402以' 及氮化金屬層404之形成方式、條件以及厚度如同第一實 施例所述。接著進行快速加熱製程以反應形成矽化鈦 432 〇 由於Clampless金屬鈦層402與氮化金屬層404皆包 覆至基底400邊緣,因此在之後快速加熱製程(RTP)時, 可以避免熱膨脹係數不同而在Clampless氮化金屬層404 階梯覆蓋處408產生微小裂痕。 本發明的第一較佳實施例中,由於在進行101 TiN製 程之前,先破臨場進行快速加熱製程(RTP)之步驟,因此 可避免因爲Cl amped金屬欽層202與氮化金屬層204的熱 膨脹係數不同,在氮化金屬層204階梯覆蓋208處產生微 小裂紋。 繼之,本發明之第二較佳實施例中’於不破臨場的情 9 本紙張尺度適用中國國家操準(CNS ) A4規格(210X297公釐) —-------^ , > —裝-----Γ-1 訂------ 線 _ to (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 3600twf.doc/006 3600twf.doc/006 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(y) 況下,以調節Clamped金屬鈦層302之溫度或是調節形成 氮化金屬層304之溫度,來促使Clamped金屬鈦層302與 氮化金屬層304的應力相近,亦可以減少在快速加熱製程 (RTP)時所產生之微小裂痕。 再者,於本發明之第三較佳實施例中,於不破臨場的 情況下,未以嵌合鋏夾住基底,使得依序沉積之Clampless 金屬鈦層402與氮化金屬層404皆包覆整個基底400邊 緣,如此可避免於快速加熱製程(RTP)時所產生之微小裂 痕。 綜上所述,本發明的特徵如下: 1. 以破臨場方式,在進行101 TiN製程之前,先進 行快速加熱製程(RTP)之步驟,可以此釋放Clamped金屬 鈦層的應力,以避免因爲Claraped金屬鈦層與氮化金屬層 的熱膨脹係數不同,在氮化金屬層階梯覆蓋處產生微小裂 紋。 2. 以不破臨場方式,調節Clamped金屬鈦層302之 溫度或是進行101 TiN製程步驟之溫度,可促使Clamped 金屬鈦層與氮化金屬層的應力相近,免除在快速加熱製程 (RTP)時所產生之微小裂痕。 3. 以不破臨場方式,使得依序沉積之Clampless金 屬鈦層與氮化金屬層皆包覆整個基底邊緣,如此可避免於 快速加熱製程(RTP)時所產生之微小裂痕。 4. 本發明的製程與現有的製程相容,極適合廠商的 生產安排。 10 本紙張纽適用中關家標準(CNS ) A4規格(2][()χ297公瘦) --------3.1¾衣-----+-Itr-----' i (請先聞讀背面之注意事項再填寫本頁) 3600twf.doc/006 A7 B7 五、發明説明(?) 雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 --------Ί1 裝-----^ I 訂-----、,k (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家操準(CNS ) A4規格(210X 297公釐)
Claims (1)
- 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1. 一種積體電路阻障層之製造方法,提供具有一開 口之一塞底,其包括: 於該基底上,形成一有嵌合鋏金屬層; 將該基底進行快速加熱製程;以及 於該基底上,形成一無嵌合鋏氮化金屬層。 2. 如申請專利範圍第1項所述之積體電路阻障層之 製造方法,其中該有嵌合鋏金屬層之材質包括金屬鈦。 3. 如申請專利範圍第1項所述之積體電路阻障層之 製造方法,其中該無嵌合鋏氮化金屬層之材質包括氮化 鈦。 4. 如申請專利範圍第1項所述之積體電路阻障層之 製造方法,其中該無嵌合鋏氮化金屬層之厚度包括500到 1500A之間。 5. 如申請專利範圍第1項所述之積體電路阻障層之 製造方法,其中形成該無嵌合鋏氮化金屬層之方法包括反 應性濺鍍法。 6. —種積體電路阻障層之製造方法,其包括: 提供一基底; 於該基底上,形成一有嵌合鋏金屬層; 將該有嵌合鋏金屬層預熱; 於該基底上,形成一無嵌合鋏氮化金屬層層。 7. 如申請專利範圍第6項所述之積體電路阻障層之 製造方法,其中該有嵌合鋏金屬層預熱溫度約大於攝氏 400 度。 12 —^.---裝----^—丨訂-----Λ '線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 3600twf.doc/006 A8 B8 C8 D8 申請專利範圍 8. 如申請專利範圍第6項所述之積體電路阻障層之 製造方法,其中形成該無嵌合鋏氮化金屬層之溫度約爲攝 氏100度。 9. 一種積體電路阻障層之製造方法,其包括: 提供一基底; 於該基底上,形成一有嵌合鋏金屬層; 於該基底上,在高溫狀態下,形成一無嵌合鋏氮化金 屬層層。 10. 如申請專利範圍第9項所述之積體電路阻障層之 製造方法,其中形成該無嵌合鋏氮化金屬層之溫度約爲攝 氏400度。 11. 如申請專利範圍第9項所述之積體電路阻障層之 製造方法,其中該有嵌合鋏金屬層之材質包括金屬鈦。 12. 如申請專利範圍第9項所述之積體電路阻障層之 製造方法,其中該無嵌合鋏氮化金屬層之材質包括氮化 鈦。 13. 如申請專利範圍第9項所述之積體電路阻障層之 製造方法,其中該無嵌合鋏氮化金屬層之厚度包括500到 1500A之間。 14. 如申請專利範圍第9項所述之積體電路阻障層之 製造方法,其中形成該無嵌合鋏氮化金屬層之方法包括反 應性濺鍍法。 15. —種積體電路阻障層之製造方法,其包括: 提供一基底; 13 Μ . »----Ί 裝---J--'-訂------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 394994 3600twf.d〇c/〇〇§ A8 B8 C8 D8 六、.申請專利範圍 於該基底上,形成一無嵌合鋏金屬層;以及 於該金屬層上,形成一無嵌合鋏氮化金屬層層。 16.如申請專利範圍第15項所述之積體電路阻障層 之製造方法,其中該無嵌合鋏金屬層之材質包括金屬鈦。 17·如申請專利範圍第15項所述之積體電路阻障層 $製胃方法,其中該無嵌合鋏氮化金屬層之材質包括氮化 鈦。 18. 如申請專利範圍第15項所述之積體電路阻障層 之製造方法,其中該無嵌合鋏氮化金屬層之厚度包括500 到1500A之間。' 19. 如申請專利範圍第15項所述之積體電路阻障層 之製造方法,其中形成該無嵌合鋏氮化金屬層之方法包括 反應性濺鍍法。 --,--.------ΐ 裝-----II 訂-----V龈 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本 I
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW087117115A TW394994B (en) | 1998-10-15 | 1998-10-15 | Method of manufacturing barrier layer of integrated circuit |
US09/227,626 US6232226B1 (en) | 1998-10-15 | 1999-01-08 | Method of fabricating barrier layer in integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW087117115A TW394994B (en) | 1998-10-15 | 1998-10-15 | Method of manufacturing barrier layer of integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
TW394994B true TW394994B (en) | 2000-06-21 |
Family
ID=21631665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087117115A TW394994B (en) | 1998-10-15 | 1998-10-15 | Method of manufacturing barrier layer of integrated circuit |
Country Status (2)
Country | Link |
---|---|
US (1) | US6232226B1 (zh) |
TW (1) | TW394994B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0144956B1 (ko) * | 1994-06-10 | 1998-08-17 | 김광호 | 반도체 장치의 배선 구조 및 그 형성방법 |
JP2988413B2 (ja) * | 1997-02-20 | 1999-12-13 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6110789A (en) * | 1997-08-06 | 2000-08-29 | Micron Technology, Inc. | Contact formation using two anneal steps |
-
1998
- 1998-10-15 TW TW087117115A patent/TW394994B/zh not_active IP Right Cessation
-
1999
- 1999-01-08 US US09/227,626 patent/US6232226B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6232226B1 (en) | 2001-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1313140A1 (en) | Method of forming a liner for tungsten plugs | |
TW402741B (en) | Method of producing a molybdenum nitride barrier layer for the copper process | |
US5672543A (en) | Volcano defect-free tungsten plug | |
JP2000228372A (ja) | 半導体装置の製造方法 | |
JP2988413B2 (ja) | 半導体装置及びその製造方法 | |
TW314654B (en) | Manufacturing method of conductive plug | |
TW394994B (en) | Method of manufacturing barrier layer of integrated circuit | |
JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
KR20090069569A (ko) | 반도체소자 및 그 제조방법 | |
JPH10303144A (ja) | 半導体装置のシリサイド層形成方法 | |
TW452959B (en) | A novel hole-filling technique using CVD aluminium and PVD aluminum integration | |
JP2000200761A (ja) | 半導体装置の製造方法 | |
TW387136B (en) | Method of forming a metal wire of a semiconductor device | |
JPH05326511A (ja) | 半導体素子の製造方法 | |
TW455930B (en) | Manufacture method of semiconductor device | |
TW388117B (en) | Method of forming titanium silicide contact layer on substrate | |
JPH0582968B2 (zh) | ||
JP2926740B2 (ja) | 薄膜形成装置 | |
TW415025B (en) | Manufacture of adhesion layer | |
TW420866B (en) | Metal fusing process with reduced programmable voltage variation | |
KR100332127B1 (ko) | 반도체 소자의 도전층 형성방법 | |
TW415026B (en) | Two-step fabrication of metal barrier layer | |
JPH01274452A (ja) | 半導体装置の製造方法 | |
TW409298B (en) | Gate structure of semiconductor device and manufacture method thereof | |
JPH0562933A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |