TW387136B - Method of forming a metal wire of a semiconductor device - Google Patents
Method of forming a metal wire of a semiconductor device Download PDFInfo
- Publication number
- TW387136B TW387136B TW087109821A TW87109821A TW387136B TW 387136 B TW387136 B TW 387136B TW 087109821 A TW087109821 A TW 087109821A TW 87109821 A TW87109821 A TW 87109821A TW 387136 B TW387136 B TW 387136B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- forming
- aluminum alloy
- temperature
- pvd
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 42
- 239000002184 metal Substances 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 45
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 31
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims abstract description 19
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000010943 off-gassing Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 claims 1
- 230000002079 cooperative effect Effects 0.000 claims 1
- 238000004898 kneading Methods 0.000 claims 1
- 238000005240 physical vapour deposition Methods 0.000 abstract description 34
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 28
- 239000011800 void material Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 86
- 239000007789 gas Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000009736 wetting Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
A7 B7 五、發明説明(I ) 本發明之背景 本發明之領域 本發明係有關於一種形成半導體元件之金屬導線的方 法;並且更特別的是有關於一種形成以叠積一層CVD鋁膜 、一層低溫PVD鋁合金膜及一層高溫PVD鋁合金膜爲金 屬線,並經由通過一絕緣膜上的孔洞來與一下端導電層接 觸的方法。 先前技術之說明 作爲參考用,本發明中以一化學氣相沈積(chemical vapor deposition,CVD)的方法所沈積的一鋁膜被稱爲一 CVD 銘膜;以一物理氣相沈積(physical vapor deposition, PVE〇的方法所沈積的一鋁合金膜被稱爲一 PVD鋁合金膜 〇 通常,在一半導體元件中,使用於元件之間及元件與 外部電路之間的電連接之導線,乃藉由沈積與刻畫 (patterning)形成接觸孔(contact hole)的晶圓上的一導體層 而成。該導線係由低電阻的金屬材料所製成》 金屬線內含有少許的矽或銅在鋁中。具有低電阻係數 與令人滿意的蒸鍍(evaporation)性質的鋁合金膜被用來當作 導線材料。並且,鋁合金係以PVD的方法來沈積。 在PVD的方法中,沈積係藉由依物理機制來執行的^ 在製程中無化學反應的濺鍍(sputtering)裝置便是一個例子 °該濺鍍裝置藉由以外加電壓的方式,將低壓氣體離子化 ____ 4
C 4^ (請先閲讀背面之注f項再填寫本頁)
本紙张尺度通用中國爾家梂準(CNS ) A4规格(210X297公釐) A7 B7 五、發明説明(Y ) 而產生氣體離子,亦即電漿化(plasmanizing)。於由^位差 ,使得被加速的氣體離子撞擊陰極靶(cathode target)。此時 ,靶極原子經由氣體離子撞擊的方式而射出;因此便以 靶極原子在基底金屬表面的附著與成長來沈積一薄4。通 常,氬氣(Ar)被用來當作低壓氣體。 濺鑛方法具有在材料性質方面的優點,例如,膜的密 度高,但雜質濃度小。然而,與CVD方法比較起來,其缺 點在於梯級覆蓋(stepcoverage)不如CVD—樣好,且其導線 遮罩製程(wiring mask process)也不如CVD般容易,因爲當 濺鍍製程在低溫下執行時,表面會變得粗糙。 另一方面,CVD方法有一個問題在於:由於金屬薄膜 內的缺陷增加,會使得金屬薄膜的電阻係數變高。金屬線 的阻値會根據設計尺度(design mle)的縮減而變大。因此’ 會對元件性質,例如金屬薄膜的電子遷移(electron migration,EM)現象,及元件特性面,例如RC延遲等等, 有負面的影響。 本發明之槪要 因此,本發明之目的係提供一種形成半導體元件之金 屬線的方法,其中當一鋁膜沈積在絕緣膜與接觸孔上時, 該方法能增加其梯級覆蓋並減少表面粗糙度》 根據本發明之一特性,本發明係提供形成半導體元件 之金屬線的方法,該金屬線透過絕緣膜的孔洞與導電層接 ___ 5 _____ 本紙張尺度適/^7國國家標準(CNS ) Α4規格(210X297公釐)~ (請先聞讀背面之注意事$填寫本頁} •裝· *1Τ A7 B7 五、發明説明(i) 觸,並形成於該半導體元件之導電層上。上面所提及的發 明包含有這些步驟:在該具有孔洞的絕緣層上形成一擴散 阻障(diffusion barrier);在該擴散阻障膜上形成一 CVD鋁 膜;在一低溫下,於該CVD鋁膜上形成一 PVD鋁合金膜 ,且在一高溫下形成該PVD鋁合金膜於其上;並且在PVD 鋁合金上形成一抗反射膜。 根據本發明之另一特性,本發明係提供一種形成半導 體元件之金屬線的方法,其特徵在這些步驟:擴散阻障膜 爲一氮化物系統或矽氮化物系統的金屬膜;CVD鋁膜在 lOOt:〜250°C間的溫度形成;當PVD鋁膜形成時,低溫爲 20°〇1001而高溫爲400°C~550°C ;低溫的PVD鋁合金膜 在5〜25kw的功率下執行,而高溫PVD鋁合金膜則在 0.141cW的功率下執行;當PVD鋁膜在低溫及高溫下形成 時,該製程在不破真空的情況下,於不同的溫度條件中, 在一個或二個腔室(chamber)內進行;沈積Ti或Ta膜於表 面的製程在擴散阻障膜形成之後。 根據另一特性,本發明提供一種形成半導體元件之金 屬線的方法,該金屬線透過一絕緣膜的孔洞與一導電層接 觸,並形成於該半導體元件之導電層上。本發明包含有這 些步驟:在該絕緣膜中形成該孔洞後,執行一出氣(mit-gassing)製程;移除在該孔洞底部的氧化膜;形成一 Ti或 Ta金屬膜,·在該金屬膜上形成一 CVD鋁膜,·在一低溫下 ’於該CVD鋁膜上形成一 PVD鋁合金膜;並在一高溫下 ’於其頂端形成該PVD鋁合金薄膜;且在該PVD鋁合金 (請先閲讀背面之注$\! -裝— '»r寫本頁) ,ιτ 經济部中夹榡準而·-=: Η消於合作私印¾ 本紙張尺度適州中國國家梯準(CNS ) A4規格(210X297公釐) A7 B7 經济-部中央榀芈而妇工消贽合作ii卬製 五、發明说明(+) 上形成一抗反射膜。 附圖之簡略說明 本發明之其他目的與特性,藉由下列具體實施例的說 明並且配合附圖之後會變得更加明白。 圖1至圖4顯示一種根據本發明的例子來形成半導體 元件之金屬線的方法: 圖1係形成一擴散阻障膜於一絕緣膜表面的剖面圖, 其中一開口形成於該絕綠膜上。 圖2係沈積一層Ti、Ta等單一金屬層的剖面圖,其中 該單一金屬層沈積在擴散阻障膜頂端。 .圖3係沈積一CVD鋁膜,及分別在低溫和高溫下沈稹 一 PVD鋁合金膜的剖面圖。 圖4係一抗反射保護膜被沈積的剖面圖。 較佳具體實施例之細節說明 在下文中’一種根據本發明來形成半導體元件的金屬 線的方法,將配合附圖做詳細說明。 圖1至圖4係根據本發明形成半導體元件的金屬線的 剖面圖。 如圖1所示,一絕緣膜2形成於一導電層或一半導體 基板1之上。一部份的絕緣膜2被移除而暴露出導電層或 ------- 7 (請先閱讀背面之注意事項再填寫本頁)
C 裝·
,1T 不紙浪尺展關丨關参栋準(CNS )从祕 Gx297Aft) _B7_ 五、發明説明($ ) 半導體基板,導致形成一接觸孔。隨後,在完成〜淨化製 程(cleaning processc)或一出氣製程後,形成一擴散阻障膜 3。 此時,該單一絕緣層2係一氧化物系統的材料^擴散 阻障膜3係由一氮化物系統的化合物形成,該氮化物系統 的化合物由這些成分組成:Ti/TiN或W/WN ; Ti/TiSiN層 疊膜或TiN,WN,TaN ;或一矽氮化物系統的化合物。 參考圖2,一諸如Ti或Ta膜之單一金屬膜4被沈積 於擴散阻障膜3之上,一 CVD鋁膜5則被沈積於此擴散阻 障之上。 現在,當一鋁膜被直接沈積到金屬阻障膜3時,此單 一金屬膜可避免潤濕現象(wetting phenomenon)的產生。潤 濕現象係表示以水滴狀的方式來沈積’而非形成均勻性的 分佈。並且,此單一金屬層被用來當作一出氣防止膜,其 係防止由擴散阻障膜3及更底層的氣體釋出。CVD鋁5係 使用一 CVD方法,在100〜250 °C的溫度下,形成 400〜1000A的厚度。 參考圖3,接著在20〜100°C的低溫下,一PVD鋁合金 膜6在鋁合金膜5上形成,並在一 400〜550的乞高溫下形 成一 PVD鋁合金膜7。
此時,根據接觸孔的長寬比(aspect ratio),形成PVD 鋁合金膜的高溫係可以被調整。 在低溫下形成PVD鋁合金膜6,與在高溫形成的鋁合 金膜7的製程,包含下列步驟:在形成CVD鋁膜5之後’ ___8 本紙張尺度適;Π中國國家標準(CNS ) A4規格(210X297公釐) A7 ______B7_ 五、發明説明(右) 於不破壞真空的情況下’將一晶圓移到一維持高真空的濺 鍍腔室;在不加熱晶圓的情況下,於短時間內在低溫下以 5〜25kw的高功率進行沈積;並於其後加熱晶圓,且於高溫 下以0.1~5kw的低沈積功率來沈積一鋁合金膜。因此, PVD鋁合金7的表面可以被軟化》 此外,低溫PVD鋁合金6與高溫PVD鋁合金7的沈 積製程,可以在一個或二個可調整溫度的腔室中執行。 根據圖4,於CVD鋁膜5、低溫PVD鋁合金6及高溫 PVD鋁合金7所組成的鋁合金膜上形成薄膜9。 抗反射膜9將使刻畫製程(pattering process)中,由銘 合金膜8之表面造成的反射最少。抗反射膜9係使用氮化 物系統的金屬。 •本發明的另一個具體實施例,其中在導電層上的絕緣 膜內形成一接觸孔後,進行一出氣製程的製程包含有這些 步驟:一個從接觸孔底部移除一層氧化膜的製程;一個形 成一層單一金屬膜(例如Ti或Ta)的製程,用以避免出氣或 潤濕現象;在金屬膜上形成一 CVD鋁膜的製程;在低溫下 於CVD鋁上形成一 PVD鋁合金膜的製程;及其後在高溫 下於其上形成一PVD鋁合金膜,並在PVD鋁合金上形成 —抗反射膜。 形成PVD鋁合金膜及CVD鋁膜的製程在如前述範例 的相同條件下執行。 如上所說明,根據本發明之一種形成半導體元件之金 屬線的方法,其可以藉著在具有接觸孔的絕緣層上沈積一 __9_;_ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事 s-f 填. :荇本頁) -裝 訂 經济部中央^準而只工消贽合作私印^ Λ7 B7 387136 五'發明説明(1) 金屬層時,由該最初沈積的CVD鋁膜來改善梯級覆蓋,並 藉著其後在一低溫及一高溫下沈積的PVD鋁合金膜的表面 ,來改善金屬線的品質,及改善半導體元件的可靠度。 雖然本發明的較佳具體實施例爲了作爲舉例的目的而 被揭示,惟熟習此項技藝的人士將可體察可能不背離本發 明所附之專利申請範圍的精神與範疇的種修改、附加及取 代。 (請先閲讀背面之注意事項再填寫本頁)
C 裝·
、1T 經濟部中央標準局貝工消费合作社印製 10 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)
Claims (1)
- A8 B8 C8 D8 387136 六、申請專利範圍 L一種形成金屬線的方法,該金屬線透過一絕緣膜孔 洞與一導電層接觸,並形成於該半導體元件之導電層上, 該方法包含有這些步驟: 於具有孔洞的絕緣膜上形成一擴散阻障膜; 於該擴散阻障膜上形成一 CVD鋁膜; 在一危溫下,於該CVD鋁膜上形成一PVD鋁合金膜 ’並在一高溫下,於其上形成該PVD鋁合金膜;以及 於該PVD鋁合金上形成一抗反射膜。 2. 如申請專利範圍第1項之方法,其中該擴散阻障膜 係一氮化物系統或一矽氮化物系統的金屬膜。 3. 如申請專利範圍第1項之方法,其中該CVD鋁膜在 100〜250°C的溫度下形成。 .4.如申請專利範圍第1項之方法,其中形成該PVD鋁 -··, 合金膜的製程,其低溫爲20〜10(TC,而高溫爲440〜55(TC 〇 5. 如申請專利範圍第1項之方法,其中該低溫PVD鋁 合金膜在5〜25kW的功率下執行,而該高溫PVD鋁合金膜 則在0.1〜5kW的功率下執行。 6. 如申請專利範圍第1項之方法,其中該PVD鋁合金 膜的製程是於低溫及高溫下形成,且該製程在不破壞真空 的情況下,於不同溫度條件的一個或二個腔室中操作Λ 7. 如申請專利範圍第1項之方法,其中在形成該擴散 阻障膜後,另包含有一沈積Ti或Ta膜於其表面的步驟》 8. 如申請專利範圍第1項之方法,其中從已形成該擴 本紙張尺度逋用中國國家揉率(CNS > A4规格(210X297公釐) --------(裝! (請先W讀背面之注意事項再填寫本頁) -訂 經濟部中央標準局貝工消費合作社印製 8888 ABCD 387136 六、申請專利範圓 散阻障膜的製程至形成該PVD鋁合金膜的製程,皆在不破 壞真空的狀態下執行。 (請先閲讀背面之注意事項再填寫本頁) 9. 一種形成金屬線的方法,該金屬線透過一絕緣膜孔 洞與一導電層接觸,並形成於該半導體元件之導電層上, 該方法包含有這些步驟: '形成位於該絕緣膜之該孔洞後,執行一出氣製程; 移除位於該孔洞底部的一層氧化膜; 形成一Ti或Ta金屬膜; 於該金屬膜上形成一CVD鋁膜; 在一低溫下,於該CVD鋁膜上形成一 PVD鋁合金膜 ’並且在一高溫下,於其頂端形成該PVD鋁合金膜;以及 於該PVD鋁合金上形成一抗反射膜。 10. 如申請專利範圍第9項之方法,其中該CVD鋁膜 於100〜250°C的溫度下形成》 11. 如申請專利範圔第9項之方法,其中該PVD鋁合 金膜的製程是於低溫及高溫下形成,且該製程在不破壞真 空的情況下,於不同溫度條件的一個或二個腔室中操作。 經濟部中央橾準局貞工消費合作社印装 12. 如申請專利範圍第9項之方法,其中從已形成該擴 散阻障膜的製程至形成該PVD鋁合金膜的製程,皆在不破 壞真空的狀態下執行。 本紙張尺度逋用中國«家#準(CNS ) Α4規林(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970030281A KR100268788B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체소자의 금속배선 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW387136B true TW387136B (en) | 2000-04-11 |
Family
ID=19513017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087109821A TW387136B (en) | 1997-06-30 | 1998-06-19 | Method of forming a metal wire of a semiconductor device |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3288010B2 (zh) |
KR (1) | KR100268788B1 (zh) |
TW (1) | TW387136B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI512860B (zh) * | 2013-06-17 | 2015-12-11 | China Steel Corp | 導線結構及其製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100399417B1 (ko) * | 2001-01-08 | 2003-09-26 | 삼성전자주식회사 | 반도체 집적 회로의 제조 방법 |
KR20030002522A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
-
1997
- 1997-06-30 KR KR1019970030281A patent/KR100268788B1/ko not_active IP Right Cessation
-
1998
- 1998-06-19 TW TW087109821A patent/TW387136B/zh not_active IP Right Cessation
- 1998-06-23 JP JP17605698A patent/JP3288010B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI512860B (zh) * | 2013-06-17 | 2015-12-11 | China Steel Corp | 導線結構及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR19990006059A (ko) | 1999-01-25 |
KR100268788B1 (ko) | 2000-11-01 |
JP3288010B2 (ja) | 2002-06-04 |
JPH1187508A (ja) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW412787B (en) | Single step process for blanket-selective CVD aluminum deposition | |
TW387136B (en) | Method of forming a metal wire of a semiconductor device | |
TW392213B (en) | Surface cleaning method with plasma sputter used in the post-wolfram etching process | |
KR100365061B1 (ko) | 반도체소자및반도체소자제조방법 | |
TW531798B (en) | Barrier metal layer and method of forming the same | |
KR20000044851A (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
KR100430684B1 (ko) | 반도체소자의금속배선형성방법 | |
TW298674B (zh) | ||
US20060199360A1 (en) | Cladded silver and silver alloy metallization for improved adhesion and electromigration resistance | |
KR100445409B1 (ko) | 반도체소자의금속배선형성방법 | |
KR100197669B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
TW469591B (en) | Fabrication method of dual damascene | |
KR100369352B1 (ko) | 반도체 장치 및 그 제조방법 | |
TW507327B (en) | Manufacturing method of metal interconnection | |
TW569383B (en) | Method for forming metal wire using titanium film in semiconductor device having contact holes | |
KR100414745B1 (ko) | 반도체소자의금속배선형성방법 | |
KR100332127B1 (ko) | 반도체 소자의 도전층 형성방법 | |
KR100250725B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100373364B1 (ko) | 금속배선 형성방법 | |
KR100186985B1 (ko) | 반도체 소자의 콘택홀 매립 금속배선 형성방법 | |
KR100252764B1 (ko) | 반도체장치의다층금속배선형성방법 | |
JPH0410572A (ja) | 半導体集積回路装置及びその製造方法 | |
US6232226B1 (en) | Method of fabricating barrier layer in integrated circuit | |
TW386297B (en) | Method for forming metal plug | |
KR100212012B1 (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |