KR19990006059A - 반도체 소자의 금속배선 형성방법 - Google Patents
반도체 소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR19990006059A KR19990006059A KR1019970030281A KR19970030281A KR19990006059A KR 19990006059 A KR19990006059 A KR 19990006059A KR 1019970030281 A KR1019970030281 A KR 1019970030281A KR 19970030281 A KR19970030281 A KR 19970030281A KR 19990006059 A KR19990006059 A KR 19990006059A
- Authority
- KR
- South Korea
- Prior art keywords
- aluminum alloy
- temperature
- semiconductor device
- metal wiring
- low
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 23
- 239000002184 metal Substances 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 44
- 230000004888 barrier function Effects 0.000 claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims description 13
- 239000010408 film Substances 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 5
- 230000006378 damage Effects 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000011888 foil Substances 0.000 claims 1
- 238000005240 physical vapour deposition Methods 0.000 abstract description 25
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 5
- 238000009736 wetting Methods 0.000 abstract description 2
- 229910045601 alloy Inorganic materials 0.000 abstract 1
- 239000000956 alloy Substances 0.000 abstract 1
- 230000006698 induction Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- -1 TiN Chemical class 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000010169 landfilling Methods 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 210000002381 plasma Anatomy 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 콘택홀이 형성된 평탄화 절연막 상부에 확산 방지막을 형성하고 상기 확산방지막 상부에 젖음충과 화학기상증착 (Chemical Vapor Deposition, 이하에서 CVD 라 함 ) 알루미늄합금을 순차적으로 적층한 다음, 상 CVD 알루미늄합금 상부에 진송파괴없이 저온 물리기상증착 (Physical Vapor Deposition 이하에서 PVD 라 함)알루미늄합금과 고온 PVD 알루미늄합금을 순차적으로 형성하고 상기 고온 PVD 알루미늄합금 상부에 반사방지막을 형성하는 공정으로 금속배선을 형성하여 보이드(void)의 유발을 억제하고 상부면을 평탄화시켜 후속공정공정을 용이하게 함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 금속배선 물질인 알루미늄합금의 평탄화에 관한 것이다.
일반적으로, 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기위한 반도체소자의 배선은, 배선을 위한 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성하고 후속공정을 거쳐 이루어지며, 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
상기 금속배선은 알루미늄(A1)에 소량의 실리콘이나 구리가 포함되거나 실리콘과 구리가 모두 포함되어 비저항이 낮으면서 가공성이 우수한 알루미늄합금을 배서재료로 하여 PVD 방법의 스퍼터링으로 상기의 콘택홀 및 비아홀을 매립하는 방법이 가장 널리 이용되고 있다.
종래기술에서 널리 이용되는 물리기상증착방법은 그 과정이 화학적 반응없이 물리적 기구에 의하여 증착이 이루어진다. 그리고, 상기 물리기상증착방법의 일종인 스퍼터링방법은 외부인가전압에 의해 저압의 기체를 이온화, 즉 플라즈마화시켜 기체이온을 형성하며, 상기 기체이온은 전위차에 의해 가속되어 음극 타겟을 때린다. 이때, 상기 기체이온의 충돌에 의해 타겟의 원자가 튀어나와 모재 표면에서 응집,성장하여 박막을 형성한다. 일반적으로, 상기 저압의 기체는 아르곤이 사용된다.
상기 스퍼터링방법은, 화학기상증착방법에 비하여 저온에서 실시되며 공정이 단순하다는 장점이 있다.
그러나, 금속박막내에 결함의 증가로 금속박막의 비저항이 높아지는 문제가 있고, 디자인룰이 작아짐에 따라 금속배선의 저항값이 커지게 되어 금속박막에 일렉트로 마이그레이션 (EM) 현상과 같은 신뢰성 측면과 알씨(RC)딜레이 등과 같은 소자 특성 측면에 좋지않은 영향을 준다.
이를 해결하기 위하여 CVD 방법과 PVD 방법을 이용한 알루미늄합금 평탄화공정은 표면 거칠기가 문제로 대두되어 마스크를 이용한 식각공정을 어렵게 하는 문제점이 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기위하여, 평탄화된 금속배선을 형성하여 후속공정을 용이하게 함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체소자의 금속배선 형성방법을 제공하는데 그목적이 있다.
도 1a 내지 도 1d 는 본 발명의 실시예에 반도체소자의 금속배선 형성방법을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 반도체기판, 2 : 평탄화절연막, 3 : 확산방지막, 4 : 젖음층, 5 : CVD 알루미늄합금, 6 : 저온 PVD 알루미늄합금, 7 : 고온 PVD 알루미늄합금, 8 : 평탄화된 알류미늄합금, 9 : 반사방지막
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
콘택홀이 형성된 평탄화 절연막 상부에 확산방지막을 형성하는 공정과,
상기 확산방지막 상부에 젖음층과 CVD 알루미늄합금을 순차적으로 적층하는 공정과
상기 CVD 알루미늄합금 상부에 진공파괴없이 저온 PVD 알루미늄합금과 고온 PVD 알루미늄합금을 순차적으로 형성하는 공정과,
상기 고온 PVD 알루미늄합금 상부에 반사방지막을 형성하는 공정을 포함하는 것을 특징으로하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다,
도 1a 내지 도 1d 는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판(1) 상부에 콘택홀(10)이 형성된 하부절연층(2)을 형성하고, 전처리공정을 실시한 다음, 전체표면상부에 확산방지막(3)을 형성한다.
이때, 상기 하부절연층(2)은 소자분리막, 워드라인, 비트라인 및 캐패시터를 형성하고 유동성이 우수한 절연물질로 형성한다.
그리고, 상기 확산방지막(3)은 TiN,WN, TaN 과 같은 질화막 계열의 화합물이나 TiSiN, WSiN 등과 같은 실리콘질화막 계토의 화합물로 형성한다.(도 1a)
그 다음에, 상기 확산방지막(3)상부에 젖음층(4)과 CVD알루미늄합금(5)을 순차적으로 형성한다.
이때,상기 젖음층(4)은 Ti등과 같은 물질로 형성한다, 그리고, 상기 CVD 알루미늄합금(5)은 CVD방법을 이용하여 100~250℃ 정도의 온도에서 400~1000 Å정도의두께로 형성한다.(도 1b)
그 다음에, 상기 CVD 알루미늄합금(5) 상부에 저온 PVD 알루미늄합금(6)과 고온 PVD 알루미늄합금(7)을 순차적으로 적층한다,
이때, 상기 저온 PVD 알루미늄합금(6)과 고온 PVD 알루미늄합금(7) 형성공정은 상기 CVD알루미늄합금(5)의 증착후 진공 파괴없이 고온 고진공으로 유지된 스퍼터링 챔버로 이동하여 반도체기판, 즉 웨이퍼의 가열없이 5~25kW 정도의 높은 파워(power)로 짧은 시간에 증착한 다음, 상기 웨이퍼를 충분히 가열하고 고온에서 0.1~5kW이하의 낮은 증착 파워로 알루미늄합금을 증착하여 알루미늄합금의 평탄화를 가능하게 한다,
그리고,상기 저온 PVD 알루미늄합금(6)과 고온 PVD 알루미늄합금(7)의 증착공정은 하나의 챔버에서 형성할 수도 있고, 온도가 조절된 두개의 챔버를 이용하여 형성할 수도 있다.
그리고, 상기 저온 PVD 알루미늄합금(6)과 고온 PVD 알루미늄합금(7) 형성공정은, 각각 실온 ~100℃ 정도와 400~550℃ 정도의 온도에서 실시한다. 이때, 상기 400~500 ℃ 정도의 온도는 콘택의 단차비에 따라 조절 가능한 것이다.(도 1c)
그 다음에, 상기 평탄화된 알루미늄합금(8) 상부에 패터닝공정을 위한 반사방지막(9)을 형성한다.(도 1d)
본 발명의 다른 실시예로 다츨의 금속배선을 형성하는 방법은, 웨이퍼 디가싱(degassing)/콘택 하부 산화막제거 / 젖음층이나 아웃가싱(out-gassing)방지막증착 / CVD 알루미늄합금 증착 / 저온 PVD 알루미늄합금 증착 / 고온 PVD 알루미늄합금 증착 / 반사방지막 증착 등으로 이루어진다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, CVD 와 PVD 방법으로 알루미늄합금을 층착하여 보이드의 유발을 방지하고, 고온과 저온에서 알루미늄합금을 층착하여 표면 거칠기를 감소시킴으로써 후속공정을 용이하게 하여 반도체소자의 특성 및 신뢰성을 향상시킬 수있는 효과가 있다,
Claims (7)
- 콘택홀이 형성된 평탄화 절연박 상부에 확산방지막을 형성하는 공정과,상기 확산방지막 상부에 젖음층과 CVD 알루미늄합금을 순차적으로 적층하는 공정과,상기 CVD 알루미늄합금 상부에 진공파괴없이 저온 PVD알루미늄합금과 고온 PVD 알루미늄합금을 순차적으로 형성하는 공정과,상기 고온 PVD 알루미늄합금 상부에 반사방지막을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
- 청구항 1 에 있어서,상기 확산방지막은 질화막 계통이나 실리콘 질화막 계통의 금속박막으로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
- 청구항 1 에 있어서,상기 CVD 알루미늄합금은 100~250℃정도의 온도에서 400~1000Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 청구항 1 에 있어서,상기 저온 PVD 알루미늄합금은 5~25kW 정도의 높은 파워(power)로 실온 ~100℃ 정도의 온도에서 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
- 청구항 1 에 있어서,상기 고온 PVD 알루미늄합금은 0.1~5kW 정도의 증착 파워로 400~550℃ 정도의온도에서 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
- 청구항 1, 청구항 4 또는 청구항 5 에 있어서,상기 저온, 고온 PVD 알루미늄합금은 고온으로 유지된 하나의 증착챔버에서 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
- 청구항 1, 청구항 4또는 청구항 5에 있어서,상기 저온, 고온 PVD 알루미늄합금은 저온과 고온으로 유지된 두개의 증착챔버에서 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030281A KR100268788B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체소자의 금속배선 형성방법 |
| TW087109821A TW387136B (en) | 1997-06-30 | 1998-06-19 | Method of forming a metal wire of a semiconductor device |
| JP17605698A JP3288010B2 (ja) | 1997-06-30 | 1998-06-23 | 半導体素子の金属配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030281A KR100268788B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체소자의 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990006059A true KR19990006059A (ko) | 1999-01-25 |
| KR100268788B1 KR100268788B1 (ko) | 2000-11-01 |
Family
ID=19513017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970030281A KR100268788B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체소자의 금속배선 형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3288010B2 (ko) |
| KR (1) | KR100268788B1 (ko) |
| TW (1) | TW387136B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399417B1 (ko) * | 2001-01-08 | 2003-09-26 | 삼성전자주식회사 | 반도체 집적 회로의 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002522A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
| TWI512860B (zh) * | 2013-06-17 | 2015-12-11 | China Steel Corp | 導線結構及其製造方法 |
-
1997
- 1997-06-30 KR KR1019970030281A patent/KR100268788B1/ko not_active IP Right Cessation
-
1998
- 1998-06-19 TW TW087109821A patent/TW387136B/zh not_active IP Right Cessation
- 1998-06-23 JP JP17605698A patent/JP3288010B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399417B1 (ko) * | 2001-01-08 | 2003-09-26 | 삼성전자주식회사 | 반도체 집적 회로의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100268788B1 (ko) | 2000-11-01 |
| JP3288010B2 (ja) | 2002-06-04 |
| TW387136B (en) | 2000-04-11 |
| JPH1187508A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5747360A (en) | Method of metalizing a semiconductor wafer | |
| US5670432A (en) | Thermal treatment to form a void free aluminum metal layer for a semiconductor device | |
| US20070252277A1 (en) | Semiconductor devices and fabrication method thereof | |
| KR100421824B1 (ko) | 반도체 장치의 제조방법 | |
| KR100707656B1 (ko) | 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자 | |
| KR19990063873A (ko) | 집적 회로용 금속 스택의 티타늄과 알루미늄 합금사이의 개선된 인터페이스 | |
| US6391778B1 (en) | Contact/via force fill techniques and resulting structures | |
| JP4799715B2 (ja) | 多層メタリゼーション用低温アルミニウムリフロー | |
| US7645698B2 (en) | Method for forming barrier layer | |
| US7224065B2 (en) | Contact/via force fill techniques and resulting structures | |
| KR100268788B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| US8587128B2 (en) | Damascene structure | |
| KR100376873B1 (ko) | 반도체 장치의 배선 및 배선 연결부와 그 제조방법 | |
| KR100361207B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US20090261477A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| KR19990006058A (ko) | 반도체소자의 도전배선 형성방법 | |
| KR100252896B1 (ko) | 반도체 소자의 콘택배선 형성방법 | |
| KR100215830B1 (ko) | 배선형성방법 | |
| KR20020055179A (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| KR100268802B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0185299B1 (ko) | 반도체 소자의 비아홀 매립 금속배선 형성방법 | |
| KR100353534B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR950011559B1 (ko) | 반도체 소자의 다층 금속배선 제조방법 | |
| KR100358058B1 (ko) | 반도체 소자의 베리어 메탈층 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |