TW315507B - - Google Patents

Download PDF

Info

Publication number
TW315507B
TW315507B TW085107986A TW85107986A TW315507B TW 315507 B TW315507 B TW 315507B TW 085107986 A TW085107986 A TW 085107986A TW 85107986 A TW85107986 A TW 85107986A TW 315507 B TW315507 B TW 315507B
Authority
TW
Taiwan
Prior art keywords
layer
doped
item
patent application
capacitor
Prior art date
Application number
TW085107986A
Other languages
English (en)
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW315507B publication Critical patent/TW315507B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

315507 經濟部中央樣準局員工消费合作社印製 A7 B7 五、發明説明t,) 本發明像關於半導醴裝置中之電容器,待別是DRAM記 億裝置中之電容器,具有包含許多元件之電極結構,這 些元件配置成互相隔闊一段距離且以連接結構電性相連 ,具有電容器介電質和反(counter)電極。本發明亦涉 及半導體裝置中電容器之製造方法〇 許多積體電路需要電容器。類比/數位轉換器,數位 /類比轉換器和濾波器電路以動態記憶晶格之典型例子 來考盧 將電容器原本需要很大空間之需求予以降低之 方法是需要的,尤其在考盧增加之積體位準上的結構小 型化時或需要降低晶片面積時更是需要。這裡可以動態 半導體記憶體作為典型的例子。在此種記億體中,平常 所用之單一電晶體記億晶格在儲存密度增加時所需之面 、 積卻由一代至另一代逐漸減少。同時,儲存電容器之最 小電容必須保持相同。 在動態半導體記億裝置中,單一電晶體之記億晶格包 含一锢讀出電晶體和一値電容器。儲存在電容器中之資 訊(即,電荷)可經由宇元線驅動讀出電晶體而由位元線 讀出。為了可靠地儲存電荷且可同畤區別讀出之資訊, 則儲存電容器必須有一個最小之電客量。儲存電容器之 電容量之下限目前認定之值是_2“『。 為了逹成此一電容量,則電容器之介電質的厚度必須 儘可能小且電容器必須有儘可能大之面積。 由於直至1Μ位元之記億鼷時代讀出電晶體和電容器兩 者均形成平面式之組件,由4Μ位元之記億體時代的裝置 (請先閲讀背面之注意事項再填寫本頁) - -- -II 1--1 -- - ^ . :一 - - S ......- - - 1 · f球 本紙張尺度速用中國國家榡準(CNS ) A4规格(210X297公釐) 315507 A7 B7 五、發明説明(> )_ (請先閱讀背面之注意事項再填寫本頁) 開始,電容器配置在溝槽(溝槽式電容器)中已為人所知 。電容器之電極沿箸溝槽之表面配置。和以平面方式配 置在基體表面之情況比較,電容器之有效面積在整體效 果上是被放大了。 能保持或降低電容器之空間需求而同時增加其電容量 之其它可能性是將電容器設計成堆ft式電容器。在此情 況下,一種複晶矽結構(例如,皇冠形結構或圓柱形)經 由字元線而形成且和基體接觸。複晶矽結構形成記憶體 節點,此節點設有電容器介電質和電容器電極板(所諝晶 格板)。此種觀念之優點為其可和邏輯程序相容。 基體表面上方之自由空間像供此電容器使用。在此情 況下,只要相鄰記憶晶格之結構互相絶緣,則整Μ晶格 面積可由複晶矽結構覆蓋。在本文中已知之關鍵(key)字 是:鰭狀堆壘電容器及皇冠形堆畳電容器。 ’ 經濟部中央標準局員工消費合作社印装 ΕΡ-Α- 0 415 530掲示一種具有堆疊電容器作為儲存電. 容器之半導體記億裝置《堆叠電容器包括具有許多複晶 矽層之複晶矽結構,這些複晶矽層基本上成上下平行地 配置且至少經由一《侧遴支撐而互相連接。此侧邊支撐 僳利用複晶矽層而産生,複晶矽層在背面受到蝕刻以保留 一値基本上為垂直配置之網狀構造(Web),此網狀構造 連接上下配置之複晶矽層》這樣的結構另外亦可經由沈 積複晶矽層和氣化矽層而形成,氧化矽層可選擇性地對 複晶矽層進行蝕刻,其方法為在基體表面將這些層予以 結構化,在結構之至少一邊上産生側邊支撐且遴擇性地 -4 -本紙張尺度適用中國國家梂準(CNS ) A4规格(210X297公釐) 經濟部中央橾率局員工消費合作社印製 A7 B7 五、發明説明(4 ). 對氣化矽層進行蝕刻。複晶矽結構在此情況中以砷摻雜 ,氣化矽隨後藉熱氣化作用而形成電容器介電質,由摻 雜之複晶矽所組成之晶格板則沈積在介電質上。 US-A-5 240 871掲示一種具有上下排列之電極層的電 容器,其中以不同速率蝕刻之電容器絶緣層施加至複晶 矽層,隨後進行結構化且受到蝕刻以形成支撐架構。接 著沈積一層摻雜之複晶矽,然後再沈積一層氮化矽層, 最後形成晶格板。 本發明以在半導體記憶裝置中設置電容器此一問題為 基準,這可逹到高元件密度及降低製程複雜性和空間需 求。此種電容器之製造方法亦將予以描述。 此問題可利用具有申諳專利範圍第1項之特擻的電容 器及具有申請專利範圍第6項之特擞的電容器製造方法 ^來解決。 本發明之主要優點是電容器之厚度(當水平配置時)或 電容器之寬度(當垂直配置時)較已知之電容器小。此種 電容器特別可用在DRAM半導護裝置中,這是因為所需之 最小晶格電容為20fF時,此種電容器所具有之厚度及面 積都很小。可預期的是此種型式之®容器亦可用於将來 新一代DRAM之儲存電容器,那時候對其面積較小之需求 更加迫切。為了這傾目的,只需增加層數而降低層面積 。而且,可以降低層厚度和介電質厚度之方式來降低電 容器之厚度或寬度。此種電容器更具有可將電極結構( 在P通道電晶體之情況)藉接觸孔而直接連接至電晶體 -5 - 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) A7 B7五、發明説明〇 ) · 之汲極的此種優點。然而,在電極結構和其它電路元件 之間以其它方式連接亦是可能的。例如,在η通道選擇 極或 汲層 之化 體矽 晶 , 電鈦 和化 層氮 金鈦 間’ 中鉅 由由 經可 可如 構例 結層 極屬 電金物 ,間充 中中镇 體 ,孔 晶接觸 電連接 例 以 〇 ,耗 點損 優有 之沒 利面 有方 為它 極其 有在 具 , 法驟 方步 之造 知製 已之 較少 法較 方需 之只 明 明 發發 本本 。結 中極 SM. ©a 屬之 附件 各元 圍多 範許 利含 專包 請有 申具 在器 述容 描電 節之 細中 它置 其裝 之體 明導 發半 本在 構由 結全 '接完 6Ε 遵 榍 藉結 可接 且連 離之 距關 段相 1 和 隔件 間元 相之 互構 成結 置極 配電 件 , 元接 些連 這 性 , 構作 ,接 中連 況 。 情式 此方 在面 .〇 平 成之 構鄰 質相 物或 雜下 摻上 P 成 之置 -3配 C1可 20件 10元 > 之 度構 濃結 雜極 邊ot 個(P 一 盆 少成 至計 之設 向可 横件 為元 面之 表構 件結 元極Λ、、 對 , 相面 在方 f-榑 一 結另 伸 延 上 互 可 且 狀 配集 器成 容計 電設 至好 接 最 内結 域接 區連 狀 。 盆.部 在底 構之 結件 接元 連·至 。接 p\ .1 狀» 巢且 成體 置載 配之 相置 1 生 産 上 面 。表 件之 ¾1 撐載 支於 的先 棒首 條 , 像中 之法 内方 構的 結器 極容 狀.造 盆製 在在 中 HH mu vn^— —HI— tuBJ% ϋ nn In • - ^ -¾ (請先閲讀背面之注^^項再填寫本頁) 、11 年 經濟部中央標準局員工消費合作社印策 在 加 , 施後 上之 層 。 + 列 Ρ 序 層 ,之 層 間 + HW ρ ί 含層 包霉 層導 極 Ρ 基之 1C tta 。摻 層高 e)和 S a 9 ..s 極低 基含 個包 成 形 以 刻 蝕 性 向 異Ιο j 層 0 受 P 列之 序層 層極 此基 達 '抵 少 至 孔 Mfflr gl子 此 孔 中 域 區 緣 邊 德1 之 孔 開 此 在 少 至 後 然 低 之 列 序 層 〇 帶 電 導 + P 之 列 序 層 接 I ~ 可 生 産 P 的 雜 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公嫠) 經濟部中央橾率局貝工消費合作社印袋 A7 __B7_五、發明説明() 導電層随後對P+層選擇性地被蝕刻。則介電層被沈積 且形成反(counter)電極。 在此情況中,可形成基極層使其只包含P+層或具有 氧化及/或餌化靥在P+層之下的此種P+層。依據電容 器所需之结構,開孔中之P+導霣帶係藉離子植入而産 生,即,以硼離子在一斜角下植入或施加P+導電材料。 此處重要之處為層序列並未完金為P+導霍帶所覆蓋, 以便使蝕刻爾可侵蝕低摻雜之P型材料而用於下述之選 擇性》刻。 選擇性蝕刻以齡性蝕刻剤來進行,例如乙二胺/鄰苯 二酚或氫氣化鉀溶液。在低摻雜之P導電層材料被蝕刻 掉之後,施加一種介電質(例如,0N0介電質)且隨後以 保形(con fornal)方式沈積一種導電材料作為反電極。 基極層可産生於絶緣體之平面化的表面上》若有一通 至下方連接區域之接觸孔設在絶緣雔中,則此接觸孔間 樣可以基極層之P+型材料來缜充。除了此種霄極結構 之垂直式接觸外,接觸亦可利用倒向之連接而完成。另 一方面,基極層和隨後之電極結携可在絶緣層或矽層之 *槽中産生。若痛要,則可在基極着之P+層的某些部 份之下方設置氣化矽層及/或氮化矽層。 電容器的産生是基於P+摻雜之矽在驗性蝕刻溶液中 的蝕刻速率比低摻雜之矽慢很多e ftJ.Electrochem. ν〇1.137,Νο·11,Νον_1990,第 3626至 3632頁中由 H.Seidel 等人所發表之"An i s 〇 t ro p i c E t c h i ng 〇 f C r y s t a 1 1 i n e -7 - (請先閱讀背面之注意事項再填寫本頁) .裝. 訂 N^ 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) 3:55〇7 - 五、發明説明·( έ ) ...ί -'·.
Silicon in Alkaline Solutions",p 摻雜之矽在乙二 胺/鄰苯二酚(SiC)溶液中之蝕刻速率直到濃度為1〇b cb3 時仍是定值,既然突然降低。當濃度為2· U^cm3時, .蝕刻速率只小於濃度1 Q 13 c b 3時之千分之一.。 本發明以下將參考圖式而利用實施例作詳細解釋。画 式簡單說明如下: 画la至圖If製造電容器之第一實施例。 圖2電容器之第二實施例的橫切面圖。 圖3a及3b可能之幾何配置的平面圖。 圖4a至麵4c電容器之第三實施例之製造(SiC)e 依據圖la,設有一値載體,其表面具有絶縐層ΰ其 它半導體裝置之元件,例如電晶體,可設置在絶緣層之 下。接觸孔2設定在絶緣層l(SiC)之中,和表面齊平且 以金屬化之材料填充。鎢,鉅,鈦,氪化鈦或摻雜之複 晶矽可作為填充材料。若使用這些材料,則摻雜之複晶 矽必須被矽化使金屬中間層顯現在表面上。以金屬導電 材料镇充之接觸孔2形成即將産生之電極結構之連接用 的接觸玻璃層(例如B P S G )可作為載體之絶緣層1 ,此 玻璃層由於玻璃之流動而具有平面式表面此一優點。然 而,亦可設置一種可藉磨光(polish)方式(例如CMP方法) 予以平面化之絶緣層β 在此實施例中,隨後於載體和接觸孔2之表面上産生 高摻雜,Ρ導電型式之基極層3。摻雜位準依據所選之 即將使用的蝕刻液而定,且選擇之方式應使蝕刻速率極 低。例如就乙二胺/鄰苯二酚溶液而言,則霈選擇硼濃 本紙張尺度適用中國國家標準(CNS ) A4規格(210X:297公釐) m m UK m n.— m (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 — -----,—^ ------IT------^../1-------------- 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明(7 ) 度Sio^car3。基極層之厚度可為3 0 0nia,而p-層和P + 層相間排列之層序列随後施加至基極層3之高摻雜的p + 導電層。高摻雜層5和7在此情況中以和基極層之高摻 雜的P+導電層一樣的方式進行摻雜。低摻雜之P_導電 層4和6所具有之摻雜對選擇性作用之蝕刻劑而言允許 一種較高之蝕刻速率。例如,以上述之乙二胺/鄰苯二 酚溶液進行蝕刻之硼摻雜大約為lQ^c it3或更低。 層厚度的選擇是使低摻雜之P~導電層較高摻雜之P + 導電層厚。例如,P—層之厚度為30η®,而p+層5和7 之厚度為1〇ηΐΒβ 層3至7僳以保形方式沈積。可能之沈積方法是在低 壓下之氣相化學沈積法,特別是熱壁(wall)或冷壁LPCVD ,或分子束磊晶法1在同一個反應器中可在原部位施加 層序列《為了此一原因,在和P+摻雜之複晶矽層3 , 5 及7比較時,P-摻雜之層4及6需要設定不同之程序 參數。 依據_lb,隨後産生一镅光罩(未示出)且用來異向性 蝕刻層序列3至7,.以便形成一値或更多之孔8,氫氣化 鉀(Κ0Η)可用作蝕刻劑。在圖中,孔8往下蝕刻至載體1 之絶緣層中。這樣會産生許多隔離之島,在毎一個島中 可製造一値電容器。然而,並非總是需要將孔往下蝕刻 至基極層之P+導電層中。若基極層3未完全蝕刻,則會 産生一锢大面積的電容器配置。複晶矽之層序列需結構 化使堆疊在平面圖中為圖形或角形(鼷3)。 本紙張尺度適用中國國家標準(CNS ) A4规格(210Χ297公釐) ---^--^-----裝-------訂------^··旅 (請先閲讀背面之注項再填寫本頁) 經濟部中央橾準局員工消費合作社印装 A7 B7 五、發明説明($ ) 在下一步驟中,連接層序列3至7之p導電帶産生於 孔8之邊緣區域中,以BF2離子在某一傾斜角(例如, 對垂直線成8°之角度)進行植入可逹成此目的。g —種 方式為,亦可在圖lb所示之孔的另一邊以硼離子植入。 此種植入之效果是:受到離子撞擊之孔的邊'緣區域中, 低摻雜之P導電層4和6的一有限區域會成為(SiC)高 摻雜,此種摻雜相當於其餘P+摻雜之複晶矽層的摻雜 度。然後加溫以確保植入之硼離子可被驅動,即,在複 晶矽層4和6中使硼愈子佔有適當之晶格位置。在此情 況中,.需要使擴散不會由高摻雜區進行至低摻雜區中。 加溫過程最好利用RTA(Rapid Thermal Annealing,快速 之熱退火)來進行。所選擇之溫度大約為85(TC至900 °C。 _ 1C顯示加溫後所産生之結構。由於硼離子以斜 角植入孔8之中,則在毎一孔之邊緣區域中可形成將p + 層3, 5和7互相連接之p+區域9。在此實施例中,此p + 區域之形狀為反向之"E"字形。另一方面,輿區域9相 對之孔8的邊緣區域上,最初所産生之層序列3至7仍 被(SiC)保留著,其結果為低摻雜之層4和6空空地指 向開孔。 若藉異向性蝕刻産生一種在平面圖中為圓形之結構化 層序列,其中可産生孔8 ,則區域9以減小之厚度延伸 於堆*馬邊之特定部份之上。矩形之堆叠所達成之效果 為只有堆叠之一邊或堆疊之兩邊在其邊上被P+摻雜, 其結果為S域9只出現在堆垦之一邊或以某種角度覆蓋 -10- 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝.
T 315507 ^ 五、發明説明(9 ) 堆畳之兩邊。以此方式形成之堆昼的直徑或寬度大約為 1AB。画3顯示依據圔1所設計之結構化的已摻雜之堆 昼。植入方向顯示在每一情況中。在圖3所示之例子中 ,可産生一種很強固之結構以用於即将製造之電容器中β 在下一步驟中,此裝置使用蠔性蝕刻劑以選擇性地進 行同向性之蝕刻。適當之蝕刻溶液例如可以是乙二胺/ 鄰苯二酚。預先給予一選定之摻雜濃度時,鹼性蝕刻溶 劑之性質需使低摻雜之Ρ-導電層較Ρ+摻雜之導電層受 到更強烈之蝕刻,其遴擇性為100: 1至1000: U在此 種蝕刻程序之後所産生之結構是一種如圖Id所示之結構 ,其中只剩P+摻雜之各區域且各區域互相連接以形成 一種支撐結構,此支撐結構以10表示。 在下一步驟中,依據圖le,以保形方式沈積電容器電 質。此介電質可由氣化矽及/或氮化矽來形成。最好是 形成一種0N0介電質層,其包含第一氣化矽層,氮化矽 層和第二氣化矽層。大約lQn®之全部之層厚度可適用於 此電容器之介電質。然而,若欲産生較大之電容量,電 容器介電質之厚度亦可選擇較小值,例如3ηιι。 經濟部中央樣率局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 電容器12之反電極藉保形沈積(例如,p+摻雜之複晶 矽)産生在電容器之介電質上,所使用之沈積方法可和 産生層序列所使用之方法相同。 若需要,則反電極12可利用半導體技術之一般方法予 以結構化且製作接觸部位。
圖2顯示電容器之第二實施例,此電容器可作為DRAM -1 1 -本紙張尺度適用中國國家標率(CNS ) A4规格(210X297公釐) 經濟部中央標準局員工消費合作社印褽 A7 B7 五、發明説明(^ ) 半導體裝置中之儲存電容器。在此情況中,載體含有遘 擇電晶體以用於絶緣層1之下的儲存電容器。絶緣區域 藉場氣化區21而形成在基體20中。一値絶緣區域包含兩 値選擇電晶體3D和4D,此二電晶體有一共用之源極區22。 通道區在源極區22之兩倒延伸且分別受閘極3 2和42控制以 作為字元線,閘極則在橫切面之所有各邊上均絶緣。各 電晶體都各有自己之汲極區域31和41而通至場氣化物21。 由選擇電晶謾和電容器所形成之記億晶格的毎一汲極經 由絶緣層中之接觸孔連接至電容器之電極結構。例如, 電晶體30之汲極31連接至第一電容器K1之電極33。電晶 體40之汲極41連接至電容器K2之電極43。和圖1之實施 例比較,電極結構33和43之産生方式為:載體層1中之 接觸孔2首先以自動對齊之重昼接觸而接通至各別電晶 體之汲極區域,且隨後P+摻雜之基極層藉保形沈積而 産生,其中接觸孔會被镇滿。在圖2之實施例中,源極 和汲極區2 2, 31及41是P+摻雜之區域,相當於p通道 之選擇電晶體。在η通道之選擇電晶體的情況中,接觭 孔2必須有包含金屬性導電材料(例如,鎢,鉋,鈦,氮 化鈦或矽化物)之中間層,用於下一記憶晶格之字元線23 配置在場氧化物區域.21之上。字元線23, 32和42最好由 高摻雜之複晶敕或聚化物構成β源極區22藉自動對齊 之重叠接觸而與位元線50接觸,該位元線由鎢或聚化物 構成。在圖2之記億裝置中,所有之電容器有一共用之 反電極34,此即所讚晶格板。 -12- 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) ---Υ - J--I I I -- I I - 'tT- I - ---- ^ (請先鬩讀背面之注意事項再填寫本頁)
V V 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明("). 匾4顯示此種電容器之S —實施例,在此情形中是設 計成盆狀之配置。首先於載體1上形成絶緣層6G,載體 1上有一例如以金羼填滿之接觸孔2,絶緣層隨後被結構 化以1便往下産生一値開孔直至載體層1或埴滿之接觸孔2 。首先,由高摻雜之P+導電型複晶矽構成之基極層61及 隨後一包含低摻雜和高摻雜之P導電層相間之層序列藉 如上所述方式之保形沈_而産生。低摻雜層以62, 64和 66表示,高摻雜層以63和65表示。最初所産生之結構為 層61至66偽互相以盆狀方式排列,較晩産生之·層具有較 先前産生之層更小之底部和邊緣。有一往下直到基極層 61之開孔70傜藉光罩技術和隨後之異向性蝕刻步駿而在 層序列之中央産生。結果使層序列暴露在底部區域中( 画 4 a ) 〇 隨後,開孔70至少一部份以高摻雜之p+導電材料填 充,這可利用與層63和65相同之形成方式來完成。另一 種方式則是在給予一個和層之邊緣高度相比為足夠大的 開孔時,可選擇在某一角度之植入。S —種産生開孔和以P + 型之材料瑱充此開孔之方式為,利用光罩和一値或更多 之以下所述之植入步驟以P+型之原子對層序列底部由 光罩開孔所界定之區域進行摻雜。最好是提供許多植入 步驟使每一情況之摻雜最大值位於P—層之區域中。P + 支撐則在光罩開孔之底部區域中産生。 P+摻雜區至少具有lQ^cir3之摻雜濃度,低摻雜之 P -區6 2 , 6 4和6 6則最多具有1 0 19 c ir3之摻雜濃度。隨 -1 3- 本紙張適用中國國家揉率(CNS ) A4規格(210X297公釐) -------------(裝-------訂------《\ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(P) 後可例如以RT A步驟進行加溫,使P+摻雜層不會發生擴 散。此種結構隨後在鹼性蝕刻溶液中進行選擇性且異向 性之蝕刻。在此過程中。保留P+摻雜層,P—摻雜層, 則予以蝕刻掉。此種蝕刻過程的選擇性在此情況中高至 可以産生一種如圖4b所示之支撐結構,這種支撐結構很 像枝形吊燈架。和画1之實施例相比,中央之高摻雜的 P導電區70的産生方式需使開孔70完全镇充在層序列之 底部區域中。沈積過程僳利用已提過之沈積方法以保形 方式進行且隨後進行結構化。因此,區域71連接層序列 之底部區域中的層序列61至66(可由圖1中辨認)。 依據園4c,介電質73(例如ΟΝΟ介電質)和反電極74(例 如由Ρ+摻雜之複晶矽構成)依序藉保形沈積方式而形成。 介電質和反電極Τ4可依序被結構化。 若需要,如圖2所示,亦可藉保形沈積方式將基極層 沈積在接觸孔2中。而且,亦可將圖4所示型式之電容 器配置在矽基體中且將溝槽邊緣之電極結構連接至半導 體裝置(例如,DRAM裝置之S擇電晶體)。在此情況中, 就像已•知之溝槽電容器之情況一樣,反電極74可設計成 一種連绩之晶格板。若此電容器在矽基體中配置成溝槽 電容器,則在P型基體之情況中,將溝槽區域作更高之 摻雜以産生基極區域是足夠的。在η摻雜之基體中,利 用絶緣層將基極層61之高摻雜的ρ導電層自基體絶緣。 此種型式之層可由氧化矽及/或氮化矽形成。 -1 4 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) mrt.ln J- I I I -^ In I I I I n -- I - I I ^ (請先閱讀背面之注意事項再瑱寫本頁)

Claims (1)

  1. A8 ,,Ψ ΒΒ 〆1 C8 D8 々、申請專利範圍 第8510798 6號「半導體裝置中之電容器及其製造方法」 」專利案 (86年6月修正) 巧申請專利範圍 ^ 1. —種半導髏裝置中之霣容器,特別是DRAM記億裝置中 的電容器,具有包含許多元件之霣極结構(1 Q ),這些 元件配置成互相隔開一段距離且藉連接結構(3)而電 性相連,此種電容器還具有電容器介15質(11)和反電 極(12),其持徽為:霣搔結構之元件和連接結構完全 由P導《材料構成(以Si C拽刻之方式),p導電材料 ' 之摻雜濃度至少為IQ20 C*·3 ^ . · ! 2. 如申請專利範園第1項之®容器,其中電極結構之元1 ; 件成上下相郯之方式或左右相鄰之方式而配置。 3. 如申請專利範圍第1項之霣容器,其中電極結構之元 件設計成盆狀β 4. 如申請專利範圔第3項之電容器,其中連接結構包含 配置在盆士電極結構内之支播元件(71)且連接至基醴丨 及結構之底部。 5. 如申請專利範園第3或4項之電容器,其中電極結構 之許多元件以盆狀方式互相配置成嚴狀,且在盆形電 . ; 搔結構内之條棒形支撐元件(71)将這些元件之底部互 相連接。 6. 如申請專利範困第i或第2項之霣容器,其中連接 結構(3)至少配置在各元件之一但邊缲上且檳向於各 元件之表面而延伸· . · 本紙張尺A逍用中國國家揉率.(CNS ) Μ規^ ( 210X297公釐) --------f ..裝------訂------^沐 (請先閲讀背面之注意事項再填窝本頁) 經濟部中央揉率局貝工消費合作社印製 經濟部中央榧準局員工消资合作社印S. A8 B8 C8, D8 六、申請專利範圍 7. —種半導鼸裝置中之霄容器的裂造方法,其特徽為包 含下列步驗: 基極層(其含有高摻雜之P+導霄«(3,61))産生於 載醱之表面上,靥序列(4-7; 62-66)(其包含低摻雜 和离摻雜相間之P導霣層)施加於高摻雜之P+導電層 (3,61)之表面, «異向性蝕刻使層序列结構化,在此》程中至少形 成往下直至基極層之閭孔(8; 70), 連接層序列之高摻雜的?+導霣@(9)至少産生在開 孔區域之一嫡邊狳内, 層序列之低摻雜之P-導«層選择性地對离摻雑之 P+導霣層序列進行蝕刻,.以保形(confor»kl)方式沈-積《容器介霣質(11), 導霣層(12)以保形方式沈稹在霣容器介霣質i:· 8. 如申請專利範画第7項之方法,其中基極層藉高摻雜 之P+導《層(3,.61)而産生,高摻雜之P+導霣層(3, 61)則以半導體匾域之部分匾域的摻雜或摻雜之半導髏 材料之沈稹來産生β 9. 如申請専利範菌第8項之方法,其中基搔層藉氣化層 及/或気化層而産生,氣化魇或氮化層僳在高摻雜之 Ρ+導《層之前形成的。 10. 如申講専利範团第7至9項中任一項之方法,其中基 槿層施加至載膿»之平面化的表面上β 11.如申請專利範圃第7至9項中任一項之方法,其中 開孔(8)中之高摻雜之Ρ+導電匾受到以斜角植入層序 -2- 本蛛張尺度逍用中國國家揉準(CNS )八4規格(210Χ297公釐) y:.;·. --------f 裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央梂準局工消費合作社印製 315507 D8 穴、申請專利耗圍 ,. · 列之離子所影響,層序•列則包括低摻雜和高摻雜之p 導霉層β 12. 如申請專利範圍第D項之方法,其中以氟化硼離子 檀入。 13. 如申諳專利範圔第7至9項中任一項之方法,其中 丨 開孔 (7(3)中之高摻雜的P+導電匾域偽藉施加高摻 雜之P+導電材料而産生。 14. 如申請專利範圍第7至5·項中任一項之方法,其中 在産生高摻雜之P+導《區域之後,進行加溫過程。 15. 如申請專利範画第11'項之方法•其中 在産生离摻雜之Ρ+導電匾域之後,進行加溫過程。 16. 如申請專利範圍第13 I項之方法,其中 在産生高摻雜之Ρ+導電匾域之後,進行加溫過程。 17. 如申請專利範園第7項之方法,其中選擇性蝕刻藉 驗性蝕刻劑以異向性方式進行》 18. 如申請專利範園第Τ項之方法,其中以乙二胺/鄰 苯二酚溶液或氫《化錚溶液作為蝕刻劑。 19. 如申請專利範圍第7?項之方法,其中以保形方式沈 積氣化矽及/或氰化矽作為霄容器介《質(11)β 20. 如申請專利範園第7項之方法,其中以上下相郯或 左右相鄰之方式施加層序列β 21. 如申請專利範画第7項之方法,其中層序列以盆狀 方式互相配置成《狀。 人 本紙張尺度逍用中國國家揉準(CNS ) Α4规格(210X297公釐) --------^ ,裝------訂------ (請先閲讀背面之注$項再填寫本頁) A8 B8 C8 D8 々、申請專利範圍 22.如申請專利範面第7項之方法,其中由离摻雜之p + 導菜材料所構成之反霄極(12)産生在霄容器介霣質(11) 上* --------^裝------訂------ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央棣準局更工消費合作社印製 本蛛張尺度逍用中鬭鬮家揉準(CNS ) A4規格(210X297公釐)
TW085107986A 1995-07-24 1996-07-02 TW315507B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19527023A DE19527023C1 (de) 1995-07-24 1995-07-24 Verfahren zur Herstellung eines Kondensators in einer Halbleiteranordnung

Publications (1)

Publication Number Publication Date
TW315507B true TW315507B (zh) 1997-09-11

Family

ID=7767656

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085107986A TW315507B (zh) 1995-07-24 1996-07-02

Country Status (7)

Country Link
US (1) US5989972A (zh)
EP (1) EP0756326B1 (zh)
JP (1) JP3955344B2 (zh)
KR (1) KR100425399B1 (zh)
DE (2) DE19527023C1 (zh)
SG (1) SG43381A1 (zh)
TW (1) TW315507B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297960A (ja) * 1998-04-16 1999-10-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5744833A (en) * 1996-08-16 1998-04-28 United Microelectronics Corporation Semiconductor memory device having tree-type capacitor
US6309975B1 (en) 1997-03-14 2001-10-30 Micron Technology, Inc. Methods of making implanted structures
DE19842704C2 (de) * 1998-09-17 2002-03-28 Infineon Technologies Ag Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform
DE19842682A1 (de) * 1998-09-17 2000-04-06 Siemens Ag Kondensator mit einem Hoch-e-Dielektrikum oder einem Ferro-elektrikum nach dem Fin-Stack-Prinzip und Herstellverfahren
DE19842684C1 (de) * 1998-09-17 1999-11-04 Siemens Ag Auf einem Stützgerüst angeordneter Kondensator in einer Halbleiteranordnung und Herstellverfahren
US6426253B1 (en) * 2000-05-23 2002-07-30 Infineon Technologies A G Method of forming a vertically oriented device in an integrated circuit
US6339241B1 (en) * 2000-06-23 2002-01-15 International Business Machines Corporation Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch
US6573137B1 (en) 2000-06-23 2003-06-03 International Business Machines Corporation Single sided buried strap
DE10038728A1 (de) * 2000-07-31 2002-02-21 Infineon Technologies Ag Halbleiterspeicher-Zellenanordnung und Verfahren zu deren Herstellung
US6368970B1 (en) * 2000-08-24 2002-04-09 Infineon Technologies Ag Semiconductor configuration and corresponding production process
FR2819633B1 (fr) * 2001-01-18 2003-05-30 St Microelectronics Sa Procede d'integration d'une memoire dram
US7482675B2 (en) * 2005-06-24 2009-01-27 International Business Machines Corporation Probing pads in kerf area for wafer testing
TWI306303B (en) * 2006-08-23 2009-02-11 Promos Technologies Inc Method for preparing memory structure
WO2012119602A1 (en) * 2011-03-09 2012-09-13 Danfoss A/S An expansion valve for a vapour compression system with reversible fluid flow

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3856143T2 (de) * 1987-06-17 1998-10-29 Fujitsu Ltd Verfahren zum Herstellen einer dynamischen Speicherzelle mit wahlfreiem Zugriff
JPH0338061A (ja) * 1989-07-05 1991-02-19 Fujitsu Ltd 半導体記憶装置
US5160987A (en) * 1989-10-26 1992-11-03 International Business Machines Corporation Three-dimensional semiconductor structures formed from planar layers
DE69119354T2 (de) * 1990-10-29 1996-09-19 Nippon Electric Co DRAM Zelle mit Stapelkondensator
US5126280A (en) * 1991-02-08 1992-06-30 Micron Technology, Inc. Stacked multi-poly spacers with double cell plate capacitor
JP3158462B2 (ja) * 1991-03-11 2001-04-23 松下電器産業株式会社 半導体記憶装置及びその製造方法
JPH05183121A (ja) * 1991-04-01 1993-07-23 Fujitsu Ltd 半導体装置とその製造方法
JP2797746B2 (ja) * 1991-04-05 1998-09-17 日本電気株式会社 集積回路用容量素子の製作方法
US5084405A (en) * 1991-06-07 1992-01-28 Micron Technology, Inc. Process to fabricate a double ring stacked cell structure
US5240871A (en) * 1991-09-06 1993-08-31 Micron Technology, Inc. Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor
US5153813A (en) * 1991-10-31 1992-10-06 International Business Machines Corporation High area capacitor formation using dry etching
US5155657A (en) * 1991-10-31 1992-10-13 International Business Machines Corporation High area capacitor formation using material dependent etching
US5150276A (en) * 1992-01-24 1992-09-22 Micron Technology, Inc. Method of fabricating a vertical parallel cell capacitor having a storage node capacitor plate comprising a center fin effecting electrical communication between itself and parallel annular rings
JP2802470B2 (ja) * 1992-03-12 1998-09-24 三菱電機株式会社 半導体装置およびその製造方法
DE4307575C2 (de) * 1992-03-12 1996-07-11 Mitsubishi Electric Corp Halbleitervorrichtung und Herstellungsverfahren dafür
JPH069154A (ja) * 1992-04-23 1994-01-18 Teijin Seiki Co Ltd 糸条の切替巻取機
KR0120547B1 (ko) * 1993-12-29 1997-10-27 김주용 캐패시터 제조방법

Also Published As

Publication number Publication date
JP3955344B2 (ja) 2007-08-08
US5989972A (en) 1999-11-23
DE59608481D1 (de) 2002-01-31
SG43381A1 (en) 1997-10-17
JPH0936333A (ja) 1997-02-07
EP0756326A1 (de) 1997-01-29
KR100425399B1 (ko) 2004-06-26
EP0756326B1 (de) 2001-12-19
DE19527023C1 (de) 1997-02-27

Similar Documents

Publication Publication Date Title
CN110832643B (zh) 具有自对准多层级漏极选择栅极电极的三维存储器器件及其制造方法
CN113228271B (zh) 包括绝缘体上半导体管芯的接合组件及其制造方法
US10453798B2 (en) Three-dimensional memory device with gated contact via structures and method of making thereof
CN110462829B (zh) 具有分立直接源极带接触的三维存储器器件及其制造方法
TW315507B (zh)
CN109328397B (zh) 含有两种类型的支柱结构的多层存储器堆叠结构
CN111566814B (zh) 包含无缝单向金属层填充物的三维多级器件及其制造方法
CN113169048B (zh) 具有外延竖直半导体沟道的三维存储器器件及其制造方法
US10381450B1 (en) Three-dimensional memory device with self-aligned drain select level isolation structures and method of making thereof
US7741188B2 (en) Deep trench (DT) metal-insulator-metal (MIM) capacitor
TW502435B (en) Memory cell structure and fabrication
TW295724B (zh)
TW200805506A (en) Method for making a raised vertical channel transistor device
CN113169187B (zh) 形成用于三维存储器器件的无接缝漏极选择层级电极的方法以及通过该方法形成的结构
CN111149206B (zh) 在平台区中具有加厚字线的三维存储器器件及其制造方法
TW404046B (en) Improved controllability of a buried device layer
CN113169152B (zh) 包含直通存储器层级通孔结构的存储器管芯及其制造方法
CN113169179B (zh) 使用外延半导体沟道和掩埋源极线的三维存储器器件及其制造方法
WO2021257121A1 (en) Cutoff gate electrodes for switches for a three-dimensional memory device and method of making the same
US11894298B2 (en) Three-dimensional memory device containing amorphous and crystalline blocking dielectric layers
TW406405B (en) Manufacture method of the trench-type capacitor
US6204115B1 (en) Manufacture of high-density pillar memory cell arrangement
US8044449B2 (en) Memory device with a length-controllable channel
TW392342B (en) Integrated circuit fabrication method and structure
TW393773B (en) Memory cell for dynamic random access memory (DRAM)