TW309652B - - Google Patents

Download PDF

Info

Publication number
TW309652B
TW309652B TW085106850A TW85106850A TW309652B TW 309652 B TW309652 B TW 309652B TW 085106850 A TW085106850 A TW 085106850A TW 85106850 A TW85106850 A TW 85106850A TW 309652 B TW309652 B TW 309652B
Authority
TW
Taiwan
Prior art keywords
package
gold
plated
lead
semiconductor
Prior art date
Application number
TW085106850A
Other languages
English (en)
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW309652B publication Critical patent/TW309652B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/282Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01007Nitrogen [N]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01011Sodium [Na]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Multi-Conductor Connections (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

經濟部中央標準局員工消費合作社印製 309652 A7 B7 五、發明説明(l ) [發明所鼷之領域] 本發明係闞於一種可使封裝表面之焊蝠《獮性或热壓接 性大幅提高的表面封裝型半導臞裝置及半導艚封裝零件暨 該等之製法,特別是醐於一種在封裝表面設置被覆_的表 面封裝型半導*装置或半導艚封装零件及對該等封装表面 形成被覆膜的方法者。 [習知技術] 近來受到顬著半導髓微细加工技術進步支持,半導钃装 置之大容量化,高機能化,高積體化的進展相當驚人。隨 之不僅元件尺寸大型化,端子數也開始變得非常多。因此 ,外部引線勢必不得不變得多脚*窄距了。最近*出現外 部引線的間距為0.5·β,間隔為0.35··程度者,更縐於狹 小化的傾向。對於如此之表面封裝型半導體裝置,或引線 框架,TAB帶或霣路基板等的半導臞封裝零件,是愈來愈 需求改菩封装表面的鎘焊性或热壓接性之信頼性高的封装 技術。 通常一般之半導體裝置的封裝準位被分成二種。第一封 裝準位*係將1C晶片搭載(小片焊接:Die Bond))在引烺 框架(Lead Frame)的島(Island)部上*並進行霣氣達接( 引線接合:Wire Bond),再以樹胞封住的階段。鼷6至_9 係說明該階段之習知方法所用的園。 顯6(3)及_6(〇顯示引線框架,圈6U)為其平面_ > _ 6(b)為圈6U)之A-A媒方向看該引鎳框架的截面_。_中 ,1為引線框架,2為內部引嬢,3為烏· 4a、4b為由銀、 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝-- 訂-----T 1^% 4 A7 S09652 B7 五、發明説明(2 ) (請先閲讀背面之注意事項再填寫本頁) 金、綢等所構成的金屬電鍍曆,例如:鍍銀靥。_7顧示 在習知之引線框架上形成前述級銀曆4a、4b所用的處理装 置之_,處理裝置40係由鍍銀榷41、純水槽42、及超純水 播43所構成。在引線框架1的表面上,可藉由鍍銀播41形 成鍍銀層4a、4b。接著,藉由純水播42、超鈍水榷43洗淨 之後*再_由乾譟装置(未圓示)使之乾嫌。 經濟部中央標準局員工消費合作社印製 _8顧示第一封装之狀況。在前述烏部3的鍍銀曆4b上, 利用接合材(Pb-Sn系焊錫)8錫焊背面形成鍍金嬲 (Metalize)暦7的1C晶片5,由Au所構成的連接细線9的一 方係被球形接合在1C晶片5的電極6上,而另一方的跳焊( Stitch)部10則被热壓接在內部引線2的鍍銀曆4a上。之後 ,該等内部引線2、島部3、1C晶片5、連接细線9,利用封 住樹脂11封住,更進一步經由鼷9中後述之外部引嬢12的 彎曲加工,對外部引線12之表面形成Pb/Sn,Sn等所構成 的金靨霣鍍層13之其他製程,MIC14製品化。如K上,習 知係藉由在内部引媒2、及島部3的封裝表面上形成鍍銀靥 4a、4b,Μ謀求1C晶Η 5的錫焊穩定化和連接细線9之跳焊 部10的热壓接性穩定化。 其次,第二封裝準位,係為將IC14搭載至霣路基板的準 位。圔9顯示將1C搭載至電路基板的狀況酾。圈中,20為 電路基板。該霣路基板20·係由基板21上所形成的金臞配 線22;鍍銀至其端部上而設的基板電極23;覆蘯金羼配線 22及基板21表面而設的絕緣瞋24所槪成的。接著,對於在 電路基板20上封装IC14而言,一般係預先在基板霣檯23上 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) SQQ652 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明(3 ) ,印刷形成200〜40 On厚的唰狀焊錫膏15,並在其位置上 載置IC14的外部引線12之後,再利用紅外媒加熱等將焊錫 膏24加熱使之熔化•固化而结束。 [發明所欲解決之問鼴] 然而,如Μ上習知之在封裝構件的表面上,形成鍍銀曆 4a、4b,金靥電鍍層13或基板電極23等,一面抑制而一面 I才裝因封裝表面氧化造成澜湄性降低的方法中,封裝表面 之活性化很難K維持,且難K獲得充分的焊錫瀾濕性。因 此,有鼷形成金钃電鍍層之後的洗淨水水質管理;半導體 裝置、引線框架、電路基板等完成後之包装保管管理;及 封裝時構件品霣之不均的封裝條件管理等,會發生極需要 嚴格品霣管理的問鼸。 又,在未能獲得充分的焊錫湖瀰性時,在將具有窄距· 多酈化之外部引線的1C封裝在電路基板上時,熔化的焊錫 膏會溢出至接合面之外,最後在狭窄的蝙子間亦會有發生 焊錫撟的問题。更且,由於焊鎘蕾含有因Μ提高鎘焊性為 目的而包含高濃度氯之活性_(助焊麵),所以從防止金翮 腐蝕的觀點來看,為了在封裝完成後除去助焊爾所Κ必須 充分洗淨,該情況亦會造成所諝高成本的問颶。 雖然有許多解決該種問題之習知技術,但是Μ下僅舉出 幾個該等例子。在日本専利特開平1 -1 46 3 4虢公報中*有 記載為了不污染周麵瓖境而謀求錫焊性之提高,而在Ni-P 合金的引媒框架上形成0.3X至2X的氱濃嫌層;在日本專利 特開平5-30 4235號公報中*有g載為了抑制空氣中的氧化 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29"?公釐) ~ (請先閱讀背面之注意事項再填寫本頁) --!· .裝·
、1T
A B7 經濟部中央標準局員工消費合作社印製 五、發明説明(4 ) 並使焊錫獮溉性提高,而在引線框架的鍍Ni表面上Μ濃度 5〜20簠量的酸性氟化銨液處理再形成氧化被覆膜(Hi〇2) :在日本專利特關平6-34998«公報中,有記載為了使焊 錫濶溻性提高並在無助焊謂下可Μ錫焊,而使Ci«系引線框 架接觸含有銀氰化鉀及親水性有懺物的水Μ形成表面被覆 _w;在日本専利特開平5-190726虢公報中,有記載為了 防止表面變色和提高引線接合性,而利用陽極氧化處理在 引線框架的鍍銀表面上形成氧化銀;在日本專利特開昭56 -9 8 8 49號公報中,有記載為了能在無助焊劑下獲得良好的 錫焊,在洗淨引線框架封裝面之後形成氧化防止被覆_ ; 在日本専利特開昭59-141237號公報中*有記載為了防止 襯墊表面之氧化污染,並可獲得良好的引線接合,而在將 引線框架小片接合部表面濟淨化之後,形成鍇薩蹰。 該等習知技術,各個醮在一方面具有優越的特激’但是 各種被覆膜的形成製程很困難,且從防止腐《之観點來看 為了在封裝完成後除去助焊麵而必須充分洗淨,該情況亦 畲造成高成本的問題。又,也有希望更鐮短鎘焊或熱壓接 之封裝所需要的時間。 本發明係著眼於如Μ上之習知問鼷者,其目的係在於提 供一種對外部引線等的霣路基板可容易且確實進行錫焊或 熱壓接等之裝接的表面封裝切半導《裝董。又,本發明之目 的係在於提供一種可使封裝面的焊錫濶獮性或热壓接性大 幅提高的半導钃封裝零件。更且,本發明之目的係在於提 供一種表面封装型半導髑装置或改菩半導體封裝零件之封 本紙張尺度適用中國國家梂準(CNS ) Α4規格(210Χ297公釐) j--—抑衣-- (請先閲讀背面之注意事項再填寫本頁) *?τ 41 A7 B7 經濟部中央標準局員工消費合作社印裂 五、發明説明( 5 ) 1 1 I 裝 表 面 的 焊 錫 瀾 濕 性 或 熟 壓 接 性 的 半 導 體 装 置 之 製 法 〇 1 1 1 [解決問鼴之手段] 1 | 本 發 明 之 表 面 封 裝 型 半 導 體 裝 置 係 在 利 用 焊 錫 等 封 裝 請 先 閱 1 I 外 部 引 鎳 等 所 用 的 封 装 表 面 上 形 成 金 鼷 碳 m 鹽 被 覆 m 〇 背 1 1 1 又 在 封 裝 表 面 上 形 成 金 颺 電 鍍 曆 而 金 羼 碳 酸 薩 被 覆 之 注 1 1 膜 被 形 成 於 其 金 靨 電 鍍 層 上 〇 事 項 1 I 再 本 發 明 之 半 導 髖 封 裝 零 件 在 引 嬢 框 架 TAB辨 >電路 填 寫 本 ί 裝 基 板 等 的 半 導 體 封 装 零 件 中 在 利 用 錫 焊 或 热 壓 接 等 封 裝 頁 1 I 半 導 艚 晶 Η 的 電 極 或 外 部 引 線 等 所 用 的 封 裝 表 面 上 形 成 金 I 1 | 羼 碳 酸 醴 被 覆 膜 而 成 〇 1 1 亦 可 在 封 裝 表 面 上 形 成 金 «1 電 鍍 曆 而 在 金 JR 霣 鍍 蘑 上 1 訂 形 成 金 屬 碳 酸 翻 被 覆 m 〇 1 I 若 依 據 本 發 明 之 製 法 則 具 備 有 具 有 封 装 表 面 之 表 面 封 1 I 裝 型 半 導 體 裝 置 或 預 備 半 導 黼 封 装 零 件 的 製 程 及 使 封 装 1 1 | 表 面 接 觸 含 有 碳 的 溶 液 在 封 裝 表 面 上 形 成 金 羼 碳 酸 Η 被 覆 m 的 製 程 〇 溶 液 係 Μ 包 含 有 氯 Λ 類 Λ 銨 、 硝 酸 離 子 > 表 1 1 面 活 性 麵 等 活 性 作 用 成 分 的 溶 液 為 佳 又 使 封 裝 表 面 接 1 I m 溶 液 的 製 程 係 Μ 包 含 將 封 装 表 面 浸 潰 在 溶 液 中 的 製 程 1 I 為 佳 〇 1 1 | 若 依 據 其 他 的 製 法 則 具 備 有 具 有 封 裝 表 面 的 表 面 封 裝 1 1 型 半 導 腰 裝 置 或 預 備 半 導 鱷 封 裝 零 件 的 製 程 至 少 在 封 裝 1 1 表 面 上 形 成 金 RI 電 鍍 層 的 製 程 及 使 金 臑 電 鍍 曆 接 觸 包 含 1 I 碳 的 溶 液 Μ 形 成 金 屬 碳 酸 m 被 覆 膜 的 製 程 〇 1 I 形 成 金 騙 霣 鍍 曆 的 製 程 亦 可 具 備 將 封 装 表 面 置 入 金 «1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 8 經濟部中央標準局員工消費合作社印製 303652 A7 B7五、發明説明(β ) 電鍍處理榷的製程,形成金屬碳酸鼸被覆膜的製程亦可包 含置入含有氣、氟、銨、_酸難子、表面活性麵等活性作 用成分的溶液的製程。 又,若依據本發明,則可獲得在外部引線等的封裝表面 上,形成含有鉛的鍍鎘曆,在該鍍軀靥上形成至少含有 ιοϋ;鉛氧化物的氣化物被覆膜而成的表面封裝型半導黼裝 置。 若依據本發明,則可獲得在引線框架、TAB帶、霄路基 板等的半導臞封装零件中,在半導艚晶片的電極或外部引 線等被錫焊封装的封裝表面上形成含鉛的鍍錫曆,而在該 鍍錫曆上形成至少含有10%鉛氧化物的氧化物被覆瞋而成的 半導釅封裝零件。 更且若依據本發明,則可獾得具備有:具有形成含鉛之 鍍錫曆封裝表面的表面封裝型半導艨裝置或預僑半導《封 裝零件的製程;及使封裝表面接觸含碳的溶液,並在封装 表面上形成至少包含10X鉛氣化物之氧化物被覆膜的製程 之表面封裝型半導黼裝置或半導驩封裝零件之製法。 另外在此,在前述半導驩封裝零件上,包含半導艚裝置 用引媒框架、具備被焊錫接合在1C晶片之霣極之導®鍚箱 的TAB(Tape Autonated Bonding)箱、封裝半導艚装置的 霣路基板等。另外*半導觸晶片之電欏或者外部引媒被媒 焊封裝的是TAB帮或者鬣路基板。 如以上,本發明之表面封裝半導鱺装置,由於在利用錫 輝或热壓接等裝接外部引嬢等的封裝表面上形成金屬碳酸鼸 本紙張尺度適用中國國家樣準(CNS ) A4规格(210X 297公釐) * —裝 訂 - ^ (請先閱讀背面之注意事項再填寫本頁) -9 - A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 7 ) 1 1 I 被 覆 膜 所 Μ 可 確 實 防 止 保 管 中 的 封 裝 表 面 之 氧 化 〇 接 著 1 1 I * 對 半 導 嫌 裝 置 的 電 路 基 板 進 行 錫 焊 由 於 係 將 所 用 的 接 1 1 合 材 之 焊 錫 熔 化 固 化 而 成 所 在 錫 焊 的 m 程 中 金 羼 碳 請 先 閱 1 1 | 酸 鼸 被 覆 膜 藉 由 該 熱 進 行 熱 分 解 因 C0 3會飛敝而留下活 讀 背 1 1 性 金 鹰 對 封 装 m 件 表 面 可 大 幅 提 高 焊 鍚 潤 濕 性 並 可 獲 得 之 注 1 I 意 1 1 確 實 的 焊 錫 接 合 〇 在 熱 壓 接 等 的 情 況 亦 相 同 〇 事 項 1 I 再 又 本 發 明 之 表 面 封 裝 型 半 導 Η 装 置 在 利 用 錫 焊 或 热 填 1 裝 本 懕 接 等 裝 接 外 部 引 媒 等 的 面 上 可 形 成 溶 液 錫 焊 等 的 金 臑 頁 1 I 電 鍍 曆 更 且 由 於 可 在 其 上 形 成 金 屬 Tfjt m 酸 臁 被 覆 m 可 確 實 1 1 1 防 止 保 Asa: W 中 金 靨 霣 鍍 曆 表 面 之 氧 化 ο 接 著 對 半 導 體 裝 置 1 1 之 電 路 基 板 進 行 錫 焊 由 於 僳 將 所 用 的 接 合 材 之 焊 錫 熔 化 1 訂 • 固 化 而 成 所 Μ 在 錫 焊 的 m 程 中 金 屬 碳 酸 鼸 被 覆 顏 藕 由 1 I 該 熱 進 行 熱 分 解 因 C0 3會飛散而留下活性金靨 對金屬 1 I 電 m 曆 表 面 可 大 幅 提 高 焊 錫 獮 濕 性 並 可 獲 得 確 資 的 焊 鍚 接 I J I 合 0 在 熱 壓 接 等 的 情 況 亦 相 同 0 又 本 發 明 之 表 面 封 裝 型 半 導 體 装 置 在 鎘 焊 外 部 引 線 1 1 等 的 面 上 形 成 Pb -S η系嫌鍚雇時 若和實施形態1 進 行 同 1 | 樣 處 理 的 話 就 可 在 該 表 面 上 形 成 PbO 2 和 Sn 0 2 的 氧 化 物 被 1 1 覆 it 〇 該 情 況 在 氧 化 物 被 覆 m 上 至 少 會 含 有 1 0 S!的鉛 1 1 氧 化 物 (Pb02) 〇 鉛 氧 化 物 係 在 鐳 焊 的 遢 程 中 藉 由 該 热 進 行 1 1 分 解 而 變 化 成 活 性 鉛 相 對 於 此 錫 氧 化 物 不 會 因 該 热 而 1 1 m 行 分 解 〇 因 而 在 表 面 所 形 成 的 鉛 氧 化 物 會 在 鋦 焊 時 進 1 | 行 熱 分 解 而 封 装 面 可 活 性 化 濟 淨 化 藉 此 就 可 獲 得 確 實 1 1 的 接 合 〇 1 1 本紙張尺度適用中國國家揉準(CMS > A4規格(210X297公釐) -10- A7 B7 經濟部中央標準局員工消費合作社印聚 五、發明説明( 8 ) 1 1 又 本 發 明 之 半 導 黼 封 裝 零 件 由 於 係 在 半 導 體 晶 Η 1 1 1 連 接 细 嬢 半 導 艚 晶 Η 的 電 極 或 者 外 都 引 線 等 被 封 装 的 封 1 I 裝 表 面 上 形 成 金 颺 碳 酸 鹽 被 覆 膜 所 Μ 可 確 實 防 止 保 管 請 先 閱 1 I 中 的 封 裝 表 面 之 氧 化 〇 如 此 __. 來 在 進 行 封 装 時 金 鼷 碳 酸 讀 背 1 1 1 鹽 被 覆 膜 會 因 熱 而 進 行 热 分 解 且 C0 3會分散而留下活性的 之 注 1 1 金 羼 所 Μ 可 大 幄 提 高 封 裝 表 面 之 焊 鎘 画 m 性 或 熱 m 接 性 思 事 項 1 I 再 —y > 並 可 獾 得 確 資 的 接 合 〇 寫 本 i 裝 又 本 發 明 之 半 導 體 封 裝 零 件 由 於 係 在 半 導 體 晶 片 頁 V✓ 1 I 連 接 细 鑲 ·> 半 導 鱺 晶 片 的 電 極 或 者 外 部 引 m 等 被 封 裝 的 封 1 1 I 装 表 面 上 形 成 容 易 鍚 焊 或 热 壓 接 等 的 金 膳 電 鍍 靥 更 由 1 1 於 在 其 上 形 成 金 屬 碳 酸 鼸 被 覆 黼 所 Μ 可 確 實 防 止 保 管 中 1 訂 之 金 靨 鍍 曆 表 面 的 氧 化 0 接 著 在 進 行 封 裝 時 金 颺 碳 1 1 酸 鹽 被 覆 膜 會 因 熱 而 進 行 熱 分 解 且 C0 3會飛敗而留下活性 1 I 的 金 羼 且 金 屬 霣 鍍 曆 表 面 可 活 性 化 濟 淨 化 所 K 可 大 1 J 1 幅 提 高 封 装 表 面 之 焊 錫 瀰 ·»>— m 性 或 熱 壓 接 性 並 可 獲 得 確 實 的 接 合 〇 1 1 又 本 發 明 之 半 導 艚 封 裝 零 件 在 利 用 鎘 焊 封 装 半 導 驩 1 1 . 晶 片 等 的 電 極 或 者 外 部 引 線 的 封 裝 表 面 上 形 成 Pb -S η系 1 I 的 鍍 钃 醑 更 在 其 上 形 成 至 少 含 有 1 0 %鉛氣化物的氧化物 1 1 1 被 覆 m 0 該 氣 化 物 被 覆 m 很 安 定 且 在 保 管 中 亦 不 會 變 化 1 1 〇 在 封 裝 時 由 於 氧 化 物 被 覆 膜 中 的 鉛 氧 化 物 (PbO 2) 會 因 1 1 熱 而 進 行 熱 分 解 再 形 成 活 性 的 (金雇) 鉛 所 Μ 可 大 幅 提 两 1 I 接 合 表 面 的 焊 錫 獮 濕 性 且 不 拘 於 少 的 焊 錫 量 可 獲 得 確 1 I 資 的 焊 錫 接 合 亦 可 消 除 焊 錫 從 接 合 面 溢 出 至 側 部 的 情 形。 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~ 1 1 - ^00652 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(9 ) 又,本發明之表面封裝型半導體裝置或半導體封装零件 之製法,係藉由使利用錫焊或热颸接等封裝表面封装型半 導體裝置或半導體封裝零件等的封裝表面,接觸含鉛*亦 可包含有氱、氟、銨、硝酸離子、表面活性劑等活性作用 成份的溶液中,而在封裝表面上形成金颺碳酸鼸被覆膜, 所Μ在製造·保管通程中,封装表面不會因周圈環境而氧 化•污染,並在封裝時可擔保確實的接合。 又,本發明之表面封裝型半導驩裝置或半導體封装零件 之製法,係藉由將利用鐳焊或熱壓接等封裝表面封裝型半 導《裝置或半導觸封裝零件等的封裝表面,置入金屬電鍍 處理權中並在使之形成容易钃焊或熱壓接的金羼霣鍍層之 後,在該金靨«鍍曆的表面上由於在亦可包含有氣、氟、 銨、硝酸雛子、表面活性劑等活性作用成份的溶液中,將 金屬碳酸鼸被覆_形成於金羼電鍍曆表面上,所Μ在製造 •保管過程中,封裝表面不會因周鼷環堍而氧化*污染, 並在封装時可檐保確實的接合。 又,本發明之表面封裝型半導«裝置或半導臞封裝零件 之製法,係將利用錫焊所封裝的表面封装型半導賵裝置或 利用鍚焊封裝半導«晶片之電槿或者外部引線的半導«封 裝零件之封裝表面*置入金鼷®鍍處理槽中並在形成鍍鍋 靨之後,在該鍍播層之表面包含碳,亦可包含有氱、氟、 銨、硝酸離子、表面活性謂等活性作用成份的溶液中,在 Pb-Sn系的鍍錫靥表面上形成至少含有10¾鉛氣化物的氧化 物被覆膜,所Μ在製進·保管過程中,鍍鍚曆表面不會因 本紙張尺度適用中國國家搮準(CNS ) Α4規格(210Χ 297公釐) (請先閲讀背面之注意事項再填寫本頁) 12 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(10) 周園環境而氧化•污染,並在封裝時可擔保確實的接合。 [發明之賁豳形戆] 實施形態1. Μ下•參照圔式說明本發明之實豳形態。圓1為引繡框 架的要部截面_,係對應習知圃之_6(b)。鼷中,1為引 線框架,係由内部引線2、島3、金鼷電鏤靥4所構成。4a 、4b係由卷烏錫焊或熱壓接的銀、金、緬等所構成的霣鍍靥 ,在本實施形態中,係為金臞碳酸鼸被覆瞋。16a、16b係 為在鍍銀靥4a、4b的全面上所形成的金廳碳酸鹽被覆膜。 該金鼷碳酸鑒被覆_16a、161>,如後所述,將踱銀曆4a、 4b浸潰在收容至少含有碳,亦可包含有氮、氟、銨、硝酸 離子、表面活性劑等活性作用成份的溶液的處理水榷内並 藉由使之接觴該溶液而形成。當然,金屬碳酸釀被覆臢的 金鼷,按照當作霄鍍靥使用的金羼躭會成為銀、金、鋦。 另外,顧中和習知圏中同一符號,係為和習知例同一或相 同者* Μ下在各實施形戆的圈中係僅躭追加的符號加Μ說 明。又在本申請的_中> «I是描述金臑碳酸鼸被覆膜16a 、16b在鍍銀曆4a、4b的表面上簠叠形成,但是此只是為 了方便而做如此描述,實際上金属碳酸鼸被覆膜16a、16b 係為鍍銀曆4a、4b的表面變化成碳酸臁較薄的被覆顏者。 其次,說明本實施形戆具有金臞磧酸鹽被覆_16a、16b 之引線框架1的製造製程。圏2顧示金屬碳酸蘧被覆膜形成 用的處理裝置。該活性被覆膜形成用處理裝置44,係由置 入氰化納10 士 5U)溶液的活性樓45、置入氱20 土 5ρρ·溶液 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ϋ ^^^1 (I 1«te! i an ml ^^^1 TJ f u? 、vd (請先閱讀背面之注意事項再填寫本頁) -13 - 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(11) 的金雇碳酸鹽被覆膜處理榷46、鈍水水洗權47、及超純水 水洗播48所構成。在利用該處理裝置4 4形成金靨碳酸鹽被 覆膜16時,首先將引線框架1置入活性播45中,再進行鍍 銀層4之表面的清淨化·活性化約30秒左右的時間。之後 ,將此置入金靥碳酸臁被覆膜處理權46中,並在已活性化 的鍍銀曆4a、4b的表面上形成0.1〜20ng/c·2程度的金画 碳酸蘧被覆膜。之後,藉由純水水洗榷47及超純水水洗樓 48依序洗淨,Μ使生成被覆_穩定。之後,藉由將從超鈍 水水洗權48中取出的引線框架1置入乾嫌装置(未顧示)内 再使之除去水分·乾燥,Μ完成在表面形成金臛碳酸鹽被 覆膜16a、16b之附有鍍銀曆4a、4b之引線框架1的製造。 另外*實際需要形成金颺碳酸臁被覆_ 16a、16b的部分 雖只有鍍銀曆4a、4b的表面而已,但是在本實施形戆中, 其製法上,係在引線框架1的全面上形成,即便如此亦無 任何妨鼷。 其次,說明如此所製造之金屬碳酸鹽被覆臢16a、16b之 1C封裝製程中的作用。首先,在覆著金層碳酸Μ被覆膜 16a、16b所形成的鍍銀靥4a、4b之引線框架1的島3上錫焊 1C晶片5時,因錫焊時的热,會使島3上之級銀曆4b上的金 羼碳酸蘧被覆_16b熱分解且金靨碳酸鼸被覆膜16b的C03 會飛敗掉。结果,因在使鍍銀曆4b的表面活性化·清淨化 的同時會留下活性的Ag,故可大幅提高鍍銀曆4b表面之金 靥碳酸》被覆膜16b的焊錫潤湄性。若根據本發明人的實 驗,則在使用Pb95(!HSn5U)之焊錫在習知之鍍銀曆4b上 本紙張尺度適用中國囷家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
,1T ~ 14 - 經濟部中央樣準局員工消費合作社印製 s〇9652 A7 B7五、發明説明(12 ) 錫焊1C晶片5時,雖有必要在36υ的溫度下進行1.5秒的時 間*但是在使用相同焊錫將1C晶片5錫焊在本實施例附有 金臛碳酸鹽被覆_16b的鍍銀曆4b上時,就可在3201的溫 度下進行錫焊0.5秒的時間。此乃是在鍍銀曆4b表面上所 生成的金屬碳酸Μ被覆膜16b會在320Ϊ:的溫度下热分解並 使C03飛散,結果可獲得活性的Ag殘留在鍍銀靥4b表面上 的效果。 其次*在金讓碳酸鼸被覆膜16a所形成之具有踱銀曆4a 的引線框架1上熱壓接由Au所構成之建接细鑲9的跳焊( Stitch)部10時,藉由在該热饜接時所_加的热,使鍍銀 曆4a上的金颺碳酸鼸被覆臢16a热分解,並使(:03飛散而殘 留Ag。结果,鍍銀雇4a表面可活性化•清淨化。賴此,可 大幅提高被濟淨化之鍍銀層4a表面的热壓接住*並可大幅 縮短因熱懕接而所豳加的溫度或時間。 另外,以上之金屬碳酸鼸被覆膜16a、16b,除了在封裝 時因加熱而热分解、飛敝時之外,通扮濟對跳焊接合都表 面或小片接合部表面之周圈瑗境的空氣氧化·污染的保護 膜作用者。 又,K上之說明中,醮是在形成於引嬢框架1之内部引 線2或岛3上之鍍銀層4a、4b的表面上形成金鼸碳酸嬲被覆 膜16a、16b*但是亦可在將内部引媒2或烏3的表面淸淨化 之後*直接在其表面上形成金屬碳酸醴被覆膜5。 實施形態2 . 其次,參照_式說明本發明第二賁施形態。_3顯示缠 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先聞讀背面之注意事項再填寫本頁) -裝. 、-° ~】5 一 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(13 ) 用本發明之表面封裝型半導艚裝置及鬣路基板之封裝狀戆 的截面画。圈中,20為電路基板,21為由玻璃環氧材等所 檐成的基板,22為基板21上使綢箔圃案化而形成的金羼® 線,23為基板電極,係被設在金鼷配線22的預定位置上, 並電鍍錫焊封裝IC14或者電阻或霣容器等被動元件(皆未 圈示)的銀、錫、金、鋦等而成者* 24為覆蹵基板21及金 羼電極22而形成的絕緣膜,13為金廳霣鍍曆,係由容易錫 焊外部引線12表面所形成之銀、錫等金鼷所構成者* 17a 為金羼電鍍靥13上所形成的金羼碳酸鼸被覆_,17b為基 板電極23上所形成的金麵碳酸蘧被覆_,18為不含有活性 化用助焊劑的焊錫箱例如:厚度約20〜30« b程度。 對於如以上使IC14及霣路基板20構成封裝的情況,係和 習知相同利用紅外嬝加热等熔化焊鑼爾18。如此一來,外 部引線12之金饜電鍍靥13上的金鼷碳酸豳被覆膜17a或基 板電極23上的金颺碳酸鼸被覆膜17b會因該热而分解,且 在金驅電鍍曆13及基板«極23的表面上因殘留Ag而會活性 化·淸淨化。藉此,可大幅提高金屬電鍍曆13及基板電極 23表面的焊錫獮濕性,並可獲得容易且確實的焊錫接合。 而且,該情況由於焊鑼帶18的量也要比習知大幅減少較佳 *所Μ溶化焊錫會從接合面溢出至側部,而且近接之外部 引嬢12或基板轚槿23間架檷的規象會消除。另外,在本實 施形態中,金廳碳酸臞被覆膜17a、17b的形成,可利用和 第一實施形態所逑的同樣方法進行。又,第二實施形態中 ,雖顧示在外部引線12上形成金靨«鍍雇13,並在其上形 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 一 16 - IK m n I II 4HI % i tl^i ml ml —J (請先閱讀背面之注意事項再填寫本頁) ^09652 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明(I4) 成金牖碳酸鹽被覆膜17a者,但是在將外部引線12的表面 清淨化後,亦可直接在其表面上肜成金鼷碳酸臞被覆膜 17a 〇 實施形戆3 . 其次,參照麵式說明本發明第三實豳形戆。_4顯示應 用本發明之表面封裝型半導想裝置及霣路基板之封裝狀態 的截面騙,圈中,19a、19b為各別在外部引線12、基板電 棰23上所形成的Pb-Sn系鍍錫靥,32a、32b為各別在鍍錫 曆19a、19b上所形成的氧化物被覆讚,且包含鉛氧化物( PbOz)和錫氧化物(Sn02)。其中*鉛氧化物的比例為10S!以 上,較佳為205KW上。該情況*氧化物被覆_ 32a、32b, 係藉由和實施形戆1之情況相同方法所形成。如此一來1 若和習知同樣利用紅外媒加热等進行加热時,就可利用該 熱使氧化物被覆臟中的PbO 2 (鉛氧化物)進行热分解而可形 成(金鼸)鉛並使外部引鎳12及基板電極28的表面活性化· 濟淨化。蕕此|可大幅提高外部引線12及基板電極23表面 的焊錕瀾獮性,並可獾得容易且釀實的焊鍚接合。而且, 該情況由於鍍錫靥19a、19b的最比習知極鳙少,所Μ熔化 焊錫從接合面溢出至俩部•且近接之外部引線12或基板爾 極23間架播的現象會更沒有。 實施形戆4. 其次,參照圈式說明本發明第四實豳形戆。_5顧示癫 用本發明之TAB型半導臞裝置之封裝狀戆的截面_。_中 ,30為MAu等形成於1C晶H5的突起霄極(以下,稱為凸出 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -17 - 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(l5 ) :Bu«p),25為TAB箝,例如係由:由125μ·»度的寘廣聚 醣亞胺所構成的薄臢載髓(Film Ca「rier)26,及在該薄Μ 載《26上接著35w»厚度的鋦箔,並利用照相製版形成引 線狀的樑形引線(Bean Lead)27所構成。28為樑形引嬢27 的表面所形成的Ag電鍍層,29為和實施形戆1的情況同樣 在該Ag霣鍍靥28上所形成的金鼷碳酸藤被覆鎮。如此一來 ,若使凸出30和樑形引嬢27壓接加热的話,金靨碳酸鑒被 覆膜29躭會因該热而進行热分解,且C03飛敗而殘留Ag* K使樑形引線27及凸出30的表面活性化•淸淨化。黷此, Au* Ag兩者表面的焊鋦濶濕性可大幅提高,並可獾得確實 的接合。 另外*當上述電鍍曆28為Pb-S η系鍍踢曆時,係和實施 形戆1的情況同樣處理*在鍍錫靥上形成至少含有10«Μ上 的鉛氧化物(PbOz)之氧化物被覆_,較佳為20S!M上。如 此一來若使凸出30和樑形引線27壓接加熱的話,PbOz就會 因該热而進行热分解並可形成金鼷鉛,而樑形引媒27及凸 出30的表面可活性化清淨化。«此,可大幅提高Au、Cu兩 者表面的焊錫潤瀰性,並可獲得確實的接合。 [發明之效果] 如Μ上說明,本發明之表面封裝型半導«装置*係在為 了封裝外部引線等所用的封裝表面上形成金羼碳酸鼸被覆 膜,所Μ可確實防止保管中之外部引嬝封装表面的氣化。 又*利用錫焊等在霣路基板上封裝半導«裝置時,金靨碳 酸醱被覆膜會因該热而热分解C03因飛敗而殘留活性金釀 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) '裝- -9 —18 — 309652 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 (16 ) 1 1 使 封 装 表 面 活 性 化 濟 淨 化 可 大 幅 改 菩 焊 錫 潤 濕 性 9 1 1 1 並 可 容 易 獲 得 確 簧 的 焊 錫 接 合 〇 又 在 熱 分 解 時 由 於 C0 3係 ^—S 1 | Μ 氣 嫌 狀 態 飛 敗 所 Μ 在 金 颺 表 面 上 不 會 有 殘 留 之 現 象 9 請 先 閱 1 I 且 在 處 理 後 無 需 洗 淨 〇 讀 背 面 1 1 1 又 本 發 明 之 表 面 封 裝 型 半 導 體 装 置 由 於 在 為 了 封 装 外 之 注 1 I Γ 部 引 線 等 用 的 封 装 表 面 上 形 成 容 易 錫 焊 等 的 竈 當 金 騙 或 焊 事 項 1 I 再 錫 等 的 金 羼 η 被 曆 並 在 其 上 形 成 金 m 磺 酸 蘧 被 覆 m 所 填 寫 本 裝 可 確 實 防 止 保 管 中 之 外 部 引 嬢 封 裝 表 面 的 氣 化 〇 又 利 賁 、, 1 I 用 錫 焊 等 在 爾 路 基 板 上 封 裝 半 導 Η 裝 置 時 金 鼷 碳 酸 Η 被 1 1 I 覆 膜 會 因 該 热 而 热 分 解 使 金 屬 霣 鍍 靥 的 封 裝 表 面 活 性 化 1 1 * 淸 淨 化 可 大 幅 改 善 焊 錫 獮 濕 性 並 可 容 易 獾 得 確 實 的 1 訂 焊 錫 接 合 〇 因 而 在 錫 焊 時 預 先 插 入 封 裝 面 間 的 焊 踢 材 即 1 1 使 為 不 含 有 活 性 化 用 助 焊 劑 之 較 薄 且 少 最 者 亦 可 獾 得 鼸 1 I 實 的 焊 钃 接 合 〇 因 此 不 會 有 因 熔 化 焊 錫 溢 出 至 接 合 面 的 1 I 側 面 在 外 部 引 鎳 及 孅 子 間 發 生 播 接 的 現 象 0 又 本 發 明 之 半 導 flfi 封 装 零 件 由 於 在 為 了 封 裝 半 導 鱺 1 1 晶 Η > 連 接 细 媒 、 半 導 « 晶 Η 的 霣 極 或 者 外 部 引 媒 等 所 用 1 1 的 封 裝 表 面 上 形 成 金 鼷 碛 酸 鼷 被 覆 m 所 可 確 實 防 止 保 1 I 営 中 之 封 裝 表 面 的 氧 化 〇 又 在 封 裝 時 金 薦 碳 酸 鹽 被 覆 1 1 | 膜 會 因 該 熱 而 热 分 解 因 封 裝 表 面 可 活 性 化 、 濟 淨 化 故 1 1 可 大 幅 改 菩 焊 錫 濶 m 性 或 熱 颸 接 性 並 可 獲 得 確 實 的 接 合0 1 1 又 本 發 明 之 半 導 體 封 裝 零 件 由 於 在 為 了 利 用 錫 焊 或 1 1 热 壓 接 等 封 装 半 導 體 晶 片 Λ 連 接 细 線 半 導 钃 晶 Η 的 電 極 1 I 或 者 外 部 引 蠊 等 所 用 的 封 裝 表 面 上 形 成 容 易 錫 焊 或 者 热 1 1 本紙張尺度逍用中國國家標準(CNS ) A4規格(210X 297公缝) -19 - 經濟部中央標準局員工消費合作社印製 A7 __B7_五、發明説明(17 ) 壓接等的金屬電鍍暦,更在其上形成金臛碳酸Μ被覆鼷, 所Μ可確實防止保管中之金驅電鍍曆封裝表面的氣化。又 ,在前述封装時,金羼碳酸痛被覆膜會因該热而熱分解, 因金臞電鏤層表面可活性化、淸淨化,故可大樞改善焊錫 潤濕性或热壓接性·並可容易獲得確實的接合。 又,本發明之半導體封裝零件,由於在為了 Μ錫焊等封 装半導體晶片的電極或者外部引線等所用的封装表面上, 形成Pb-Sn糸鍍錫曆*更在其上形成至少含有10S;鉛氣化物 的氧化物被覆腹,所Μ可防止保管中的劣化(針對錫焊性 而言)。如此一來,在前述封裝時,氣化物被覆縝中的鉛 氧化(Pb〇2)會因該热而進行热分解,使接合表面活性化、 淸淨化,所Μ可大幅提高接合表面的焊钃瀾湄性 > 並可獲 得確實的接合。而且•該情況的焊錫使用量由於極少·所 以不會有因焊鐳從接合面溢出至供部,而在電極及外部引 線間發生棰接的現象。 又,本發明之表面封裝型半導钃装置或半導臞零件之封 裝面上的活性被覆_之形成方法,由於係》由將利用錫焊 或热壓接等封裝所用的封裝表面*置入含有活性作用成分 的溶液中,且在封装表*上形成活性被覆膜*所Μ在製造· 保管《程中,封裝表面不會受到周画環境氧化•污染,並 可擔保封装時的確實接合。 又,在本發明之表面封裝型半導鱺装置或封装零件之製 造方法中,封裝面的金羼碳酸鼸被覆膜之形成方法,係在 利用鎘焊或热壓接等封装所用的封裝表面上,形成容易錫 本紙張尺度適用中國國家標準·( CNS ) Α4規格(210 X297公釐) -2 0 一 ^^1 In —^n In 1.^1 I ^ . >^^1 n^i nn f -旮 (請先閱讀背面之注意事項再填寫本頁) A7 309652 B7 五、發明説明(18 ) (請先閲讀背面之注意事項再填寫本頁) 焊或热壓接的金鼷霣鍍曆之後,由於可播由置入含有磧成 分之溶液中,並在金画霣鍍曆上形成金鼷電鍍曆被覆鼷, 所以在製造·保管»程中,金廳《鍍靥表面不會受周圃壤 境氣化·污染,並可擔保封装時的確實接合。 又,在本發明之表面封装型半導II裝置或封裝零件之製 造方法中,在利用繙焊封裝用的封裝表面上形成鍍錫曆之 後,由於可»由置入含有碳成分的溶液中,而在鍍賜靥上 形成至少10S!鉛氧化物的氣化物被覆膜*所Μ在製造•保 管通程中*鍍錫層表面不會受周園環《氧化•污染,並可 搛保封装時的確實接合。 [圖式之簡單說明] 圃1為本發明實豳形態1之引線框架的要部截面_。 »2為為了形成實嫌形戆1之金钃碳酸鹽被覆膜而用的金 羼碳酸鼸被覆_形成用處理裝置之截面_。 _3顬示本發明實豳形戆2之表面封裝型半導《裝置及電 路基板之封裝狀戆的截面園。 經濟部中央標準局員工消費合作社印製 _4顳示本發明實_形戆3之表面封装型半導髑裝置及電 路基板之封裝吠態的截面_。 _ 5顯示本發明實施形戆4之TAB型半導艚裝置之封裝狀 態的截面_。 _6為習知之引線框架的_,_6(a)為其平面鼷,画 6 ( b )為其截而_。 圖7為習知之謂鍍處理裝貿的截丽_ ° 本紙張尺度逍用中國國家標隼(CNS ) A4規格(210X297公釐) 21 五、發明説明(19 ) A7 B7 圓8顬示習知之表面封裝型半導體裝置及電路基板之封 裝狀戆的截面醒。 匾9顧示將習知之1C搭載至«路基板上的狀況_。 [元件編號之說明] 内部引線,3 岛,4、13 金屬霣鍍 14 1C,16a ' 16b ' 17a、17b、29 19a > 19b 鍍錫曆,20 電路基板, TAB箝,44 金颺碳酸鹽被覆膜形成 用處理裝置,45 活性槽,46 金謹碳酸藤被覆膜處理榷 * 47 純水水洗播,48 超純水水洗播。 1 引線框架,2 膺,1 2 外部引線 金鼷碳酸薩被覆膜 23 基板霣極,25 (請先閱讀背面之注意事項再填寫本頁) 裝· 、?τ 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 22 -Ο Ο _

Claims (1)

  1. s〇9652 群 D8 經濟部中央梯準局員工消费合作社印裝 六、申請專利範圍 1 1 I 1 . 一 種 表 面 封 裝 型 半 導 « 装 置 其 為 在 利 用 錫 等 封 裝 1 1 1 外 部 引 嬢 等 所 用 的 封 裝 表 面 上 形 成 金 臞 碳 酸 鹽 被 覆 m 0 1 I 請 1 1 2 . 如 申 請 專 利 範 _ 第 1項之表面封裝型半導鱺裝置 其 先 閲 讀 1 | 1 中 在 上 述 封 裝 表 面 上 形 成 金 圈 電 鍍 曆 而 在 上 述 金 鼷 電 鍍 背 1 I 曆 上 形 成 金 騙 碳 m 鹽 被 覆 m 者 〇 之 注 I I 意 3 . 一 種 半 導 饉 封 裝 零 件 其 為 在 引 嬢 框 架 TAB薄 m 事 項 1 I 再 1 路 基 板 等 的 半 導 黷 封 装 零 件 中 在 利 用 鎘 焊 或 熱 壓 接 等 封 填 % 本 装 I 裝 半 導 體 晶 Η 的 霣 極 或 外 部 引 線 等 所 用 的 封 装 表 面 上 形 成 頁 ____· 1 I 金 鼷 碳 酸 m 被 覆 m ·» 如 此 所 構 成 〇 1 I 4 . 如 串 讅專利範園第3項之半導艚封裝零件 >其為在上 1 1 1 述 封 装 表 面 上 形 成 金 鼷 霣 鍍 曆 而 在 上 述 金 麗 電 m 曆 上 形 1 訂 成 金 屬 碳 酸 鹽 被 覆 m 者 〇 1 1 5 . —* 種 表 面 封 裝 型 半 導 艚 裝 置 或 半 導 體 封 裝 零 件 之 製 法 1 I 9 其 為 具 備 有 具 有 封 裝 表 面 之 表 面 封 裝 型 半 導 體 装 置 或 1 I 預 備 半 導 臞 封 裝 零 件 的 製 程 及 使 上 述 封 裝 表 面 接 觸 含 有 1 碳 的 溶 液 並 在 上 述 封 装 表 面 上 形 成 金 牖 碳 酸 m 被 覆 m 的 1 1 製 程 Ο 1 1 6 . 如 申 謫専利範圓第5項之製法 其中上述溶液係包含 1 I 有 氯 Λ 氰 、 数 > 硝 酸 難 子 表 面 活 性 劑 等 活 性 作 用 成 分 者0 1 1 I 7 . 如 申 請專利範圃第5或6項之製 法 其 中使上述封裝表 1 1 面 接 觸 上 述 溶 液 的 製 程 係 為 包 含 將 上 述 封 裝 表 面 浸 漬 在 1 1 上 述 溶 液 中 的 製 程 者 〇 1 I 8 . 一 種 表 面 封 裝 型 半 導 髑 裝 置 或 半 導 驩 封 裝 零 件 之 製 法 1 I 9 其 為 具 備 有 : 具 有 封 裝 表 面 之 表 面 封 裝 型 半 導 H 裝 置 或 1 1 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) 1 A8 B8 C8 D8 六、申請專利範圍 預備半導臞封裝零件的製程;至少在上述封裝表面上形成 金靨霣鍍曆的製程;及使上述金鼸電鍍層接觸包含碳的溶 液κ形成金羼碳酸鱷被覆膜的製程。 9. 如申請專利範園第8項之製法*其中形成上述金鼷霣 鍍曆的製程,係具備將上述封装表面置入金屬霣赖處理權 的製程者。 10. 如申請專利範園第8或9項之製法,其中形成上述金 羼碳酸蘧被覆膜的製程,係包含置入含有氱、氟、铵、确 酸離子、表面活性爾等活性作用成分的溶液中的製程者。 11. 一種表面封裝型半導臞裝置,其為在外都引媒等的 封装表面上,形成含有鉛的鑲錫層*並在上述鍍餳曆上形 成至少含有10X鉛氧化物的氣化物被覆膜,如此所構成。 12. —種半導艚封裝零件,其為在引媒框架,TAB帶、霣 路基板等的半導體封裝零件中,在錫焊封装半導臞晶片的 電極或外部引線等的封裝表面上形成含鉛的踱錫曆,並在 上述鍍鍚層上形成至少含有10 X鉛氣化物的氧化物被覆臢 ,如此所構成。 經濟部中央標準局員工消費合作社印製 13. —種表面封裝型半導體裝置或半導體封装零件之製 法,其為具備有:具有形成含鉛之鍍錫曆封裝表面的表面 封裝型半導體裝置或預備半導《封裝零件的製程;及使上 述封装表面接觭包含磺的溶液,並在上述封裝表面上形成 至少包含ι〇χ鉛氧化物之氧化物被覆膜的製程。 14. 如申請專利範画第13項之製法,其中上述溶液係包 含有籯、氟、銨、硝酸離子、表面活性劑等活性作用成分 本紙張尺度逍用中國國家揉準(CNS ) Α4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -0 — 2 ^09652 8 88 8 ABCD 六、申請專利範圍 者0 15.如申講專利範匾第13或14項之製法,其中使上述封 裝表面接觸上述溶液的製程,係為包含將上述封裝表面浸 漬在上述溶液中的製程者。 -------Γ14 装------訂-----,—i I (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度逋用中國國家梯準(CNS ) A4規格(210X297公釐) 3 - 0 -
TW085106850A 1995-06-09 1996-06-07 TW309652B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14304795 1995-06-09
JP8133833A JPH0955464A (ja) 1995-06-09 1996-05-28 表面実装型半導体装置、半導体実装部品、及びそれらの製造方法

Publications (1)

Publication Number Publication Date
TW309652B true TW309652B (zh) 1997-07-01

Family

ID=26468086

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085106850A TW309652B (zh) 1995-06-09 1996-06-07

Country Status (6)

Country Link
US (1) US5780931A (zh)
JP (1) JPH0955464A (zh)
KR (1) KR100202436B1 (zh)
CN (1) CN1148732A (zh)
DE (1) DE19622971A1 (zh)
TW (1) TW309652B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087712A (en) * 1997-12-26 2000-07-11 Samsung Aerospace Industries, Ltd. Lead frame containing leads plated with tin alloy for increased wettability and method for plating the leads
TW417220B (en) * 1999-07-23 2001-01-01 Advanced Semiconductor Eng Packaging structure and method of semiconductor chip
US6573123B2 (en) 1999-09-07 2003-06-03 Sai Man Li Semiconductor chip package and manufacturing method thereof
US6949824B1 (en) * 2000-04-12 2005-09-27 Micron Technology, Inc. Internal package heat dissipator
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置
US6396129B1 (en) * 2001-03-05 2002-05-28 Siliconware Precision Industries Co., Ltd. Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
JP3566269B2 (ja) * 2002-06-07 2004-09-15 富士通株式会社 リードフレーム及びその製造方法、及び半導体装置。
US7393771B2 (en) * 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles
US8129229B1 (en) 2007-11-10 2012-03-06 Utac Thai Limited Method of manufacturing semiconductor package containing flip-chip arrangement
KR101049698B1 (ko) * 2010-11-02 2011-07-15 한국세라믹기술원 Led 어레이 모듈 및 이의 제조방법
CN108172521B (zh) * 2017-12-29 2020-04-10 合肥矽迈微电子科技有限公司 一种塑封元器件及其缝隙无空洞填充的工艺方法
CN110265376A (zh) 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整
US11735512B2 (en) 2018-12-31 2023-08-22 Stmicroelectronics International N.V. Leadframe with a metal oxide coating and method of forming the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3665590A (en) * 1970-01-19 1972-05-30 Ncr Co Semiconductor flip-chip soldering method
JPS5698849A (en) * 1980-01-08 1981-08-08 Mitsubishi Electric Corp Semiconductor device
JPS59141237A (ja) * 1983-02-01 1984-08-13 Mitsubishi Electric Corp 半導体装置の製造方法
US4711026A (en) * 1985-07-19 1987-12-08 Kollmorgen Technologies Corporation Method of making wires scribed circuit boards
US4859807A (en) * 1985-07-19 1989-08-22 Kollmorgen Technologies Corporation Wire scribed circuit boards and method of manufacture
JPS6464246A (en) * 1987-09-03 1989-03-10 Nec Corp Semiconductor device
JPH01146347A (ja) * 1987-12-02 1989-06-08 Kobe Steel Ltd 半導体装置用リードフレーム
JPH02134856A (ja) * 1988-11-15 1990-05-23 Mitsubishi Electric Corp 半導体装置のリード加工金型
US5235139A (en) * 1990-09-12 1993-08-10 Macdermid, Incorprated Method for fabricating printed circuits
JPH05190726A (ja) * 1992-01-10 1993-07-30 Dainippon Printing Co Ltd リードフレームおよびその製造方法
JPH05304235A (ja) * 1992-04-28 1993-11-16 Kobe Steel Ltd ニッケルメッキ付リードフレームのはんだ濡れ性の改善処理方法
JPH06349998A (ja) * 1993-06-03 1994-12-22 Fuji Electric Co Ltd モールド型半導体素子の製造方法
US5607609A (en) * 1993-10-25 1997-03-04 Fujitsu Ltd. Process and apparatus for soldering electronic components to printed circuit board, and assembly of electronic components and printed circuit board obtained by way of soldering
US5492235A (en) * 1995-12-18 1996-02-20 Intel Corporation Process for single mask C4 solder bump fabrication

Also Published As

Publication number Publication date
US5780931A (en) 1998-07-14
CN1148732A (zh) 1997-04-30
JPH0955464A (ja) 1997-02-25
KR100202436B1 (en) 1999-06-15
DE19622971A1 (de) 1996-12-12

Similar Documents

Publication Publication Date Title
TW309652B (zh)
US6645791B2 (en) Semiconductor die package including carrier with mask
TWI220781B (en) Multi-chip package substrate for flip-chip and wire bonding
TWI230104B (en) Electronic device
US8101864B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
TWI225672B (en) Connection terminals and manufacturing method of the same, semiconductor device and manufacturing method of the same
KR20040081732A (ko) 범프의 형성방법 및 반도체장치의 제조방법
US6664175B2 (en) Method of forming ruthenium interconnect for an integrated circuit
JP3868766B2 (ja) 半導体装置
TWI228309B (en) Semiconductor device
US20020088845A1 (en) Method for producing tin-silver alloy plating film, the tin-silver alloy plating film and lead frame for elecronic parts having the film
TW571411B (en) Bumping process
JPH081770B2 (ja) 電気接点構造
JPH10284667A (ja) 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
JP3566269B2 (ja) リードフレーム及びその製造方法、及び半導体装置。
JP2002327279A (ja) 電子部品の接合方法
JPS63142644A (ja) 半導体装置用フイルムキヤリア
JP3446829B2 (ja) 半導体装置
JPH028459B2 (zh)
JPH07142491A (ja) 半田バンプ形成方法及びそれによって形成されたバンプを有する半導体装置
JP4668608B2 (ja) 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
JP2002222898A (ja) 半導体装置及びその製造方法
JP2553265B2 (ja) Tab用テープキャリア
JP2553264B2 (ja) Tab用テープキャリア