TW309616B - - Google Patents

Download PDF

Info

Publication number
TW309616B
TW309616B TW085102771A TW85102771A TW309616B TW 309616 B TW309616 B TW 309616B TW 085102771 A TW085102771 A TW 085102771A TW 85102771 A TW85102771 A TW 85102771A TW 309616 B TW309616 B TW 309616B
Authority
TW
Taiwan
Prior art keywords
memory
page
bit
data
period
Prior art date
Application number
TW085102771A
Other languages
English (en)
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Application granted granted Critical
Publication of TW309616B publication Critical patent/TW309616B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C14/00Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893Caches characterised by their organisation or structure
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20Employing a main memory using a specific memory technology
    • G06F2212/202Non-volatile memory
    • G06F2212/2022Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

309616 A7 B7 經濟部中央標準局貝工消费合作社印製 五、發明説明( 1 ) 1 1 | 技 術 範 _ 1 I 本 發 明 係 有 翮 於 半 導 « 電 性 可 抹 除 唯 讀 記 憧 (EEPR0M. 1 I el e c t Γ i C a 1 ly e r as a b 1 e Γ e a d- on ly 臟 e m or y ) 9 特 別 是 有 請 先 1 1 U 於 此 類 裝 置 的 内 部 结 m 〇 閲 讀 1 | η 录 技 轉 A 之 注 1 φ 1 EEPR0M具有霣性程式規劃與抹除的能 力 並 且 在 m 源 供 1 項 再 填 % 1 I 應 已 被 移 除 之 後 仍 能 保 持 其 賁 料 0 不 遇 它 們 受 限 於 每 —^. 1 個 睇 存 胞 可 以 進 行 程 式 規 劃 與 抹 除 的 次 數 限 制 通 常 限 制 本 頁 S·_〆 1 I 在 數 千 次 的 程 式 規 麵 與 抹 除 通 期 〇 整 m m 的 記 憧 單 元 諸 1 1 如 . 個 位 元 姐 或 成 群 的 位 元 組 在 新 賁 訊 能 m 被 寫 入 於 —. 1 1 記 憧 單 元 中 的 一 位 元 或 成 群 的 位 元 之 前 必 須 要 承 受 個 訂 抹 除 m 期 〇 I 全功能的EEPR0M係指記慵糸統的該些部份 其 具 有 對 應 I 1 1 於 記 憧 胞 的 一 位 元 姐 的 —* 個 記 憧 單 元 之 大 小 P 並 因 此 而 可 1 1 Μ 提 供 最 小 一 次 對 記 慵 的 一 個 位 元 組 進 行 的 寫 入 擷 取 〇 埴 乂 可 以 容 許 限 制 其 程 式 規 劃 與 抹 除 埋 期 只 對 需 要 改 變 的 該 些 Ί. I 位 元 組 進 行 並 因 而 可 Μ 增 加 記 憧 元 件 的 射 受 力 〇 全 功 能 | EEPR0M的位元姐可擷取性 躭 使 用 的 觀 點 而 言 亦 可 籣 化 1 1 程 式 規 m 的 操 作 因 為 只 爾 要 將 希 望 進 行 程 式 規 麵 的 資 料 1 1 與資料所要雔存的位址满通予EEPR0M即可 0 不 通 每 — 被 1 1 改 變 的 位 元 姐 之 程 式 規 麵 » 抹 除 K 及 接 蕃 再 程 式 規 劃 的 '1 I 需 要 9 若 整 個 晶 片 痛 要 再 程 式 規 麵 的 話 逋 可 能 霈 要 相 當 1 I 長 的 程 式 規 劃 時 間 〇 此 外 由 於 其 更 形 複 雑 的 理 揮 電 路 的 1 1 m 故 % 躭 密 度 與 成 本 效 益 而 言 全 功能EEPR0M繳纗地落後 1 1 本紙张尺度適用中國®家梯準(CNS ) A4规格(2丨OX297公釐) A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明说明 2 ) 1 1 在 其 他 的 半 m 鼸 記 憧 技 術 之 後 Ο 髑 全 功 能 的 EEPROM記 憧 1 1 糸 統 包 含 雜 存 胞 的 一 個 核 心 陣 列 > 每 一 胞 各 包 括 有 與 —. 可 /--V 1 I 變 豳 限 值 的 NHOS 霣 晶 Μ 串 m 的 一 個 m 擇 電 晶 髑 〇 此 陣 列 被 請 先 Μ 1 1 | 姐 孅 成 為 列 與 行 $ 一 列 與 行 的 為 父 叉 處 構 成 了 — 個 齡 存 記 讀 背 1 1 僮 胞 的 定 址 位 置 0 之 注 1 • 1 一 種 典 型 的 習 知 技 術 全 功 能 EEPROM核 心 結 構 係 顧 示 於 麵 $ 項 1 I 再 1之中C 由霣性地_接至- -列中所有胞遘擇電晶*21的控 窝 本 裝 制 閛 極 的 —«* 條 特 用 字 元 線 11 所 辨 別 的 列 記 憧 胞 係 等 於 頁 V_X 1 I 可 定 址 空 間 中 的 — 記 憧 頁 〇 每 __. 胞 埋 擇 電 晶 髑 21 與 一 串 1 1 聯 連 接 的 可 變 雎 限 值 電 晶 tt 19共 同 構 成 了 可 睇 存 —_- 偭 位 1 1 元 資 訊 的 一 僩 記 慵 胞 〇 當 . 條 字 元 鑲 11 被 啟 動 時 —> 個 播 訂 揮 霣 晶 fll 21便 將 其 串 m 瀛 接 的 可 變 m 限 值 電 晶 « 19 電 性 I 地 耦 接 至 用 在 該 可 變 臨 限 值 m 晶 鱷 1 9中 纊 取 所 辟 存 資 訊 1 1 I 的 一 條 位 元 線 25 〇 由 於 全 功 能 EEPROM的 位 元 姐 可 定 址 性 之 1 1 故 習 知 技 術 全 功 能 EEPROM的 内 部 資 枓 組 纖 被 限 定 在 由 8 位 元 構 成 一 僩 位 元 姐 〇 可 對 一 m 存 胞 的 一 可 變 m 限 值 霣 晶 1 Η 19的 控 制 閛 極 供 應 纊 取 程 式 規 劃 與 抹 除 電 壓 的 一 條 感 、丨· 1 應 線 15 被 打 斷 成 為 可 將 8緬遽纗的齡存可變豳限值電晶 1 1 1 « 或 一 個 位 元 姐 27的 控 制 閛 極 繡 结 在 起 的 段 播 〇 此 種 1 1 資 料 姐 織 構 埴 使 得 額 外 位 元 組 應 揮 行 媒 1 3 Μ 及 記 懂 胞 的 1 每 一 位 元 姐 之 位 元 組 m 揮 霣 晶 臞 17的 使 用 變 成 必 要 Η 便 1 1 利 用 位 元 姐 邇 揮 行 m 與 位 元 姐 選 揮 電 晶 « 能 夠 只 需 要 ___· 1 I 個 感 應 級 段 m 亦 即 只 有 一 個 位 元 組 便 能 在 程 式 規 劃 的 1 1 1 期 間 僩 別 地 m 定 〇 位 元 組 理 揮 電 晶 黼 17 需 要 相 對 較 大 的 矽 1 1 本紙張尺度適用r國國家梯準(CNS ) A4規格(2】〇X297公釐) 309616 Α7 Β7 經濟部中央標準局只工消费合作社印製 五、發明説明 3 ) 1 1 1 基 觸 面 積 〇 此 外 $ 全 功 能 的 EEPROM通 常 需 要 某 種 的 雄 誤 更 Ί 1 正 作 法 為 了 要 能 夠 偵 m 並 回 復 — 緬 8位元賁料字元中- | 個 失 的 位 元 需 要 有 4個同位位元 埴等於是50X的 核 心 請 先 聞 1 I 記 憶 域 面 積 加 〇 前 述 傳 统 全 功 能 EEPROM的 结 構 特 點 f 讀 背 ιέ 1 1 1 到 百 舫 為 止 » 將 其 密 度 限 m 在 一 百 萬 位 元 的 程 度 〇 之 注 素 1 1 快 閃 EEPR0M的 进 步 » 提 供 了 與 全 功 能 EEPROM有 翡 密 度 問 1 項 1 I 題 的 某 些 答 案 〇 快 閃 EEPROM每 一 紀 憧 胞 使 用 或 二 個 霣 晶 再 填 寫 士 1 丄 Η 但 並 不 包 括 位 元 姐 m 揮 行 嬢 與 位 元 組 雄 揮 霣 晶 H 〇 依 本 JT 1 I 此 種 方 式 快 閃 Em〇H 比 全 功 能 EEPR0M達 到 了 更 為 緊 密 的 1 1 I 設 計 但 它 們 並 無 法 进 行 位 元 組 的 程 式 規 劃 〇 快 閃 EEPR0H 1 1 具 有 由 雠 存 胞 的 BS 塊 或 區 騰 所 構 成 的 最 小 的 寫 入 單 元 〇 通 .1 訂 常 此 些 區 塊 構 成 了 記 憶 陴 列 的 一 或 多 列 〇 快 閃 EEPROM將 1 其 行 依 其 _ 出 9 而 非 依 其 位 元 姐 而 群 集 姐 成 其 行 〇 亦 即 是 1 I 說 所 有 宇 元 的 所 有 位 元 0皆是相鄰的 >快閃EEPROM如此 1 1 I 便 可 K 去 除 全 功 能 EEPR0M的 位 元 姐 選 揮 嬢 與 位 元 姐 選 揮 霣 1 晶 tt 並 可 Μ 因 此 而 m 到 較 高 的 密 度 0 不 遘 > 快 閃 EEPROM 的 大 記 憧 B 塊 限 制 了 螯 僩 晶 片 的 m 命 0 為 了 要 對 — 紀 憧 S 塊 的 個 位 元 姐 m 行 再 程 式 規 劃 整 個 Μ 塊 首 先 必 須 要 被 1 I 讀 出 到 個 暫 時 的 維 持 記 憶 中 通 常 是 — 儸 快 取 記 惕 該 1 1 1 位 元 姐 再 於 維 持 快 取 記 镛 中 被 m 輯 整 涸 的 快 閃 記 憶 區 塊 1 1 再 於 雎 持 快 取 紀 憧 中 的 資 料 得 Μ 被 寫 回 相 同 的 快 閃 記 憶 區 1 塊 中 之 前 » 先 班 歷 一 次 抹 除 m 期 , 而 埴 使 得 許 多 的 紀 憧 胞 | 承 受 不 必 要 的 抹 除 /寫入埋期 並κ捶差的效益利用可用 1 1 的 糸 肤 快 取 m 憧 空 間 〇 此 外 > 因 為 爾 要 不 必 要 地 抹 除 /寫 1 1 本紙张尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 經濟部中央橾準局员工消費合作社印^ A7 _ B7_ 五、發明説明(4 ) 入額外的位元姐,若一次僅只有一些位元組需要進行再程 式規劃,便可能會靖加一片快聞晶片的程式規劃時間。 某些先前技藝装置已尋求找出全功掂EEPR0M與快聞 EEPROM之闉的一個折衷。頒予R氕?.6!里里-里-氣里」- 1 1 »- 號案中提出具有全功能與快閃抹除程式規劃兩種横態的一 種晶片。此植設計由傅統EEPR0M紀憧胞中消除了選揮堪晶 艚,但卻Μ較複_的字元嬝解**程序來交換’其仍維持位 元組«揮»與位元姐蠼揮電晶艚’並在每一樹的字元编上 使用了一 «額外的粗大抹除線與粗大抹除霄晶18 °頒予 Radjy的美_専利里憲中擷示了一種方法*其 可以將一快閃記憧®塊鏞減至單一記憶頁,記憧胞的一列 。頒予Talreja的美國専利第5,317 ,535號察中討嫌到—裡 將EEPROM的實料格式由8位元堆加至16位元的一種作法。 頒予Gupta的美_專利第5,353,248«蒹中則描述了在相同 的晶Η上具有相等大小的備份快閃紀憧的一種SRAM °谊可 K籣化程式規劃,但無法對快開記憧進行有效率的利用。 頒予Fujita等人的美圈専利辩5 , 359· 569號案中由使用者 的観點上將快閃記憧的程式規劃加以鼷化,其利用一個快 閃記憧與控制蓽元,在電臞電路板的階蹰管理多個快閃部 件的擷取。 本發明之一目的因此即在於提供一種EEPROM其具有全面 的功簾並得以埋到离密度,而同時能夠減少一俚記憧胞所 須承受的有壓力的程式規劃與抹除蠼期之次數。 本發明之另一目的係在於改進一全功雔EEPROH的賁料之 ^紙张尺度適用中國國家標準^奶丨以規格丨210〆29%^ ) _ 7 - ------γ——,(裝------訂-------C *:Ί· *- (請先閲讀背面之注$項再填寫本頁) 309616 Λ7 B7 經濟部中央梂华局貝工消費合作社印掣 五、發明説明< 5 ) 1 1 I 寫 适 速 度 0 丨 Z 1 本 發 明 Μ 全 功 能 架 構 提 供 可 匾 段 抹 除 EEPROM的 . 種 新 型 /--S 1 I 内 部 结 構 0 此 種 EEPR0HM 個 記 憧 m 列 被 分 剌 成 為 記 憧 頁 請 k. 1 1 閲 | % 其 每 — 記 憧 頁 再 被 分 剌 為 多 數 個 的 凿 揮 性 可 抹 除 頁 匾 段 讀 背 1 〇 毎 —· 頁 厘 段 各 包 含 多 數 僩 的 個 別 讀 取 可 定 址 的 多 位 元 組 之 注 1 資 料 字 元 〇 頁 段 是 為 最 小 的 程 式 規 劃 可 定 址 資 料 單 元 〇 % 項 1 | 當 相 同 記 憧 頁 中 的 另 一 位 元 姐 需 要 m 行 再 程 式 規 劃 時 頁 再 填 寫 1 區 段 的 使 用 減 低 了 在 記 憧 頁 中 必 須 要 承 受 —· 次 抹 除 與 程 頁 1 I 式 規 豳 通 期 的 未 選 定 的 賁 料 位 元 組 0 此 外 每 -- 多 字 元 頁 1 1 區 段 只 需 要 堪 定 一 條 m 擇 鑲 與 凿 揮 裝 置 相 較 於 全 功 能 1 1 EEPR0M 其 記 憧 胞 的 每 —* 位 元 組 爾 要 一 條 選 揮 媒 與 m 擇 裝 訂 置 0 並 且 一 頁 區 段 中 的 位 元 係 依 _ 出 而 組 孅 在 相 同 頁 1 I 區 段 中 的 所 有 位 元 0之行皆相鄰 而非如同習知技藝全功 1 I 能 EEPR0M的 依 位 元 組 而 組 纖 其 一 位 元 組 的 位 元 0至7必 須 1 1 要 相 鄰 接 在 一 起 0 習 知 技 術 的 記 憧 使 用 —. 棰 錯 誤 更 正 碼 f ECC >單元 •其 —1. 1 通 常 每 一 位 元 組 至 少 更 正 個 位 元 0 本 發 明 使 用 — 種 ECC 1. I 單 元 來 在 每 一 個 多 位 元 組 賁 料 字 元 之 中 更 正 個 位 元 〇 此 1 1 外 t 本 發 明 採 用 了 對 於 使 用 者 而 m 是 透 明 的 9 對 需 要 使 用 1 1 ECC單元來回復任何讀箝的賁料位元的任何記慵字元的自 1 動 更 新 〇 1 I 本 發 明 採 用 —- 排 的 栓 鎖 來 控 制 ~· 條 頁 區 段 慼 應 線 的 放 動 I 0 疽 使 之 能 夠 對 感 應 線 豳 加 高 霣 壓 而 同 時 在 字 元 線 上 維 1 1 I 持 低 電 壓 〇 1 1 本紙张尺度適用中囷圏家標準(CNS ) Λ4規格(210X297公釐) 經濟部中央揉準局貝工消费合作社·! A7 __B7__ 五、發明説明(6 ) 本發明的架構能夠同時地對實霣上對應於一《記憧核心 列的* 一記憧頁之中的任何或所有的頁區段進行程式規劃 與抹除。埴可以利用一個晶片上低霣壓寫入快取記憶的加 入而達成*該抉取紀憧係作用為使用者與主紀懦核心之間 的一 «級衝器。由於使用者可Μ快逋地將接績的賣料字元 寫入快取記憧之中•因此埴便可以增進寫透的時間。寫入 快取記憶具有與EEPROM記憧核心的多位元組字元組鍇相翡 的一種多位元姐宇元組織。其具有相等於紀憧核心的一記 憧頁之大小*但將串列形式的資料由位元組的程度轉換為 多位元組字元的程度。寫入快取記憧接受來自於使用者的 位元姐形式的資料•並透過位元姐旗禰的使用而追蹤所有 的新資料。當使用者完成輸入新資料時,新_入資料的最 後栓鎖列位址,高效位址位元•決定對應於所_入位址的 核心記憧頁,亦即,列。寫入快取記憶接著以多位元姐字 元的速率,透通一 ECC單元•而由«定的記憧核心列中接 受所有先前的霣料進入快取記憶中,並確保不Κ績自記憶 核心的舊賁料來寫覆新輪入賁料。利用使用頁區段旗禰與 /或ECC錯誤信號· ERR,此裝置接著即僅只將接受新賁料 *或爾要ECC單元將遺失資料予Μ恢復的窝入快取記憶之 中的該些頁區段予以回復。寫入快取記憧如此即具有位元 姐* Μ及多位元姐賁料字元的寫入定址能力與多位元姐賁 料宇元的讀出定址能力。 圖式之籣要說明 圖1為一種習知技術全功能EEPROM核心陣列一部份之電 JL適用中國國家標準(CNS > Α4規格(210Χ297公;I ) _ 〇 _ ml I nn nn i nn .^n m· ^^^1 m ,waJ (請先閱讀背面之注意事項再填窩本頁) 309616 A7 B7_ 五、發明説明(7 ) 晶II階靥爾路_。 (請先閱讀背面之注^^項再填寫本頁) 圈2為依據本發明姐織的一快閃狀EEPR0M核心一部份之 霣晶黼陏靥電路_。 圓3為本發明採用依據_2中的記镰核心組纖,Μ及對該 核心提供全功能寫入擷取的邇邊邏輯之EE PR0M裝置之霣路 方塊_。 圈4A-4C為依據本發明一寫入狀戆櫬器的操作流程圈。 實施本發明之最佳供式 經濟部中央標準局貝工消費合作社印笨 #考_2,針對本發明之EEPR0M架構的一£憧核心姐孅 將一記憧頁,亦即* 一列中的所有繾存胞,分剌成為2· 4 或更多的頁區段33。每一雠存胞各包含一個胞遘揮電晶體 22以串聯方式連接至可變隳限值齡存電晶«24。較佳的 EEPR0M架構使用一個16位元或32位元的外部位元姐讀取/ 寫入可擷取性。新核心組織將位元線非依位元組或字元· 而依頁區段33而群集起來,其每一頁區段33各包括有多個 資料字元· W便不再爾要使用位元姐«揮線與位元組堪擇 霣晶«。相反地,新架構採用了一條頁匾段邐揮線37,以 及每一頁K段33的使用作為一個灌揮栓鎖的一個頁區段選 揮装置•因此鎺減或消除了空乏横戆埋揮霣晶《的使用痛 求。依另一種方式,前述的頁區段邇揮装置可以製作成為 一個壤揮爾晶«40,如_2中所顧示的。每一頁匾段33中 的資料位元依等级而設置•其相等等鈒的位元群集一起而 形成匾塊。埴是與習知技藝依據位元姐而將位元群集•使 得每一群集的位元皆由等鈒〇的一個位元,等级1的一個位 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -10 - 經濟部中央標準局貝工消費合作社印装 A7 B7 五、發明説明(8 ) · 元,等鈒2的一涸位元,等等直至等鈒7的一涸位元構成的 悄形不同。在本發明中,若每一頁®段,33,由三十二個 16位元字元構成*則每一頁匾段,33*便會被分剌成為十 六個位元線K塊,31·其每一位元嬢匾塊由相等等级的32 位元構成。例如*在16位元寬的字元結構之慵況下,一個 頁匾段33内等级0的所有位元,在位元鑲匾塊〇* 31中連績 地群集起來•相同頁區段33内等级1的所有位元*在位元 線區塊1中連鑛地群集起來,其未顯示,並繼續下去直至 位元線S塊15,35時為止。 參考圈3,新EEPR0M架構亦採用一 ECC_構,73,Μ漢明 ϋ(Ηβ«·ίηβ code)為基礎,以便偵澜並自動地更正2,4或 更多位元組長度的每一宇元中的任一位元錯誤,其可能會 在記憶核心的一次讀取擷取期間發生。由於較寛字元的緣 故•一種多位元組資料架構的使用大為縮減了矽晶片的面 積,ECC間位位元與資料位元之間的比例亦越小。例如· 要在一個8位元實料字元中更正1個位元便需要使用4涸同 位位元,其為每一賁料字元達到50X的位元寬度埔加* 一 個16位元賣料字元則需要5個_位位元*其埔加為31X,而 一個32位元賁料字元則需要6僩間位位元,其堉加則為19¾。 本發明具有依多麈位元姐字元而設置的一種内部資料架 構,但其可與使用位元姐的糸統溝通。如鼷3中所顧示的 •本發明的電路透遢壩揮將要送出至系統使用者的位元組 之一系列的多工霣路· Μ及多工解訊電路,79,可由糸統 使用者之處接受載入的位元組大小的資料,以及,利用寫 本紙张尺度適用中國圏家梯準(CNS ) Α4規格(210X297公釐) _ _ ^^1' n^i m 1 ^^^1 m ^ m m nn ^^^1 TJ - (請先閲讀背面之注項再填寫本頁) 309616 Α7 Α7 Β7 經濟部令央標準局貝工消费合作社印製 五、發明説明(9 ) 入快取記憧83的一種多重寫入時鐮的製作,而達成將接鑛 的位元姐大小資料塊群集成為一多重位元姐資料字元。寫 入快取紀值83係具有一核心紀憧頁的大小*並與所有必要 的控制*輯一起被製成一 SRAM*諸如一有限狀軀_器與計 數器,Μ在下面所將銳明的一抹除/寫入遍期的期間,執 行一整個記慵頁的一個讀回通期。 程式規劃係由三僩_期所構成的;一載入邇期* 一讀回 親期•與一載回麵期。程式規劃龌期由一名使用者驅動的 載入麵期闋始•期間系統使用者將新賁料載入寫入快取記 憶83中。與習知的EEPROM的情形相似的•若CEJ;被保持低 狀態 > 使用者通常遒邊UEX接鯽而提供負載時鐮。依另一 種方式*若VEX接嬲保持低狀軀*則負載時鐘亦可Μ进通 CEX接酈而提供。在每一載入《期時•《定位元姐位址的 對應位元組旗檷即被啟動。每一多籯位元組字元有2· 4或 更多的位元姐旗欏•但寫入快取記懂則為位元組寫入可定 址的。WEX外部時鏞糴動一傾指令解礪器•其未被顬現出 來,其作為一種界面,為一寫入狀戆櫬器,WSM 77·而將 指令由糸統使用者轉蹕為控制信號。寫入狀態機器77接著 控制一程式規劃輿抹除蠼期的不同_取與寫人陏段,以及 如後面所將說明的•應當地程式規劃與抹除一僩胞所需要 的«壓與計時》如間習知技術中的紀憶載入*載入遍期W 一個時間完舉協定加Κ終止。 雖然習知技術的EEPROM具有一個指令解碼器,可對糸統 使用者提供對於晶片的内部功能供戆的榇取,但習知技術 -------Γ--{袈-- (請先閱讀背面之注意事項再填寫本頁) 訂 Λ 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) A7 B7 經濟部中央標準局貝工消费合作社印製 五、發明説明< 10 ) 1 1 EEPR0M限 制 了 糸 統 使 用 者 ,僅 只容許 對 於 —. 些 使 用者 m 戆 1 的 m 取 〇 新 的 EEPR0M架 構 延伸 了此種 指 令 解 碥 器 的使 用 » 1 1 以 授 予 % 統 使 用 者 對 於 所 有的 使用者 播 軀 與 测 轼 撗軀 的 期 請 先 Μ 1 I 取 〇 晶 Η 處 理 一 個 8位元棋戆記錄器 利用使用- -«定的 讀 背 Si 1 1 1 特 定 程、 序 而 透 通 一 欽 驩 寫 入保 嫌協定 % 統 使 用 者可 對 其 之 注 意 1 1 載 入 ____ 儡 «1 要 的 指 令 埋 雒 ID位 元組。 此 m 軀 記 錄 器係 被 指 Ϊ 項 1 | 再 令 解 碣 器 所 讀 取 其 m m 雷的 控制信 號 與 VSH 77 溝通 以 供 % % 本 裝 I 執 行 〇 頁 1 I 接 蓿 載 入 麵 期 之 後 程 式規 副控制 即 被 轉 換 到 USM 77 , 1 | 而 其 啟 動 讀 回 邇 期 作 為 開始 。在讀 回 通 期 的 期 間· 根 據 1 1 I 載 入 缠 期 終 纗 所 栓 m 的 頁 位址 ,VSM 77開 始 由 字元 m 57 訂 所 界 定 的 對 應 核 心 B 憧 頁 中將 資料讀 入 寫 入 快 取 記憧 83中 '1 〇 快 取 紀 m 位 元 姐 旗 攞 85被利 用来確 保 不 將 由 % 統使 用 者 1 I 所 輸 入 的 任 何 新 賁 料 Μ 由紀 憧核心 讀 出 的 現 存 賁料 加 1 I 寫 覆 0 在 一 核 心 記 憧 頁 的 讀囲 纒期之 中 USH 77監視 來 自 於 ECC單元73的- -僩繒製信虢 ERR 1 11 iik 偵 澜 ECC 73是 1 否 已 更 正 了 至 少 身 — 涵 、 賁 料 字元 。若 ECC 73 真 的 已 經更 正 了 1. I — 個 實 料 字 元 則 甚 至 爭使用 者尚未 任 何 新 資 料載 入 寫 1 I 入 快 取 記 值 83之 中 VSM 77亦 會設立 — 個 對 應 的 程式 規 Μ 1 1 1 頁 段 旗 標 47 -50 並對由頁匾段雄應鑲99- 102所決定 1 的 經 更 正 的 頁 矗 段 繼 鑛 m 行程 式規_ 並 因 而 m 該頁 B 段 1 1 加 以 更 新 0 依 此 種 方 式 晶片 的實料 維 罐 蘸 力 便 得以 績 張 I 0 一 旦 核 心 記 镰 頁 巳 被 寫 至寫 入快取 記 憶 83中 VSH 77即 1 1 | 啟 動 一 抹 除 時 相 其 間 由對 應的頁 匾 段 感 應 嬢 99-102所 1 1 本紙張尺度適用中國國家梂準(CNS > A4規格(2丨OX 297公釐) A7 309616 B7 五、發明説明(11 ) (請先閲讀背面之注^'項再填商本頁) 界定的頁厪段•其頁鼴段旗標47-50已被放動者,將會被 抹除。依此種方式•只有接收到新載入資料•或補要由 ECC 73單元將遣失的資料加W回復的核心記憧頁匾段會被 抹除。因此晶片便會只將滿足至少下列條件之一的頁匾段 加Μ更新:(1)使用者巳將至少一新位元姐載入於寫入快 取記憧83的對*頁®段中;(2)在讀回埋期的期間,一僩 頁區段由記憧核心轉移氇入寫入快取記憧83内,使用ECC 73來更正至少一個錯誤。若沒有任何頁匾段滿足任何先前 敘述的條件•晶片便會整儸放棄程式規Μ通期。但若兩種 條件沒有任一成立*晶片便會只對邇定的頁區段進行再程 式規劃,如此而可凿免在核心記惕頁上的不必要應力,並 因而改進EEPR0M相較於一種習知技術快閃EEPR0M的承受程 度為佳的承受程度。 經濟部中央標準局貝工消费合作社印製 WSM 77琨在即可ΜΜ始載回«期*期間它將來自於寫入 快取記憧83的賁料轉送至离霣懕頁矗段43-46·从預備程 式規豳對應的核心紀憶頁匾段。在載回通期的期間· ECC 單元73為毎一 «賁料字元在寫入快取記憧中產生新的同位 位元,並將新的同位位元送至高電壓頁匾段43-46*以備 與來自於寫入快取記憧的資枓一起而寫入記惕核心内。一 旦WSM 77完成載人高霣壓頁匾段43-46 •便只將高程式規 劃霣壓供應給予由先前敘迷的條件所決定的的該些頁區段 。當程式規豳完成時* WS Μ 77將控制轉換回到未顧示的位 址轉換偵澜* ATD*電路*其使用一個位址的轉換來使記 憧元件的内部時鐮與糸統外部時鏟同步· Μ便晶片可以繼 本紙張尺度適用中圃國家梯準(CNS ) Α4规格(210Χ297公釐) -14 - 經濟部中央橾準局員工消费合作社印製 A7 B7_._五、發明説明U2 ) 鑛進行正常的讓取撗鑣。 #考_3·記慊核心依據記憧頁分段而被分段。來自於X 埋揮解《器55的一條字元嬢57·界定了一個記憧頁並被糴 接至所有的字元鑲栓賊排* 51-54 · W及記憧區段59-62。 每一記憧厪段59-62係由多僩的頁11段所構成,每一頁B 段個別由一條頁K段感應鑲99-102所界定。一字元嬢栓縝 排5卜54經由其自身的頁匾段感應總99- 1 02而只被_接至 其對應的記憶®段59-6 2。例如*字元_栓鎖排”〇”* 51, 係經由其頁區段想應鎳99而只被鍋接至記憧區段"0”内的 頁區段,59。在正常程式規黼時·宇元鑲栓鑌排51-54的 任何組合皆可Μ被激活•並因而將S定頁區段的頁區段感 應線提升至內部高程式規劃霣壓。習用技術全功能E EPROM 架構的位元組埋揮霣晶觸已由一區段遛擇栓鎖所取代,其 由頁區段旗禰47-50M及堪定字元鎳栓鎖排51-54所驅動。 在記憧核心之上有离電壓頁匾段4 3-46 *可以堪擇性地 將位元繚提升至内部高«壓位準的一列栓鎖。 在記憧核心之下有發展出來控制正常讓取«期,讀回邇 期,載入邇期·與載回邇期中的必要資料通路之新架構。 此架構可K利用时論一正常讀取《期與一個程式規削指令 的賁料通路而得到最佳的解釋。 在由未顧示的ATD霣路所控制的一個讀取«期期間之内 •賁料係利用感應放大器67與69通磡激活的Y邐揮通邊霣 晶»63-6 6而讀取的。賣料位元由想應放大器67讀取•而 間位位元則由鐮應放大器69纊取。當嫌應時間结束時 >主 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) ~ _ 1 5 一 -------—;{裝------訂------^. . (請先閱讀背面之注意Ϋ項再填寫本頁) 經濟部中央標準局貝工消费合作社印掣 S09616 Α7 Β7 五、發明説明(13 ) 時鏟信號,"MCLK" 91,即會降低並將螫個宇元,賁料加 上同位位元,栓鎖進人主栓鎖記錄器71中。最低的情況是 •由MCLK的高至低戆轉換開始,ECC 73矩陣即開始估算由 主栓縝記錄器_出所呈現的新資料。僕時鏟信號,”SCLK” 93,其與MCLK不同時相·即提升至高戆,並令ECC輪出進 入偁栓鎖多工器記錄器75。此借錄器由ECC輸出接受娌更 正的賁料字元•並利用最低效位址位元,95,躭一 16位元 寬的字元而言為A0,魷一 32位元寬的字元而言為A1與A0, 而只由多位元姐資料字元中«擇一個位元組。來自於僕栓 鎖多工器記錄器的轆出直接地騵動晶片_出媛衡器78,其 並額外由OEX接鯽得到其致能信賊。在ATDfS路偵澜到的下 一個位址改變時,SCLK降低,因而提供相等於新資料感應 時間的一緬受控制«資料保持時間。MCU升高以令感應放 大器67與69傅瓛其新_出進人主栓鎖記錄器。 MCLK與SCLK内部時鏟信號係由未顧示的一位址轉換偵測 ,ATD>電路所產生,其使晶片讀取通期與系統時鐘同步 。其亦保鼸晶片免受高鍮出切換霣流所產生的内部電源排 架雜訊所干播。 程式規劃指令以一僩使用者糴動的載入通期開始,在此 埋期期間•來自於系統使用者的_入資料被載人一個低電 JESRAM寫人快取記憶83内,而非如習知技述直接載人一高 電壓頁内。寫入快取記憧83係由字元84加上位元組旗欏85 所組嫌構成·但其可以位元姐為單位寫入* Μ便當使用者 Μ位元姐為單位輸入資料時· 一個輪入多工解訊器79將由 本紙張尺度適用中國國家標準(CNS ) Μ規格(210 X 297公釐) ---------^ ^-- (請先閲讀背面之注ilpm·項再填寫本頁) 訂 A7 B7 經濟部中央橾準局貝工消費合作社印家 五、發明説明(U ) 1 1 1 低位址位元95所決定的竈當位元組展現給寫入快取記憶 t Ί I Μ 安 排 成 為 — 多 遍 位 元 組 字 元 〇 寫 入 快 取 記 憶 tIAf 將 使 用 者 所 I _ 入 的 新 實 料 » 與 利 用 將 一 第 九 位 元 » 位 元 組 旗 摞 與 . 宇 請 先 Μ 1 1 I 元 的 每 — 位 元 組 相 U m 起 來 而 由 記 憶 核 心 所 讀 得 的 舊 資 料 讀 背 A 之 注 1 1 相 分 鼸 0 在 一 載 入 m 期 開 始 時 例 如 S 所 有 的 位 元 組 旗 禰 1 I 1 •1 皆 被 設 立 起 來 表 示 此 時 在 寫 入 快 取 記 憧 内 所 有 的 賁 料 係 事 項 1 I 為 顢 賁 料 9 當 _ 回 m 期 開 始 時 1 其 可 VX 來 白 於 核 心 記 憧 的 填 1 •丄 寅 料 加 Μ 取 代 〇 由 % 統 使 用 者 所 m 行 的 每 —* 次 載 入 擷 取 » 頁 ^—/ 1 I 對 應 於 頁 内 埋 定 的 位 元 組 位 址 的 位 元 組 旗 禰 被 重 置 便 1 1 1 此 些 位 址 不 會 被 寫 入 Μ 在 讀 回 週 期 中 形 成 核 心 記 憧 0 如 此 1 1 當 載 回 埋 期 開 始 時 寫入快取記憧83便會包含新載入 的 賁 訂 料 而寫入快取記憧83開始將其内 容 載 入 至 高 電 m 頁 區 段 1 43 -46中 Κ僱寫入至核心紀憧中 ) 1 1 | 每 —· 字 元 m 栓 m 排 51 -54各具有其自己的頁區段旗檷47- 1 1 50 〇 在 一 載 入 m 期 開 始 時 所 有 的 頁 區 Κ8Κ 段 旗 棵 47 -5 〇即被 1 簠 置 以 表 示 沒 有 字 元 栓 鎖 排 5 1 -54 >亦即 •沒有頁區 1' 段 已 被 致 能 〇 若 至 少 有 __. 個 位 元 組 被 載 入 寫 入 快 取 記 憧 83 的 一 個 頁 區 段 中 » 對 應 的 頁 匾 段 旗 禰 47-50即被設立 ,因 1 1 I 而 將 控 制 了 由 一 頁區段感應嬢99 -102所界定的核心記憧頁 1 1 段 的 字 元 鑲 栓 m 排 加 Μ 致 能 〇 載 入 埋 期 强 由 如 同 習 知 技 1 1 術 中 的 一 時 間 结 束 畤 段 協 定 而 结 束 〇 I 由 此 時 闋 始 » 程 式 規 劃 的 控 制 係 圈 於 寫 入 狀 軀 m 器 77 〇 1 此VSM具有驅動内部字元位址位元 > Μ便透縵Y埋揮通通鬣 1 1 I 晶觸63 -6 6而播邊寫入快取記慵83與埋定的核心記憧頁的 1 1 本紙张尺度適用中國國家梂举(CNS ) A4規格(2丨OX 297公釐) Λη 一 i f 一 經濟部中央標準局貝工消費合作社印取 A7 B7__ 五、發明説明(15 ) 能力。 4A-4C中騮示WSM的操作潦程圈,其包括在各種指 令棋態下所採取的指令路徑。躭一程式規劃指令棋態而言 •在載入纒期時間结束時段之後,USH會敢動一個釀回通 期。讀回親期中的每一個讀取字元步嫌,如下面所將銳明 的,皆有4儒時相。 時相1 : SRAM行被等化至大約VCC/2。躭是在此等化的 期間》WSM 77可W改變字元位址而無須干擾SRAM的内容。 利用更新通的字元位址,核心可Μ利用賁料感應放大器67 與同位感應放大器69加Κ期取*而舊的原始寶料加上間位 位元即被展現姶ECC電路73。 時相2 :當ECC 73完成.緒誤更正時,它會在其翰出上具 有有效資料以及一姐錯誤信號,ERR 11,若原始資料有需 要迆行更正的話。在此同時,SRAM將位元姐旗檷栓鎖在其 鍮出上,並會維持其栓鎖直至下一緬字元步驟為止。 時相3:讀回,RB,W81將ECC 73輸出埋接至寫入快取 記憧83_人,而WSM 77則査估位元組旗攞。 時相4:字元中的每一位元組皆具有其自己的未顧示的 SRAM寫入時鏟信號*其只在對應的位元姐旗欏已在前一時 相中被解讀為設立時,才會由WSM 77之處來到。若位元組 旗捕被解讀為重置*表示此位置包含了新載入的資料*寫 入快取記憶SRAM便不會為對應的位元姐接受一個寫入時鐘 •使得新載入的實料得以保存在寫入快取記憧中。
在整個讀回邐期的期間,WS Η 77監視ECC錯誤信號· ERR 111,如BI4A中的時相2所顳示的。當一個字元利用ECC 73 本紙張尺;ϊϋ用中國囷家梂率(CNS ) A4規格(210X297公釐) ~ 一 1 8 一 ------.—A,衣— (請先閱讀背面之注^^項再填寫本頁) 訂 經濟部中央梯準局貝工消費合作社印装 A7 B7_ 五、發明説明Ue ) 將其更正而被讀回畤* ERR 11信號即被設立·ΜΜ即會設 立對應於字元«栓鎖排5卜54的頁區段旗檷47 - 50,若其 尚未被載入通期所設立的铦。 未顯示於式中的,WSM 77琨在即可開始進行對晶片上 的電壓泵充«的程序*並接著啟動抹除時相。只有其頁匾 段旗檷47-50有被設立的字元嬢栓鎖排51-5 4才會接受抹除 電壓。對應的核心記憧頁區段即被抹除。VSM 77亦由未顬 示的晶片上計時器逸行投粟決定,以结束抹除時相。在抹 除時段结束時· WSM 77執行一次抹除回復的搡作,亦即, 將高爾壓排放於雄定的感應嬢蹑段段落上。 接蕃· WSM 77Μ始載回«期。再一次地,它掃過字元位 址空間•且每一載回字元的步驟亦再次銳明如下具有4個 時相。 時相1: SRAM行被等化至大約VCC/2。躭是在此等化的 期間· VSM 77可改變字元位址而_須干擾SRAM的内容。 時相2:未顯示的SRAM感鱺放大器讀取新資料,直到下 個字元步驟之前•此新實料會被栓鎖停留在SRAM輪出,87 之上。 時相3 : ECC 73被切換進人其同位產生棋鏞中,其ϋ入 适通賁料鼸潦排,107·而被連接至SRA Η輪出87上。此多 工功能係由主栓縝記錄器71所提供的•其具有由讀回信虢 RB 103與載回倍虢LB 104所控制的兩個_人。在時相3結 束時· ECC 73輸出間位位元89已慯妥•並將所要與SRAH資 料位元· 87* —起寫入的有效新同位資料展現在踴潦排 本紙張尺度適用中鬮Β家標準(CNS ) Α4規格(21〇Χ297公釐) ~ --------丨丨ί------IT------^ . . (請先閲讀背面之注項再填寫本頁) 經濟部中央梂準局爲工消费合作社印袈 309616 A7 _ B7_五、發明説明(w ) 109上 ° 時相4 : SRAH_出纊衡器87糴動匯涑排107,而ECC同位 _出緩衡器89則_動麵滾排109,其透遢竈當的Y瓖揮通IA 霣晶1163-6 6與核心位元媒而將新字元寫入高電懕頁區段 43-46中。 MSM 77啟動寫人時相。再一次地,只有其頁匾段旗標47 -50已被設立的字元線栓鎖排5卜5 4才會送出高程式規W« 壓至其頁區段感應鐮99-102上。在每一個激活的記憶區段 59-62之中*只有設立高霣壓頁栓鎖的位元線會真的得到 高電壓,並因此而在蹯的核心列上寫入至雠存胞中。被埋 定字元媒57亦得到高II壓》WSM 77M晶片上計時器投粟決 定是否结束此寫入時相。在寫入時段的終端時,WSM 77執 行一次位元嬢囲復的搡作•亦即*將高霣壓排放於遘定的 位元鑲上》其後一條字元線即回復。WSM 77現在使晶片上 高電壓泵排放•並再鼸闢時將晶片的控制派送給ATD電路 ,以便晶片能构繼續其讀取的棋態。 本發明的電路•利用為習知技術的方法引入3倾新位元 以投粟決定一 «WSM 77的寫入狀戆,而亦可執行可中*載 入«期。在一谰載入«期開始時,所有的3個新狀戆位元 在下面所贍说明的一 «寫入β期的不同黏上皆被厪置。 位元:L 0 A D Τ I Μ Ε - 0 U T W A R Ν I N G (載人時間结束警告> - 在一載入麵期的鐮時闋结束時段的75«已過去之後被設立 •並保持設立直到雛開VS Η時為止。 位元:ERASE ACTIVE (抹除激活)-在讀回與抹除畤相 I I I ^ 1 裝—— I I I 訂 I II _^ . (請先閲讀背面之注意事項再填窩本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(2IOX297公釐) 20 309616 A7 B7 經濟部中央標準局貝工消费合作社印裝 五、 發明説明 (18 ) 1 1 I 期 間 被 設 立 〇 丨 | 位 元 • VR ITE ACTIVE ( 寫 入 激 活 ) - 在 讀 回 與 寫 入 時相 I 期 間 被 設 立 0 先 1 1 閱 I 一 涸 典 型 的 可 中 斷 載 入 通 期 會 播 循 下 列 的 流 程 讀 背 I I 部 份 1 使用者糸統利用載入- -個撗戆ID · 其清除寫入 之 注 1 快 取 記 憧 SRAM 並 告 知 晶 片 勿 在 載 入 通 期 完 成 時 進 行 核心 1 項 1 | 更 斬 而 啟 始 --- 個 寫 入 快 取 記 憧 淸 除 加 上 僅 P 載 入 m 期。 再 個 尚 先 的 Mr 要 求 到 達, 寫 若 在 此 載 入 通 期 的 期 間 有 —» 較 優 中 頁 1 I 使 用 者 糸 統 便 可 Μ 安 全 地 同 意 中 騰 要 求 ) 並 暫 時 中 止 此載 1 1 入 週 期 〇 在 其 他 處 理 程 序 離 開 時 使 用 者 % 統 應 依 下 列方 1 1 式 使 用 狀 m 詢 問 能 力 訂 - 利 用 在 相 闻 的 位 址 上 接 纗 地 讀 取 m 期 而 檢 査 變 換 位元 I 是 否 仍 颺 激 活 表 示 WSM亦仍激活t 若變換位元正在變換 1 1 1 , 則 使 用 者 糸 狭 應 檢 査 LOAD TIME - OUT WARN IHG 位 元 〇若 1 1 其 仍 属 簠 置 狀 態 則 使 用 者 % 統 仍 有 至 少 25%的鑲載入通 期 時 間 结 束 時 段 來 完 成 載 入 資 料 因 而 可 Μ 安 全 地 繼 纗道 1. J 行 載 入 m 期 〇 若 變 換 位 元 正 在 變 換 但 LOAD Τ IME- OUT 41 1 WARN ING位元已屬設立 >則使用者糸統便應令晶片完成時 1 1 間 结 束 時 段 並 在 變 換 位 元 停 止 變 換 表 示 VSM不再屬激 1 1 活 棋 鐮 之 後 9 再 罐 试 m 績 進 行 載 入 〇 1 1 - 若 變 換 位 元 已 不 颺 激 活 則 使 用 者 % 統 即 可 m 行部 I 份 2 I 部 份 2 :- -僅只載入應作為横態I D而被載入Μ利用中斷 1 1 能 力 而 m 鑛 載 入 遍 期 〇 狀 戆 詢 問 所 提 供 的 父 議 應 依 上 述的 1 1 本紙張尺度適用中國S家標率(CNS ) Μ規格(2丨〇X297公釐) 21 A7 B7 五、發明説明(19 ) 方式使用。 部份3:在載入颺期完成時*亦即,當雖然使用者糸統 已«理而將所有的新位元姐載入於«定的頁中*或當使用 者糸統可Μ翮斷所有較离優先權的中斷時,即可Μ給予晶 片一個最终載入加上程式規«横II ID,Μ令其Μ載入於寫 入快取記憧内的新寶料更新核心。 最終載入事實上可Μ為空的。晶Η會瞩察正常的載入埋 期時間结束時段,並道行程式規劃。正是由於最終載入可 Μ為空的•使得最終載入横戆可Μ被中贩。由於晶片使用 晶片上的計時器來計數載入時間结束•一個中斷便不會阻 止晶片堆入程式規劃。事實上,緊接在給予最終載入加上 程式規劃棋軀ID之後》使用者糸統便可以進行另一程序。 ------;--{取------訂------C • · (請先閲讀背面之注意事項再填窩本頁) 經濟部中央橾準局貝工消费合作社印装 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐> 22

Claims (1)

  1. 修正•ί 補充 補充 申請專利範圍 Α8 Β8 C8 D8 85.12. -7 修正袁 ί. 一棰利用三届通期將資枓寫入其主記憶核心被區分為 多數«記憶頁與一寫入快取記憶形式的電性可抹除可程式 規劃(EEPROM)唯續記憶陣列中之方法,其特激為: (a) 使用者將位元組大小的資料綸入該寫入快取記憶中; (b) 由一選定的主記憶頁中讀回多位元組的資料並進入 寫入快取記憶中;與 (c) 由寫入快取記憶中載回多位元組的資料並進入主記 憶核心中。 2 .如申請專利範園第1項之方法,其中大到位元組大小 資料單元的一個記憶頁在使用者輸入週期期間被依續載入 寫人快取記憶中,並為進人寫入快取記憶中的每一個新位 元姐大小資料單元啟動一快取記憶旗檷位元。 經濟部中央梂準局貝工消費合作社印裝 (請先閲讀背面之注^h項再填窩本頁) 3 .如申謫専利範圍第2項之方法,其中利用阐種載入横 態*該使用者_入遇期可被選揮性地中斷而不影響該讓回 與載回通期,該兩模態包含在可啟動一載入時間完畢埋期 的期間之中由一使用者輪入資料而不需進至讀回週期的第 —僅供載入横態,以及用來在使用者已完成鎗入資料之後 進至讓回遇期,並可選擇性地直接進至講回埋期而不箱使 用者_入資料的第二最終載入與程式規削横態; 該使用者輸入週期係利用啟動下列程序而被選擇性地中 斷 (a )在啟動一僅供載入横態時,若在載入期間肯接收到 中斷,則離開載入遇期並處理該中斷; (b)在由處理該中斷的程序中返回後,査證該僅供載入 本紙張尺度適用中國國家標率(CNS > A4说格(210X297公釐) 1 申請專利範圍 A8 B8 C8 D8 85.12. -7 修五本 則量 否時 , 定 序指 程一 入的 載期 供通 僅畢 一 完 另間 動時 啟入 即載 否該 若否 ’ 是 效定 有決 8即 仍效 否有 是« 態仍 横若 入等 載便 纗, 堪效 點失 一 經 之已 到期 收週 接畢 被完 斷間 中時 由入 即載 效量 失 '時 未定 尚指 若於 , 多 效若 失則 未否 尚 , 會 便 料 資 的 入 _ 與 前 ; 先期 有邐 所人 後載 其供 ’ 僅 效一 失另 期動 邇啟 BF CM 毒 0 完 間 時 , 入除 載去 待被 完 在 經濟部中央梯準局員工消費合作社印製 --------(-裝-- (請先閲讀背面之注$項再填寫本頁) -13 Jsf -Ty ,τ 』 1 υ 重 U 許專其 i 取圼 並!!容謫,II讀被 後 入 遇園 回範 謓利 許 容 而申 此如 因 4 並 Ϊ 閉丨 Ψ 時 } 段 四(a區 有 憧 為 澂 特 其 , 具 態 期 横 週 _ ' 〇 回 規4°*e f 1 程員每 ―Ϊ <9 a 申 入 其 眩 I , 痛 0 ^ ^Μ ^ « 啟 2 .Jg I 2 期第 記1 内 頁 憶 記 該 由 要 所 出 發 時 同 憶 記 取 快 資 組 元 位 多 其 址 位1 的 元 字 料 資 組 元 位 多 係 元 字 料 路 電 正 更 誤 錯一 給 送 錯 效 有一 出 發 BC 正 更Μ 加 要 需 元 字 料 資 組 元 位 多 若 準週 瞄回 即讓 , 該 正在 更 Μ W 加段. 要區 需憶 元記 字的 料來 資出 組取 元讀 位所 多元 若字 , 料 號資 信組 元元 位位 誤多 的 毀 垮 將 fic 孩Μ 序 程 的 剷 規 式 程 再 與 除 ., 抹新 1 更 行Μ 進加 時段 端區 終憧 期記 輪 憶 記 取 快 入 寫 向 指 出. 幢 的 路 0 正 3 誤 錯 於 白 來 將 定 選 中 憶 記與 取 .. 快料 入資 寫入 定 _ 判者 來用 估使 査有 的納 元容 位否 摞是 旗處 取之 快址 Μ 位 並憶 ’ 記 入的 有 沒 中 址 位 的 定 S 在 示 表 動 啟 被 未 元 位 檷 旗 取 快 若 於快 自若 來則 為否 s» Μ 號 , 信 憶入 記寫 取緬 快一 入收 寫接 能出 致II 便向 在指 存的 料路 資® 入正 _ 更 者誤 用錯 使該 本紙张尺度適用中阁阖家標準(CNS ) Α4说格(2Ι0Χ297公釐) 4T 2 309616 85.12. 修正本 Λ8 B8 C8 D8 經濟部中央梯準局貝工消费合作社印製 六、 申請專利範圍 1 1 取 旗 禰 位 元 有 被 啟 動 便闞閉 寫 入 快取 記 憧 使之 停止接收 1 1 一 寫 人 信 號 其 時 來 g 於錯誤 更 正 電路 的 該 指向 鎗出便不 1 1 I 會 被 寫 人 於 寫 入 快 取 記 憧之中 〇 請 先 1 I 閲 5 . 如 甲 請 專 利 範 園 第 4項之方法 其中多位元組資 料字 讀 普 1 I 面 I I 元 的 整 個 主 記 憧 頁 在 一續回 遇 期 中被 纊 取 〇 之 1 注 1 6 . 如 甲 謫 専 利 範 園 第 4項之方法 其中來自於錯誤 更正 意 事 1 項 1 罨 路 的 該 指 向 至 寫 入 快 取記憶 輪 人 牽涉 到 將 多位 元組資料 再 填 字 元 分 剌 成 為 個 別 的 位 元組大 小 的 資料 單 元 ,並 依績將一 寫 本 頁 裝 1 多 位 元 姐 資 料 字 元 每 ___. 位元組 大 小 的資 料 單 元指 向至寫入 1 1 快 取 記 憶 輸 TSW 入 〇 1 I 7 . 如 甲 謫 專 利 範 園 第 4項之方法 其中在讓回週期 终端 訂 時 抹 除 程 序 被 啟 動 以 將位址 對 應 於由 快 取 旗標 位元所決 1 定 而 寫 在 寫 入 快 取 記 憶 中的新 資 料 ,以 及 位 址對 應於由該 1 1 有 效 錯 誤 位 元 信 號 所 決 定的經 更 正 多位 元 資 料字 元之記憶 1 1 區 段 予 Μ 抹 除 〇 8 . 如 甲 請 專 利 範 園 第 1項之方法 其中每- -載回週 期具 I 有 四 時 相 其 特 微 為 1 I (a )w閉寫入快取記憶並發出對應於所要寫人於主 記惕 1 1 核 心 中 之 — 快 取 記 憧 位 址; 1 1 (b)致能寫人快取記憶並由其輸出該快取記憧位址 之内 1 容 1 1 I (C)將該寫入快取記憧内容指向- -同位元產生霣路 Μ供 '1 產 生 對 應 於 該 寫 入 快 取 記憶内 容 的 同位 位 元 ;與 Λ 1 1 (<1)將該寫人快取記憶内容與同位位元程式規劃進 人主 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
    六、申請專利範圍 記憶核心的遴定記憧區段中。 9 .如申請專利範園第8項之方法,其中整個選定的主記 憶核心頁在一個讀回週期中被讓出|且該寫入快取記憶内 容與同位元|被寫入該主記憶核心的由該快取記憶位址與 該選定主記憶核心頁的組合所決定的一個記憶位置中。 10. 如申謫専利範園第8項之方法,其中該间位產生電路 在產生該同位位元之前將該寫入快取記憧内容结合成為一 多位元組字元。 11. 如申誦専利範園第8項之方法,其中該堪定的記憧區 段,係利用在該使用者輸入遇期中被寫入於該寫入快取記 Λ 憶的使用者输入資料之位址,與在該讀回資料遇期中的任 何遺失資料的位址的組合所決定的。 1 2 . —種電性可抹除可程式規劃唯纊記憧(E E P R 0 Μ),其包 含: 經濟部中央橾準局貝工消费合作社印製 (請先閲讀背面之注$項再填寫本頁) 由多數個的設置成列與行的一儷陣列的記憶胞所構成之 主記憶核心•該些記惽胞更被群組成多數涸的記憶單元, 每一記憶單元各包含一多位元組資料字元段落與一同位位 元段落; 可供擷取一記憧單元之資料字元段落的資料睡流排: 可供擷取一記憶單元之同位位元段落的同位睡流排, 該EEPR0M記憶之特激為; 可供堪擇性地在該資料匯流排與同步匯流排中進行栓鎖 的主栓鎖; 可供由該主栓鎖中接收該被栓鎖於資料匯流排與同位睡 本紙張尺度適用中國國家梯準(CNS ) Α4規格(210X2W公釐〉 4 經濟部中央標準局爲工消费合作社印策 309616 cs $· 12.〜γ _^_聲正▲ r 六、申請專利範圍 滾排中的銪誤更正控制(ECC)單元•該ECC單元選擇性地產 生對應於該同位位元段落的一更正過的多位元組資料字元 ,或對ϋ於該多位元組賁料字元段落的一組新同位位元; 與 可供選擇性地依鑛將來自於該ECC單元的該多位元組資 科之每一位元組/鐃送至一組位元組大小的_入與輸出引 線的輪出資料繞送裝置。 13. 如申謫專利範園第12項之電性可抹除可程式規削唯 讀記憶,其中該同位位元之數量相對於多位元組資料字元 之數量的比例係低於5 0 »:。 14. 如申請専利範圈第12項之電性可抹除可程式規劃唯 讀記憶*其中該記憶核心更被分刹成為個別可抹除且可程 式規劃的次頁區段,其包含多數個的該些記憶單元*各由 耦接至所有該痤記憶單元的一區段選擇線所界定的每一次 頁區段再被耦接至一次頁區段中的所有該些記憶單元*每 一次頁區段透過該區段選擇裝置而為個別可定址,每一次 頁區段係為一記憶頁的一個整合的分削部份。 1 5 .如申請專利範圃Μ 1 4項之電性可抹除可程式規副唯 譲記憶,其中所有的次頁區段具有相等的大小。 16.如申請專利範.園第14項之電性可抹除可程式規削唯 讀記憶,更包含一高II壓頁可供傳送程式規_與抹除霣壓 位準至該次頁區段的每一記憶單元,該高電)Ε頁被分剌為 獨立而可選揮性地啟動的高電壓區域,其每一高轚懕頁區 域具有相等的大小,並對應於一個分離的次頁區k。 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) ~ (裝------訂------产 . - - (請先閲讀背面之注$項再填寫本頁) 309616 六、申請專利範圍 經濟部中央標率局貞工消费合作社印製 唯 1IJ 規 式 程 可 除 抹 可 性 霄 之 i 0 項 2Γ元 I位 位 同! 含 包 更 第 圃 範 利 專0 申 如 憧 記 讀 器 動 驅 送 將 地 性 擇 選 供 可 唯0 。 規 0^ 流程 匯可 位除 同抹 該可 至 性 接電 耦之 元項 I 2 ΒΒΓ 1 CC第 rl-1_ aH~ 範 利 專 讁 甲 如 該 由 元 位 位 司 新 姐 該 憶憶中 記記元 讀的單 含 包 更 小 大 的 頁 (請先聞讀背面之注項再填寫本頁) 心料潦 核資匯 憶的料 記小資 主大該 於組至 等元接 相位耦 有一置 具的裝 , 個 出 憶數 _ 記多有 於 置 設 並 取 快 入 寫 具 憶 記 取 快 入 寫 該 收 接 元 單 C C E 該 由 纊 依 〇 地組 性元 擇位 遘一 憧每 記的 取元 快字 入料 寫資 該組 且元 , 位 排多 第 圃 範 利 專 謫 申 如 唯 劃 規 式 程 可 除 抹 可 性 電 之 元 〇 字置 料裝 資4的 姐號 元信 位制 多控 為入 可寫 有的 具離 — 憶分 項 0〇 記個 I取一 快受 人接 寫而 該組 中元 其位 , 個 憶一 記每 讀的 唯0 規 式 程 可 除 抹 可 性 電 之 項 8 11 第 園 範 利 專 讅 甲 如 出設賁 輪人組 與 S 元 入的位 «i小多。 該大該中 由組將之 可元續憶 , 位依記 置些並取 裝該,快 送將中該 繞,元於 料入字存 霣 _ 入儲 入的II元 输小料位 一大資 一 含組組每 包元元的 更位位元 , 收多字 憶接一入 記線於 _ 讀引置料 唯 劃 規 式 程 可 除 沫 可 性 電 之 項 ο 2 第 圈 範 利 專 謫 申 如 快資 該入 ’ _ 元該 位自 檷來 ί ® , 取中 快憶 含記 包取 更快 憧該 記於 取存 快醏 入於 寫應 該反 中係 其元 , 位 憶檷 記旗 讀取 動 啟 而 元 字 入 輪 料 資 組 元 位 多i 的 置 裝 送 繞 料 唯 劃 規 式 程 可 除 抹 可 性 電 之 項 2 第 範 利 專 請 申 如 於 應 反 器 櫬 態 狀 入 寫 該 中 其 且 憧 ’ 記元 鱭單 含 包 更 E 更 該經 視一 監生 以產 來元 起單 接CC 耦ί 被 其 器 機 態 狀 人 寫 本紙張尺度適用中國國家梯準(CNS ) Α4規格(210Χ297公釐) 309616 A8 B8 C8 D8 申請專利範圍 禰 旗 1 的 中 憶 記 取 快 入 寫 該 動 啟 而 元 字 料 資 組 元 位 多 。 的元 正位 ( 裝 訂 | * ‘ · (請先閏讀背面之注$項再填寫本頁) 經濟部中央梯準局—工消費合作社印袈 本紙張尺度適用中B鬮家梯準(CNS ) A4規格(210X297公釐) 7
TW085102771A 1995-03-17 1996-03-07 TW309616B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/405,884 US5606532A (en) 1995-03-17 1995-03-17 EEPROM array with flash-like core

Publications (1)

Publication Number Publication Date
TW309616B true TW309616B (zh) 1997-07-01

Family

ID=23605633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085102771A TW309616B (zh) 1995-03-17 1996-03-07

Country Status (8)

Country Link
US (2) US5606532A (zh)
EP (2) EP0764330B1 (zh)
JP (1) JPH10500801A (zh)
KR (1) KR100348774B1 (zh)
CN (2) CN100483548C (zh)
DE (2) DE69630624T2 (zh)
TW (1) TW309616B (zh)
WO (1) WO1996029704A1 (zh)

Families Citing this family (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0618535B1 (en) 1989-04-13 1999-08-25 SanDisk Corporation EEPROM card with defective cell substitution and cache memory
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US5673417A (en) * 1995-07-20 1997-09-30 Inventec Corporation Electronic organizer with a flash memory and associated data archiving
JP3941149B2 (ja) * 1996-12-03 2007-07-04 ソニー株式会社 半導体不揮発性記憶装置
KR100200922B1 (ko) * 1995-12-27 1999-06-15 윤종용 반도체 메모리장치의 펌핑전압발생기
US5890192A (en) * 1996-11-05 1999-03-30 Sandisk Corporation Concurrent write of multiple chunks of data into multiple subarrays of flash EEPROM
JP3411186B2 (ja) * 1997-06-06 2003-05-26 シャープ株式会社 不揮発性半導体記憶装置
DE19731954C2 (de) * 1997-07-24 2000-08-24 Bosch Gmbh Robert Verfahren zur Erkennung von fehlprogrammierten Speicherzellen eines Speichers
US5930167A (en) * 1997-07-30 1999-07-27 Sandisk Corporation Multi-state non-volatile flash memory capable of being its own two state write cache
TW337607B (en) 1997-08-06 1998-08-01 Mos Electronics Taiwan Inc Process for forming a contact hole in an EEPROM with NOR construction
US6040216A (en) * 1997-08-11 2000-03-21 Mosel Vitelic, Inc. Method (and device) for producing tunnel silicon oxynitride layer
US6000006A (en) * 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
JPH11176158A (ja) * 1997-12-10 1999-07-02 Fujitsu Ltd ラッチ回路、データ出力回路及びこれを有する半導体装置
TW425660B (en) 1997-12-12 2001-03-11 Mosel Vitelic Inc Method of forming uniform dielectric layer between two conductive layers in integrated circuit
TW374939B (en) 1997-12-19 1999-11-21 Promos Technologies Inc Method of formation of 2 gate oxide layers of different thickness in an IC
KR100266748B1 (ko) * 1997-12-31 2000-10-02 윤종용 반도체 메모리 장치 및 그 장치의 에러 정정 방법
TW382801B (en) 1998-02-25 2000-02-21 Mosel Vitelic Inc Method of forming two transistors having different threshold voltage in integrated circuit
TW480713B (en) * 1998-03-03 2002-03-21 Mosel Vitelic Inc Method for forming different thickness of field oxide in integrated circuit and the structure of the same
US6136653A (en) 1998-05-11 2000-10-24 Mosel Vitelic, Inc. Method and device for producing undercut gate for flash memory
US6261903B1 (en) 1998-05-14 2001-07-17 Mosel Vitelic, Inc. Floating gate method and device
US6365455B1 (en) 1998-06-05 2002-04-02 Mosel Vitelic, Inc. Flash memory process using polysilicon spacers
KR20010053128A (ko) * 1998-06-24 2001-06-25 인피니언 테크놀로지스 아게 전자 테스트 메모리 장치
JP3999900B2 (ja) 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
US6088268A (en) * 1998-09-17 2000-07-11 Atmel Corporation Flash memory array with internal refresh
JP4074029B2 (ja) 1999-06-28 2008-04-09 株式会社東芝 フラッシュメモリ
FR2798767B1 (fr) * 1999-09-16 2001-12-14 St Microelectronics Sa Procede d'ecriture en mode page d'une memoire non volatile electriquement programmable/effacable et architecture correspondante
FR2802012B1 (fr) * 1999-12-07 2002-02-15 St Microelectronics Sa Memoire dram rapide
US6728913B1 (en) * 2000-02-25 2004-04-27 Advanced Micro Devices, Inc. Data recycling in memory
US6731538B2 (en) * 2000-03-10 2004-05-04 Kabushiki Kaisha Toshiba Semiconductor memory device including page latch circuit
JP2001297038A (ja) 2000-04-11 2001-10-26 Toshiba Corp データ記憶装置および記録媒体並びに記録媒体制御方法
US6400603B1 (en) 2000-05-03 2002-06-04 Advanced Technology Materials, Inc. Electronically-eraseable programmable read-only memory having reduced-page-size program and erase
US6950336B2 (en) * 2000-05-03 2005-09-27 Emosyn America, Inc. Method and apparatus for emulating an electrically erasable programmable read only memory (EEPROM) using non-volatile floating gate memory cells
FR2809222A1 (fr) * 2000-05-17 2001-11-23 St Microelectronics Sa Memoire eeprom comprenant un systeme de correction d'erreur
EP1233421B1 (en) * 2001-02-19 2007-07-11 STMicroelectronics S.r.l. Method for refreshing stored data in an electrically erasable and programmable non-volatile memory
JP4530562B2 (ja) * 2001-03-27 2010-08-25 ローム株式会社 不揮発性メモリ
US6456528B1 (en) 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US6717847B2 (en) * 2001-09-17 2004-04-06 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US6683817B2 (en) * 2002-02-21 2004-01-27 Qualcomm, Incorporated Direct memory swapping between NAND flash and SRAM with error correction coding
US6751127B1 (en) 2002-04-24 2004-06-15 Macronix International, Co. Ltd. Systems and methods for refreshing non-volatile memory
US6633500B1 (en) 2002-04-26 2003-10-14 Macronix International Co., Ltd. Systems and methods for refreshing a non-volatile memory using a token
JP4257824B2 (ja) * 2002-07-03 2009-04-22 シャープ株式会社 半導体記憶装置
US7061792B1 (en) * 2002-08-10 2006-06-13 National Semiconductor Corporation Low AC power SRAM architecture
US20040153902A1 (en) * 2003-01-21 2004-08-05 Nexflash Technologies, Inc. Serial flash integrated circuit having error detection and correction
US6996688B2 (en) * 2003-03-11 2006-02-07 International Business Machines Corporation Method, system, and program for improved throughput in remote mirroring systems
CN1311366C (zh) * 2003-05-22 2007-04-18 群联电子股份有限公司 快闪存储器的平行双轨使用方法
EP1510924B1 (en) * 2003-08-27 2008-07-23 ARM Limited Apparatus and method for handling transactions with writes and reads to EEPROM or Flash memories
US7640370B1 (en) * 2003-11-25 2009-12-29 Marvell International Ltd. Method and apparatus for controlling data transfer between EEPROM and a physical layer device
US7173863B2 (en) * 2004-03-08 2007-02-06 Sandisk Corporation Flash controller cache architecture
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
JP4135680B2 (ja) * 2004-05-31 2008-08-20 ソニー株式会社 半導体記憶装置および信号処理システム
US20060010339A1 (en) * 2004-06-24 2006-01-12 Klein Dean A Memory system and method having selective ECC during low power refresh
US7340668B2 (en) * 2004-06-25 2008-03-04 Micron Technology, Inc. Low power cost-effective ECC memory system and method
US7116602B2 (en) * 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US6965537B1 (en) * 2004-08-31 2005-11-15 Micron Technology, Inc. Memory system and method using ECC to achieve low power refresh
US7882299B2 (en) * 2004-12-21 2011-02-01 Sandisk Corporation System and method for use of on-chip non-volatile memory write cache
US7212440B2 (en) * 2004-12-30 2007-05-01 Sandisk Corporation On-chip data grouping and alignment
TWI263229B (en) * 2005-03-17 2006-10-01 Sunplus Technology Co Ltd Memory device with interface for serial transmission and error correction method for serial transmission interface
KR100680473B1 (ko) * 2005-04-11 2007-02-08 주식회사 하이닉스반도체 액세스 시간이 감소된 플래시 메모리 장치
JP4761910B2 (ja) * 2005-10-05 2011-08-31 株式会社東芝 不揮発性半導体記憶装置及びそれを用いた不揮発性メモリシステム
JP4910360B2 (ja) * 2005-10-20 2012-04-04 ソニー株式会社 記憶装置、コンピュータシステム、およびデータ書き込み方法
US7447096B2 (en) * 2006-05-05 2008-11-04 Honeywell International Inc. Method for refreshing a non-volatile memory
US7773421B2 (en) * 2006-05-08 2010-08-10 Macronix International Co., Ltd. Method and apparatus for accessing memory with read error by changing comparison
US8077516B2 (en) * 2006-05-08 2011-12-13 Macronix International Co., Ltd. Method and apparatus for accessing memory with read error by changing comparison
US7471562B2 (en) * 2006-05-08 2008-12-30 Macronix International Co., Ltd. Method and apparatus for accessing nonvolatile memory with read error by changing read reference
US8997255B2 (en) 2006-07-31 2015-03-31 Inside Secure Verifying data integrity in a data storage device
US7567461B2 (en) * 2006-08-18 2009-07-28 Micron Technology, Inc. Method and system for minimizing number of programming pulses used to program rows of non-volatile memory cells
US8352752B2 (en) * 2006-09-01 2013-01-08 Inside Secure Detecting radiation-based attacks
US7894289B2 (en) 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
WO2008068706A1 (en) * 2006-12-07 2008-06-12 Nxp B.V. Method and device for reconfiguration of reliability data in flash eeprom storage pages
JP5018074B2 (ja) * 2006-12-22 2012-09-05 富士通セミコンダクター株式会社 メモリ装置,メモリコントローラ及びメモリシステム
KR100819102B1 (ko) 2007-02-06 2008-04-03 삼성전자주식회사 개선된 멀티 페이지 프로그램 동작을 갖는 불휘발성 반도체메모리 장치
KR100914265B1 (ko) * 2007-05-10 2009-08-27 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법
KR100888482B1 (ko) 2007-05-11 2009-03-12 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체메모리 장치의 쓰기 방법
KR101472797B1 (ko) * 2007-07-16 2014-12-15 삼성전자주식회사 데이터를 읽거나 쓰기 위한 방법 및 장치
KR101425957B1 (ko) * 2007-08-21 2014-08-06 삼성전자주식회사 이씨씨 제어 회로 및 그것을 포함하는 멀티채널 메모리시스템
JP2009104757A (ja) * 2007-10-02 2009-05-14 Panasonic Corp 半導体記憶装置
JP5049733B2 (ja) 2007-10-17 2012-10-17 株式会社東芝 情報処理システム
US8959307B1 (en) 2007-11-16 2015-02-17 Bitmicro Networks, Inc. Reduced latency memory read transactions in storage devices
US8762620B2 (en) 2007-12-27 2014-06-24 Sandisk Enterprise Ip Llc Multiprocessor storage controller
KR101483190B1 (ko) 2008-09-05 2015-01-19 삼성전자주식회사 메모리 시스템 및 그것의 데이터 처리 방법
EP2267724A1 (fr) * 2009-06-26 2010-12-29 STMicroelectronics Rousset SAS Architecture de mémoire EEPROM optimisée pour les mémoires embarquées
US8665601B1 (en) 2009-09-04 2014-03-04 Bitmicro Networks, Inc. Solid state drive with improved enclosure assembly
US9135190B1 (en) 2009-09-04 2015-09-15 Bitmicro Networks, Inc. Multi-profile memory controller for computing devices
US8447908B2 (en) 2009-09-07 2013-05-21 Bitmicro Networks, Inc. Multilevel memory bus system for solid-state mass storage
US8560804B2 (en) 2009-09-14 2013-10-15 Bitmicro Networks, Inc. Reducing erase cycles in an electronic storage device that uses at least one erase-limited memory device
KR101649395B1 (ko) 2009-12-02 2016-08-19 마이크론 테크놀로지, 인크. 비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘
US20120246384A1 (en) * 2011-03-21 2012-09-27 Winbond Electronics Corp. Flash memory and flash memory accessing method
CN102339644B (zh) * 2011-07-27 2014-12-24 聚辰半导体(上海)有限公司 存储器及其操作方法
US9372755B1 (en) 2011-10-05 2016-06-21 Bitmicro Networks, Inc. Adaptive power cycle sequences for data recovery
US8793543B2 (en) * 2011-11-07 2014-07-29 Sandisk Enterprise Ip Llc Adaptive read comparison signal generation for memory systems
EP2608036A1 (en) * 2011-12-22 2013-06-26 Thomson Licensing Method and system for managing error detection and correction
US9043669B1 (en) 2012-05-18 2015-05-26 Bitmicro Networks, Inc. Distributed ECC engine for storage media
CN102768859A (zh) * 2012-07-12 2012-11-07 深圳市锐能微科技有限公司 一种eeprom擦写控制装置
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
JP5853906B2 (ja) * 2012-08-24 2016-02-09 ソニー株式会社 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法
US9123401B2 (en) * 2012-10-15 2015-09-01 Silicon Storage Technology, Inc. Non-volatile memory array and method of using same for fractional word programming
US9472284B2 (en) 2012-11-19 2016-10-18 Silicon Storage Technology, Inc. Three-dimensional flash memory system
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9239751B1 (en) 2012-12-27 2016-01-19 Sandisk Enterprise Ip Llc Compressing data from multiple reads for error control management in memory systems
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
US9003264B1 (en) 2012-12-31 2015-04-07 Sandisk Enterprise Ip Llc Systems, methods, and devices for multi-dimensional flash RAID data protection
US9870830B1 (en) 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9423457B2 (en) 2013-03-14 2016-08-23 Bitmicro Networks, Inc. Self-test solution for delay locked loops
US9798688B1 (en) 2013-03-15 2017-10-24 Bitmicro Networks, Inc. Bus arbitration with routing and failover mechanism
US9720603B1 (en) 2013-03-15 2017-08-01 Bitmicro Networks, Inc. IOC to IOC distributed caching architecture
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US10120694B2 (en) 2013-03-15 2018-11-06 Bitmicro Networks, Inc. Embedded system boot from a storage device
US9501436B1 (en) 2013-03-15 2016-11-22 Bitmicro Networks, Inc. Multi-level message passing descriptor
US9971524B1 (en) 2013-03-15 2018-05-15 Bitmicro Networks, Inc. Scatter-gather approach for parallel data transfer in a mass storage system
US9916213B1 (en) 2013-03-15 2018-03-13 Bitmicro Networks, Inc. Bus arbitration with routing and failover mechanism
US9236886B1 (en) 2013-03-15 2016-01-12 Sandisk Enterprise Ip Llc Universal and reconfigurable QC-LDPC encoder
US9842024B1 (en) 2013-03-15 2017-12-12 Bitmicro Networks, Inc. Flash electronic disk with RAID controller
US9400617B2 (en) 2013-03-15 2016-07-26 Bitmicro Networks, Inc. Hardware-assisted DMA transfer with dependency table configured to permit-in parallel-data drain from cache without processor intervention when filled or drained
US9430386B2 (en) 2013-03-15 2016-08-30 Bitmicro Networks, Inc. Multi-leveled cache management in a hybrid storage system
US9875205B1 (en) 2013-03-15 2018-01-23 Bitmicro Networks, Inc. Network of memory systems
US9136877B1 (en) 2013-03-15 2015-09-15 Sandisk Enterprise Ip Llc Syndrome layered decoding for LDPC codes
US9672178B1 (en) 2013-03-15 2017-06-06 Bitmicro Networks, Inc. Bit-mapped DMA transfer with dependency table configured to monitor status so that a processor is not rendered as a bottleneck in a system
US10489318B1 (en) 2013-03-15 2019-11-26 Bitmicro Networks, Inc. Scatter-gather approach for parallel data transfer in a mass storage system
US9934045B1 (en) 2013-03-15 2018-04-03 Bitmicro Networks, Inc. Embedded system boot from a storage device
US9734067B1 (en) 2013-03-15 2017-08-15 Bitmicro Networks, Inc. Write buffering
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
US9092350B1 (en) 2013-03-15 2015-07-28 Sandisk Enterprise Ip Llc Detection and handling of unbalanced errors in interleaved codewords
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US9043517B1 (en) 2013-07-25 2015-05-26 Sandisk Enterprise Ip Llc Multipass programming in buffers implemented in non-volatile data storage systems
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9361221B1 (en) 2013-08-26 2016-06-07 Sandisk Technologies Inc. Write amplification reduction through reliable writes during garbage collection
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9263156B2 (en) 2013-11-07 2016-02-16 Sandisk Enterprise Ip Llc System and method for adjusting trip points within a storage device
US9244785B2 (en) 2013-11-13 2016-01-26 Sandisk Enterprise Ip Llc Simulated power failure and data hardening
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation
US9129665B2 (en) 2013-12-17 2015-09-08 Sandisk Enterprise Ip Llc Dynamic brownout adjustment in a storage device
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9685242B2 (en) * 2014-03-11 2017-06-20 Kabushiki Kaisha Toshiba Memory system
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
US9811461B1 (en) 2014-04-17 2017-11-07 Bitmicro Networks, Inc. Data storage system
US10055150B1 (en) 2014-04-17 2018-08-21 Bitmicro Networks, Inc. Writing volatile scattered memory metadata to flash device
US10025736B1 (en) 2014-04-17 2018-07-17 Bitmicro Networks, Inc. Exchange message protocol message transmission between two devices
US10042792B1 (en) 2014-04-17 2018-08-07 Bitmicro Networks, Inc. Method for transferring and receiving frames across PCI express bus for SSD device
US9952991B1 (en) 2014-04-17 2018-04-24 Bitmicro Networks, Inc. Systematic method on queuing of descriptors for multiple flash intelligent DMA engine operation
US10078604B1 (en) 2014-04-17 2018-09-18 Bitmicro Networks, Inc. Interrupt coalescing
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US9070481B1 (en) 2014-05-30 2015-06-30 Sandisk Technologies Inc. Internal current measurement for age measurements
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US9093160B1 (en) 2014-05-30 2015-07-28 Sandisk Technologies Inc. Methods and systems for staggered memory operations
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
US9443601B2 (en) 2014-09-08 2016-09-13 Sandisk Technologies Llc Holdup capacitor energy harvesting
JP6411282B2 (ja) * 2015-05-15 2018-10-24 ラピスセミコンダクタ株式会社 半導体メモリ及びデータ書込方法
FR3039922B1 (fr) * 2015-08-06 2018-02-02 Stmicroelectronics (Rousset) Sas Procede d'ecriture dans une memoire du type eeprom et dispositif de memoire correspondant
US9910749B2 (en) 2016-06-23 2018-03-06 Sandisk Technologies Llc Non-volatile memory with dynamic repurpose of word line
US10290353B2 (en) 2016-09-06 2019-05-14 Western Digital Technologies, Inc. Error mitigation for 3D NAND flash memory
US10552050B1 (en) 2017-04-07 2020-02-04 Bitmicro Llc Multi-dimensional computer storage system
US11256616B2 (en) * 2019-12-24 2022-02-22 Micron Technology, Inc. Power loss data protection in a memory sub-system
FR3107139B1 (fr) * 2020-02-06 2022-07-29 St Microelectronics Rousset Dispositif de mémoire EEPROM et procédé d’écriture correspondant

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949309A (en) * 1988-05-11 1990-08-14 Catalyst Semiconductor, Inc. EEPROM utilizing single transistor per cell capable of both byte erase and flash erase
EP0618535B1 (en) * 1989-04-13 1999-08-25 SanDisk Corporation EEPROM card with defective cell substitution and cache memory
US5535328A (en) * 1989-04-13 1996-07-09 Sandisk Corporation Non-volatile memory system card with flash erasable sectors of EEprom cells including a mechanism for substituting defective cells
US5191556A (en) * 1991-03-13 1993-03-02 Advanced Micro Devices, Inc. Method of page-mode programming flash eeprom cell arrays
US5359569A (en) * 1991-10-29 1994-10-25 Hitachi Ltd. Semiconductor memory
TW231343B (zh) * 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
US5353248A (en) * 1992-04-14 1994-10-04 Altera Corporation EEPROM-backed FIFO memory
US5317535A (en) * 1992-06-19 1994-05-31 Intel Corporation Gate/source disturb protection for sixteen-bit flash EEPROM memory arrays
JP3328321B2 (ja) * 1992-06-22 2002-09-24 株式会社日立製作所 半導体記憶装置
JPH0683716A (ja) * 1992-09-01 1994-03-25 Rohm Co Ltd 電気的書換可能型不揮発メモリ
JPH0750558B2 (ja) * 1992-09-22 1995-05-31 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性メモリ
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
US5488711A (en) * 1993-04-01 1996-01-30 Microchip Technology Incorporated Serial EEPROM device and associated method for reducing data load time using a page mode write cache
US5363334A (en) * 1993-04-10 1994-11-08 Microchip Technology Incorporated Write protection security for memory device
US5353256A (en) * 1993-06-30 1994-10-04 Intel Corporation Block specific status information in a memory device
US5424997A (en) * 1994-03-15 1995-06-13 National Semiconductor Corporation Non-volatile semiconductor memory having switching devices for segmentation of a memory page and a method thereof

Also Published As

Publication number Publication date
US5606532A (en) 1997-02-25
DE69621201T2 (de) 2002-12-19
EP0764330A4 (en) 2000-07-19
EP0764330A1 (en) 1997-03-26
WO1996029704A1 (en) 1996-09-26
DE69621201D1 (de) 2002-06-20
EP0764330B1 (en) 2002-05-15
CN1607609A (zh) 2005-04-20
EP1158533B1 (en) 2003-11-05
DE69630624T2 (de) 2004-07-29
DE69630624D1 (de) 2003-12-11
KR970702561A (ko) 1997-05-13
CN1110053C (zh) 2003-05-28
EP1158533A1 (en) 2001-11-28
KR100348774B1 (ko) 2003-01-24
CN1145684A (zh) 1997-03-19
US5765185A (en) 1998-06-09
CN100483548C (zh) 2009-04-29
JPH10500801A (ja) 1998-01-20

Similar Documents

Publication Publication Date Title
TW309616B (zh)
TW564346B (en) Memory device
TW421798B (en) A flash memory device, non-volatile memory device, and method for enabling simultaneous read and write operation in a flash or the like semiconductor device
CN104050112B (zh) 用于标记需要写回持久存储的非事务代码区的开头和结束的指令
CN102163133B (zh) 针对具有可擦除/可重写存储器使用带有主机装置的一次或数次可编程存储器的方法及装置
US8886884B2 (en) System and method for increasing read and write speeds of hybrid storage unit
CN101427225B (zh) 数据区段尺寸不同于存储器页面和/或区块尺寸之非易失性存储器系统的操作技术
CN107346290A (zh) 使用并行化日志列表重放分区逻辑到物理数据地址转换表
US11137914B2 (en) Non-volatile storage system with hybrid command
TWI645404B (zh) 資料儲存裝置以及非揮發式記憶體操作方法
TW470962B (en) Semiconductor memory device
US20100228912A1 (en) Non-Volatile Memory With Hybrid Index Tag Array
CN103366794B (zh) 用于减少接脚数内存总线接口的装置及方法
CN102567242B (zh) 执行同时读取与写入存储器操作的方法及设备
TW200839773A (en) Wear-leveling management and file distribution management of hybrid density memory
TWI313003B (en) Semiconductor memory, memory system, and operation method of semiconductor memory
TW200928736A (en) A controller for one type of NAND flash memory for emulating another type of NAND flash memory
TW200400441A (en) Microcomputer
TW200839780A (en) Register read mechanism
TW201229754A (en) Memory system, data storage device, user device and data management method thereof
TW200525353A (en) Semiconductor memory card, and accessing device and method
TW200949534A (en) Systems, methods and computer program products for encoding data to be written to a nonvolatile memory based on wear-leveling information
CN110033799A (zh) 基于屏障命令按顺序存储数据的存储设备
TW200921385A (en) Storage system for improving efficiency in accessing flash memory and method for the same
JP2002108714A (ja) メモリ装置およびメモリアクセス制限方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees