TW305973B - - Google Patents
Download PDFInfo
- Publication number
- TW305973B TW305973B TW85101259A TW85101259A TW305973B TW 305973 B TW305973 B TW 305973B TW 85101259 A TW85101259 A TW 85101259A TW 85101259 A TW85101259 A TW 85101259A TW 305973 B TW305973 B TW 305973B
- Authority
- TW
- Taiwan
- Prior art keywords
- unit
- arithmetic
- logic unit
- item
- patent application
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Microcomputers (AREA)
Description
305973 A7 B7 明説 明發 '五 0. 機適 理調 處之 微器 一 制 或控 元之 單能 制功 控定 或持 元需 單所 術或 算元 將單 出 Λ、α 输在 及η) 人10 輸at 就定 成規 有的 已態 前靜 先是 上適 面調 方中 多其
能 亦 適前 調之 態始 靜 開 算 程 微 計入 在載 。被 生容 發内 而之 式器 程億 微記 之式 入程 钱 燉 JE 由部 自全 可即 用, ,,,式 m·-- 理 C 處 變同 改協 未之 並配 構組 結可 之用 元使 單能 術適 算調 法態 方動 此之 在能 。功 算定 計特 始一 開於 卽對 並 生 發 而 能 功 部 外 出 ΟΓΠΜ S S 令 ce指 ΓΟ器 OP機 C , ί 之 機留 保 用 0 是 充 擴 之 此 在 1EC 0 令 指 元 算 I S 移 轉 藉 許 允 法 方 此 理 處 算 計 *-?| 加 為 以 體 0 殊 特 之ty 部11 l· i 夕 b 理XI 處le 微(F 用性 使應 以適 作之 操度 及高 輯 邏 機 理 處 同 協 部 外 由 是 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 制 控 或 路 ιροτ 機 m: 理 處 撤 充 擴 於 在 。存 供題 提問 而之 性據 配根 組阱 重明 態發 動本 之 輸之 由欲 或所 供一 提至 元適 單週 制態 控動 或性 元能 單功 術本 算基 由之 是供 面提 方單 此出 輸 時/¾ 路元 電單 器入 決 解 而 激 持 之 項 1 性 第能 圍功 範本 利基 專或 請適 申調 本態 據動 根決 係解 題明 問發 此本 。此 能因 功 之 充 擴 之 題 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 305973 B7 五、發明説明(> ) 由算術單元或控制單元或由徹處.理機電路或控制器電路 之輸入單元/輸出單元提供,其中,與允久性連線邏輯及 存在之記億器結構一樣,另加的動態可再程式規劃(可再 組配)通輯及記億器元件亦皆整合於徹處理機晶片或控 制器晶片中。 藉動態可再程式規割之邏輯與電腦中心部(Core)之動 態擴充相對比,外部邏輯亦是直接整合於處理機/控制器 之模組上。 用於微處理機電路或控制器電路之調配至特別所欲之 功能之邏輯單元能佈置於撤處理機電路或控制器電路中 或輸出入單元中之各種不同的位置。在徹處理機電路内 用於可組配邐輯單元之佈置之個別位置能自申請專利範 圍之附屬項推斷。 本發明更將參考模範實施例而說明之。 画示簡單說明 第一圖是顯示一徹處理機電路之基本代表,其中使用 一可組配之邏輯單元。 第2圖顯示在微處理機電路内可能安裝可組配邏輯單元 之各位置。 第3圖顯示一第二鮪模範實施例,用於在微處理機電路 内可組配邏輯單元之佈置。 第4圖顯示一可組配邏輯單元之一模範實施例。 實施例詳細說明 持別用於算術單元之一徹處理機電路部份之設計俗由 -4 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 -今 丨. 經濟部中央標隼局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(々) 圖1代表。在其設備之正常階層中,算術單元包含一算術 邏輯單元ALU, —累積器AK,—移位暫存器SH,一多工器 MUX1及一暫存器段塊(Register block)RGl。在正常操 作時,蓮算元〇Ρ1,〇Ρ2被頟送至算術邏輯單元ALU,在該處S 作邏輯鍵結,並再傳遞至主累積器AU移位處理能藉累 積器AK及移位暫存器SH實行而其結果再通過暫存器段塊 iRGl能饋送至ALU或是能作為一結果在輸出端輸出。 由於要能調適此算術單元至另加的功能,一可組配之 邏輯單元KE1能插入至算術單元之中。其次除由ALU附加 之運算元ΟΡΙ,ΟΡ 2之邏輯鏈結之外,用可組配之邏輯單元 ΚΕ1亦使邏輯鏈結成為可能,為了要使此方法可能,就需 插入多個電路組件,即資料選擇器DS及另外的多工器 1 MUX2 :。藉使用資料選擇器DS,蓮算元0Ρ2能饋送至ALD或 至邏輯單元ΚΕ1 相同情況亦施用於蓮算元0Ρ1。藉用多 工器MUX2,不是ALU之輸出就是邏輯輯單元ΚΕ之輸出就,.能,貫 穿連接至累積器A Κ。 舉例言之,能在ALU中實行之5個基本指令可用於算術單 元中。由邏輯單元KE1可能造成之外指令被加添至這些 指令中。邏輯單元KE1是適宜的為此目的而組配。多痼新 指令即能藉用可組配之邏輯單元直接以連輯執行。因之 執行時間上有一可量出之差別及在效率上有一相當之增加。 算術單元之擴充能在多種方面達成。如圖2所示,可組 配之邏輯單元可置於控制單元CW及/或算術單元RW中。
Jt 在圖2中邏輯單元皆亦以KE指定;邏輯單KE3例如是提 -5 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 305973 A7 B7 五、發明説明(斗) 供在控制單元CW中,而另一邏輯單元KE2可提供在算術單 RW中完全或部份組配之算術單元RW在其輸入端R和S自 暫存器RG3和RG4接收待處理之資料。其計算之結果在輸 出端F輸出並儲存於累積器AK中。相當的邏輯鏈結功能 是規定於在計算前之組配階段中。在同時間,控制單元 CW被設定用於此新指令,例如邏輯單元KE3是實現井為例 如一徹程式記憶器。在控制單元中之另加的單元通常均 不提供在此,例如RG2是一狀態變數暫存器,SL是一跳越 及分支邏輯單元,而T是徹處理機電路之操作鐘脈(CLOCK ) 〇 另外可能的設置方法是另加用一可組配之排序器KE4 來增補算術單元RW。此排序器可藉用硬體設置。此另力Π 的邏輯單元KE 4是表現在圖3中,其負責在組配階段後控 制算術單元之功能。此項設計之優點是排序器KE4之鐘 脈速率能精確的調適於算術單元RW之要求。排序器KE4 之鐘脈頻率亦能組配為較其他鐘脈速率為高。在此方面, 算術單元之操作能在高速度實行。此外控制單元CW又能 簡單的産生。由於此時所必須做的只是用於實際排序 器以轉移叫出之功能至算術單元,控制單元CW之程式規 劃亦如其結果被簡化了。在一理想情況中,此時所必須 做的只是儲存叫出之相當功能至控制單元中。因此徹程 式皆較短及微程式記億器能更為方便按面積而設計。 設f不僅有暫存器段塊亦有另加出現之快取(Cache) 記億器同樣與微處理機整合,並由算術單元之中之可組 配邏輯單元監測,則最佳之記億器存取機構可分別為所 -6- 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
,tT 經濟部中央標準局員工消費合作社印製 305973五、發明説明(r ) 置 設 能-’ 功如 之例 需 加 增 加 更 之 率 效 導 引 此 在以 一 用 為 置 設 能 亦 排 流 匯 部 外 1 或 元 單 入 出 輸 之需 欲據 所根 元一人 單至用 輯適使 邏調由 之態並 妃钫S,J mn 組之規 重性式 可能程 一 功被 如本能 上基即 組之元 模供單 體提輯 導一兀邏 半單些 或入這 上出 。 片輸能 晶由功 用 使 而 用 應 和圓 要 造 構 之 元 單 輯 遛 部 外 殊 持 用 使 免 避 此 因 組 可 之 此 如 0 元 單 輯 邏 之 配 組 可1 成 構 何 如 示 顯 配 組 可1 是 即 件 元 本 邏 b 配 1C組 塊可 段之 接接 JSHI 1 達 遵 諸CB 及1 基 Μ 塊 之10段 配塊接 組段連 可入由 項出用 三輸藉 F3-*L- 括 I¾ 包b’能 能 C 功 元塊之 單段元 輯輯單 邏邏輯 配之邏 塊 段 入 出 輸 諸 ο 現 實 而 之生 輯發 邏前 繞之 週作 對操 成關 構相 B ο 在 1是 劃 規 式 程 之 件 元 本 基 部 CL全 境 ο 段接 輯連 生 ο 發01 而ΒΪ 1 C K 1 訊 B 資CL 之元 上單 KL之 線配 態組 組可 在別 現痼 出至 用送 使饋 割被 規KL 式線 程態
塊 段 輯 —fc- 0 配 組 可 用 使 能 元 單 〇 bb juj 會 3 功設 之被 能而 功CB 加鬼 另 '塊 生段 ’ 接 S
組此及 B 此在 L (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)
Claims (1)
- 經濟部中央標準局員工消費合作社印袋 A8 305973 ll D8 六、申請專利範圍 1. 一種至少具有一算術單元(Rw),一控制單元(cw)之微 處理機電路,此二單元組配成用於一組指定之基本功 能,其中一可組配之邏輯單元(KE)與該算術單元和該 控制單元一起整合在半導體模組上.藉此邏輯單元U E ), 額外之功能可以一種可調節之方式實現。 2. 如申請專利範圍第1項之徹處理機電路,其中該可組配 之邏輯單元(κει)平行於一在算術單元内之算術邏單元 (A L U )而配置,其中蓮算元可經由一資料選擇器(D S )饋 送至該算術邏輯單元(ALU)或該邏輯單元(KE1),且該 算術邏輯單元(ALU)或該邏輯單元(KE1)之輸出可藉一 多工器(MUX2)連通於一累積器(AK)。 3. 如申請專利範圍第2項之徹處理機電路,其中一可組配 之邏輯單元(KE3)配置在該控制單元中,並作為一徹程 式記憶器實現。 4. 如申請專利範圍第1項或第2項之徹處理機電路,其中 鄰接於該算術單元之可組配之邏輯單元(KE4)配置作 為一排序器,其將來自該控制單元之控制指令以一功 能性相稱之方式加壓該算術單元。 5 . 如申請專利範圍第1,2或3項之徹處理機電路,其中 除了該算術單元和該控制單元之外,一可組配之邏輯 區塊整合成一輸出入單元。 -8 - 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19505096 | 1995-02-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW305973B true TW305973B (zh) | 1997-05-21 |
Family
ID=7754051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW85101259A TW305973B (zh) | 1995-02-15 | 1996-02-01 |
Country Status (2)
Country | Link |
---|---|
TW (1) | TW305973B (zh) |
WO (1) | WO1996025706A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19634031A1 (de) * | 1996-08-23 | 1998-02-26 | Siemens Ag | Prozessor mit Pipelining-Aufbau |
DE10101974B4 (de) * | 2001-01-17 | 2006-04-20 | Siemens Ag | Elektronisches Steuergerät zur Integration in mechanische Systeme |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4212076A (en) * | 1976-09-24 | 1980-07-08 | Giddings & Lewis, Inc. | Digital computer structure providing arithmetic and boolean logic operations, the latter controlling the former |
US4760544A (en) * | 1986-06-20 | 1988-07-26 | Plessey Overseas Limited | Arithmetic logic and shift device |
US5301344A (en) * | 1991-01-29 | 1994-04-05 | Analogic Corporation | Multibus sequential processor to perform in parallel a plurality of reconfigurable logic operations on a plurality of data sets |
JPH0594546A (ja) * | 1991-02-05 | 1993-04-16 | American Teleph & Telegr Co <Att> | デジタルプロセツサ |
-
1996
- 1996-02-01 TW TW85101259A patent/TW305973B/zh active
- 1996-02-02 WO PCT/DE1996/000164 patent/WO1996025706A1/de active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO1996025706A1 (de) | 1996-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW469365B (en) | Clock control type information processing apparatus | |
US4419739A (en) | Decentralized generation of synchronized clock control signals having dynamically selectable periods | |
JP2501711B2 (ja) | ワンチップディジタル信号プロセッサ | |
JP2002049576A (ja) | チップ搭載システムのためのバス・アーキテクチャ | |
TW544603B (en) | Designer configurable multi-processor system | |
JPH04515A (ja) | 情報処理装置 | |
TW305973B (zh) | ||
JP2002366596A (ja) | 高位合成装置および高位合成方法、高位合成方法による論理回路の製造方法、記録媒体 | |
US7693929B2 (en) | Hardware extension for accelerating fractional integer division within 3D graphics and MP3 applications | |
JPH10340130A (ja) | 半導体集積回路 | |
AU756039B2 (en) | An interface apparatus for connecting devices operating at different clock rates, and a method of operating the interface | |
JP4119017B2 (ja) | 半導体装置 | |
JP3727395B2 (ja) | マイクロコンピュータ | |
KR100345009B1 (ko) | 비동기식 제어부의 생성 방법 | |
JP3841820B2 (ja) | マイクロコンピュータ | |
TW388818B (en) | Method and system for single cycle direct execution of floating-point status and control register instructions | |
CN106982056B (zh) | 一种保持分频时钟相位一致的方法及分频电路 | |
JP4265440B2 (ja) | マイクロコンピュータ及びエミュレーション装置 | |
US8150949B2 (en) | Computing apparatus | |
JPH08202549A (ja) | データ処理装置 | |
JP3765782B2 (ja) | マイクロコンピュータ | |
JP2003345775A (ja) | システムlsi、システムlsiの設計方法、及び、記録媒体 | |
KR100293438B1 (ko) | 시디엠에이 이동통신교환기의 프로세서간 직렬통신시 연속적인 데이터 프레임 생성장치 | |
JPH08106337A (ja) | 半導体集積回路装置 | |
JP3733137B2 (ja) | マイクロコンピュータ |