TW305939B - The first-in first-out IC testing system - Google Patents

Description

經濟部中央揉準局貝工消费合作社印榘 A7 305939 _— B7_ 五、發明説明（） 發明之货景 《發明之範圍》 本發明乃有關於·-種基於先進先出記億體之積體電路 測試条統，持別是有關一種包括一値接於電腦之倍號産生 及擷取介面卡，ic測試座及電腦體，可適用於各種積體電 路内部線路功能測試，而能廣泛蓮用於積體電路工業之生 産或研發訓練之用者。 《先前技ϋ之描述》 自從1980年代以來，孽一稹體電路晶片所含括之電晶 體數目大幅增加。為了要設計漸趨複雜的電路，——些電路 設計的輔肋工具因而被開發出來。但要完成一顆IC不僅是 設計和製造而已，更重要的是測試它的功能是否正常，如 超乂型積體電路（VLSI)的設計過程可用圖1來表示·:. 積體電路變的如此複雜要測試它是相當困難的事，而 且每個積體電路都要舾別測試，所以有自動測試裝置（Aut omated testing equipmeivt，ATE)被發展出來，其所包含 的子部份有：電腦控制条統、電路測試板及半導體元件等 等。 自動測試裝置依測試方法可分為下列二種： 1. Comparison Testers 用一値確定正確的1C (稱Golden device)，將相同的測 試樣本（Test Patterns)同時輸入到Golden dev ice及待 測的1C。Golden device和待測1C各自産生測試之結果 ，比對待測1C得到的測試結果和從Golden device得到 —- 本紙張尺度逋用中國國家揉準（CNS ) A4规格（210X297公釐） ------rlIK^! (請先閲讀背面之注意事項再填寫本頁)

,tT

五、發明说明（） 、证 的之結果是否相同，即可知此待測IC是否為良品，其過 程如圖1 — 1。 2.Stored Pattern Testers 和Comparison Testers不同的是，Stored Pattern Tes -ters沒有”Golden device”，而是把棋擬産生之預期的 結果儲存在me mo r· y中，直接去和待測1C所産生的测試結 果做比對其過程如圖1 一 2。 而上述就是一般熟知之測試設備及方法，其中，測試 樣本及結果偽存於RAM (Random access memory)之中；由 於R AM需要各種資料輸入及控制之接腳甚多，使用R AM所設 計之測試設備，體積較龐大另由於不同容量之RAM其接 腳亦不同，因此測試設備之測試週期數不易於更改•缺乏 彈性。 «濟部中央揉率局貝工消费合作社印装 ------------ (請先閲讀背面之注$項再填寫本頁)

iT 又目前現有之積體電路的某些接卿可能不僅止於做為 單一的輸入或輸出，有時晶體設計時一舾接腳同時具輸入 輸出的功能，如此使測試時又痛分段執行以便跳過該腳分 作輸入輸出的時段，在測試上造成極大之不便，另外目前 有些1C内更增加了線性訊號的接腳，如此若單以傳統之數 位測試方式更無法達成，此又是習式之另項缺失。 有鑑於習見數位積體電路測試条統之尚有上述之缺失 ，發明人乃針對該些缺失研究改進之道，終於有本發明的 産生。 《發明之總論》 因此，本發明即旨在提供一種積嫌電路測試糸統，其 —3 — 本纸張尺度適用中國·家橾準（CNS ) A4规格（210X297公釐> 經濟部中央橾準局負工消费合作社印製 A7 B7 五、發明説明（）

可縮小測試信號産生及擷取裝置之體積且可接受接腳彈性 變化與調整，測試週期擴充過程簡易、能力佳，使整體檢 測效率增加，成本降低此為本發明之首要目的C 依本發明之此種積體電路測試糸統，其可於一次測試 安裝中即測出持殊接卿1C之線性輸入、線性輸出，此乃本 發明之另一目的:， 為達上述目的，本發明像藉一組儲存測試樣本的先進 先出記憶體（First In First Out簡稱FIFO-IN), —‘組儲 存測試結果的先進先出記億體（First In First Out Memo -ry簡稱FIFO-Oirn，一産生FIFO-IN及FIFO-OUT 讀與寫的 控制訊號之控制電路（簡稱Control),以及一待測之積體 電路（簡稱DUT 1C )等共同結合而成，其電路架構如圖2所 示二操作流程如下： φ將DliT 1C插上，並與兩組FIFO間如圖2—1接線配妥。 ② 由個人電腦（P C )將欲測試電路之樣本週期之資料及控制 m 讓、寫時機的時序賫料分別送至FIFO-IN及Control。 ③ 由Control控制兩邊FIFO, —讀一寫將測試資料提供1C 而且記錄輸出結果，如此依序從最前一筆至最後一筆資 料的輸出輸入動作。 ④ 執行後由Contro 1告知PC測B式終結。 ⑤ 轉由PC將FIFO-OUT的測試結果回讓進入PC,並與模擬之 輸出結果比對。 ⑥ PC比對正確則告知該DUT 1C是良好的，反之則否。 至於本發明之詳細電路、應用原理、作用與功效，則 II··· 本纸張又度逋用中國國家揉準（CNS ) A4规格（210X297公釐） ----------会I (請先閲讀背面之注意事項再填寫本頁)

T A7 B7 305939 五、發明説明（） 黎照下列依附圖所作之說明即可得到完全的了解： 《圖示之簡單說明》 附圖者： 第1圖為VLSI的設計流程圖。 第 1 — 1 圖^^Compar i son Testers之測試糸統架: 第1 — 2圖為Stored Pattern Testers之測試条·统_一 第2圖為本發明之第一實施例電路架構圖： 第2—1圖為本發明之第一實施例配線圖: 第3圖為本發明之第二實施例電路架構圖。 第3—1圖為本發明之第二實施例配線圖， 第4圓為本發明之第三實施例電路架構圖:， 、篇4一1圖為本發明之第三實施例配線圖 第5圖為本發明之第四實施例電路架構圖。 第5—1圖為本發明之第四實施例配線圖。 第6圖為本發明之第五實施例電路架構圖。 第6—1圖為本發明之第五實施例配線圖。 (锖先《讀背面之注意事項存填寫本 訂 經濟部中央橾率局貝工消费合作社印裂 《圖示中元件編號與名稱對照》 1... ..FIFO IN 3____ .DUT 1C 11. · ..輸入端 31... .輸入端 12.. ..輸出端 32… .輸出端 13. · ..輸入端 4---- .Control 2… ..FIFO OUT 41... .輸入端 21.. ..輸入端 42 . .輸出端 * 丨如^5 — 本纸張尺度逋用中國國家揉率（CNS ) A4规格（210X297公釐） 經濟部中央揉率局—4消费合作杜印裝 Α7 Β7 五、發明説明（） 22 .,..輸_出端 43....輸出端 23 ____輸入端 5.....PC (個人電腦） 《較佳具體實施例之描述》 言啬參第2圖本發明之第一實施例電路架構圆，由此圖 中可看出，本發明主要偽賴--組儲存測試樣本資料的先進 先出記憶體（FTF〇-TN)，―組儲存測試結果的先進先出記 憶體（FIFO-OUT), —控制F]FQ-IN及FIFO-OUT讀與寫的時 序訊號之控制電路（簡稱Control ),以及.一待測之大型積 體電路（簡稱叫T [C)等共同結合而成，其電路架構如圖2 所示，操作流程如卞： ① 將DUT 1C (3)插上，與兩FIFO (1) (2)間如圖2—1接 ' ''線配妥，使FIFO IN(1)之輸出端（12)接至DUT IC(3)之 輸入端（31>，DUT IC(3)之輸出端（32)接至FIFO 0ϋΤ(2) 之輸入端（21 > ② 由PC (5)將欲測試電路之樣本資料及控制讀、寫週期的 資料分傳至FIFO-IN⑴及Control (4)之中。 ③ 由Control (4)經兩控制輸出（42) (43)分別控制兩邊FIFO (1)(2)，- -讀一寫將測試資料由FIFO IN(1)之輸出端（ 12)傳至DUT 1C (3)輸入端（31)提供給DUT 1C (3)執行， 而且由FIFO OUT (2)記錄DUT 1C (3)輸出結果，如此依序 記錄從最前一筆至最後一筆資料的輸出輸入動作。 ④ 執行後由Control (4)告知PC (5)測試終結。 ⑤ 轉由PC(5)將FIF0-0UT(2)的測後資料經輸出端（22)回讀 本纸張尺度適用中國國家揉準（CNS ) Μ规格（210X297公釐） ----------c^------訂·------产 — (請先Μ讀背面之注意事項再填寫本頁) 經濟部中央揉準局貝工消费合作杜印簟 A7 B7 五、發明説明（） 進入PC (5)，並加以比對。 ⑥PC (5)比對正確則告知該DUT 1C (3)是良好的.反之則否 〇 而當DUT 1C接受線路功能測試時，其接腳可如圖2 — 1之接線躪所示予以連接，其中係^以加了 1〇：接_多寓而彈 性增加或減少FIFO的使用個數；又FIFO之輸入輸出接腳一 般均為—*八入八出（如圖2—1)為一包裝個體。 如此組合具有産生體積縮小，擴充容易的實用效果； 故當面對不同待測1C時，即使待測資料遽增時，只要抽換 FTFO即可，本身電路根本無需更改便可鑛用；以下再列出 本發明之數種不同實施例。 請參第3圖係本發明之第二實施例之電路架構圖，其 ' p^本實施例偽藉由一組儲存測試資料的先進先出記億體 IFO-IN),多數個二入一出之三路切換開關，一産生FIF〇_ IN讀與寫的訊號之控制電路（簡稱Control ),以及一待測 之大型積體霉路（簡稱DUT 1C)等共同結合而成，其電路架 構如圖3所示，步驟如下： ① 將DUT 1C插上，並於一FIFO與一三路切換開關間如圖3 _ 1接線配妥。 ② 由PC將欲測試電路之資料及控制讀、寫週期之資料分存 至FIFO-IN及Control ,此時三路切換開關由A到C導通 Ο ③ 當資料儲存完畢，即令由Switch Control控制三路切換 開關使其由B到C導通。 本纸張尺度逍用中國鬮家標率（CNS ) A4规格（210X297公釐） (請先閱讀背面之注意Ϋ項再填寫本頁)

經濟部中央樣準局負工消费合作社印簟 A7 B7 五、發明説明（) ④ 由F IF0 IN將測試資料提供⑽T IC而且3己錄輸出結果’ 並丨衣，字將最前一篆测試結果至最後一筆測試結果經B到 〇再次存；VFIFO ΪΝ中直到測試完全結束，此時HFO IN 中存儲了全部測試後資料。 ⑤ 執行後由Contro卜告知Pc_試終結。 ⑥ 轉由PC將FIFO 的測後資料回讀進入PC，並加以比對 ⑦ PC比對正確則告知該DUT 1C是良好的，反之則否:， 此種配線方式可大幅減少F m使闬的個數，達降低成 本之目的、 請參第4圓係本發明之第三實施例之電路架構圖，其 中本實施例偽於[C之某些接腳具雙向功能時（一接腳同具 人與輸出功能），其可藉由一組儲存測試資料的先進先 出記億體·（FIFO-Data)，一組儲存測試結果的先進先出記 億體（FIFO-OUT)，一組儲存測試接腳每·一測試週期之輸入 輸出狀態資料的先進先出記憶體（FIFO-Control),多數個 單路切換開關，一控制FIFO-Data、FIFO-OUT及FIFO-Cont rol讓與寫的時序控制電路（簡稱Control),以及一待測 之大型積體電路ί簡稱DUT 1C)等共同結合而成，其電路架 構如圖4所示，操作流程如下： ① 將DUT 1C插上，並於各組FIFO OUT與多數餾單路切換開 關間按圖4一 1接線配妥，且單路開關接受FIFO Contr 〇1控制。 ② 由PC將欲測試電路之資料及控制讀、寫週期之資料分存 —8 — 本紙张尺度適用中••家揉率（CNS ) Λ4规格（210X297公釐） (請先W讀背面之注意事項再填寫本頁) Γ «濟部中央橾隼局貝工消费合作社印簟 305939 A7 ____B7__ 五、發明説明（） 至F IFO-Data及Contro i ,並由PC將欲測試電路之接腳之 每--測試週期之輸入輸出狀態資料存至F IFO n t r 〇丨内 ③由FIFO Data將測試資料經單路切換開關或直接提供至 D[JT 1C, gfl令由FIFO Control稂據資料控制單路切換開 關，於DUT 1C接腦}為輸入時導通，OUT 1C接_為輸出時 截斷，以正確獲彳拜測試結果，並依序將最前一筆_試結 果至最後--筆測試結果存入F IF 0 0 ϋ T中直到測試完全結 束，此時FIFO OUT中存儲了DUT TC金部測後資料 @執彳T後由Con t.r ο I告知PC測試終結.:， ⑤轉由PC將FIFO Data的測後資料回讀進入PC,並加以比 對。 g PC比對正確則告知該DUT 1C是良好的，反之則否:， 請參第5圆I偽本發明之第四實施例之電路架構圖，其 中本實施例係_由一組儲存測試資料的先進先出記憶體（F IFO-IN)組儲存測試接卿輸入輸出狀態資料的先進先 出記億體（FIFO-Conti"〇l),多數個單路切換開關，多數個 二入一出之三路切換開關，一控制FIF0-IN及FIFO-Contro 1讀與寫的時序控制電路（簡稱Control),以及一待測之 大型積體電路（簡稱DUT 1C)等共同結合而成，其電路架構 如圖5所示，操作流程如下： ①將DUT 1C插上，並於一FIFO IN與多數個單路切換開關 間按圆5—1接線配妥，且單路開關接受FIFO Control 控制。 一 9 — 本纸張尺度適用中國國家揉隼（CNS > A4规格（210X297公釐） ------rl—κ,ν------訂------£1卜 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾率局-C工消费合作社印簟 A7 B7_ 五、發明说明（） ② 由P C將欲測試電路之資料及控制讀、寫的時序資料分& 至F :[N及Con tro I，此時三路切換開關由A到C導通 ;並由Ρ Π將欲測試電路接卿之每一測試週期之輸入輸出 狀態資料存至F IFO Contro 1内： ③ 控制三路切換開關使其由B到C導通。 ④ 由F IF〇 IN將測試資料經單路切換開_或直接提供至_ τ ΐί:，並令由FIFO Control根據資料控制單路切換開關 ，於丨)UT K:接腳為輸入時導通，DUT 1C接腳為輸出時截 斷，以ΓΕ確權得測試結果，並依序將最前一筆測試結果 至嚴·後一+象測試結果存入FIFO IN中直到測試完全結束 ，此時FTFO TN中存儲了DUT TC之全部測後資料。 ⑤ 執行後由C ο n t r 〇 L·告知P C測試終結。 ⑥ 轉由PC將FIFO IN的測後資料回讀進入PC,並加以比對 ⑦ PC比對正確則告知該DUT TC是良好的，反之刖否。 此種接法兼具第二及第三實施例之優點。 上述第三、四實施例執行中，雖然會將具有雙向功能 接腳的輸出入資料統統儲存到FIFO之内，但此部份可利用 軟體控制在電腦讀回比對時，只依時序去取得該接腳在當 輸出狀態的數值，因此應用本創作來對輸出入特殊之1C時 亦僅需一次步驟就可完成，無需反覆分段測定，所以執行 上有縮減時間之優點。 另、請參第S圖偽本發明之第五實施例之霜路架構圖 ，.其中本實施例偽藉由二組儲存測試資料的先進先出記億 ""1 〇 — 本纸張又ΐϋ中國國家榡準（CNS ) A4«L*M 210X297公釐） (請先閲讀背面之注意事項再填寫本頁)

K 年 訂 經濟部中央揲隼局貝工消费合作社印装 A7 B7 _____ 五、發明説明（） 體（FIF0-IN1及FIF0-IN2_> ,二組儲存測試後資料的先進先 出記憶體（FIF0-0UT1 及 FTF0-0UT2>，- 一儲存 D(iT 1C 接職1 為輸入或輸出之資料的先進先出記億體（FIFO-Cont「o I〉 ，多數個單路切換開關，一D/A轉換器，一A/D轉換 器，一控制 FIFO-IN、FIFO-OUT及FIFO-Control讀與寫的 時序控制電路（簡稱Control)，以及一待測之大型積體電 路（簡稱DUT 1C)等共同結合而成，其電路架構如_ β所示 ，操作流程如下： ① 将DlIT 1C插上，按圖6— 1接線配妥，且單路開關接受 FTFO Control控制。 ② 由PC將欲測試電路之資料及控制讀、寫時序資料分存至 FIF0-IN1及Control,由PC將欲測試電路之線性電路資 ~料及控制讀、寫時序資料分存至FIFO-IN2及Control , 並由PC將欲測試電路接_之每一週期之輸入輸出狀態資 料存至FIFO Control内〇 ③ 由FIFO IN1將測試資料經單路切換開關或直接提供至DU T 1C,即令由FIFO Control根據資料控制單路切換開關 ，於DUT 1C接腳為輸入時導通，為輸出時則截斷，由FI FO IN2將線性測試資料經D / A轉換器轉換後提供至DU T 1C,而且記錄DUT 1C輸出結果，並依序將最前一筆測 試結果至最後一筆測試結果存入FIFO 0UT1或經由A/ D轉換器存入FIFO 0UT2中直到測試完全結束，此時FIF 0 0UT1及0UT2中存儲了DUT 1C之全部測試結果。 ④ 執行後均由Con tro 1告知PC測試終結。 —1 1 — 本紙張尺度逋用中國國家橾準（CNS > A4规格（210X297公釐） (請先Η讀背面之注意事項再填寫本Jf)

IK % 訂 Μ濟部中央揉準局員工消费合作社印簟 A7 _ B7五、發明説明（） ⑤ 轉由ΡΓ,將FTFO 01ΓΠ及F [FCi 0UT2的测後資料回讀進入pC ，slk 加 J：.A tb 對 ⑥ PC比對正確則告知該DUT 1C是良好的，反之刖否: 此種電路可運用於具線性輸入輸出Μ又有雙向接卿(B idirecrtional ).之 TC測試,： 從上述可知，本發明之此種積體電路測試条統，其可 大帽簡化测試過程、縮小測試電路體積，並確具有接卿變 化彈性、整體檢測效果增加、其擴充能力佳、擴充過程簡 易、一次P4I可測出特殊接腳1C線性輸入、線性輸出等優點 改習式諸多不便之弊點甚明，Μ本發明並未見公開於 任何相關之行業，具有新潁性無疑 以上所述者乃是本發明較佳具體之賁施例，若依本發 明之構想所作之改變，其産生之功能作用仍未超出說明書 與圖示所涵蓋之實質精神時，均應視為在本發明所掲示之 範圍内，合予陳明 (請先鬩讀背面之注意事項再填寫本頁) —Κ% 訂 —12 — 本紙張尺度適用中國國家揲準（CNS ) Α4规格（210X297公釐)

Claims (1)

1. ABCD 經濟部中央標準局員工消费合作社印製 六、申請專利範圍 1 . 一穉基於先進先出記憶體之積髒霄路測試条統，其俗由 一備以h之儲存測試櫧本資料的先進先出記億鶄（FI FO - [ N >，一個以上之儲存_試結果的先進先出記億體（F IF0-0UT>，一控制及FIFO-OUT讀與寫的時序控 , 制霄路t簡稱C o rvt:「〇丨），以及_ --'待測之大型積體靈路（簡 稱D丨.丨Τ ΐ C >等共同結合而成，其係将D丨』Τ ΐ C插上，並與 兩組FiFO間之接線配妥，再由Ρ【:將欲測試電路之測轼儀' 本資料及控制FIFO讀、寫的資料分別存人F]:FO-IN^C〇 nt.ro丨，由Cont.ro丨控制兩遴FIFO, -讀一寫將測試資料 提供丨(:而^記錄輸出結果，如此依序從驛前一籤至最後 一謹資料的輸出輸入動作，並於斜，行後由C ο n t. r 〇丨告知 . PC測試終結，轉由PC將F TF0-0UT的測後資料冋讀進入PC ，並加以比對，若比對正確則告知該DUT 1C是良好的， 反之則否。 2. 依申請專利範圍第1項所述之一種基於先進先出記億體 之積體電路測試条統，其中可增加先進先出記億體（「1「 0-Contrο 1)以儲存DUT 1C接腳在每一測試週期中之輸出 或輸入狀態及單路切換開關，使構成一種可測接腳具雙 向功能之1C測試条統者。 3. 依申請專利範圍第1項所述之一種基於先進先出記憶髏 之稹艘電路測弑条統，其中可增加複數個儲存DUT 1C接 腳輸入輸出狀態資料的先進先出記億體（FIFO-Control) 及相對數目之單路切換開關，再加以D/A轉換器與A — 13 — 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝. 線 ABCD 305939 六、申請專利範圍 / Γ)轉換器，使構成—^·.樓可制接腳具雙问功能e I c，且 又可御丨具線性輸λ.輸出之1C測試条統者， (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 4 .—種基於先進先出記億鳄之積體電路 '< 則I试糸，其彳糸由 --個以上之儲存測試資料的先進先出記憶_(F 1丨7 0 _ 1Ν ) ，複數個二入一出之三路切換開關，·一控制FiFO~ [N讀 _旗的時序控制霄路(簡稱C〇n t.rο Π ,以及一待測之大 型積體電路（簡稱Γ)丨丨T IC )等共同结合而成，使其不具F τ FO OUT亦可進行測試·其偽將D丨Π’ 1C插上，並於FTFG ΐ Ν與三路切換開關間接線配·妥，再由ΡΓ：將欲測試電路之 資料及控制讀、寫的資料分存至FIF0-IN及Control,此 、暖三路切換開關由PC到F IFO IN導通；當資料儲存完畢 ，即令由Control控制三路切換開關使其由DUT TC到FI FO IN間導通；執行由FIFO IN將測試資料提供DUT 1C 而且記錄輸出結果，並欣序將最前一筆測試結果至最後 一筆測試結果存入F ΐ F 〇 ΐ N中直到測試完全結束，此時 FIFO ΤΝ中已存儲了金部测試結果；執行後由Control 告知PC測試終結，再轉由PC將FIFO IN的測後資料回讀 進入PC，並加以比對，fcb對正確則告知該DUT 1C是良好 的，反之則否等步驟 5.侬申請專利範圍第4項所述之一種基於先進先出記憶體 之積體電路測試条統，其中系統可增加儲存測試接腳每 一測試週期之輸入輸出狀態資料的先進先出記億體（F11F —1 4 — 本纸張尺度適用中國國家標準(CNS)A4规格(210 X 297公釐） A8 B8 C8 D8 六、申請專利範圍 ϋ-Contro〖）及相對數目之單路切換開關，使構成一種可 測接_具雙向功能之1C測試糸統者 6.依申請専利範園第4項所述之一種基於先進先出記憶體 之積體電路測試条統，其中条統可增加複數個儲存D U T -1C接腳輪入輸出狀態眘料的先進先出記億薩(下iFO-Con h r、ο丨）及相對數R之單路切換開關，再加以D / A轉換器 與A / D轉換器，使構成一種可測接腳具雙向功能之Π: ，H.又可測具線性輸人輸出之IC測試条統： .......................裝................訂................線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)