TW302482B - - Google Patents

Download PDF

Info

Publication number
TW302482B
TW302482B TW085108731A TW85108731A TW302482B TW 302482 B TW302482 B TW 302482B TW 085108731 A TW085108731 A TW 085108731A TW 85108731 A TW85108731 A TW 85108731A TW 302482 B TW302482 B TW 302482B
Authority
TW
Taiwan
Prior art keywords
spare
storage
backup
decoder
bit line
Prior art date
Application number
TW085108731A
Other languages
English (en)
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW302482B publication Critical patent/TW302482B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Static Random-Access Memory (AREA)

Description

A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明( V. r ) 1 1 本 發 明 係 關 於 一 種 積 體 半 導 體 儲 存 器 其 包 括 : 備 用 1 1 裝 置 正 常 儲 存 晶 格 係 Μ 矩 陣 方 式 配 置 在 字 元 線 和 位 1 元 線 之 交 叉 點 上 ! 字 元 線 解 碼 器 Μ 便 依 據 施 加 於 半 導 /·—v 1 | 請 體 儲 存 器 之 字 元 線 位 址 信 號 來 選 擇 字 元 線 位 元 線 解 碼 先 閲 1 I 讀 1 器 Μ 便 依 據 施 加 於 半 導 體 儲 存 器 之 位 元 線 位 址 信 號 來 背 Λ 1 1 · 選 擇 位 元 線 配 置 於 正 常 儲 存 晶 格 之 位 元 線 的 外 部 讀 出 之 注 杳 1 電 路 或 評 估 電 路 這 些 電 路 在 輸 出 側 與 資 料 線 相 連 接 t 事 項 1 由 正 常 儲 存 晶 格 讀 出 之 資 料 内容則傳送至資料線 備 用 再 填 寫 本 頁 装 儲 存 晶 格 其 至 少 可 藉 可 程 式 之 備 用 解 碼 器 來 定 址 K 取 1 代 有 缺 陷 之 儲 存 晶 格 〇 '—^ 1 I 在 現 代 之 積 體 半 導 體 儲 存 器 中 儲 存 晶 格 係 配 置 在 多 1 I 個 儲 存 陣 列 方 塊 單 元 中 〇 在 操 作 時 由 於 電 流 及 時 間 之 1 1 節 省 和 位 址 信 號 有 關 每 次 只 有 一 個 儲 存 陣 列 方 塊 單 元 訂 | 被 驅 動 〇 在 此 種 半 導 體 儲 存 器 之 製 造 中 為 了 提 高 利 用 率 1 I » 習 知 之 方 式 是 沿 著 備 用 之 線 路 設 置 具 有 備 用 儲 存 晶 格 1 1 之 備 用 線 路 〇 在 操 作 時 在 需 要 之 情 況 下 即 當 備 用 之 儲 1 I 存 晶 格 應 取 代 有 缺 陷 之 正 常 儲 存 晶 格 時 此 種 備 用 線 路 | 會 受 到 控 制 Μ 取 代 正 常 之 線 路 〇 這 是 經 由 所 謂 備 用 解 碼 1 1 器 來 進 行 1 這 些 備 用 解 碼 器 可 在 具 有 待 取 代 之 有 缺 陷 儲 1 1 存 晶 格 的 各 正 常 線 路 之 位 址 上 受 程 式 控 制 〇 1 1 第 5 _ 接 線 圖 之 方 式 顯 示 巨 刖 為 止 所 使 用 之 具 有 備 1 1 用 裝 置 2 之 積 體 半 導 體 儲 存 器 1 =此儲存器具有正常之 I 儲 存 晶 格 9 這 些 正 常 之 儲 存 晶 格 配 置 在 字 元 線 和 位 元 線 1 1 3 ,4之 交 叉 位 置 上 (此處未詳细示出) -3 - t 其 中 位 元 線 Μ 已 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消费合作社印裝 3ϋ£482 Α7 Β7 五、發明説明(> ) 知之成對方式組成位元線3和互補之位元線4,具有成 對之内部謓出電路,這些讀出電路配置在儲存晶格之晶 格光柵中,但在圖5中未詳细示出,每一位元線3,4通 常具有兩個半部,依據第5 _之圖示,其中之一個半部 在右側且另一半部在左側。字元線解碼器係依據施加於 半導體儲存器之字元線位址信號來選擇字元線(此處未 詳细示出),位元線解碼器5係依據施加於半導體儲存 器之位元線位址信號來選取位元線3,4,其中位元線預 充電裝置6 Μ習知之方式連接在位元線解碼器5之前,藉 預充電裝置6可將位元線3,4在資料讀出之前在一預充 電電位上充電。在位元線預充電裝置6之其中一個輸入 上有一信號AIC(位址輸入行),由此可導出行位址信號 Μ控制位元線解碼器5,在位元線解碼器5之輸出有行 選擇信號CSLS,此信號CSLSM習知方式驅動開關7 Μ便 選取位元線3,4。此外,配置於晶格光柵外部之讀出或 評估電路8(通常稱為讀出放大器)係配置於正常儲存晶格 之位元線3,4,評估電路8在輸出端與資料線DLO,DL1 ,DL2,DL3相連接•由正常儲存晶格讀出之資料内容傳 送至這些資料線,評估電路8在輸入端與外部位元線ΒΕΟ ,ΒΕΙ,ΒΕ2,ΒΕ3及其互補位元線相連•這些位元線亦 通稱為I/O線。此儲存器另外還有備用儲存晶格(未詳 细示出),此備用儲存晶格可藉可程式之備用解碼器9來 定址Μ取代有缺陷之儲存晶格。此處有一程式化裝置( 未詳细示出)配置於備用解碼器9 Μ便對備用儲存晶格 本紙張尺度適用中國國家標準(CNS > Α4現格(210Χ297公釐) ---------< 笨-- (請先閱讀背面之注意事項再填寫本頁) 訂 A7 B7 經濟部中央揉準局員工消費合作社印裝 五、發明説明 ( ) 1 1 之 行 位 址 進 行 程 式 控 制 該 程 式 化 裝 置 具 有 習 知 之 可 由 1 I 光 或 電 流 來 切 斷 之 熔 絲 元 件 〇 備 用 解 碼 器 9 在 其 輸 入 端 1 同 樣 有 行 位 址 信 號 A 1C - 備用解碼器9 -方面發出備用 1 I 請 1 I 止 信 號 RED INHM 控 制 位 元 線 預充 .電 裝 置 6 另- -方面 先 閲 I 發 出 備 用 選 擇 信 號 R E D Μ控制開關1 0 開關1 0可使所選 讀 背 1 1 取 之 備 用 位 元 線 11 及 與 其 互 補 之 備 用 位 元 線 12都 和 讀 出 之 注 1 I 意 I 電 路 8 相 連 接 Μ 便 在 備 用 情 況 時 發 出 備 用 儲 存 晶 格 ( 事 項 | 未 詳 细 示 出 )之資料内容來取代資料線DLO 至 DL3上之正 再 填 常 儲 存 晶 格 〇 寫 本 頁 1 依 據 第 1 因 圖 之 方 塊 圖 巨 V'·. 刖 所 使 用 之 依 據 第 5 rm _ 的 備 V—^ 1 I 用 裝 置 在 功 能 上 之 缺 點 將 說 明 於 下 〇 在 備 用 情 況 時 需 1 1 I 要 停 止 正 常 位 元 線 3 4 之 解 碼 因 此 可 藉 外 部 之 m 出 或 1 1 評 估 電 路 8 讀 出 一 個 明 確 的 備 用 位 元 線 信 號 〇 由 於 備 用 訂 I 位 元 線 11 12共 同 與 同 一 外 部 譆 出 或 評 估 電 路 8 中 之 正 1 1 常 位 元 線 3 4相 連 且 由 於 此 一 原 因 通 常 只 能 由 正 常 之 1 1 儲 存 晶 格 或 備 用 儲 存 晶 格 讀 出 資 料 〇 則 位 元 線 解 碼 器 5 1 I 或 位 元 線 預 充 電 裝 置 6 必 須 由 備 用 解 碼 器 9 釋 放 (r el ease) 1 以 便 由 正 常 之 儲 存 晶 格 謓 出 資 料 Ο 1 1 習 知 之 備 用 裝 置 所 形 成 之 配 置 另 外 堪 具有之缺 點 為 = 在 1 | 每 一 各 別 之 儲 存 陣 列 方 塊 單 元 中 最 多 只 有 相 當 於 此 種 1 1 儲 存 陣 列 方 塊 單 元 之 備 用 位 元 線 数 百 的 正 常 位 元 線 數 巨 1 I 可 由 備 用 位 元 線 來 取 代 〇 每 一 儲 存 陣 列 方 塊 單 元 因 此 可 | 視 為 具 有 許 多 8 陣 列 之 單 元 或 由 儲 存 晶 格 組 成 之 儲 存 晶 1 1 格 方 塊 $ 這 些 儲 存 晶 格 可 5 Μ 習 知 之 方 式 互 相 獨 立 地 被 驅 1 1 1 1 1 1 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) 3G2482 A7 B7 經濟部中央標準局負工消費合作社印製 五、發明説明 (4 ) 1 1 動 及 操 作 〇 在 操 作 此 種 半 導 體 儲 存 器 時 9 並 非 所 有 單 元 1 1 同 時 被 操 作 9 而 是 只 操 作 各 儲 存 陣 列 方 塊 單 元 之 一 部 份 1 〇 為 了 此 __. 巨 的 9 每 . 儲 存 陣 列 方 塊 單 元 可 藉 配 置 於 各 /·—V 1 I 請 儲 存 陣 列 方 塊 單 元 的 方 塊 選 擇 信 號 來 選 取 〇 此 種 選 擇 可 先 閱 I 藉 未 詳 细 示 出 之 方 塊 解 碼 器 來 完 成 方 塊 解 碼 器 則 受 字 讀 背 面 1 元 線 位 址 信 號 (及其互補信號) 之 第 一 部 份 控 制 Μ 便 同 時 之 注 音 1 1 驅 動 所 有 之 儲 存 陣 列 方 塊 單 元 > 這 在 實 際 上 因 此 可 導 致: 事 項 1 * | 在 儲 存 陣 列 方 塊 單 元 中 之 此 種 半 導 體 儲 存 器 包 含 具 有 缺 填 陷 儲 存 晶 格 之 正 常 位 元 線 的 數 百 較 同 一 儲 存 陣 列 方 塊 單 寫 本 頁 农 1 元 中 具 有 相 對 懕 之 備 用 儲 存 晶 格 之 備 用 位 元 線 的 數 巨 堪 V_✓ 1 I 多 〇 此 種 儲 存 器 不 能 藉 巨 刖 已 知 之 備 用 結 構 來 修 復 雖 1 I 然 在 另 一 種 和 所 考 慮 之 儲 存 陣 列 方 塊 單 元 不 同 之 儲 存 方 1 1 塊 單 元 中 可 能 具 有 足 夠 之 具 有 備 用 儲 存 晶 格 之 備 用 位 元 訂 I 線 但 此 種 備 用 之 儲 存 晶 格 不 能 用 在 此 種 不 同 之 儲 存 陣 1 1 列 方 塊 單 元 中 Ο 1 1 本 發 明 之 目 的 為 設 置 一 種 具 有 備 用 裝 置 之 積 體 半 導 體 1 | 儲 存 器 供 使 用 在 存 在 有 缺 陷 之 儲 存 晶 格 時 可 更 有 利 地 使 用 此 備 用 裝 置 » 此 外 可 以 具 有 最 小 之 面 積 需 求 1 1 > 較 小 之 控 制 線 負 載 以 及 在 需 要 使 用 備 用 儲 存 晶 格 時 有 1 I 較 快 速 之 存 取 速 率 〇 1 1 此 一 百 的 可 利 用 申 請 専 利 範 圍 第 1 項 之 積 體 半 導 體 儲 1 1 存 器 來 解 決 Ο I 依 據 本 發 明 之 積 體 半 導 體 儲 存 器 顯 示 : 可 由 至 少 一 可 1 1 程 式 之 備 用 解 碼 器 來 控 制 6 之 備 用 謓 出 電 路 係 配 置 於 備 用 1 1 1 1 1 1 本紙張尺度適用中國國家橾準(CNS > Μ说格(210Χ297公釐) A7 B7 經濟部中央揉準局負工消費合作社印袈 五、發明説明 ( ) 1 1 儲 存 晶 格 此 備 用 之 讀 出 電 路 在 輸 入 端 與 備 用 儲 存 晶 格 1 1 相 連 接 且 在 輸 出 端 與 資 料 線 相 連 接 〇 設 計 此 備 用 儲 存 1 晶 格 所 用 之 特 有 的 謓 出 電 路 可 使 位 元 線 解 碼 器 不 需 要 像 /·—^ 1 I 請 習 知 方 式 一 樣 由 備 用 之 解 碼 器 釋 放 (Γ el e a s e ) 這對減 先 閱 I 讀 1 少 位 址 之 傳 送 時 間 (Ρ Γ 0 pa g a t i on t i m e ) 是 有 利 的 〇 與 先 背 面 1 刖 技 術 比 較 在 先 月(] 技 術 中 通 常 即 將 取 代 有 缺 陷 儲 存 晶 之 注 杳 1 1 格 之 備 用 晶 格 的 備 用 資 料 經 由 備 用 解 碼 器 首 先 釋 放 正 常 事 項 1 之 行 解 碼 器 之 後 即 準 備 完 成 ,瘴 和 存 取 之 時 間 延 遲 有 關 再 填 I 依 據 本 發 明 之 備 用 電 路 配 置 則 首 先 藉 原 來 之 資 料 輸 出 寫 本 頁 农 1 即 可 決 定 是 否 發 出 正 常 之 資 料 或 備 用 之 資 料 因 此 可 大 1 | 大 地 減 少 存 取 時 間 其 減 少 之 大 小 大 約 為 2 奈 秒 (η S ) 〇 1 | 此 外 本 發 明 之 配 置 允 許 備 用 之 位 元 線 在 各 資 料 線 上 有 1 1 可 變 化 之 配 置 其 中 特 別 之 處 是 可 互 相 使 用 同 時 選 取 之 訂 | 儲 存 方 塊 的 備 用 位 元 線 〇 利 用 本 發 明 之 備 用 配 置 雖 m 1 I 會 由 於 備 用 儲 存 晶 格 需 增 設 謓 出 電 路 而 增 加 電 路 成 本 » 1 1 但 可 較 有 效 的 利 用 備 用 之 儲 存 晶 格 這 是 因 為 其 它 儲 存 1 I 晶 格 方 塊 及 單 元 之 儲 存 晶 格 可 由 備 用 之 儲 存 晶 格 取 代 9 」 使 得 和 習 知 之 備 用 配 置 相 比 較 時 仍 m y»V\ 有 相 同 數 巨 之 備 用 1 1 儲 存 晶 格 時 可 Μ 使 用 更 多 之 備 用 儲 存 晶 格 〇 1 I 在 本 發 明 之 其 它 構 造 中 備 用 之 儲 存 晶 格 可 沿 備 用 之 1 1 位 元 線 配 置 且 可 程 式 化 之 備 用 解 碼 器 是 一 種 具 有 程 式 1 1 化 裝 置 之 備 用 位 元 線 解 碼 器 以 選 取 備 用 儲 存 晶 格 之 備 用 I 位 元 線 〇 此 處 之 備 用 位 元 線 可 成 對 地 配 置 成 備 用 位 元 線 1 1 和 互 補 之 備 用 位 元 線 其 7 中 至 少 每 對 備 用 位 元 線 需 配 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐)
五、發明説明(P A7 B7 經濟部中央標準局員工消費合作社印裝 可,資.號資 由用 存多單塊塊成之不習存之 單 於路和信之 關備 儲許塊方方組部個和儲中 簡 置電路擇格 開使 多置方列列所内兩式之明 式 配出電選晶 此關 許配列陣陣置元少方定發 圖 各譲出用存 ,開 在元陣存存裝單至此固本 。 路用謓備儲 線此 構單存儲儲用塊中 K 有此 明 電備用之用 元且 組塊儲個各備方部。只因 說 制之備出備 位作。可方有一於之列内格常,。細 控制之發的 之操連格列所有置明陣元晶通動用詳 之控鼷器上 用所相晶陣是只配發存單存中驅使式 用來所碼出 備號路存存不次藉本儲一儲法被地圖 備器其解輸。於信電儲儲並每元。使某的方可效據 。 - 碼在之之上置擇出,一 ,是單取式代陷之格有依 路中解接用路線配選讀中每時而塊選方取缺知晶更將 電造用連備電料關用用造中作,方來之以有習存地下 出構備係由出資開備備構其操作列號利動之,儲大M 讀它之路據讀之種之之它,在操陣.信有驅塊較用大例 用其式電依用擇一出鼷其中。及存擇 Μ 被方比備可施 備之程制且備選計發所之元塊動儲選可格列法之格實 之明可控,於所設器其明單方驅一塊在晶陣方中晶之: 用發一之間位至可碼與發塊格被每方琨存存決塊存明下 專本少用之放容處解線本方晶時。之置儲儲解方儲發如 於在至備線釋内此用元在列存同元元配用之之列用本明 置由該料來料 備位 陣儲元單單之備同知陣備 說 ---------1' 4------IT------( (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) A7 B7 五、發明説明(7 ) ^1圖直至目前仍使用之半導體儲存器中之備用裝置 的時序方塊圖。 1/第2圖本發明之備用裝置的時序方塊圖。 1/第3圖依據本發明之實施例中具有備用裝置之半導體 儲存器的接線圖。 '4 4圖本發明具有備用裝置之半導體儲存器之其它细 部圖。 V第5圖目前仍使用之具有備用裝置的半導體儲存器。 經濟部中央標準局貝工消费合作社印聚 (請先閲讀背面之注意事項再填寫本頁) 此圓式K接線圖方式顯示本發明之半導體儲存器的較 佳實施例,具有形成在半導體基體上之備用裝置2 Μ便 藉由同樣配置在半導體基體上之備用儲存晶格來取代有 缺陷之儲存晶格。只要信號顯示處於驅動狀態,則這些 信號具有狀態”邏輯1 ”,否則為”邏輯0 ” *這種方式相當 於所諝正邏輯且只作為一種簡易之表示方式。其它之邏 輯協定方式當然亦是可能的。圖示之半導體儲存器是一 種可自由存取之16Μ動態半導體儲存器(DRAM),且具有 許多内部含有儲存晶格之4個為一組的儲存陣列方塊單 元。這些儲存陣列方塊單元是以相同之電路技術構成。 其中儲存陣列方塊單元13詳细顯示在圖4中。每一儲存 陣列方塊單元13因此可視為一種具有許多由儲存晶格所 構成之八陣列單元或儲存晶格方塊14所構成之單元*這 些儲存晶格方塊能以習知之方式互相獨立地被驅動及操 作。配置在各為512K之方塊14中之儲存晶格在觀念上 可視為正常之儲存晶格,其位址和操作可在沒有任何備 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) A7 B7 經濟部中央揉準局貝工消費合作社印製 五、發明説明( 8 ) 1 1 用 電 路 裝 置 之 協 肋 下 以 習 知 方 式 進 行 〇 正 常 之 儲 存 晶 格 1 1 沿 著 正 常 之 字 元 線 配 置 且 因 此 亦 可 由 正 常 之 字 元 線 來 定 1 I 址 (在圖 丨中未詳细示出) S Μ 及 亦 沿 著 正 常 之 位 元 線 3 4 請 1 1 配 置 f 其 中 每 —1 正 常 之 位 元 線 通 常 具 有 兩 個 半 部 〇 讀 出 先 閱 | 電路8 (謓 出 放 大 器 )經由開關7 連接在正常之位元線3 « 讀 背 1 4 上 Ο 儲 存 晶 格 可 藉 豳 加 在 半 導 體 儲 存 器 之 位 址 信 號 而 之 注 意 | I 經 由 所 靨 之 正 常 位 元 線 和 正 常 之 字 元 線 來 定 址 9 典 型 之 事 項 再 1 m 方 式 般 為 利 用 習 知 之 位 址 多 工 方 法 〇 因 此 Μ 習 知 之 方 填 寫 装 1 式 在 第 — 時 間 點 時 主 管 字 元 線 定 址 之字 元 線 位 址 信 號 本 頁 經 由 時脈信號R A S而受到控制 且暫時儲存在字元線位 '---^ 1 I 址 媛 衝 器 中 〇 相 對 地 在 第 二 時 間 點 時 主 管 位 元 線 定 址 1 1 之 位 元 線 位 址 信 號 經 由 時 脈 信號C A S而受到控制 且暫時 1 1 儲 存 在 位 元 線 位 址 媛 衝 器 中 〇 這 些 位 址 信 號 在 位 址 緩 衝 訂 I 器 之 輸 出 端 顯 示 真 (t Γ U e )或假 (f a 1 s e ) 之 形 式 〇 在 此 種 1 1 半 導 體 儲 存 器 之 操 作 期 間 並 非 所 有 儲 存 陣 列 方 塊 單 元 1 1 同 時 被 驅 動 及 操 作 而 是 每 次 只 有 一 個 儲 存 陣 列 方 塊 單 1 元 被 驅 動 〇 為 了 此 一 巨 的 每 一 儲 存 陣 列 方 塊 單 元 可 藉 配 置 於 各 儲 存 陣 列 方 塊 單 元 之 方 塊 選 擇 信 號 來 選 擇 〇 此 1 1 種 選 擇 藉 未 詳 细 示 出 之 方 塊 解 碼 器 來 完 成 > 該 方 塊 解 碼 1 1 器 由字 元 線 位 址 信 號 (及其互補信號)之 第 一 部 份 來 控 制0 1 1 '/依 據 本 發 明 之 設 計 9 可 控 制 之 專 用 的 備 用 讀 出 電 路 15 1 | 配 置 於 可 程 式 之 備 用 解 碼 器 9 之 備 用 儲 存 晶 格 9 該 備 用 I 讀 出 電 路 1 5在輸入 端 與 備 用 儲 存 晶 格 相 連 接 且 在 輸 出 端 I 1 與 資 料 線DLO至DL3連接。 -10- 此 處 * 備 用 位 元 線 11 - 12成對 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明 ( ) • 1 1 地 配 置 成 備 用 位 元 線 11 和 互 補 之 備 用 位 元 線 12 且 專 用 1 I 之 備 用 謓 出 電 路 15 至 少 配 置 於 每 一 備 用 之 位 元 線 對 〇 類 1 似 於 配 置 於 正 常 儲 存 晶 格 之 謓 出 電 路 8 此備用之讀出 /«—V 1 I 請 1 電 路 15亦 是 習 知 謓 出 放 大 器 之 組 件 t 習 知 之 謓 出 放 大 器 先 閱 1 | 在 圖 中 亦 以 外 部 評 估 器 來 表 示 〇 特 別 是 由 第 3 |5| 圖 中 清 楚 讀 背 面 1 地 可 知 1 另 有 備 用 之 控 制 電 路 1 6配 置 於 備 用 之 謓 出 電 路 之 注 1 I V 15 9 備 用 之 控 制 電 路 16連 接 在 所 鼷 之 備 用 讀 出 電 路 1 5和 意 事 項 I 資 料 線 DL0至 DL3 之 間 且 依 據 由 Μ 用 解 碼 器 9 發 出 之 備 用 再 填 寫 装 1 選 擇 信 號 REDA1 RED A0 而 將 位 於 備 用 讀 出 電 路 15 之 輸 出 本 頁 上 之 備 用 儲 存 晶 格 的 資 料 內 容 釋 放 至 所 選 取 之 資 料 線 0 N_✓ 1 I 另 一 備 用 選 擇 信號REDA可控制開關10M便選擇性地連 1 1 接 備 用 位 元 線 11 12 至 其 所 鼷 備 用 讀 出 電 路 15 且 同 時 1 1 施 加 至 備 用 m 出 電 路 15以 便 將 其 驅 動 〇 同 樣 施 加 至 備 用 訂 I 讀 出 電 路 1 5 之 信 號 ATD是位址- 瞬 間 -資料- 信 號 (a d c r e S S 1 1 1 -t r a n s i e n t -d a t a - si g η a 1 ) 3 1 1 \β 據 第 3 fBt 圖 和 第 4 圖 之 本 發 明 的 備 用 裝 置 之 工 作 方 式 1 將 依 據 圖 2 之 方 塊 fBt 圖 詳 细 說 明 〇 由 位 址 緩 衝 器 發 出 之 位 址 信 號 AIC或由此而導出之信號同時施加至正常之行解 1 1 碼 器 5 和 備 用 之 解 碼 器 9 3在正常位元線3 > 4 上 之 正 常 1 I 儲 存 晶 格 的 資 料 内 容 Μ 一 般 之 方 式 由 謓 出 電 路 8 謓 出 0 1 1 同 時 百 前 在 備 用 狀 態 之 資 料 内 容 亦 可 藉 備 用 謓 出 電 路 15 1 I 而 由 備 用 儲 存 晶 格 謓 出 〇 現 在 假 若 正 常 儲 存 晶 格 之 資 料 1 内 容 應 該 由 備 用 儲 存 晶 格 之 資 料 内 容 來 取 代 9 則 (正常) 1 1 讀 出 電 路 8 將 切 斷 而 無 作 用 • 而 備 用 讀 出 電 路 1 E 相 對 地 1 | -1 1 - • 1 1 1 1 本紙張尺度適用中國國家樣準(CNS ) A4说格(210 X 297公釐) 302482 A7 B7 五、發明説明(w ) 將被釋放而與資料線DL0至DL3相作用•這係依據由程式 化裝置之狀態進行程式控制之備用選擇信號REDA,REDB 來完成,備用解碼器9發出備用選擇信號REDA,REDB至 開闞及備用控制電路16。 備用之儲存晶格可用來取代具有錯誤之正常儲存晶格 •其中該錯誤可發生於待取待之儲存晶格本身中或與其 相闞之操作中,例如在所靨位元線,字元線,謓出放大 器,位址解碼器中發生之錯誤。 依據第1圖在目前之解決方式中,在正常之行解碼器 必須由備用解碼器釋放之每一情況下,此時依據第2圖 中本發明之解決方式,決定是否發出正常之資料或備用 之資料係首先由原來之資料輸出所設定,因此在速率上 可得到大約2奈秒(n s )之優點。 (請先閲讀背面之注意事項再填寫本頁) 衣. 、1Τ 經濟部中央標準局員工消费合作社印裝 -12- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)

Claims (1)

  1. A8 B8 C8 D8 第85 1 087 3 1號「積體半導體儲存器」專利案^ (88年2月修正) λ申請專利範圍 1. 一種具有備用裝置之積醱半導醱儲存器,包括: 正常儲存晶格,其係Κ矩陣形式配置在字元線和位 元線(3,4)之交叉位置上; 字元線解碼器,可依據施加於半導體儲存器(1)之 字元線位址信號來選取字元線; 位元線解碼器(5),可依據施加於半導體儲存器(1) 之位元線位址信號來選取位元線(3,4); 配置於正常儲存晶格之位元線(3,4)的外部謓出或 評估電路(8),該評估電路(8)在輸出側和資料線(DLO 至DL3)相連,即將由正常儲存晶格讀出之資料內容發 出至資料線(DLO至DL3)上; 備用儲存晶格,其可藉至少一可程式之備用解碼器 (9 )來定址Μ取代有缺陷之儲存晶格; 其特徵為: 該備用儲存晶格配置有可由至少一可程式之備用解 碼器(9)來控制之外部備用謓出或評估電路(15)·評 估電路(15)在輸入端可和備用儲存晶格相連且在輸出 端可和資料線(DLO至DL3)相連·且各有一備用控制電 路(16)配置於可由至少一可程式之備用解碼器(9)來 控制之外部備用謓出或評估電路(15),備用控制電路 (16)連接於所臑之外部備用讀出或評估電路(15)和資 枓線(DLO至DL3)之間,且依據由備用解碼器(9)發出 之備用選擇信號UEDA,REDB)將位於外部之備用謓出 或評估電路(15)之输出上的備用儲存晶格之資料内容 13- 本紙張尺度適用中國國家梂準(CNS ) Μ况格(210 Χ^7公釐) ——.-------^------,订--.—------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局WC工消費合作社印製 A8 B8 C8 D8 經濟部中央揉準局負工消费合作社印製 六、申請專利範圍 1 釋 放 至 所 選 取 之 資 料 線 (DL0 至 DL3 ) 〇 1 1 2 . 如 甲 請 專 利 範 圍 第.1 項 之 積 體 半 導 體 儲 存 器 » 其 中 備 1 用 儲 存 晶 格 沿 備 用 位 元 線 (1 1, 12) 配 置 » 且 可 程 式 之 S 請 1 先 1 備 用 解 碼 器 (9 )是- -種具有程式化裝置之備用位元線 閲 1 解 碼 器 Μ 選 取 備 用 儲 存 晶 格 之 備 用 位 元 線 (1 1 , 12) 〇 背 面 1 I 之 1 3 . 如 申 請 專 利 範 圍 第 1 或 第 2 項 之 積 體 半 導 體 儲 存 器 ί 注 意 其 中 備 用 位 元 線 (1 1 1 2) 成 對 地 配 置 成 備 用 位 元 線 事 項 1 再 I (1 1) 和 互 補 之 備 用 位 元 線 (1 1 且 專 有 之 外 部 備 用 讀 填 寫 本 1 裝 出 或 評 估 電 路 (1 5) 配 置 於 至 少 每 、— 備 用 之 位 元 線 對 頁 1 I (1 1 12) 〇 1 1 4 . 如 串 請 專 利 範 圍 第 1 或 第 2 項 之 積 體 半 導 體 儲 存 器 9 1 1 其 中 備 用 位 元 線 配 置 有 開 醞 (10) 開 關 (1 0) 由 __. 由 備 訂 用 解 碼 器 (9)發出之備用選擇信號來操作且使備用位 1 元 線 與 所 靥 之 外 部 備 用 讓 出 或 評 估 電 路 相 連 接 〇 * 1 | 5 . 如 串 請 專 利 範 圍 第 1 項 之 積 體 半 導 體 儲 存 器 其 中 許 I | 多 正 常 儲 存 晶 格 經 由 所 鼷 之 驅 動 裝 置 >λ 配 置 個 別 可 驅 1 1 動 之 儲 存 陣 列 方 塊 單 元 (1 3) 這 些 可 驅 動 之 儲 存 陣 列 線 | 方 塊 單 元 (1 3) 可 經 由 其 驅 動 裝 置 藉 方 塊 選 擇 信 號 而 被 - 1 1 驅 動 〇 1 1 6 如 甲 請 專 利 範 圍 第 1 或 第 2 項 之 積 體 半 導 體 儲 存 器 t 1 I 其 中 儲 存 陣 列 方 塊 單 元 内 之 備 用 儲 存 晶 格 可 被 驅 動 1 1 取 代 至 少 兩 個 不 同 儲 存 陣 列 方 塊 (1 4) 之 有 缺 陷 的 儲 存 丨. 晶 格 0 1 I 7 如 申 請 專 利 範 圍 第 1 或 第 2 項 之 積 體 半 導 體 儲 存 器 t 1 -1 4- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Α4说格(210X297公釐) A8 δδ C8 DS 六、申請專利範圍 其中備用解碼器之程式化可經由程式化裝置來設定可 程式之元件而完成,可程式化元件具有可由光或電流 之作用來切斷之熔絲元件。 8. 如申請專利範圍第1項之積體半導體儲存器,其中半 導體儲存器(1)是一種可自由存取之動態半導體儲存 .器(DRAM)。 9. 如申請專利範圍第8項之積體半導體儲存器,其中可 自由存取之動態半導體儲存器之儲存晶格數目為4百 萬(Mega) * 1千6百萬或更多。 ------. I ..—.--裝------訂 : 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局男工消费合作社印裝 本紙張尺度適用中國國家搮準(CNS ) A4規格(210X297公釐)
TW085108731A 1995-08-09 1996-07-18 TW302482B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP95112548A EP0766175B1 (de) 1995-08-09 1995-08-09 Integrierter Halbleiterspeicher mit Redundanzspeicherzellen

Publications (1)

Publication Number Publication Date
TW302482B true TW302482B (zh) 1997-04-11

Family

ID=8219508

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085108731A TW302482B (zh) 1995-08-09 1996-07-18

Country Status (7)

Country Link
US (1) US5666316A (zh)
EP (1) EP0766175B1 (zh)
JP (1) JP3645366B2 (zh)
KR (1) KR100424535B1 (zh)
AT (1) ATE220807T1 (zh)
DE (1) DE59510285D1 (zh)
TW (1) TW302482B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348863B1 (ko) * 1999-12-30 2002-08-17 주식회사 하이닉스반도체 리던던시 평가회로를 구비한 메모리소자 및 리던던시평가방법
JP4111486B2 (ja) * 2002-01-31 2008-07-02 シャープ株式会社 半導体記憶装置および電子情報機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073754B2 (ja) * 1988-03-08 1995-01-18 三菱電機株式会社 半導体記憶装置
JPH05166396A (ja) * 1991-12-12 1993-07-02 Mitsubishi Electric Corp 半導体メモリ装置
US5471426A (en) * 1992-01-31 1995-11-28 Sgs-Thomson Microelectronics, Inc. Redundancy decoder
JP3040625B2 (ja) * 1992-02-07 2000-05-15 松下電器産業株式会社 半導体記憶装置
WO1993021578A1 (de) * 1992-04-16 1993-10-28 Siemens Aktiengesellschaft Integrierter halbleiterspeicher mit redundanzeinrichtung
JP3224317B2 (ja) * 1993-10-08 2001-10-29 富士通株式会社 冗長アドレスデコーダ

Also Published As

Publication number Publication date
JP3645366B2 (ja) 2005-05-11
KR100424535B1 (ko) 2004-08-12
KR970012707A (ko) 1997-03-29
US5666316A (en) 1997-09-09
EP0766175A1 (de) 1997-04-02
ATE220807T1 (de) 2002-08-15
EP0766175B1 (de) 2002-07-17
JPH0955097A (ja) 1997-02-25
DE59510285D1 (de) 2002-08-22

Similar Documents

Publication Publication Date Title
TW307869B (en) Semiconductor memory
EP0029322B1 (en) Semiconductor memory device with redundancy
JP2798497B2 (ja) メモリ回路
JP3547466B2 (ja) メモリ装置、シリアル‐パラレルデータ変換回路、メモリ装置にデータを書き込む方法、およびシリアル‐パラレルデータ変換方法
EP1700314A1 (en) Flexible and area efficient column redundancy for non-volatile memories
TW312789B (zh)
JPS6329360B2 (zh)
JPH0221500A (ja) 欠陥救済用の冗長回路を有する半導体メモリ
KR100387970B1 (ko) 불휘발성반도체기억장치
TW396596B (en) Logic semiconductor integrated circuit device with built-in dynamic random access memory
JP4260247B2 (ja) 半導体記憶装置
TW323368B (zh)
EP1191543A2 (en) Semiconductor memory device
TW440858B (en) Semiconductor storage device having redundancy circuit
JP2007273007A (ja) 半導体記憶装置
TW378329B (en) Semiconductor device and semiconductor memory device
TW408334B (en) Semiconductor memory device
TW302482B (zh)
JP2014120184A (ja) 不揮発性半導体記憶装置
JPS6059599A (ja) 不揮発性半導体メモリ
TW297897B (zh)
TW200301483A (en) Twisted bit-line compensation for dram having redundancy
TW397986B (en) Dynamic memory with two operation modes
JP2001067892A5 (zh)
TW302483B (en) The semiconductor memory device