TW299491B - - Google Patents
Download PDFInfo
- Publication number
- TW299491B TW299491B TW085108197A TW85108197A TW299491B TW 299491 B TW299491 B TW 299491B TW 085108197 A TW085108197 A TW 085108197A TW 85108197 A TW85108197 A TW 85108197A TW 299491 B TW299491 B TW 299491B
- Authority
- TW
- Taiwan
- Prior art keywords
- groove
- contact structure
- semiconductor contact
- item
- edge
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明(1 ) 具有牢固縱向加強肋之積體電路觸點。 技術領域 本發明係闞於積體電路觸點的構造,特別是那些大尺寸 的積體電路觸點。 背景技藝 矽積體電路由多個主動元件部位所組成,該些主動元件 部位係被構築在一矽基體之間,並由一絕緣物圍繞這些作 用區域以使該主動元件部位呈互相的隔離,並使這些主動 元件部位被配置在矽基體之上。這些隔離元件藉由電導薄 膜跡線來互相連絡並裝配在絕緣物上Μ形成電路。這些隔 離的主動元件係自基體藉由接觸點接合至電導薄膜跡綠。 由圖1可見,一 CMOS反相器的電晶體圖式被展示具有一 NM0S加強型電晶體59,一 PM0S加強型電晶體57M及四個電 導跡線;參f沣地跡線Vss51,電源跡線Vcc55,輸入信號跡 線IN53,及輪出信號跡線0UT6 0。兩電晶體在其各別的閘 被連結至輸入訊號53。電源Vcc55於接觸點6 4被連结至 PM0S電晶體57的源極,且,參考接地Vss51則於接觸點61 被連結至NM0S電晶體59的源極。NM0S電晶體59及PM0S電晶 體57兩者分別在接觸點62及63被連結至輸出信號0UT60。 接觸點61〜64被供作Μ電的方式偶合個別的電導跡線和主 動部位電晶體等Μ形成一反相器電路。 於圖2中,HM0S電晶體59被示由η—型電極67叫組合而成 ,該η —型電極67由閘輸入訊號ΙΝ53所分割且被構築於P-# (P-well)65之間。該NM0S電晶體59的源極為沿接觸點61連 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -4 _ 83. 3. 10,000 ---------^1 裝------訂----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(2 ) 結至Vss5 1,而其炎極則藉由接觸點62被連结至訊號0UT6 0。 相同地,PMOS電晶體57被構築於H-#(n-well)69之間且係 由P -型電極71所組成,該P -型電極71係由相同的閘輸入訊 號IN53所分割。PHOS電晶體57的源極係沿著接觸點64被連 结至Vcc55且為沿接觸點63被連結至輸出訊號0UT60。 請參考圖3,NMOS電晶體59及PMOS電晶體57是W薄膜層 所定義Μ在一個P-基體70之間形成作用區域。NMOS電晶體 5 9由η-型源極67a及η-型汲極G7b所組成,其係由輸人閘53所 分割且被構築於P-#65之間。PM0S電晶體57係由一個P -型 源極71b及P-型汲極71a所組成,且其係由輸入閘電極53所 分割並被構築於n-#69之間。PM0S57和NM0S59係藉場氧化 物79來互相隔離,且兩者於其汲極、閘極、和源 極均具 有一薄層的矽化物77M作為減低接觸點電胆之用。一層二 氧化矽物73覆蓋其上而可進一步的隔離兩電晶體59及57。 如圖4所示者,使用一光罩步il裝,通道,或接觸點孔六 72等被作成在二氧化矽物73中並由二氧化矽物73之表面各 別的貫穿至電晶體59及57之電極67和71。雖然*通道具有 一傾斜破面可提供作為好的階级覆蓋,但,所示之垂直通 道72,由於可減少接觸點之尺寸大小,已成為先進之石版 印刷圖型技術之一重要因棄。一待導體,例如為CVD鎢79 ,則被覆蓋在二氧化矽物73之上。使用鎢79,是因為其不 僅可供於金鼷與金屬之間作為一個好的接觸障礙,前述之 該金屬例如是被用於構成電導薄膜K、線的鋁和矽電極6 7及7 1 ,且可供作一個好的互相連通之填充物以增進金羼的階級 --------α—裝------訂----*--( 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家橾準(CNS ) Α4規格(210X297公釐) 5 83. 3.10,000 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(3 ) 覆蓋。 如圖5所示,鎢被向後蝕刻以與二氧化矽物73形成一同 高的表面。而如於圖1及圖2所說明的,由二氧化矽物73所 圍繞之鎢79則形成了接觸點61〜64»最好,如於圖1及圖2 所描逑者,一種例如是鋁的金羼被使用Μ形成三個電導薄 膜跡線51、60及55被放置於接觸點61〜64之上Μ形成各線 Vss.OUT及 Vcc等。 請參考圖7,一近距離的半導體接觸點的構造圖展示了 一層二氧化矽絕緣物13被配置在—矽基體12之上,其中,有 一垂直之接觸點孔穴11被作成於二氧化矽絕緣物13之間。 CVD鎢15被覆蓋於二氧化矽絕緣物13之上,且覆1於接觸點 孔穴15之間,如圖?所示,鎢17被向後蝕刻而僅留下通道 ,或接觸點1 9。 具有好的互為連通之階級覆蓋i一接觸點孔穴是很重要的 ,因此,鎢可充分地覆蓋接觸點視窗的邊牆Μ及形成一個 和環繞的二氧化矽絕緣物等高的表面。否則,接觸點可形 成一不良的電導路徑至一主動元件部位,或者,接觸點表 面的不規則可於其後的處理薄膜層的步驟中被擴大,而造 成低的零件良率。接觸點必須是足夠的小,因此,在鎢被 向後蝕刻之後,可允許一完全的接觸點充填。其結果,一 個設計需求是至少在一方向上所有的接觸點是為最小的尺 寸。在圖9當中,一個接觸點21和23的J|視圖顧示他們具 有各自的寬度,W及Ϊ,此兩寬度大小是為相等的,但是, 他們各自的長度β及L則有不同的大小。此寬度被定成一 -------^ —裝------訂-------( 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 6 83. 3.10,000 A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明(4 ) 1 1 共 同 的 最 小 以 保 證 可 有 好 的 階 級 覆 蓋 0 1 1 圖 10展示 一 對於兩接觸點孔穴27和29的剖面部分的三維 1 1 視 圖 該 兩 接 fliga 觸 點 各 有 不 同 的 寬 度 W 1 和 w2 其 是 形 成 在 矽 請 先 1 1 基體26之 上 且 是 由 一 層鎢2 5树覆蓋 〇 如 画 _ 11 在 向 後 蝕 閱 背 1 1 刻鎢2 5之後 在較小寬度1^的接觸點 中 之鎢25被顯示是完 面 之 \ 注 1 全 覆 蓋 了 接觸點孔穴27之邊牆 因 此 係 提 供 了 一 好 的 可 意 事 1 項 相 互 連 通 的 階 級 覆 蓋 〇 然 而 在較人寬度W 2 的 接 to 觸 點 中 向 再 填 1 ά 1 後 蝕 刻鎢2 5被顯示 出 在沿著接觸點孔穴29的邊牆形成有殘 焉 本 頁 留 的 縱 向 m 3 1 〇 因 此 假 設 一 個 相 對 地 大 尺 寸 之 接 觸 點 9 1 1 其 是 具 有 至 少 幾 個 微 米 或 更 大 的 一 個 物 理 尺 寸 時 當 是 1 I 先 前 技 藝 的 方 法 來 構 築 時 則 如 圖 12所示者 長 的 鎢 縱 向 1 1 訂 肋將會沿接觸點孔穴邊牆35的周 邊 來 展 開 〇 但 因 為 薄 膜 1 應 力 的 不 同 鎢 縱 向 肋3 7可全部或部分 白 邊牆35分離或舉 1 1 起 而 且 將 被 在 某 一 晶 圓 表 面 重 置 Μ 致 引 起 一 個 有 缺 陷 \ 1 的 元 件 〇 線 其 结 果 是 僅 有 最 小 尺 寸 的 接 觸 點 被 經 常 使 用 於 矽 積 體 1 | 電 路 若 要 較 大 的 接 am 觸 點 可 由 多 重 接 觸 點 視 窗 Μ 邊 接 著 邊 1 1 的 方 式 放 置 而 構 成 0 如 此 要 提 供 最 小 的 元 件 尺 寸 已 為 可 能 1 1 , 此 乃 由 於 最 小 尺 寸 的 接 觸 點 是 由 用 於 積 體 電 路 的 一 模 型 1 1 技 術 之 最 小 分 析 能 力 來 決 定 而 若 接 觸 點 被 構 成 則 通 常 1 I 是 在 次 微 米 的 範 圍 内 〇 1 1 | 設 計 一 電 路 而 僅 使 用 最 小 尺 寸 的 接 Λ99 觸 點 平 常 已 不 是 個 問 1 1 題 〇 然 而 設 計 某 些 測 試 構 造 Λ 處 理 監 視 器 特 激 及 像 1 1 片 處 理 設 備 則 不 能 僅 用 最 小 尺 寸 的 接 觸 點 來 完 成 〇 例 如 > 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -7 - 83. 3.10,000 經濟部中央標準局員工消費合作社印製 29Q491 at B7 五、發明説明(5 ) 一接觸點蝕刻處理的監視器有一斑點大小較最小接觸點大 小為大之情形可發生。更進一步言。某些光準線設定工具 須要有大尺寸的特徵Μ可印製在晶圓上來完成準線設定。 堪有其他準線設定工具須續於先前印製之準線所設定的暗 號上之絕緣塗料被清除掉,此可在該準線設定暗號上之大 區域去除該絕緣塗料。此外,假若處理過程包含一”栓塞” 植入至接觸點,一般而言,該種作法是為一種展開的電阻 構造物所提迮的Μ監視此種植入輪廓。該展開的電阻構造 物須要有一種大於一百微米的量測特色。 假如,這些大的接觸點被包含於光罩,或晶圓上時,則 由前述而產生的縱向肋將被由接觸點視窗的邊牆舉起而引 起有缺陷的問題。 因此,本發明之一目的即在提供大尺寸的接觸點構造, 該種構造可減少縱向肋由接觸點視窗的邊牆分離或舉起。 發明的揭露 當減少於縱向肋上之應力時,ξί磚加縱向肋至一接觸點挽窗 邊牆的附著力,於是,上述一大尺寸的接觸點構造之目的 可K達到。不像先前技藝之大的接觸點,其周邊是由平滑 、不相干涉的直線所構成,而,依據本發明之大的接觸點 ,則是结合了 一種像梳子般的凹槽,且該凹槽係沿接觸點 的周邊作分布。藉由增加邊牆的表面面積,而可增加縦向 助至邊牆的附著力,因此,該種凹槽的樣式4供作將縱向 叻能固定在邊壙之明。更進一步言之,該凹槽樣式給予此 縱向叻有向外突出的構件,而,該種構件則可減弱任何作 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) -8 - 83. 3.10,000 ----------{—裝------訂---"--{線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(6 ) 用於縱向叻主體之應力。 為更進一步減少縱向肋從一接觸點視窗的邊牆上分離及 舉起,該凹槽樣式被製造成在至少一個側邊的方向具有一 最小尺寸,該尺寸較佳之值為在〇.2Wm至1.0«m之間》然 而,為了要構成使用該接觸點之積體電路,此最小尺寸大 體上係由使同於作薄膜層樣式的石版印刷技術的可允許下所 定義之最小尺寸。接觸點结合了此種最小尺寸之凹槽樣式 可增加對於接觸點視窗的凹槽樣式之階级覆蓋,因此,也 增加了縱向功對一接觸點孔穴的邊牆之附著力。如此可增 強凹槽樣式的能力U塒縱向肋固定至接觸點視窗的邊牆。 圖式的簡單說明 圖1為先前技藝之- CMOS反相器電路的概略圖; 圖2為圖1概略圖之上平面圖; 圖3至圖6展示先前技藝的方法於矽的等高平面構成接觸 點以形成圖一之CMOS反相器; 圖7至圖9說明先前技藝構成接觸點的方法; 圖10為構成兩不同寬度的接觸點之處理步驟的斜視表示。 圖11為藉由圖10所示之處理步驟所形成之接觸點的斜視 圖0 圖12為一先前技藝具有沿邊牆置放之殘留縱向肋的一大 接觸孔穴乏上視圖。 圖13為依據本發明構成一接觸點的一大接觸點孔穴之斜 視圖, 圖14所示為圖13之接觸點孔穴並具一增加的鎢覆蓋層, 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) - 9 - 83. 3. 10,000 -------^ —裝------訂---L--{線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(7 ) 圖15所示為藉由依據本發明的凹槽使殘留之縱向肋附著 至一接觸點孔穴的邊牆的一個接觸點之斜視圖; 圖16為依據本發明之兩個大接觸點的頂視圖; 圖17為依據本發明之較佳具體例的一個接觸點之頂視圖; 圖18為圖17的接觸點之一個邊牆的近距離圖。 ,施本發明的最佳模式 請參考圖13*接觸點孔穴44係於一絕緣材料32所作成, 並位於一作用區34之上,而該作用區34係位於一基體主體 36之中。此接觸點孔穴44之外部周邊其樣式為形成向外突 出之凹槽,此凹槽為自接觸點孔穴之中心區域將絕緣材料 32切掉。如圖14所說明者,一電導性材料,Μ鎢較佳,麴 置放在絕緣材料32之上,並且被置放在接觸點孔穴之間且 位於作用區34之上,即,該電導性材料充填在接觸點孔穴 的内部凹穴同時亦充填在凹槽樣式的區域。如圖15所示, 鎢38被向後蝕刻,因此,充填於凹槽區40之中,並且,對 著絕緣體32的邊牆而沿著接觸點孔穴之内部周邊形成一縱 向肋42»凹槽40增加了接觸點孔穴的邊牆之表面面積。倒 轉來說,表面面積愈大可增加縱向肋42對於邊牆之杓著力 «另外地,該凹槽40可幫助將任何於縱向助42上之應力分 配至它所延伸的凹槽40,因此,凹槽40可ft許縱向肋42經 得起較高層次的應力。 參考圖16,依據本發明之兩種可能的凹槽樣式被展示; 第一個為41,其是為沿著接觸點之周邊而具有不規則分佈 的凹槽樣式,另一個為39,為具有規則分佈之凹槽樣式。 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) 一 一 83.3.10,000 ---------Ά I裝------訂---K--f 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(8 ) 該凹槽樣式沿著 接觸點周邊置放對於本發明而言並非具 決定性的重要,而是,較佳地,該凹槽樣式於至少一個側 邊延伸方向X or Y,被作成具有一個和最小接觸點尺寸相 同的尺寸。上述可保證在接觸點的凹槽區域有好的階鈒覆 蓋,且,進一步的可增強縱向肋對於一接觸點視窗邊牆的 附著力。該最小接觸點的尺寸係藉由石版印刷技術的最小 分析能力所決定,上述之石版印刷技術係使用於積體電路 的構成且使接觸點被製造於其上之積體電路。 參考圖17,為依據較佳具體例且具有一長方形牆壁配置 的接觸點之頂視圖,此圖所示者為有一鎢縱向肋被附著在 接觸點的邊牆上。該接觸點49具有一用直線形成的凹口樣 式45,該凹口樣式45係沿著全部的周邊均一的分佈。 參考圖18,該用直線形成的凹口 45具有一寬度W3,一長 度L3且係分離一距離GAP»此寬度W3被作成相等於一個最 小的接觸點尺寸,afci午鎢43可在凹口區域47之中形成好的 階级覆蓋*較佳地,分離兩相鄰接凹口 45的GAP被作成相 等於凹口 45的寬度W3之2到10倍,且,長度L3被作成大於4 倍的最小接觸點尺寸大小,因此,允許有好的附著面積及 好的應力分配能力。 -------4·裝------訂----Γ— (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐) -11- 83,3.10,000
Claims (1)
- A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、 申請專利範圍 1 1 1 . 一 種 半 導 體 觸 點 構 造 9 包 含 » 1 1 一 半 導 體 本 體 具 有 一 多 層 構 造 包 括 有 一 基 體 及 薄 膜 層 9 1 1 .每 一 構 造 均 具 有 相 對 主 要 的 表 面 該 基 體 具 有 的 相 對 之 主 y—N 請 先 1 1 要 表 面 被 配 置 成 與 該 薄 膜 層 的 相 對 主 要 表 面 鄰 接 t 該 基 體 閲 讀 1 背 1 具 有 一 作 用 區 域 該 本 體 包 括 有 一 通 道 該 通 道 係 由 該 作 面 之 注 1 用 區 域 延 伸 而 終 止 於 一 個 開 口 該 開 □ 係 被 配 置 於 該 薄 膜 意 事 層 的 一 個 相 對 的 主 要 表 面 上 該 薄 膜 層 則 係 相 對 於 該 基 體 再 填 1 寫 裝 1 9 該 通 道 具 有 —* 作 成 樣 式 的 周 邊 且 是 相 翮 於 —* 個 軸 來 被 配 本 頁 置 該 軸 為 垂 直 於 該 相 對 的 主 要 表 面 來 延 伸 該 作 成 樣 式 1 1 的 周 邊 具 有 多 個 Μ 間 隔 分 開 的 凹 槽 且 該 凹 槽 為 有 由 該 軸 1 I 向 外 延 伸 的 突 出 0 1 訂 2 . 如 請 專 利 範 圍 第 1項之半導體觸點構造 ,其中 ,第 1 一 對 的 該 凹 槽 突 出 之 間 的 間 隔 和 第 二 對 的 該 凹 槽 突 出 之 間 1 的 間 隔 是 不 相 同 的 〇 1 3 . 如 甲 請 專 利 範 圍 第 1項之半導體觸點構造 ,其中 ,該 λ!. 線 凹 槽 突 出 係 沿 著 該 作 成 樣 式 的 周 邊 „· 定 的 間 隔 來 分 布 Ο I I 4 . 如 申 請 專 利 範 圍 第 3項之半導體觸點構造 ,其中 ,該 I 1 一 定 的 間 隔 是 為 該 凹 槽 突 出 之 寬 度 大 小 的2到1 0倍 1 1 5 . 如 甲 請 專 利 範 圍 第 1項之半導體觸點構造 ,更進- -步 1 1 的 具 有 周 邊 的 邊 尺 寸 為 大 於 1 i IT 者 〇 1 1 6 . 如 甲 請 專 利 範 圍 第 1項之半導體觸點構造 ,其中 ,該 1 1 I 凹 槽 突 出 具 有 一 直 線 所 形 成 的 形 狀 9 且 其 寬 度 大 體 上 係 1 1 平 行 於 該 作 成 樣 式 的 周 邊 9 而 其 長 度 則 大 體 上 為 垂 直 於 該 1 1 作 成 樣 式 的 周 邊 〇 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1 A8 B8 C8 D8 經濟部中央橾準局員工消费合作社印製 —-—« 、 申請專利範圍 1 1 7 . 如 申 請 專 利 範 圍 第 6項之半導體觸點構造 其中 該 1 1 I 寬 度 為 具 有 一 個 在 0 . 2 jU R1 和 1 . 0 jU ΠΙ 之 間 的 尺 寸 〇 1 1 I 8 . 一 種 半 導 體 觸 點 構 造 包 含 t 請 先 1 I 閲 I 一 半 導 體 本 體 具 有 . 基 體 及 薄 膜 層 > 此 基 體 和 薄 膜 係 藉 讀 I η 面 1 I 由 至 少 __» 個 之 通 道 所 接 合 該 通 道 具 有 長 方 形 之 邊 牆 9 之 注 | 個 作 成 樣 式 的 周 邊 是 被 定 義 成 為 由 該 邊 牆 具 有 向 外 延 伸 之 意 事 項 凹 槽 突 出 形 成 一 種 像 城 牆 蝶 □ 之 外 形 因 此 可 增 加 該 再 填 1 邊 牆 的 表 面 面 積 該 基 體 包 括 有 一 作 用 區 t 且 該 通 道 偁 由 寫 本 頁 裝 1 該 作 用 \mt 延 伸 而 终 止 於 一 開 P 此 開 P 被 配 置 在 該 薄 瞑 層 1 1 上 〇 1 | 9 . 如 申 請 專 利 範 圍 第 8項之半導體觸點構造 其中 該 1 訂 凹 槽 突 出 係 沿 著 該 作 成 樣 式 的 周 邊 均 _. 的 分 佈 〇 1 I 10 .如申請專利範圍第8 項 之 半 導 體 觸 點 構 造 其 中 第 1 1 一 對 的 該 凹 槽 突 出 之 間 的 間 隔 和 第 二 對 的 該 凹 槽 突 出 之 間 的 間 隔 是 不 相 同 的 〇 線 11 .如申請專利範圍第8項 之 半 導 體 觸 點 構 造 9 其 中 9 該 1 I 凹 槽 突 出 具 有 __. ΡΛ 直 線 所 形 成 •的 形 狀 t 且 其 寬 度 大 體 上 係 1 1 平 行 於 該 作 成 樣 式 的 周 邊 9 而 長 度 則 大 體 上 為 垂 直 於 該 作 1 1 成 樣 式 的 周 邊 〇 1 1 1 2 .如申請專为 叫範圍第1 1項之半導體觸點構造 ,其中 9 1 | 該 凹 槽 突 出 係 沿 著 該 作 成 樣 式 的 周 邊 Μ 一 定 的 間 隔 來 分 佈 1 I t 對 於 在 任 何 兩 個 凹 槽 突 出 之 間 的 距 離 則 為 該 寬 度 大 小 之 1 1 I 2到1 0倍6 範圍之間 0 1 1 1 3 .* -種半導體觸點構造 ,包含 * 1 1 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) n -Z - 申請專利範圍 A8 Βδ C8 D8 半導體本體具有一多層構造,包括有一基體和一薄膜 牆心 邊中 其.該 且自 域有 區具 心邊 中周 一 的 有式 具樣 道成 通作 該該 合邊 接周 所的 道式 通樣 一 成 由作 係 一 且有 層 具 向作全 縱該的 該和緣 , 廊端 道輪二 通的第 該緣該 在端著 置一沿 配第於 被該關 肋,相 向緣 , 縱端合 有的符 , 對相 出相廊 突二 輪 的第之 伸和邊 延一周 外第的 向有式 域具樣 區肋成 有 則 度長14一 部 第 狀 形 的 1 均 中 其 造 構 粘 觸 體 導 半 之 項 3 1 第 圍 範 利 專 請 串 如 之 出 突 槽 凹 該 的 對 二 第 和 隔 間 的 間 之 出 突 槽 凹 該 的 對 的 同 相 不 是 隔 間 的 間 進 更 造 構 ¾ S 觸 禮 導 半 之 項 3 第 圍 範 利 專 請 申 如 者 m 1—_ 於 大 為 寸 尺 邊 的 邊 周 有 括 包 的 步 中 其 造 構 點 觸 禮 導 半 之 項 3 11 第 圍 範 利 專 請 申 如 突 槽 凹 該 第 對 佈,之 分3.¾ 中 來 ί 殳 其 隔 槽 Μ造Μ 的Iif該 構 i疋Μ的一 ^ 0 I 觸 1 > 體一一 WIIBS 3 導 3 周 和 的 隔 3 項¾ 樣 3 的 成^間 作Μ之 圍 該 出 著lifi突 沿#槽 " 專 係,凹 出I;該 的 同 相 不 是 隔 間 的 間 (請先閲讀背面之注意事項再填寫本頁) .裝· '•IT 經濟部中央標準局員工消費合作社印製 中 其 造 構 點 Me 觸 體 導 半 之 項 3 11 第 圍 範 利 專 請 申 如 上於 體直 大垂 度為 寬上 其體 且大 , 則 狀度 形長 的其 成而 形 , 所邊 線周 直的 Μ 式 1 樣 有成 具作 出該 突於 槽行 凹平 該係 邊 周 的 式 Jt1K 樣 成 作 該 中 其 造 構 黏 觸 體 導 半 之 項 8 11 第 圍 範 利 專 請 申 如 佈之 分小 來大 隔度 間寬 的該 定為 一 則 Μ 離 邊距 周的 的間 式之 樣出 成突 作槽 該凹 著個 沿兩 係何 出任 突在 槽於 凹對 該 ’ 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) 3 A8 B8 C8 D8 々、申請專利範圍 2至10倍的範圍之間。 20.如申請專利範圍第13項的半導體觸點構造,其中, 該通道具有長方形之邊牆,一個作成樣式的周邊是被定義 成為由該邊牆具有向外延伸之凹槽突出Μ形成一種像城垛 之樣式,因此,增加了 一表面,該凹槽突出由該中央邊牆 向外延伸Μ形成一種像城垛的樣式,因此,可增加該邊牆 的表面面積。 --------—裝------訂----.--(' 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消費合作社印聚 本紙張尺度適用中國國家標準(CNS ) Α4规格(210X297公嫠) , 一 A -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/501,503 US5583380A (en) | 1995-07-11 | 1995-07-11 | Integrated circuit contacts with secured stringers |
Publications (1)
Publication Number | Publication Date |
---|---|
TW299491B true TW299491B (zh) | 1997-03-01 |
Family
ID=23993829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085108197A TW299491B (zh) | 1995-07-11 | 1996-07-06 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5583380A (zh) |
EP (1) | EP0781455A4 (zh) |
JP (1) | JPH10505957A (zh) |
KR (1) | KR100389607B1 (zh) |
CN (1) | CN1118869C (zh) |
HK (1) | HK1000564A1 (zh) |
TW (1) | TW299491B (zh) |
WO (1) | WO1997003464A1 (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5851923A (en) * | 1996-01-18 | 1998-12-22 | Micron Technology, Inc. | Integrated circuit and method for forming and integrated circuit |
US5874356A (en) * | 1997-02-28 | 1999-02-23 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method for forming zig-zag bordered openings in semiconductor structures |
US6943063B2 (en) * | 2001-11-20 | 2005-09-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | RF seal ring structure |
US9412123B2 (en) | 2003-07-01 | 2016-08-09 | The 41St Parameter, Inc. | Keystroke analysis |
US6888238B1 (en) * | 2003-07-09 | 2005-05-03 | Altera Corporation | Low warpage flip chip package solution-channel heat spreader |
US10999298B2 (en) | 2004-03-02 | 2021-05-04 | The 41St Parameter, Inc. | Method and system for identifying users and detecting fraud by use of the internet |
US8346593B2 (en) | 2004-06-30 | 2013-01-01 | Experian Marketing Solutions, Inc. | System, method, and software for prediction of attitudinal and message responsiveness |
US11301585B2 (en) | 2005-12-16 | 2022-04-12 | The 41St Parameter, Inc. | Methods and apparatus for securely displaying digital images |
US8151327B2 (en) | 2006-03-31 | 2012-04-03 | The 41St Parameter, Inc. | Systems and methods for detection of session tampering and fraud prevention |
US9112850B1 (en) | 2009-03-25 | 2015-08-18 | The 41St Parameter, Inc. | Systems and methods of sharing information through a tag-based consortium |
US10754913B2 (en) | 2011-11-15 | 2020-08-25 | Tapad, Inc. | System and method for analyzing user device information |
CN102446961B (zh) * | 2011-12-09 | 2014-05-28 | 无锡中星微电子有限公司 | 包含功率器件的半导体装置及其制备方法 |
US9633201B1 (en) | 2012-03-01 | 2017-04-25 | The 41St Parameter, Inc. | Methods and systems for fraud containment |
US9521551B2 (en) | 2012-03-22 | 2016-12-13 | The 41St Parameter, Inc. | Methods and systems for persistent cross-application mobile device identification |
EP2880619A1 (en) | 2012-08-02 | 2015-06-10 | The 41st Parameter, Inc. | Systems and methods for accessing records via derivative locators |
WO2014078569A1 (en) | 2012-11-14 | 2014-05-22 | The 41St Parameter, Inc. | Systems and methods of global identification |
US10902327B1 (en) | 2013-08-30 | 2021-01-26 | The 41St Parameter, Inc. | System and method for device identification and uniqueness |
US11257117B1 (en) | 2014-06-25 | 2022-02-22 | Experian Information Solutions, Inc. | Mobile device sighting location analytics and profiling system |
US10091312B1 (en) | 2014-10-14 | 2018-10-02 | The 41St Parameter, Inc. | Data structures for intelligently resolving deterministic and probabilistic device identifiers to device profiles and/or groups |
US9767309B1 (en) | 2015-11-23 | 2017-09-19 | Experian Information Solutions, Inc. | Access control system for implementing access restrictions of regulated database records while identifying and providing indicators of regulated database records matching validation criteria |
US20180060954A1 (en) | 2016-08-24 | 2018-03-01 | Experian Information Solutions, Inc. | Sensors and system for detection of device movement and authentication of device user based on messaging service data from service provider |
US11682041B1 (en) | 2020-01-13 | 2023-06-20 | Experian Marketing Solutions, Llc | Systems and methods of a tracking analytics platform |
JP7259063B2 (ja) * | 2020-04-17 | 2023-04-17 | 寧徳時代新能源科技股▲分▼有限公司 | 端部カバーアセンブリ、電池セル、電池モジュール及び装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57112027A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH03142934A (ja) * | 1989-10-30 | 1991-06-18 | Mitsubishi Electric Corp | 半導体集積回路装置の配線接続構造 |
US5480820A (en) * | 1993-03-29 | 1996-01-02 | Motorola, Inc. | Method of making a vertically formed neuron transistor having a floating gate and a control gate and a method of formation |
-
1995
- 1995-07-11 US US08/501,503 patent/US5583380A/en not_active Expired - Lifetime
-
1996
- 1996-05-29 CN CN96190055A patent/CN1118869C/zh not_active Expired - Fee Related
- 1996-05-29 KR KR1019960705777A patent/KR100389607B1/ko not_active IP Right Cessation
- 1996-05-29 WO PCT/US1996/007940 patent/WO1997003464A1/en not_active Application Discontinuation
- 1996-05-29 EP EP96916739A patent/EP0781455A4/en not_active Withdrawn
- 1996-05-29 JP JP8527874A patent/JPH10505957A/ja not_active Ceased
- 1996-07-06 TW TW085108197A patent/TW299491B/zh active
-
1997
- 1997-10-31 HK HK97102069A patent/HK1000564A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1118869C (zh) | 2003-08-20 |
EP0781455A4 (en) | 2000-03-01 |
US5583380A (en) | 1996-12-10 |
CN1159250A (zh) | 1997-09-10 |
HK1000564A1 (en) | 2004-05-14 |
WO1997003464A1 (en) | 1997-01-30 |
KR100389607B1 (ko) | 2003-09-26 |
EP0781455A1 (en) | 1997-07-02 |
JPH10505957A (ja) | 1998-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW299491B (zh) | ||
US7240322B2 (en) | Method of adding fabrication monitors to integrated circuit chips | |
US6483176B2 (en) | Semiconductor with multilayer wiring structure that offer high speed performance | |
US9286968B2 (en) | Semiconductor integrated circuit device including SRAM cell array and a wiring layer for supplying voltage to well regions of SRAM cells provided on a region exterior of SRAM cell array | |
US6858885B2 (en) | Semiconductor apparatus and protection circuit | |
TWI791904B (zh) | 半導體裝置和積體電路佈局設計修改方法 | |
JP3363799B2 (ja) | デバイスの構造部分の配置方法およびデバイス | |
TW297159B (zh) | ||
TW201639082A (zh) | 用於較小佈線面積之記憶體位元單元 | |
JP2007194562A (ja) | 半導体装置及びその製造方法 | |
US20100234973A1 (en) | Pattern verifying method, method of manufacturing a semiconductor device and pattern verifying program | |
US6806102B2 (en) | Method of fabricating semiconductor integrated circuit device | |
TWI569376B (zh) | 靜態隨機存取記憶體單元結構以及靜態隨機存取記憶體單元佈局結構 | |
TW201332086A (zh) | 半導體設備 | |
JP2770819B2 (ja) | チェック用パターンを有する半導体装置 | |
JP4144248B2 (ja) | 半導体装置 | |
JP3164067B2 (ja) | 半導体集積回路装置 | |
US8138074B1 (en) | ICs with end gates having adjacent electrically connected field poly | |
JP2006100863A (ja) | 半導体装置の電源分離構造および半導体装置の製造方法 | |
JP2904082B2 (ja) | 半導体集積回路 | |
JPH0461347A (ja) | Mis型半導体装置 | |
JPH09260590A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008060213A (ja) | 半導体装置の製造方法 | |
JPS6059755A (ja) | 半導体装置の製造方法 | |
JPH05198680A (ja) | 半導体集積回路装置 |