TW201332086A - 半導體設備 - Google Patents

半導體設備 Download PDF

Info

Publication number
TW201332086A
TW201332086A TW101127702A TW101127702A TW201332086A TW 201332086 A TW201332086 A TW 201332086A TW 101127702 A TW101127702 A TW 101127702A TW 101127702 A TW101127702 A TW 101127702A TW 201332086 A TW201332086 A TW 201332086A
Authority
TW
Taiwan
Prior art keywords
length
diffusion region
contact layer
semiconductor device
power rail
Prior art date
Application number
TW101127702A
Other languages
English (en)
Other versions
TWI499036B (zh
Inventor
Marc Tarabbia
James B Gullette
Mahbub Rashed
David S Doman
Irene Y Lin
Ingolf Lorenz
Larry Ho
Chinh Nguyen
Jeff Kim
Jongwook Kye
Yuan-Sheng Ma
yun-fei Deng
Rod Augur
Seung-Hyun Rhee
Jason E Stephens
Scott Johnson
Subramani Kengeri
Suresh Venkatesan
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=48693287&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW201332086(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201332086A publication Critical patent/TW201332086A/zh
Application granted granted Critical
Publication of TWI499036B publication Critical patent/TWI499036B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一種半導體設備，係包含具有擴散區的半導體基板，電晶體係形成於該擴散區內，電力軌係設置於該擴散區之外，接觸層係設置在該基板上方與該電力軌下方，盲孔係設置於該接觸層與該電力軌之間，以將該接觸層電性連接至該電力軌，該接觸層包含第一長度與第二長度，該第一長度係設置在該擴散區之外，該第二長度係從該第一長度延伸至該擴散區中並電性連接至該電晶體。

Description

半導體設備
本發明是大致關於半導體設備，且特別是關於半導體設備中之電晶體的電力連接。
隨著半導體設備的尺寸持續縮減，設計標準電路元件庫(standard cell library)邏輯設備(例如掃瞄D正反器(scan-D flip-flop)與多工器)的能力變得愈困難。特別是在20奈米節點(node)處的情況，微影限制導致標準電路元件庫設備的尺度(scaling)的缺乏。
參照第1圖，典型半導體設備100包含複數個形成於擴散區104內的電晶體102。該半導體設備100利用電力軌(power rail)106(做為第一金屬層107的部分)來傳遞參考電壓及/或接地至該電晶體102。具體來說，該電力軌106包含延伸至該擴散區104中的電力突片(power tab)108。盲孔110接著將該電力突片108電性連接至其中一個該電晶體102的源極(未圖示)或汲極(未圖示)。
當該金屬層107也常用於在該電晶體102與電路元件接腳(cell pin)112之間的局部互連時，該電力突片108突出至該擴散區104中而造成難題。這導致該第一金屬層107的圖案化非常複雜，如第2圖所示，這常導致標準電路元件設計的製作困難及/或需要妥協。一種解決方案是在不同於該第一金屬層107的平面上使用第二金屬層(未圖示)。然而，該第二金屬層的使用降低了路線排定(routing) 效率且導致該半導體設備100有較大且較貴的實施。
因此，希望提供一種半導體設備配置，其在金屬層中具有較少的資源衝突。再者，在參照後續本發明的實施方式與申請專利範圍並結合圖式與本發明的背景後，本發明的其他希望的特徵與特性將變得顯而易見。
一種半導體設備，係包含具有擴散區的半導體基板，電晶體係形成於該擴散區內，該電晶體係包含源極、汲極與閘極，電力軌係設置於該擴散區之外，該設備復包括設置在該基板上方與該電力軌下方的接觸層，盲孔係設置於該接觸層與該電力軌之間，以將該接觸層電性連接至該電力軌，該接觸層包含第一長度與第二長度，該第一長度係設置在該擴散區之外，該第二長度係從該第一長度延伸至該擴散區中並電性連接至該電晶體。
下列本發明的實施方式本質上僅是例示，且並不是要限制本發明或本發明的應用與使用。再者，並非意欲要被本發明的先前技術或本發明的實施方式中呈現的任何理論所限制。
參照圖式，其中，相同的元件符號係在所有圖式中代表類似的部件，在此顯示與描述半導體設備10。該半導體設備10可為積體電路(不分別標號)的部分，且是所屬技術領域具有通常知識者所熟知者。
參照第3圖，該半導體設備10包含半導體基板12。 該半導體基板12包含至少一個擴散區14與形成於該至少一個擴散區14中的至少一個電晶體16。在圖示的實施例中，第一擴散區14a與第二擴散區14b係顯示在各區14a、14b中形成有複數個電晶體16。然而，所屬技術領域具有通常知識者係理解可實施額外的擴散區14a、14b。
在圖示的實施例中，該電晶體16係為場效電晶體(FET)，更具體來說是金氧半場效電晶體(MOSFET)。各該電晶體16包含源極18、汲極20與閘極22。使用所屬技術領域具有通常知識者所熟知的技術以在該基板12中及/或上形成該源極18、汲極20與閘極22。在圖示的實施例中，該閘極22主要由配置在該基板12上方的多晶矽(polycrystalline silicon)(通常稱為polysilicon或簡稱PolySi)形成。
參照第3圖，該閘極22係形成為彼此大致平行的複數條(strip)24。該條24係大致為如所屬技術領域具有通常知識者所理解的線性形狀。可形成間隙(未圖示)在該條24中，使得一個以上之電晶體16可沿著各條24設置。此種間隙可使用如所屬技術領域具有通常知識者容易理解的切割遮罩技術(cut mask technique)來形成。
如參照第4圖所能最佳理解地，該半導體設備10包含設置在該基板12上方的至少一個金屬層25。該至少一個金屬層25也設置在該電晶體16的源極18、汲極20與閘極22上方。該至少一個金屬層25是由銅或如所屬技術領域具有通常知識者所理解的一些其他導電金屬所形成。金 屬層25係常規地標示與稱為金屬1、金屬2等或M1、M2等，如所屬技術領域具有通常知識者所理解者。
所圖示的實施例的金屬層25係包含至少一個電力軌26。該電力軌26通常如所屬技術領域具有通常知識者所理解的提供參考電壓或接地。再次參照第3圖’該至少一個電力軌26係設置在該至少一個擴散區14之外。也就是，該至少一個電力軌26並不重疊該至少一個擴散區14。換句話說，該至少一個電力軌26並不延伸至該至少一個擴散區14中、在該至少一個擴散區14上方或在該至少一個擴散區14下方。在該圖示的實施例中，第一電力軌26a是設置在該第一擴散區14a之外而相鄰於該第一擴散區14a。同樣地，第二電力軌26b是設置在該第二擴散區14b之外而相鄰於該第二擴散區14b。
同樣在該圖示的實施例中，各電力軌26a、26b的至少一區(未標號)是大致線性形狀。也就是，各電力軌26a、26b的至少一區縱向延伸，即沿著長度方向。具體而言，各電力軌26a、26b的區是大致線性相鄰於個別的擴散區14a、14b。當然，該至少一個電力軌26可包含額外的曲線、彎曲或其他非線性區。
該半導體設備10進一步包含至少一個接觸層(contact layer)28，其係用以在該至少一個電力軌26與該至少一個電晶體16之間提供電性連接。該至少一個接觸層28係由半導體材料(例如矽)形成。然而，該至少一個接觸層28可由如所屬技術領域具有通常知識者所理解之能 提供導電性的其他半導體材料或其他適當材料形成。該至少一個接觸層28係設置在該基板12上方及該至少一個電力軌26下方。換句話說，該至少一個接觸層28是夾在該基板12與該至少一個電力軌26之間。更具體地說，在圖示的實施例中，該至少一個接觸層28的至少一部份是直接設置在該基板12上，如第4圖所示。再次參照第3圖，該圖示的實施例的半導體設備10係包含第一接觸層28a與第二接觸層28b。
該至少一個接觸層28係包含至少第一長度30與第二長度32。該至少一個接觸層28的第一長度30係設置在該至少一個擴散區14之外。也就是，該至少一個接觸層28的第一長度30並不重疊該至少一個擴散區14。在圖示的實施例中，各接觸層28a、28b包含第一長度30a、30b，該第一長度30a、30b延伸大致與各該電力軌26a、26b一致。也就是，各接觸層28a、28b的第一長度30a、30b係直接設置在各該電力軌26a、26b下方。如此，則各接觸層28a、28b的第一長度30a、30b也大致線性形狀。此外，在圖示的實施例中，各接觸層28a、28b的第一長度30a、30b大致垂直於該電晶體16的閘極22。
至少一個盲孔36係設置在該至少一個接觸層28與該至少一個電力軌26之間。該至少一個盲孔36係將該至少一個接觸層28電性連接至該至少一個電力軌26。在圖示的實施例中，複數個盲孔36係設置在各電力軌26a、26b與各接觸層28a、28b的該第一長度30a、30b之間。該圖 示的實施例的盲孔36係彼此間隔以在該接觸層28a、28b與該電力軌26a、26b之間提供平衡的導電性。
該至少一個接觸層28係包含從該第一長度30延伸至該至少一個擴散區14中的至少一個額外長度32、34。各額外長度32、34係電性連接至至少一個電晶體16。在圖示的實施例中，各額外長度32、34係電性連接至電晶體的源極18或汲極20。然而，可將至少一個額外長度32、34電性連接至其中一個該電晶體16的閘極22。
該圖示的實施例的各接觸層28a、28b係包含第二長度32a、32b與第三長度34a、34b。在圖示的實施例中，該接觸層28a、28b的第二與第三長度32a、32b、34a、34b也是大致線性形狀。此外，該第二與第三長度32a、32b、34a、34b係各大致垂直於該接觸層28a、28b的各該第一長度30a、30b。如此，則該第二與第三長度32a、32b、34a、34b係各大致平行於該電晶體16的閘極22。
藉由透過該至少一個接觸層28將該至少一個電晶體16連接至該至少一個電力軌26，該至少一個電力軌26就不需要突出至該至少一個擴散區14中。如此，則該金屬層25可更簡單與簡潔地使用於該等電晶體16之間的互連，如第5圖所示。
再次參照第3與4圖，該半導體設備10的金屬層25也可包含位於該至少一個電晶體16上方的接腳層38。如所屬技術領域具有通常知識者所理解者，該接腳層38係互補式金氧半導體(CMOS)電路的標準特徵。具體而言，通常 使用該接腳層38以將p-通道電晶體的源極或汲極連接至n通道電晶體的源極或汲極。如此，則在圖示的實施例中，該接腳層38從該擴散區14延伸至該擴散區14之外。更具體來說，該圖示的實施例的接腳層38延伸在該第一擴散區14a與該第二擴散區14b之間。
藉由透過該至少一個接觸層28將該至少一個電晶體16連接至該至少一個電力軌26，相較於習知技術的設備，由於該金屬層25沒有從該電力軌26突出至該擴散區14中，所以該接腳層38的尺寸可更大(也就是具有更大的長度、寬度及/或表面積)。這將改善該接腳層38與其他組件(未圖示)之間的導電性。
雖然本發明之前述詳細的實施方式中已經呈現至少一例示實施例，但應該瞭解存在有很多的變化型式。也應該瞭解的是，該例示實施例僅是例子，且並非想要以任何方式來限制本發明的範疇、可應用性或組構。倒不如是說，前述實施方式將提供所屬技術領域具有通常知識者實施本發明之例示實施例的方便準則，並瞭解在不背離如申請專利範圍與其法律等效物的本發明之範疇下，可在例示實施例中所描述的元件的功能與配置上進行各種改變。
4-4‧‧‧線
10、100‧‧‧半導體設備
12‧‧‧半導體基板
14、104‧‧‧擴散區
14a‧‧‧第一擴散區
14b‧‧‧第二擴散區
16、102‧‧‧電晶體
18‧‧‧源極
20‧‧‧汲極
22‧‧‧閘極
24‧‧‧條
25‧‧‧金屬層
26、106‧‧‧電力軌
26a‧‧‧第一電力軌
26b‧‧‧第二電力軌
28‧‧‧接觸層
28a‧‧‧第一接觸層
28b‧‧‧第二接觸層
30、30a、30b‧‧‧第一長度
32、32a、32b‧‧‧第二長度
34‧‧‧額外長度
34a、34b‧‧‧第三長度
36、110‧‧‧盲孔
38‧‧‧接腳層
107‧‧‧第一金屬層
108‧‧‧電力突片
112‧‧‧電路元件接腳
上文係結合圖式來描述本發明，其中，相同的元件符號係代表類似的元件。
第1圖係根據先前技術的半導體設備之一部分的俯視圖，其顯示電力突片從電力軌延伸至擴散區中； 第2圖係根據先前技術的半導體設備的金屬層的俯視圖，其包含該電力突片與電力軌；第3圖係根據本發明的半導體設備的俯視圖；第4圖係沿著第3圖所示的線4-4來看的根據本發明的半導體設備之一部分的側視圖；以及第5圖係根據本發明的半導體設備的金屬層的俯視圖。
4-4‧‧‧線
10‧‧‧半導體設備
12‧‧‧半導體基板
14a‧‧‧第一擴散區
14b‧‧‧第二擴散區
16‧‧‧電晶體
18‧‧‧源極
20‧‧‧汲極
22‧‧‧閘極
24‧‧‧條
26a‧‧‧第一電力軌
26b‧‧‧第二電力軌
28a‧‧‧第一接觸層
28b‧‧‧第二接觸層
30a、30b‧‧‧第一長度
32a、32b‧‧‧第二長度
34a、34b‧‧‧第三長度
36‧‧‧盲孔
38‧‧‧接腳層

Claims (20)

  1. 一種半導體設備，係包括：半導體基板，係具有擴散區；電晶體，係形成於該擴散區內，且包括源極、汲極與閘極；電力軌，係設置於該擴散區之外；接觸層，係設置在該基板上方與該電力軌下方；以及盲孔，係設置於該接觸層與該電力軌之間，以將該接觸層電性連接至該電力軌；且其中該接觸層包含第一長度與第二長度，該第一長度係設置在該擴散區之外，且該第二長度係從該第一長度延伸至該擴散區中並電性連接至該電晶體。
  2. 如申請專利範圍第1項所述之半導體設備，其中，該接觸層的該第二長度係電性連接至該電晶體的源極與汲極的至少一者。
  3. 如申請專利範圍第1項所述之半導體設備，其中，該盲孔係進一步定義為設置於該電力軌與該接觸層的該第一長度之間且彼此間隔的複數個盲孔。
  4. 如申請專利範圍第1項所述之半導體設備，其中，該電晶體係進一步定義為形成於該擴散區內之複數個電晶體。
  5. 如申請專利範圍第4項所述之半導體設備，其中，該接觸層的該第二長度係電性連接至該電晶體的其中一 個，且其中，該接觸層進一步包含第三長度，該第三長度從該第一長度延伸至該擴散區中並電性連接至該電晶體的另一個。
  6. 如申請專利範圍第5項所述之半導體設備，其中，該第二長度與該第三長度係大致垂直於該第一長度。
  7. 如申請專利範圍第1項所述之半導體設備，其中，該第二長度係大致垂直於該第一長度。
  8. 如申請專利範圍第1項所述之半導體設備，其中，該電晶體的該閘極係線性地延伸，且該電力軌係線性地延伸，以及該電晶體的該閘極與該電力軌係大致彼此垂直。
  9. 如申請專利範圍第1項所述之半導體設備，復包括金屬接腳層，係從該擴散區延伸至該擴散區之外。
  10. 如申請專利範圍第1項所述之半導體設備，其中，該接觸層包括半導體材料。
  11. 一種半導體設備，係包括：半導體基板，係具有第一擴散區與第二擴散區；至少一個電晶體，係形成於各該擴散區內，其中，各電晶體包括源極、汲極與閘極；第一電力軌，係設置於該第一擴散區之外且相鄰於該第一擴散區；第二電力軌，係設置於該第二擴散區之外且相鄰於該第二擴散區；第一接觸層，係設置在該基板上方及該第一電力軌 下方；第二接觸層，係設置在該基板上方及該第二電力軌下方；以及複數個盲孔，係設置於該等接觸層與該等電力軌之間，以分別將該等接觸層電性連接至該等電力軌；其中，該第一接觸層包含第一長度與第二長度，該第一長度延伸大致與該第一電力軌一致，且該第二長度係從該第一長度延伸至該第一擴散區中並電性連接至該至少一個電晶體；且其中該第二接觸層包含第一長度與第二長度，該第一長度設置在該擴散區之外，且該第二長度從該第一長度延伸至該第二擴散區中並電性連接至該至少一個電晶體。
  12. 如申請專利範圍第11項所述之半導體設備，其中，該接觸層的該第二長度係電性連接至該至少一個電晶體的源極與汲極的至少一者。
  13. 如申請專利範圍第11項所述之半導體設備，其中，該至少一個電晶體係進一步定義為形成於各該擴散區內之複數個電晶體。
  14. 如申請專利範圍第13項所述之半導體設備，其中，該第一接觸層的該第二長度係電性連接至該電晶體的其中一個，且其中，該第一接觸層進一步包含第三長度，該第三長度從該第一長度延伸至該擴散區中並電性連接至該電晶體的另一個。
  15. 如申請專利範圍第14項所述之半導體設備，其中，該 第一接觸層的該第二長度與該第三長度係大致垂直於該第一接觸層的該第一長度。
  16. 如申請專利範圍第11項所述之半導體設備，其中，該第一接觸層的該第二長度係大致垂直於該第一接觸層的該第一長度。
  17. 如申請專利範圍第11項所述之半導體設備，其中，該電晶體的該閘極係線性地延伸，且該電力軌係線性地延伸，以及該電晶體的該閘極係大致垂直於該電力軌。
  18. 如申請專利範圍第10項所述之半導體設備，復包括金屬接腳層，係從該第一擴散區延伸至該第二擴散區。
  19. 如申請專利範圍第10項所述之半導體設備，其中，該接觸層的該第二長度係電性連接至該至少一個電晶體的源極與汲極的至少一者。
  20. 如申請專利範圍第11項所述之半導體設備，復包括：金屬接腳層，係從該第一擴散區延伸至該第二擴散區；且其中該接觸層各包括半導體材料；該至少一個電晶體係進一步定義為形成於各該擴散區內的複數個電晶體；該第一接觸層的該第二長度係電性連接至該電晶體的其中一個，且其中，該第一接觸層係進一步包含第三長度，該第三長度係從該第一長度延伸至該擴散區中且電性連接至該電晶體的另一個；該第一接觸層的該第二長度與該第三長度係大致 垂直於該第一接觸層的該第一長度；該第一接觸層的該第二長度係大致垂直於該第一接觸層的該第一長度；以及該電晶體的該閘極係線性地延伸，且該電力軌係線性地延伸，以及該電晶體的該閘極係大致垂直於電力軌。
TW101127702A 2012-01-16 2012-08-01 半導體設備 TWI499036B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/351,101 US8598633B2 (en) 2012-01-16 2012-01-16 Semiconductor device having contact layer providing electrical connections

Publications (2)

Publication Number Publication Date
TW201332086A true TW201332086A (zh) 2013-08-01
TWI499036B TWI499036B (zh) 2015-09-01

Family

ID=48693287

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101127702A TWI499036B (zh) 2012-01-16 2012-08-01 半導體設備

Country Status (6)

Country Link
US (1) US8598633B2 (zh)
KR (1) KR101616490B1 (zh)
CN (1) CN103208493B (zh)
DE (1) DE102012215529B4 (zh)
SG (1) SG192321A1 (zh)
TW (1) TWI499036B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496179B2 (en) 2014-08-25 2016-11-15 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices
US9691750B2 (en) * 2015-01-30 2017-06-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and layout method thereof
US10811357B2 (en) 2017-04-11 2020-10-20 Samsung Electronics Co., Ltd. Standard cell and an integrated circuit including the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183681A (ja) 2003-12-19 2005-07-07 Sony Corp 半導体集積回路
JP4685388B2 (ja) * 2004-09-06 2011-05-18 Ｏｋｉセミコンダクタ株式会社 半導体装置
US20060145263A1 (en) * 2005-01-06 2006-07-06 Macronix International Co., Ltd. Plasma damage protection circuit for protecting multiple word lines or strapped word lines of a memory device
US7763534B2 (en) * 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
JP2008112934A (ja) * 2006-10-31 2008-05-15 Oki Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JP5130596B2 (ja) * 2007-05-30 2013-01-30 国立大学法人東北大学 半導体装置
US20100052896A1 (en) * 2008-09-02 2010-03-04 Jesse Bruce Goodman Fall detection system and method
US20110235407A1 (en) * 2010-03-24 2011-09-29 Sun-Me Lim Semiconductor memory device and a method of manufacturing the same

Also Published As

Publication number Publication date
DE102012215529B4 (de) 2018-07-12
SG192321A1 (en) 2013-08-30
DE102012215529A1 (de) 2013-07-18
CN103208493B (zh) 2015-09-23
US8598633B2 (en) 2013-12-03
KR20130084205A (ko) 2013-07-24
TWI499036B (zh) 2015-09-01
CN103208493A (zh) 2013-07-17
US20130181289A1 (en) 2013-07-18
KR101616490B1 (ko) 2016-04-28

Similar Documents

Publication Publication Date Title
TWI574411B (zh) 具有電晶體區域互連之半導體設備
TWI503957B (zh) 具有電晶體區域互連的半導體設備
TWI630720B (zh) 半導體裝置
JP6453525B2 (ja) パワーレールインバウンドミドルオブライン（ｍｏｌ）ルーティング
JP2011108702A (ja) 半導体装置
CN110036477B (zh) 用于高性能标准单元的多过孔结构
JP2009032788A (ja) 半導体装置
US9450089B2 (en) Semiconductor device
TWI499036B (zh) 半導體設備
TWI739811B (zh) 半導體裝置的佈局、半導體裝置及其運行方法
US20210091066A1 (en) Semiconductor device having fin structure
EP3382756A2 (en) Semiconductor device
JP2007235156A (ja) 半導体装置
US6979870B2 (en) Semiconductor integrated circuit including CMOS logic gate
TWI720336B (zh) 在採用高密度金屬佈線中之高效能電池設計
JP2009158728A (ja) 半導体装置
KR20070034657A (ko) 복수개의 전압공급 금속층을 가지는 모스 트랜지스터구조체 및 이를 이용한 인버터 구조체
JP2005277081A (ja) ゲート回路及びディレイ回路