KR20070034657A - 복수개의 전압공급 금속층을 가지는 모스 트랜지스터구조체 및 이를 이용한 인버터 구조체 - Google Patents

복수개의 전압공급 금속층을 가지는 모스 트랜지스터구조체 및 이를 이용한 인버터 구조체 Download PDF

Info

Publication number
KR20070034657A
KR20070034657A KR1020050089088A KR20050089088A KR20070034657A KR 20070034657 A KR20070034657 A KR 20070034657A KR 1020050089088 A KR1020050089088 A KR 1020050089088A KR 20050089088 A KR20050089088 A KR 20050089088A KR 20070034657 A KR20070034657 A KR 20070034657A
Authority
KR
South Korea
Prior art keywords
metal layer
junction
pmos
nmos
voltage supply
Prior art date
Application number
KR1020050089088A
Other languages
English (en)
Inventor
박민상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050089088A priority Critical patent/KR20070034657A/ko
Publication of KR20070034657A publication Critical patent/KR20070034657A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

복수개의 전압공급 금속층을 가지는 모스 트랜지스터 구조체 및 이를 이용한 인버터 구조체가 게시된다. 본 발명의 MOS 트랜지스터는 2개의 전압공급 금속층을 통해 MOS 트랜지스터의 제1 접합영역으로 공급전압이 제공된다. 따라서, 상기 제1 접합영역으로 충분한 전압공급이 이루어져 MOS 트랜지스터의 동작특성을 향상시킬 수 있다. 그리고, 본 발명의 인버터 소자는 2개의 전원전압 공급 금속층과 2개의 접지전압 공급 금속층이 각각 제1 PMOS 접합영역과 제1 NMOS 접합영역으로 전원전압과 접지전압을 제공한다. 따라서, 제1 PMOS 접합영역과 제1 NMOS 접합영역은 각각 2개의 전원전압 공급 금속층 및 2개의 접지전압 공급 금속층 통해 충분한 전원전압과 접지전압 공급이 이루어져 인버터 소자의 동작특성을 향상시킬 수 있다.
PMOS, NMOS, 인버터, 전압공급 금속층

Description

복수개의 전압공급 금속층을 가지는 모스 트랜지스터 구조체 및 이를 이용한 인버터 구조체{MOS TRANSISTOR HAVING A PLURALITY OF VILTAGE SUPPLYING METAL LAYERS AND INVERTER USING THE SAME}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 PMOS 트랜지스터 구조체의 레이아웃을 나타낸 도면이고, 도 2는 도 1의 A - A'을 따른 단면도이다.
도 3은 본 발명의 제1 실시예에 MOS 트랜지스터 구조체의 레이아웃을 나타내는 도면으로서, PMOS 트랜지스터를 나타낸다.
도 4는 도 3의 B - B'에 따른 단면도이다.
도 5는 본 발명의 제2 실시예에 MOS 트랜지스터 구조체의 레이아웃을 나타내는 도면이다.
도 6은 본 발명의 일실시예에 따른 인버터 구조체의 레이아웃을 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
32, 52: 게이트 단자 33, 53: 제1 접합영역
38, 39: 전압공급(VDD) 금속층 58, 59: 전압공급(VSS) 금속층
본 발명은 반도체 장치에 관한 것으로서, 특히 반도체 장치를 이루는 MOS 트랜지스터 구조체 및 이를 포함하는 인버터 구조체에 관한 것이다.
일반적으로 MOS 트랜지스터는, 반도체 장치의 내부회로에 매우 널리 사용된다. MOS 트랜지스터는, 스위칭 특성으로 인하여, 디지털 회로의 구성에 매우 용이하며, 또한, 고집적화에 매우 적합하다.
한편, 이러한 고집적화된 반도체 장치는 그 설계과정에서 많은 문제가 발생한다. 특히, MOS 트랜지스터가 가지고 있는 내부 저항은 MOS 트랜지스터의 동작특성을 저하시키는 주요한 원인이 된다.
도 1은 종래의 PMOS 트랜지스터 구조체의 레이아웃을 나타낸 도면이고, 도 2는 도 1의 A - A'을 따른 단면도이다. 도 1 및 도 2를 참조하면, P형의 불순물이 도핑되는 액티브 영역(10)과 상기 액티브 영역(10)의 상부를 횡단하는 게이트 단자(12)가 도시되어 있다. 그리고, 상기 게이트 단자(12)를 중심으로 상기 액티브 영역의 우측에는, 제1 접합영역(14)이 형성되고, 좌측에는 제2 접합영역(15)이 형성된다.
여기서, 상기 제1 접합영역 상부에는, 게이트 단자(12)와 나란히 제1 접합 금속층(17)이 형성된다. 여기서, 제1 접합 금속층(17)은 소정의 제1 컨택홀(19)들을 통해 제1 접합영역(14)과 전기적으로 연결된다. 그리고, 상기 전압공급 금속층(21)은 제2 컨택홀(23)을 통해 제1 접합 금속층(17)과 전기적으로 연결된다. 이때, 도 1의 MOS 트랜지스터 구조체가 P형인 경우에는, 상기 전압공급 금속층(21)은 전원전압(VDD)을 안내한다. 그리고, 도 1의 MOS 트랜지스터 구조체가 N형인 경우에는, 상기 전압공급 금속층(21)은 접지전압(VSS)을 안내한다.
그런데, 종래의 MOS 트랜지스터 구조체에서는, 상기 제1 접합 금속층(17)은 일측 단부에서 1개의 전압공급 금속층(21)과 접속된다. 그러므로, 제1 접합영역(14)에 제공되는 공급전압의 균일도는 저하된다. 즉, 제1 접합 금속층(17)의 자체 저항으로 인하여, 상기 전압 공급 금속층(21)으로부터 상대적으로 먼 곳에 위치하는 상기 제1 접합영역(14)에는, 충분한 공급전압이 제공되지 못하게 된다. 이 경우, 제1 접합영역(14)과 제2 접합영역(15) 사이에 흐르는 채널전류의 원활한 흐름이 방해된다. 따라서, 종래의 MOS 트랜지스터 구조체에서는, 동작특성이 저하되는 문제점이 발생된다.
따라서, 본 발명의 목적은 종래기술의 문제점을 해결하기 위한 것으로서, 접합영역에 제공되는 공급전압의 균일도를 향상시켜, 결과적으로 동작 특성이 개선되는 MOS 트랜지스터 구조체를 제공하는 데 있다.
본 발명의 다른 목적은 상기 MOS 트랜지스터 구조체를 이용한 인버터 구조체를 제공하는 데 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 제1 및 제2 접합영역 및 게이트 단자를 가지는 MOS 트랜지스터 구조체에 관한 것이다. 본 발명의 MOS 트랜지스터 구조체는 상기 제1 접합영역의 상부에 위치하며, 제1 컨택홀을 통해 상기 제1 접합 단자와 전기적으로 연결되는 접합 금속층; 및 상기 제1 접합영역와 교차하는 방향으로 배치되는 적어도 2개의 전압공급 금속층으로서, 각각의 제2 콘택홀을 통해서 상기 접합 금속층의 양측 단부에 연결되는 상기 적어도 2개의 전압공급 금속층으로서, 외부의 전압 공급원으로 부터 제공되는 소정의 공급전압을 각각의 제2 컨택홀을 통해서 상기 접합 금속층으로 안내하는 상기 적어도 2개의 전압공급 금속층을 구비한다.
상기와 같은 다른 기술적 과제를 달성하기 위한 본 발명의 다른 일면은 PMOS 트랜지스터 및 NMOS 트랜지스터를 가지는 인버터 구조체에 관한 것이다. 상기 PMOS 트랜지스터는 제1 및 제2 PMOS 접합영역 및 PMOS 게이트 단자를 가지며, 상기 NMOS 트랜지스터는 제1 및 제2 NMOS 접합영역 및 NMOS 게이트 단자를 가진다. 그리고, 상기 PMOS 게이트 단자와 상기 NMOS 게이트 단자가 전기적으로 연결된다. 본 발명의 다른 일면에 따른 인버터 구조체는 상기 제1 PMOS 접합영역의 상부에 위치하며, 제1 컨택홀을 통해 상기 제1 PMOS 접합영역와 전기적으로 연결되는 PMOS 접합 금속 층; 상기 제1 PMOS 접합영역과 교차하는 방향으로 배치되는 적어도 2 개의 전원전압 공급 금속층으로서, 각각의 제2 컨택홀을 통해서 상기 PMOS 접합 금속층의 양측 단부에 연결되는 상기 적어도 2개의 전원전압 공급 금속층으로서, 외부의 전압 공급원으로부터 제공되는 전원전압을 각각의 제2 컨택홀을 통해서 상기 PMOS 접합 금속층으로 안내하는 상기 적어도 2개의 전원전압 공급 금속층; 상기 제1 NMOS 접합영역의 상부에 위치하며, 제1 컨택홀을 통해 상기 제1 NMOS 접합영역과 전기적으로 연결되는 NMOS 접합 금속층; 및 상기 제1 NMOS 접합영역과 교차하는 방향으로 배치되는 접지전압 공급 금속층으로서, 각각의 제2 컨택홀을 통해서 상기 NMOS 접합 금속층에 연결되는 상기 접지전압 공급 금속층으로서, 외부의 전압 공급원으로부터 제공되는 접지전압을 각각의 제2 컨택홀을 통해서 상기 NMOS 접합 금속층으로 안내하는 상기 접지전압 공급 금속층을 구비한다.
상기와 같은 다른 기술적 과제를 달성하기 위한 본 발명의 또 다른 일면은 PMOS 트랜지스터 및 NMOS 트랜지스터를 가지는 인버터 구조체에 관한 것이다. 상기 PMOS 트랜지스터는 제1 및 제2 PMOS 접합영역 및 PMOS 게이트 단자를 가지며, 상기 NMOS 트랜지스터는 제1 및 제2 NMOS 접합영역 및 NMOS 게이트 단자를 가진다. 그리고, 상기 PMOS 게이트 단자와 상기 NMOS 게이트 단자가 전기적으로 연결된다. 본 발명의 또 다른 인버터 구조체는 상기 제1 PMOS 접합영역의 상부에 위치하며, 제1 컨택홀을 통해 상기 제1 PMOS 접합영역와 전기적으로 연결되는 PMOS 접합 금속층; 상기 제1 PMOS 접합영역과 교차하는 방향으로 배치되는 전원전압 공급 금속층으로서, 각각의 제2 컨택홀을 통해서 상기 PMOS 접합 금속층에 연결되는 상기 전원전압 공급 금속층으로서, 외부의 전압 공급원으로부터 제공되는 전원전압을 각각의 제2 컨택홀을 통해서 상기 PMOS 접합 금속층으로 안내하는 상기 전원전압 공급 금속층; 상기 제1 NMOS 접합영역의 상부에 위치하며, 제1 컨택홀을 통해 상기 제1 NMOS 접합영역과 전기적으로 연결되는 NMOS 접합 금속층; 상기 제1 NMOS 접합영역과 교차하는 방향으로 배치되는 적어도 2 개의 접지전압 공급 금속층으로서, 각각의 제2 컨택홀을 통해서 상기 NMOS 접합 금속층의 양측 단부에 연결되는 상기 적어도 2개의 접지전압 공급 금속층으로서, 외부의 전압 공급원으로부터 제공되는 접지전압을 각각의 제2 컨택홀을 통해서 상기 NMOS 접합 금속층으로 안내하는 상기 적어도 2개의 접지전압 공급 금속층을 구비한다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다.
한편, 각 도면상에서 각 층의 길이와 폭, 그리고 두께 등은 이해의 명확성을 기하기 위하여 과장된 것이다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.
도 3은 본 발명의 제1 실시예에 MOS 트랜지스터 구조체의 레이아웃을 나타내는 도면으로서, PMOS 트랜지스터를 나타낸다. 도 3을 참조하면, PMOS 트랜지스터를 형성하기 위해 P형 불순물이 도핑된 액티브 영역(30)이 형성된다. 그리고, 상기 액티브 영역(30)의 상부를 횡단하여, 게이트 단자(gate poly: 32)가 형성된다. 그리고, 상기 게이트 단자(12)를 기준으로 상기 액티브 영역(30)의 우측 영역은 제1 접합영역(33)으로 형성되며, 상기 액티브 영역(30)의 좌측 영역은 제2 접합영역(34)으로 형성된다.
한편, 상기 제1 접합영역(33)의 상부에는 접합 금속층(36: M0)이 형성된다. 도 3에 도시된 바와 같이, 상기 접합 금속층(36)은 게이트 단자(32)와 나란한 방향으로 상기 제1 접합영역(33)의 상부를 횡단한다. 그리고, 상기 접합 금속층(36: M0)은 제1 컨택홀들(36_1~36_4)을 통해 상기 제1 접합영역(33)과 전기적으로 연결된다.
그리고, 도 4는 도 3의 B - B'에 따른 단면도이다. 도 4를 참조하면, 상기 제1 컨택홀들(36_1~36_4)은 실린더 모양으로 형성될 수 있다. 그리고, 상기 제1 컨택홀들(36_1~36_4)의 내부는 소정의 제1 컨택플러그(36_1a~36_4d)들로 매립된다. 상기 제1 컨택플러그(36_1a~36_4d)들은 텅스텐 등으로 이루어진 도전막 내지 도전성의 제3의 물질로 구성될 수 있다. 따라서, 상기 제1 컨택플러그(36_1a~36_4d)의 상부면은 상기 접합 금속층(36: M0)하부면의 소정의 영역과 전기적으로 연결되고, 상기 제1 컨택플러그(36_1a~36_4d)들의 하부면은 상기 제1 접합영역(33) 상부면의 소정의 영역과 각각 접촉되어 전기적으로 연결된다.
다시 도 3을 참조하면, 상기 접합 금속층(36; M0) 상부의 양측 단부에는 전압공급 금속층(38,39; M1)이 각각 1개씩 형성된다. 상기 전압공급 금속층(38,39; M1)은 상기 접합 금속층(36; M0)의 양측 단부의 상부에 각각 형성되어 상기 접합 금속층(36; M0)과 전기적으로 연결된다. 상기 전압공급 금속층(38,39; M1)은 제2 컨택홀들(38a,39b)을 통해서 상기 접합 금속층(36; M0)과 각각 전기적으로 연결된다. 그리고, 상기 전압공급 금속층(38,39)는 외부의 전압 공급원으로부터 제공되는 공급전압인 전원전압(VDD)을 각각의 제2 컨택홀(38a,39b)을 통해서 상기 접합 금속층(36)으로 안내한다.
다시 도 4를 참조하면, 상기 제2 컨택홀들(38a,39b)은 실린더 모양으로 형성될 수 있고, 그 내부에는 소정의 제2 컨택플러그들(38a', 39b')이 매립된다. 상기 제2 컨택플러그들(38a', 39b')은 텅스텐 등으로 이루어진 도전막 내지 도전성의 제3의 물질로 구성될 수 있다. 상기 제2 컨택플러그들(38a', 39b')의 상부면은 상기 전압 공급 금속층들(38,39; M1)하부면의 소정의 영역과 전기적으로 연결된다. 그리고, 상기 제2 컨택플러그들(38a', 39b')의 하부면은 상기 접합 금속층(36; M0) 상부면의 소정의 영역과 각각 접촉되어 전기적으로 연결된다.
상기와 같은 본 발명의 제1 실시예에 따르면, 접합 금속층(36)의 양측 단부에 위치하는 2개의 전압공급층(38, 39)를 통하여 전원전압(VDD)이 제공된다. 이와 같은 경우, 접합 금속층의 일측 단부에 위치하는 1개의 전압공급 금속층을 통해 전원전압(VDD)이 공급되는 종래기술에 비하여, 접합영역에 제공되는 공급전압의 균일도가 현저히 향상된다. 이에 따라, MOS 트랜지스터 구조체의 동작 특성이 현저히 향상된다.
도 5는 본 발명의 제2 실시예에 MOS 트랜지스터 구조체의 레이아웃을 나타내 는 도면이다. 도 5의 제2 실시예는 도 3의 제1 실시예와 유사하다. 다만, 도 3의 제1 실시예에서는 PMOS 트랜지스터의 구조체가 도시되는 반면에, 도 5의 제2 실시예에서는 NMOS 트랜지스터의 구조체가 도시된다. 따라서, 액티브 영역(50)에는, NMOS 트랜지스터의 구조체를 형성하기 위한 N형 불순물이 도핑된다. 그리고, 상기 전압공급 금속층(58,59)는 외부의 전압 공급원으로부터 제공되는 공급전압인 접지전압(VSS)을 각각의 제2 컨택홀(58a,59b)을 통해서 상기 접합 금속층(56)으로 안내한다.
도 5의 제2 실시예의 그 밖의 요소들의 구성 및 작용은 도 3의 제1 실시예에서와 유사하므로, 본 명세서에서는, 그에 대한 구체적인 기술은 생략된다.
상기와 같은 본 발명의 제2 실시예에 따르면, 접합 금속층(56)의 양측 단부에 위치하는 2개의 전압공급금속층(58, 59)를 통하여 접지전압(VSS)이 제공된다. 이와 같은 경우에도, 제1 실시예에서와 마찬가지로, MOS 트랜지스터 구조체의 동작 특성이 현저히 향상된다.
도 6은 본 발명의 일실시예에 따른 인버터 구조체의 레이아웃을 나타내는 도면이다. 도 6의 인버터 구조체는, 도 3의 PMOS 트랜지스터의 구조체 및 도 5의 NMOS 트랜지스터의 구조체의 결합으로 구현될 수 있다. 도 6의 각 구성요소의 참조부호는, 도 3 및 도 5의 각 구성요소의 참조부호에 첨자(')를 도시된다.
도 6에서, 게이트 단자들(32',52')은 서로 연결되어 입력신호(VIN)를 수신한다. 그리고, 제2 접합영역들(34', 54')도 서로 연결되어 출력신호(VOUT)를 제공한다.
도 6의 경우에는, PMOS 트랜지스터와 NMOS 트랜지스터의 제1 및 제2 접합영역 그리고 게이트 단자에 대해서, 제1 및 제2 PMOS 접합영역(33', 34') 그리고, PMOS 게이트 단자(32'), 제1 및 제2 NMOS 접합영역(53', 54') 그리고, NMOS 게이트 단자(52')으로 구별하여 불린다.
또한, 접합 금속충에 대해서도, PMOS 접합 금속층(36') 및 NMOS 접합 금속층(56')으로 구별된다. 그리고, 전압공급금속층에 대해서도, 전원전압 공급 금속층(38', 39') 및 접지전압 공급 금속층(58', 59')으로 구별된다.
도 6에서와 같은 본 발명의 인버터에서도, PMOS 접합 금속층(36') 및 NMOS 접합 금속층(56')의 각각 양측 단부에 위치하는 각각 2개의 전원전압 공급금속층(38', 39') 그리고, 2개의 접지전압 공급금속층(58', 59')를 통하여 전원접압(VDD) 및 접지전압(VSS)이 제공된다. 이와 같은 경우에도, PMOS 및 MOS 트랜지스터 구조체의 동작 특성이 현저히 향상되어, 결과적으로 인버터 구조체의 동작 특성이 개선된다.
한편, 도 6에서는, 전원전압 공급금속층 및 접지전압 공급금속층이 모두 2개로 형성되는 실시예가 도시되고 기술되었다. 그러나, 전원전압 공급금속층 및 접지전압 공급금속층 중 어느하나가 2개로 형성되는 실시예에 의해서도, 본 발명의 기술적 사상에 따른 효과가 획득될 수 있음은 당업자에게는 자명하다.
상기와 같은 본 발명의 MOS 트랜지스터는 2개의 전압공급 금속층을 통해 MOS 트랜지스터의 제1 접합영역으로 공급전압이 제공된다. 따라서, 상기 제1 접합영역으로 충분한 전압공급이 이루어져 MOS 트랜지스터의 동작특성을 향상시킬 수 있다.
그리고, 본 발명의 인버터 소자는 2개의 전원전압 공급 금속층과 2개의 접지전압 공급 금속층이 각각 제1 PMOS 접합영역과 제1 NMOS 접합영역으로 전원전압과 접지전압을 제공한다. 따라서, 제1 PMOS 접합영역과 제1 NMOS 접합영역은 각각 2개의 전원전압 공급 금속층 및 2개의 접지전압 공급 금속층 통해 충분한 전원전압과 접지전압 공급이 이루어져 인버터 소자의 동작특성을 향상시킬 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정져야 할 것이다.

Claims (5)

  1. 제1 및 제2 접합영역 및 게이트 단자를 가지는 MOS 트랜지스터 구조체에 있어서,
    상기 제1 접합영역의 상부에 위치하며, 제1 컨택홀을 통해 상기 제1 접합 단자와 전기적으로 연결되는 접합 금속층; 및
    상기 제1 접합영역와 교차하는 방향으로 배치되는 적어도 2개의 전압공급 금속층으로서, 각각의 제2 콘택홀을 통해서 상기 접합 금속층의 양측 단부에 연결되는 상기 적어도 2개의 전압공급 금속층으로서, 외부의 전압 공급원으로 부터 제공되는 소정의 공급전압을 각각의 제2 컨택홀을 통해서 상기 접합 금속층으로 안내하는 상기 적어도 2개의 전압공급 금속층을 구비하는 것을 특징으로 하는 MOS 트랜지스터 구조체.
  2. 제1 항에 있어서, 상기 공급전압은
    전원전압인 것을 특징으로 하는 MOS 트랜지스터 구조체.
  3. 제1 항에 있어서, 상기 공급전압은
    접지전압인 것을 특징으로 하는 MOS 트랜지스터 구조체.
  4. PMOS 트랜지스터 및 NMOS 트랜지스터를 가지는 인버터 구조체로서, 상기 PMOS 트랜지스터는 제1 및 제2 PMOS 접합영역 및 PMOS 게이트 단자를 가지며, 상기 NMOS 트랜지스터는 제1 및 제2 NMOS 접합영역 및 NMOS 게이트 단자를 가지는 상기 인버터 구조체으로, 상기 PMOS 게이트 단자와 상기 NMOS 게이트 단자가 전기적으로 연결되는 상기 인버터 구조체에 있어서,
    상기 제1 PMOS 접합영역의 상부에 위치하며, 제1 컨택홀을 통해 상기 제1 PMOS 접합영역와 전기적으로 연결되는 PMOS 접합 금속층;
    상기 제1 PMOS 접합영역과 교차하는 방향으로 배치되는 적어도 2 개의 전원전압 공급 금속층으로서, 각각의 제2 컨택홀을 통해서 상기 PMOS 접합 금속층의 양측 단부에 연결되는 상기 적어도 2개의 전원전압 공급 금속층으로서, 외부의 전압 공급원으로부터 제공되는 전원전압을 각각의 제2 컨택홀을 통해서 상기 PMOS 접합 금속층으로 안내하는 상기 적어도 2개의 전원전압 공급 금속층;
    상기 제1 NMOS 접합영역의 상부에 위치하며, 제1 컨택홀을 통해 상기 제1 NMOS 접합영역과 전기적으로 연결되는 NMOS 접합 금속층;
    상기 제1 NMOS 접합영역과 교차하는 방향으로 배치되는 접지전압 공급 금속층으로서, 각각의 제2 컨택홀을 통해서 상기 NMOS 접합 금속층에 연결되는 상기 접지전압 공급 금속층으로서, 외부의 전압 공급원으로부터 제공되는 접지전압을 각각의 제2 컨택홀을 통해서 상기 NMOS 접합 금속층으로 안내하는 상기 접지전압 공급 금속층을 구비하는 것을 특징으로 하는 인버터 구조체.
  5. PMOS 트랜지스터 및 NMOS 트랜지스터를 가지는 인버터 구조체로서, 상기 PMOS 트랜지스터는 제1 및 제2 PMOS 접합영역 및 PMOS 게이트 단자를 가지며, 상기 NMOS 트랜지스터는 제1 및 제2 NMOS 접합영역 및 NMOS 게이트 단자를 가지는 상기 인버터 구조체으로, 상기 PMOS 게이트 단자와 상기 NMOS 게이트 단자가 전기적으로 연결되는 상기 인버터 구조체에 있어서,
    상기 제1 PMOS 접합영역의 상부에 위치하며, 제1 컨택홀을 통해 상기 제1 PMOS 접합영역와 전기적으로 연결되는 PMOS 접합 금속층;
    상기 제1 PMOS 접합영역과 교차하는 방향으로 배치되는 전원전압 공급 금속층으로서, 각각의 제2 컨택홀을 통해서 상기 PMOS 접합 금속층에 연결되는 상기 전원전압 공급 금속층으로서, 외부의 전압 공급원으로부터 제공되는 전원전압을 각각의 제2 컨택홀을 통해서 상기 PMOS 접합 금속층으로 안내하는 상기 전원전압 공급 금속층;
    상기 제1 NMOS 접합영역의 상부에 위치하며, 제1 컨택홀을 통해 상기 제1 NMOS 접합영역과 전기적으로 연결되는 NMOS 접합 금속층;
    상기 제1 NMOS 접합영역과 교차하는 방향으로 배치되는 적어도 2 개의 접지전압 공급 금속층으로서, 각각의 제2 컨택홀을 통해서 상기 NMOS 접합 금속층의 양측 단부에 연결되는 상기 적어도 2개의 접지전압 공급 금속층으로서, 외부의 전압 공급원으로부터 제공되는 접지전압을 각각의 제2 컨택홀을 통해서 상기 NMOS 접합 금속층으로 안내하는 상기 적어도 2개의 접지전압 공급 금속층을 구비하는 것을 특징으로 하는 인버터 구조체.
KR1020050089088A 2005-09-26 2005-09-26 복수개의 전압공급 금속층을 가지는 모스 트랜지스터구조체 및 이를 이용한 인버터 구조체 KR20070034657A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050089088A KR20070034657A (ko) 2005-09-26 2005-09-26 복수개의 전압공급 금속층을 가지는 모스 트랜지스터구조체 및 이를 이용한 인버터 구조체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050089088A KR20070034657A (ko) 2005-09-26 2005-09-26 복수개의 전압공급 금속층을 가지는 모스 트랜지스터구조체 및 이를 이용한 인버터 구조체

Publications (1)

Publication Number Publication Date
KR20070034657A true KR20070034657A (ko) 2007-03-29

Family

ID=49290739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050089088A KR20070034657A (ko) 2005-09-26 2005-09-26 복수개의 전압공급 금속층을 가지는 모스 트랜지스터구조체 및 이를 이용한 인버터 구조체

Country Status (1)

Country Link
KR (1) KR20070034657A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318607B2 (en) 2013-07-12 2016-04-19 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318607B2 (en) 2013-07-12 2016-04-19 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Similar Documents

Publication Publication Date Title
US7808017B2 (en) Semiconductor integrated circuit
JP5322441B2 (ja) 半導体装置のレイアウト構造
US6084255A (en) Gate array semiconductor device
US7777294B2 (en) Semiconductor device including a high-breakdown voltage MOS transistor
CN107424956B (zh) 具有高密度的局部互连结构的电路及其制造方法
US10453840B2 (en) Semiconductor integrated circuit
US20150349079A1 (en) Semiconductor device with a nand circuit having four transistors
US7193275B2 (en) Semiconductor device allowing modulation of a gain coefficient and a logic circuit provided with the same
US9627496B2 (en) Semiconductor with a two-input NOR circuit
US6369606B1 (en) Mixed threshold voltage CMOS logic device and method of manufacture therefor
JP2009534855A (ja) 駆動回路及び該駆動回路で使用されるドレイン拡張型トランジスタ
JP5041760B2 (ja) 半導体集積回路装置
US9728530B1 (en) Bipolar transistor device
KR20070034657A (ko) 복수개의 전압공급 금속층을 가지는 모스 트랜지스터구조체 및 이를 이용한 인버터 구조체
US7847324B2 (en) MOS transistor and semiconductor integrated circuit
KR100745570B1 (ko) 유기 전계 효과 트랜지스터 및 집적회로
KR101743864B1 (ko) 수직형 씨모스 인버터 소자
US6979870B2 (en) Semiconductor integrated circuit including CMOS logic gate
US9929151B2 (en) Self-balanced diode device
KR102528471B1 (ko) 터널 전계효과 트랜지스터 및 이를 포함하는 삼진 인버터
JP7228020B2 (ja) 半導体装置
KR102353462B1 (ko) 3진 인버터 소자
TWI668870B (zh) 電晶體裝置
JP6188134B2 (ja) 半導体装置
JP2012191160A (ja) 半導体回路および論理回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination