TW299398B - - Google Patents

Download PDF

Info

Publication number
TW299398B
TW299398B TW085105236A TW85105236A TW299398B TW 299398 B TW299398 B TW 299398B TW 085105236 A TW085105236 A TW 085105236A TW 85105236 A TW85105236 A TW 85105236A TW 299398 B TW299398 B TW 299398B
Authority
TW
Taiwan
Prior art keywords
generator
signal
pattern
expected value
period
Prior art date
Application number
TW085105236A
Other languages
English (en)
Original Assignee
Zenshin Test Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP22097794A external-priority patent/JP3502450B2/ja
Priority claimed from JP17553295A external-priority patent/JP3636506B2/ja
Application filed by Zenshin Test Co filed Critical Zenshin Test Co
Application granted granted Critical
Publication of TW299398B publication Critical patent/TW299398B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004Pattern generation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012Timing aspects, clock generation, synchronisation

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

經濟部中央梂準局貝工消費合作社印裝 A7 B7 五、發明説明(1 ) 發明之詳细說明 本發明係有閫半導賭試驗裝置,具有圖形產生器*該 圖形產生器能試驗在數據輸出時擁有等待時間動作的存儲 設備。 第6圖為習知之存儲器試驗裝置的基本構成圖。在圖 形產生器20中,圖形產生部22,利用預先被設定之演算法 產生由位址信號,試驗數據及控制信號所構成之驅動圖形 及期待值信號後,提供於被試驗存儲器10。另外,周期位 移部21是將期待值信號按預先所設定之數週期性延遲後, 當做期待值圖形輸出。波形產生器12是藉由預先被設定之 波形方式,利用從圖形產生器20產生之驅動圖形及從同步 產生器11產生之CLOCK而生成驅動波形後,加於被試驗存 儲器1Q。被試驗存儲器10,因被加之驅動波形而输出數據 。輪出數據在理輯比較器13中,比較由圖形產生器20產生 的期待值圖形,及由同步產生器11輪至之STRB的同步信號 ,利用其一致,不一致而判定被試驗存儲器10之良否。 第7圖為,數據输出時,等待時間動作為2周期之高 速存儲設備的試驗動作時序圖。在此,等待時間動作之定 義為,快速講/寫動作時,和外部同步脈衡同步之半導» 存儲器,在謓取動作時,從位址的输入周期,延遲一固定 周期後,_出讀取數據之動作,周期之延遲是由,對象之 半導髑存儲器及外部同步脈衝的周波數決定。 驅動圔形經被CLOCK 波形整形後,K驅動波形驅動 被試驗存儲器10。等待時間動作為2周期之被試驗存儲器 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央橾準局貝工消费合作社印製 A7 B7 五、發明説明(2 ) 10,將輸出數據延遅2周期後輸出。另外,期待值信號在 周期位移部21延遲2周期後•當做期待值圖形,輸出於邏 輯比較器13。埋輯比較器13使用STRB的同步來比較輸出數 據及期待值圖形·Μ判定良否。 圖形產生器20的動作頻率低於被試驗存儲器1Q的動作 頻率時,如第8圖所示,以具有複數的圖形產生器來對應 装置之動作頻率。例如,使用動作頻率為L之圖形產生器 2 0來試驗動作頻率Μ之被試驗存儲器10時,當Μ > L時, 為使MSNXL,而使用Ν台的圖形產生器20。》台的圖形 產生器20並列處理1到η階段的驅動圖形及期待值圖形後 ,各驅動圖形被提供於波形整形器112 ,各期待值圔形被 提供於邏輯比較器113。波形整形器112合成各驅動圖形及 對應各階段的驅動圖形的CLOCK而產生之周波數Μ之驅動波 形後,加於被試驗存儲器10。理輯比較器113使用STRB之 頻率Μ來判定各期待值圔形及對應各期待值圖形的輸出數 據之良否。 第9圖為一般無等待時間動作之場合,使用Ν個圖形 產生器2 0的動作時序圖。該場合,被試驗存儲器10對圔形 產生器2 0的1周期做η周期的動作。驅動圖形從圖形產生 器1到圖形產生器η的各圖形產生器20· Μ圖形產生器20 之周期被輪出到波形整形器112。同步產生器11輸出CLOCK 在被試驗存儲器10的動作周期,選擇被波形整形器112输 入之驅動圖形,提供驅動波形給被試驗存儲器10。另外期 待值圓形將從圖形產生器1到圖形產生器N之各個圈形產 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 装. 訂 經濟部中央標準局貞工消費合作社印製 A7 B7 五、發明説明(3 ) 生器20·以圖形產生器2 0的周期,被輸出到理輯比較器 113 。同步產生器11輸出之STRB,在被試驗存儲器10之動 作周期,比較被試驗存儲器10輸出之輸出數據及期待值圖 形,來判定良否。 第10圖為使用N台圖形產生器2 0做試驗之場合時,在 各圖形產生器2 0的周期位移部21,使之1周期位移時的時 序圖。該場合,對圖形產生器2 Q的1周期,被試驗存儲器 〆 10將有η周期之動作。驅動圖形將μ從圖形產生器1到圖 形產生器Ν之圖形產生器20產生之画形產生器20的波形, 被輪出於波形整形器112 。從同步產生器11輸出之CLOCK 是在被試驗存儲器10的動作周期,選擇被輸入於波形整形 器11 2的驅動圖形後,提供驅動圖形給被試驗存儲器10 。 另外,從圖形產生器2 2輸出之期待值信號是Μ,圖形產生 器1到圖形產生器Ν之各圖形產生部22之圖形產生器20的 周期,而被輸出於周期位移部21。將周期位移部設定為1 表示從圖形產生器2 0產生之期待值圖形在被試驗存儲器10 之周期,位移了η周期。 因此,使用Ν台的圖形產生器20時,在周期位移部21 設定之值,在被試驗存儲器10的周期時,變為設定值之Ν 倍•周期延遲的值只能設定為Ν之倍數。此為動作周波數 為Μ之被試驗存儲器10及動作周波數為L之圖形產生器20 的動作周波數的闞係為M >L ,為使MSNXL必須使用Ν 台圖形產生器時,輸出數據的周期延遲為Μ的倍數以外之 值的被試驗存儲器10的期待值圓形將無法產生。 本紙張尺度遑用中國國家標準(CNS ) Α4規格(210 X 297公釐) -6 - (請先閱讀背面之注意事項再填寫本頁) 7 装· 訂 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明(4 ) 在第10圖為D1到Dn-l之間,期待值圖形為不確定,在 Dn使用D1的期待值圖形〖:來被比較,期待值圖形的周期和 輸出數據的同步不相符合。 本發明之目的係使用複數的圖形產生器試驗時,能試 驗具有任意周期的等待時間動作之存儲裝置之半導體試驗 裝置。為達成上述目的,本發明的半導體試驗裝置的構成 如下。 由在從周期產生器231所產生之圖形產生器的動作周 期中,產生驅動圖形及期待值信號之圖形產生部22;及, 圖形產生器的動作周期中,將期待值信號位移之周期位移 部21所構成之複數的圖形產生器20,利用該圖形產生器20 所構成之半導體試驗装置中•設置輸入為複數的驅動圖形 ,利用同步產生器211產生之被試驗存儲器的動作周期的 CLOCK信號,向被試驗存儲器10輪出驅動波形之波形整形 器212 ;設置輸入從複數的圃形產生器20供應之期待值位 移信號,藉由周期產生器產生之被試驗存儲器的動作周期 的RATE,位移上述期待值位移信號後,產生期待值圖形之 複數的相位變換器232 ;設置藉由周期產生器231所產生 之被試驗存儲器的動作周期的信號,位移產生STRB信號之 同步產生部2 33 ;及,僅位移圖形產生器的數N的範圍内 的周期延遲數之STRB信號之同步位移部2 34所構成之複數 的同步發生器211 ;及設置從被試驗存儲器10產生之周期 延遲之输出數據,利用複數的同步產生器211输出之STRB 信號,和從複數的相位變換器輸出之期待值圖形做比較後 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) —: ^ I n 訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局負工消费合作社印製 A7 B7_ 五、發明説明(5 ) 判斷良否之理輯比較器213。 如上述構成之半導體試驗装置,使用複數的形產生 器試驗時,對於具有任意的周期的等待時間動作之存儲裝 置,因使画形產生器之期待值信號的周期延遲和同步產生 器的STRB信號產生延遲,試驗裝置的動作頻率低於被試驗 裝置的動作頻率時之等待時間動作時的裝置之試驗使之成 為可能。 圖式之簡單說明 第1圖為本發明實施例之半導體試驗装置的電路方塊 圖。 第2圖為本發明實施例之周期延遅1之情形之時序圖 0 第3圖為本發明實施例之周期延遲1之情形之時序圆 Ο 第4圖為本發明的實施例之周期延遲5之情形之時序 圖0 第5圖為本發明的實施例之周期延遲5之情形之時序 圈〇 第6讕為習知存儲器試驗裝置的基本構成圖。 第7圖為習知鼴形產生器為1個時,具有等待時間動 作之存儲器裝置的試驗動作時序圖。 第8圖為習知使用複數個圖形產生器之存儲器試驗的 電路方塊圖。 第9_為習知使用複數個圖形產生器而無等待時間動 本紙張尺度逍用中國國家標隼(CNS ) A4规格(210X297公釐) Ί--------7装------訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(6 ) 作時的動作時序圖。 第10圖為使用習知複數個圖形產生器*使之周期位移 時的時序圖。 參照圖式說明本發明實施例。 第1圖為本實施例的方塊圖。該電路之構成係:在從 周期產生器231所產生的圖形產生器的動作周期,產生驅 動圖形及期待值信號之圖形產生部2 2和將期待值信號在圖 形產生器的周期使之位移之同步位移部21所構成複數的圖 形產生器20; _入複數的驅動圖形,利用同步產生211所 輸出CLOCK信號,在對被試驗存儲器10以被試驗存儲器的 動作周期輪出驅動波形之波形整形器;输入由複數的圖形 產生器2 0所輸出之期待值位移信號,藉由從周期產生器23 1所產生之RATE信號,在被試驗存儲器的動作周期相位, 逐次的使之位移產生各期待值圖形之複數的相位變換器23 2 ;藉由周期產生器231所產生之信號,在被試驗存儲器 的動作周期的相位,逐次位移之同步產生部2 33 *及產生 僅位移_形產生器的數N範園内周期延遲的周期之STRB信 號的同步位移器234所構成之複數的同步產生器211 ;及 ,將從被試驗存黼器10所產生,且周期延遲後之輸出數據 •與從相位變換器232所输出之複數的期待值圖形,及從 複數的同步產生器211所輸出之複出的STRB信號時序比較 後•判斷良否之理輯比較器213。 試驗装置的動作頻率,且是圖形產生器20的頻率為L ,被試驗存髄器的動作頻率為Μ ,在Μ > L之闞係時,為 本紙張尺度適用中國國家標準(CNS > Α4規格(210 X 297公釐) -9 - J ^装 訂 Ι-Λ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 ^^9398 A7 B7 五、發明説明(7 ) 了判定被試驗存儲器之良否,需要M+LSN個的圖形產生 器20及同步產生器211 。各圖形產生器20所產生之驅動圖 形,通過波形整形器,被當作驅動圖形而被加於被試驗存 儲器10。另外,在等待時間動作下,輸出數據將延遲周期 延遲D。 對此*期待值圖形做D+N之演算後,將商值d在周期 位移部21位移後,從圖形產生器2ϋΚ期待值位移信號而被 輸出。被輸出之期待值位移信號經相位變換器232 ,與從 周期產生器231所輸出之RATE信號同步,各加以位移後, 以期待值圖形信號被輸出。 被加於理輯比較器213之各同步產生器211所產生的 STRB信號,則在D+N之演算,其餘數為e ,被試驗存儲器 10的周期為TM時,產生ex TM之延遲。 依此,在理輯比較器213 ·输出數據及各信號存在於 同樣周期,各STRB信號因存在於各對應之期待值信號内, 所Μ對各期待值圖形,能加Μ判定良否。 第2圖及第3圔為使用Ν台圖形產生器20做試驗時, 周期延遲為1之時序圖。 此時,從各钃形產生器2D所產生之驅動圖形,經由波 形整形器212 ,Κ驅動波形而被加於被試驗存儲器1Q。在 等待時間動作下,輸出數據僅延遲D周期延遲,在此場合 ,延遲1週期。 對此,期待值圖形做D+N演算後,僅商值d在周期位 移部21做位移後,從圖形產生器2QM期待值位移信號被輸 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) 10 ^ 11 n n 訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局貝工消费合作社印製 A7 B7 五、發明説明(8 ) 出。被输出之期待值位移信號,經由相位變換器232 ,與 周期產生器231所輸出之RATE信號同步後,各加K位移, Μ期待值信號而被輸出。此場合因d = 0 ,所Μ期待值位移 信號無位移*與RATE信號同步,加Μ位移後,Μ期待值圖 形信號而被輸出。 被加於邏輯比較器213之各同步產生器211所產生之 STRB信號,在D+N演算,其餘值為e ,被試驗存儲器10的 周期為TM時,將產生各個ex TM之延遲。在此場合,因 e=l所以延遲TM各1周期後,可產生STRB信號。 在理輯比較器213 ,輪出數據及STRB信號存在同樣之 同步,各STRB信號存在於各對應期待值圖形信號内,所以 對各期待值圖形,能加K判定良否。 第4圖及第5圖為使用4台圖形產生器做試驗之場合 ,周期延遲為5之時序圖。 該場合,從各圖形產生器所產生之驅動圖形,利用波形整 形器212 ,以驅動圖形被加於被試驗存儲器1Q。在等待時 間動作下,輸出數據在僅延遲D周期後被產生。在此場合 ,延遲5周期後被產生。 對此,期待值圖形,在做D+N演算後,僅商值d在周 期位移部21位移後,從圖形產生器2Q當做期待值位移信號 被输出。被輸出之期待值位移信號,經由位相變換2 32 , 與周期發生器231輸出之RATE信號同步後|各加以位移後 *被當做期待值圖形信號輸出。在該場合,因D = 5,N = 4 ,d=l ,所以存在期待值位移信號之位移,期待值位移信 本紙張尺度逍用中國國家標準(CNS ) A4規格(210X297公釐) -11- J---------^士4------.W------(泉 (請先閲讀背面之注意事項再填寫本頁) Α7 Β7 五、發明説明(9) 號將延遲圖形產生器的動作周期1周期後,與rate信號同 X 步·各加以位移後,被當做期待值圖形信號輸出。 被加於邇輯比較器213之各同步產生器211的STRB信號 *在D+N之餘值為e,被試驗存儲器10的周期為TM時,各 延遲ex TM後被產生。在此場合,D = 5,N = 4,e = l ,所 K各TM延遲1周期後*可產生STRB信號。 藉此,在埋輯比較器213 ,输出數據及各STRB信號存 在於同樣之周期,各STRB信號存在於各對應期待值圖形信 號内,所以,對各期待值圖形能判定良否。 本發明之實施例*其構成為Μ上之說明,故能達成Μ 下記載之效果。 也就是說,使用複數個圖形產生器試驗時,對具有任 意周期等待時間動作之存儲裝置*因延遲_形產生器之期 待值信號的周期同步及周期產生器之STRB信號*所Μ在試 驗裝置的動作頻率低於被試驗裝置的動作頻率時之等待時 間動作時之装置的試驗為可能且有效。 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央橾準局貝工消費合作社印裝 12 本紙張尺度適用中國國家標準(CNS ) Α4規格.(210X297公釐)

Claims (1)

  1. A8 B8 C8 D8 六、申請專利範圍 經濟部中央揉準局貞工消费合作社印製 —種半導體試驗裝置,係由複數之圖形產生器(20) 所構成,而該等圖形產生器係由:從周期產生器(231) 所產生之圖形產生器的動作周期下,產生驅動圖形 及期待值信號之圖形產生部(22);及·在圖形產生器 的動作周期下,位移期待值信號之周期位移部(21)所 構成,其特徽在於:設有輸入複數的驅動圖形*利用 從同步產生器(211)所產生之被試驗存儲器動作周期 之CLOCK信號,向被試驗存儲器(10)输出驅動波形之 波形整形器(212);輸入由複數的圖產生器(20)所供 應的期待值位移信號,藉由周期產生器(231)所產生 之被試驗存髂器動作周期的RATE信號,位移前述期待 值位移信號後,產生期待值圖形之複數的相位變換器 (232);利用由周期產生器(231)所產生之被試驗存儲 器動作周期的信號•位移STRB信號後產生之同步產生 部(233),和產生僅位移圖形產生器的數N範園内的周 期延遲後之STRB信號之同步位移部( 2 34 )所構成複數 的同步發生器(211);及,從被試驗存儲器(10)所產 生已周期延遲之輸出數據,利用複數的同步產生器 (211)所輸出之STRB信號,與複數的相位變換器( 2 3 2 )所 輸出之期待值圖形比較,以判定良否之邏輯比較器 (213) ° -13 - (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度逋用中國國家梂準(CNS ) A4規格(210X297公釐)
TW085105236A 1994-08-22 1995-07-28 TW299398B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22097794A JP3502450B2 (ja) 1994-08-22 1994-08-22 パターン発生器
JP17553295A JP3636506B2 (ja) 1995-06-19 1995-06-19 半導体試験装置

Publications (1)

Publication Number Publication Date
TW299398B true TW299398B (zh) 1997-03-01

Family

ID=26496786

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085105236A TW299398B (zh) 1994-08-22 1995-07-28

Country Status (2)

Country Link
KR (1) KR0182068B1 (zh)
TW (1) TW299398B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4286375B2 (ja) * 1999-04-02 2009-06-24 株式会社アドバンテスト 遅延クロック生成装置および遅延時間測定装置
US6629282B1 (en) * 1999-11-05 2003-09-30 Advantest Corp. Module based flexible semiconductor test system

Also Published As

Publication number Publication date
KR960008340A (ko) 1996-03-22
KR0182068B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US5796748A (en) Pattern generator in semiconductor test system
JP4806631B2 (ja) タイミング発生器および半導体試験装置
TW419770B (en) Semiconductor integrated circuit design and evaluation system
JPH0694796A (ja) 自動テスト装置用イベントシーケンサ
US6457148B1 (en) Apparatus for testing semiconductor device
TW510976B (en) Delta time event based test system
TW466492B (en) Semiconductor storage device, and method for generating timing of signal for activating internal circuit thereof
JP4425537B2 (ja) 試験装置、及び試験方法
TW299398B (zh)
JPH08146099A (ja) 半導体ic試験装置のタイミングエッジ生成回路
TW307828B (zh)
KR100463969B1 (ko) 이벤트 기반 테스트 시스템용 딜레이 시간 삽입
JP4016034B2 (ja) オートレンジ設定機能つきパルス幅測定装置
JP3466774B2 (ja) 半導体試験装置における周期発生回路
JP2008249481A (ja) Pll回路を備える半導体装置
JP2000090693A (ja) メモリ試験装置
JP3502450B2 (ja) パターン発生器
JP4416339B2 (ja) メモリ試験装置及びメモリ試験方法
JP2006170894A (ja) 半導体装置およびクロック生成装置
JP3516727B2 (ja) 論理比較器
JP2003294812A (ja) 半導体装置
JP2004040037A (ja) 半導体集積回路の検査装置
JP3013767B2 (ja) フレームタイミング位相調整回路
JPH0618625A (ja) 半導体試験装置の波形整形器
JP2010151767A (ja) Icテスタ