JPH0618625A - 半導体試験装置の波形整形器 - Google Patents

Abstract

(57)【要約】 【目的】 波形モードをリアルタイムに切り換える。 【構成】 ドライバ出力波形のエッジタイミングを決め
る複数のクロック信号をタイミング発生器（３００）に
より発生し、パターンデータとパターンデータに同期し
て波形モードをリアルタイムに選択するコントロールデ
ータとをパターン発生器（２００）により発生する。イ
ネーブルデータ生成回路（１０３）は複数の波形モード
を格納する記憶装置（１０５）から選択した波形モード
と、パターンデータとによりドライバ出力波形のエッジ
タイミングを決めるＡ，Ｂ，Ｃクロック信号ＡＣＫ，Ｂ
ＣＫ，ＣＣＫを使用するか否かを決めるイネーブルデー
タを生成する。波形生成回路（１０６）はイネーブルデ
ータとドライバ出力波形のエッジタイミングを決める
Ａ，Ｂ，Ｃクロック信号とによりドライバ出力波形を生
成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体試験装置の波
形整形器に関し、特に半導体試験装置において試験され
るべき半導体に印加するドライバ波形を決める波形モー
ドをリアルタイムに切り換える半導体試験装置の波形整
形器に関する。

【０００２】

【従来の技術】従来の波形整形器の概略を図１のブロッ
ク図を参照して説明する。波形整形器１００はその内部
に波形モードレジスタ１０５を１個具備し、これに予め
波形モードを設定しておく。波形モードレジスタ１０５
は８ビットのビット幅を有しており、これら各ビットの
意味するところは表１に記載される通りである。

【０００３】 表１ 波形モードレジスタのビット毎の意味 名称 意味 SEL A ＡクロックをSET 信号又はRESET 信号として選択することを 意味し、パターン発生器からのパターンデータが“０”の時 RESET 信号、“１”の時SET 信号として選択。 SEL SET B ＢクロックをSET 信号として選択することを意味し、パター ン発生器からのパターンデータが“１”の時選択し、“０” の時選択しない。 SEL RESET B ＢクロックをRESET 信号として選択することを意味し、パタ ーン発生器からのパターンデータが“０”の時選択し、“１ ”の時選択しない。 SEL SET C ＣクロックをSET 信号として選択することを意味し、パター ン発生器からのパターンデータが“１”の時選択し、“０” の時選択しない。 SEL RESET C ＣクロックをRESET 信号として選択することを意味し、パタ ーン発生器からのパターンデータが“０”の時選択し、“１ ”の時選択しない。 INV A SEL A におけるパターンデータと選択の関係を反転させる INV B SEL SET B とSEL RESET B におけるパターンデータと選択の 関係を反転させる。 INV C SEL SET C とSEL RESET C におけるパターンデータと選択の 関係を反転させる。

【０００４】従来の位相変更回路の概略を図２のブロッ
ク図および図３のタイミングチャートを参照して説明す
る。位相変更回路１０１は、図１のパターン発生器２０
０から発生されるパターンデータを、タイミング発生器
３００から発生されるＭクロック信号（パターン・デー
タサイクルに同期したクロック信号）ＭＣＫの位相か
ら、波形のエッジタイミングをきめるＡ、Ｂ、Ｃクロッ
ク信号ＡＣＫ，ＢＣＫ，ＣＣＫのそれぞれに対応する位
相に変更するものである。タイミング発生器３００は各
クロック信号ＡＣＫ，ＢＣＫ，ＣＣＫのクロックパルス
をパターンデータのそれぞれのサイクルと対応付けて所
望の位相で発生する。

【０００５】位相変更回路１０１はパターンデータの高
速処理およびＡ、Ｂ、Ｃクロック信号ＡＣＫ，ＢＣＫ，
ＣＣＫの位相設定範囲をパターンデータサイクル周期よ
り広くとることを可能にするためのものである。この位
相変更回路１０１は、入力端子Ｄinから入力されるパタ
ーンデータを、Ｍクロック信号ＭＣＫの位相からクロッ
ク信号ＡＣＫ、ＢＣＫ、ＣＣＫの各位相に変更し、出力
端子ＤA 、ＤB 、ＤCから出力する。即ち、パターン発
生器２００から入力されるパターン・データを周知のよ
うに４進カウンタＣ０とデコーダＤ０によりクロックＭ
ＣＫ毎に４つのＮＡＮＤゲートを順次循環して開くこと
により図３行Ｃ，Ｄ，Ｅ，Ｆに示す４分周クロックを生
成し、それぞれフリップ・フロップＦ０ないしＦ３に与
えることにより、図３において行Ｇ，Ｈ，Ｉ，Ｊに示さ
れる如くに行Ａのパターンデータを４つの並列データに
変換すると共に、それらのサイクル長を４倍に拡大す
る。

【０００６】クロックＡＣＫを計数する４進カウンタＣ
１の計数値が与えられるデコーダＤ１により生成される
デコーダＤ１の出力端子０、１、２および３の出力信号
（図３行Ｌ，Ｍ，Ｎ，Ｏ）によりこれら４列のデータの
対応するサイクルからパターンデータを順次抽出して直
列データに変換することにより、クロックＡＣＫの位相
に同期したパターンデータが端子ＤA より出力される
（行Ｐ）。これにより、クロック信号ＭＣＫとＡＣＫと
の間に位相差が１サイクル以上あっても、高速処理して
いるデータの速度を低下させることなく位相変更をする
ことができる。同様に、Ａクロック信号ＡＣＫのクロッ
クｎ＋１のように、クロック信号ＭＣＫの周期を超えた
クロック信号ＡＣＫに対しても４倍に拡大されたデータ
サイクル範囲内であれば位相変更をすることができる。
クロック信号ＢＣＫ、ＣＣＫについても、ＡＣＫと同様
に動作する。

【０００７】イネーブル信号生成回路１０３は、Ａ、
Ｂ、Ｃクロック信号ＡＣＫ，ＢＣＫ，ＣＣＫの位相に変
更されたパターンデータと波形モードレジスタ５の波形
モードとによりＡ、Ｂ、Ｃクロック信号を制御するA SE
T, A RESET, B SET, B RESET,C SET, C RESET信号を生
成する。これらの信号を、以後、一括してイネーブルデ
ータと称し、これらの意味は表２に記載される通りであ
る。

【０００８】 表２ イネーブルデータの内容 名称 A SET ＡクロックをSET 信号として使用するか否かを決める。 A RESET ＡクロックをRESET 信号として使用するか否かを決める。 B SET ＢクロックをSET 信号として使用するか否かを決める。 B RESET ＢクロックをRESET 信号として使用するか否かを決める。 C SET ＣクロックをSET 信号として使用するか否かを決める。 C RESET ＣクロックをRESET 信号として使用するか否かを決める。

【０００９】各信号とも信号が“０”の時使用禁止、
“１”の時使用を意味する。波形生成回路１０６はイネ
ーブル信号生成回路１０３から出力するイネーブルデー
タとタイミング発生器３００から発生されるＡ、Ｂ、Ｃ
クロック信号ＡＣＫ，ＢＣＫ，ＣＣＫとによりＳＥＴ信
号およびＲＥＳＥＴ信号を生成し、これらをＲ−Ｓフリ
ップフロップのＳＥＴ、ＲＥＳＥＴ端子に印加し、ドラ
イバ出力波形を整形する。

【００１０】波形整形器１００は、要するに、波形モー
ドレジスタ１０５に設定される固定の波形モードとパタ
ーン発生器２００から発生されるパターンデータとによ
り、タイミング発生器３００から発生されるＡ、Ｂ、Ｃ
クロック信号をＳＥＴ信号或はＲＥＳＥＴ信号として選
択し、ドライバ出力波形を整形するものである。従来の
技術においてドライバ出力波形をリアルタイムに変化さ
せる方式として次の２方式がある。

【００１１】方式１ タイミング発生器３００から発生されるＡ、Ｂ、Ｃクロ
ック信号の所望のクロックを所望のサイクルでタイミン
グ発生器３００において禁止することにより波形生成回
路１０６の波形整形に使うＳＥＴ信号またはＲＥＳＥＴ
信号を禁止し、ドライバ出力波形を所望の波形にリアル
タイムで切り換える。

【００１２】方式２ クロックのセレクトレジスタ１０７にＡ、Ｂ、Ｃクロッ
ク信号の内の禁止したいクロック信号を予め設定してお
く。セレクトレジスタ１０７に設定されたクロック信号
を、禁止回路１０４においてパターン発生器２００が発
生するパターンデータに同期したリアルタイムに変化す
る禁止データ（Ａ、Ｂ、Ｃクロック信号の禁止サイクル
を示す信号）により禁止する。このようにして波形生成
回路１０６で波形整形に使うＳＥＴ信号又はＲＥＳＥＴ
信号を禁止し、ドライバ出力波形の切り換えをリアルタ
イムに行う。

【００１３】

【発明が解決しようとする課題】方式１は、Ａ、Ｂ、Ｃ
クロック信号の一部を特定のサイクルだけタイミング発
生器３００において禁止するので、Ｍクロックの数と
Ａ、Ｂ、Ｃクロックの入力数とがパターンデータの位相
変更回路１０１において一致しなくなり、出力するパタ
ーンデータのサイクルがずれるに到る（ｎ＋１のクロッ
クを禁止した図４に示すタイミングチャート参照）。こ
れにより、波形生成回路１０６においてイネーブル信号
生成回路１０３から入力するＡ、Ｂ、Ｃクロック信号を
ＳＥＴ信号、ＲＥＳＥＴ信号として選択するイネーブル
・データとＡ、Ｂ、Ｃクロック信号のサイクルがずれる
のでドライバ出力波形の切り換えを正しく行えない。

【００１４】また、図２のような位相変更回路１０１を
使用しなければ、パターンデータのサイクルずれは起き
ないので、Ａ，Ｂ，Ｃクロックパルスを制御することに
よりドライバ出力波形の切り換えは行える。しかし、Ｍ
クロック信号とＡ、Ｂ、Ｃクロック信号の位相差の分だ
けパターンデータの周期を広げないとパターンデータを
Ａ、Ｂ、Ｃクロック信号の位相で扱えない。よって、高
速処理ができなくなり、さらには、Ｍクロック信号の周
期を越えたＡ、Ｂ、Ｃクロック信号の設定もできなくな
る。以上の事から、方式１は高速動作中にパターン発生
器２００から発生するパターンデータに依存する波形モ
ード（ＸＯＲ、ＮＲＺ波形）からの波形切り換えは行え
ない。

【００１５】方式２は、波形生成回路１０６に入力する
Ａ、Ｂ、Ｃクロック信号の一部を禁止回路１０４により
禁止するために、ＮＲＺ波形からＲＺ波形への切り換え
のように波形生成回路１０６でＳＥＴ信号又はＲＥＳＥ
Ｔ信号を追加する必要がある波形切り換えは行えない。
また、図５に示されるようにＸＯＲ波形（行Ｈ）からＲ
Ｚ波形（行Ｉ）へ波形切り換えを行う場合には、行Ｂに
示すパターンデータの“０”に対してはＡ，Ｂ，Ｃクロ
ック信号を全て禁止して行Ｆ，ＧのＳＥＴ信号及びＲＥ
ＳＥＴ信号の発生を禁止するが、データ“１”に対して
はＡクロックのみ禁止しなければならない。このよう
に、パターンデータによって禁止するクロック信号を変
更する必要があるが、パターンデータの発生中にセレク
トレジスタ１０７の選択クロックの設定を変更すること
はできないので、この様な波形切り換えは行えない。

【００１６】この発明の目的は、上述の通りの問題を解
消した半導体試験装置の波形整形器を提供するものであ
る。

【００１７】

【課題を解決するための手段】この発明による半導体試
験装置の波形成形器は、ドライバ出力波形のエッヂタイ
ミングを決める複数のクロック信号を発生するタイミン
グ発生器と、複数の波形モードに対応して使用するクロ
ック信号の選択データを格納する波形モード記憶装置
と、パターンデータとそのパターンデータに同期して波
形モードをリアルタイムに選択するコントロールデータ
とを発生するパターン発生器と、選択された上記波形モ
ードに対応したクロック信号の選択データとパターンデ
ータとによりドライバ出力波形の切り換えタイミングを
決めるクロックを使用するか否かを決めるイネーブルデ
ータを生成するイネーブルデータ生成回路と、上記イネ
ーブルデータとドライバ出力波形のエッヂタイミングを
決めるクロックとによりドライバ出力波形を生成する波
形生成回路、とを含み、上記パターン発生器からの上記
コントロールデータにより波形モードをリアルタイムに
切り換えてドライバ出力波形の切り換えを可能とする。

【００１８】

【実施例】この発明の実施例を図６を参照して説明す
る。この実施例では、図６に示される如く、２個の波形
モードレジスタ１０５Ａ，１０５Ｂを具備することによ
り、２種類の波形モードＡおよびＢを記憶するようにし
た。波形モードレジスタ１０５Ａおよび１０５Ｂに予め
記憶させておいた波形モードＡおよびＢを、パターン発
生器２００の発生するパターンデータに同期してリアル
タイムに変化するコントロールデータに従ってマルチプ
レクサＭＵＸにより切り換えて選択出力する。勿論波形
モードレジスタの数を更に増やして、選択できる波形モ
ードの数を増しても良い。

【００１９】選択された波形モードとパターン発生器２
００からのパターンデータとにより、イネーブル信号生
成回路１０３において、タイミング発生器３００から発
生されるＡ、Ｂ、Ｃクロック信号ＡＣＫ，ＢＣＫ，ＣＣ
ＫをＳＥＴ信号またはＲＥＳＥＴ信号として使用するか
否かを決めるイネーブル・データを生成する。位相変更
回路４１〜４３及び４１’〜４３’は、イネーブルデー
タの位相をＭクロック信号の位相からＡ、Ｂ、Ｃクロッ
ク信号ＡＣＫ，ＢＣＫ，ＣＣＫの位相に変更する。これ
ら位相変更回路は全て同じ構成であり、その１つのブロ
ック図を図７に示す。その動作、機能については図２に
示す従来の位相変更回路と同様である。

【００２０】波形生成回路１０６において、位相変更回
路４１〜４３及び４１’〜４３’から出力したセットイ
ネーブルデータ及びリセットイネーブルデータと、対応
するＡ、Ｂ、Ｃクロック信号ＡＣＫ，ＢＣＫ，ＣＣＫと
はそれぞれＡＮＤゲート６１〜６３及び６１’〜６３’
により論理積がとられ、イネーブルされたＡ、Ｂ、Ｃク
ロック信号がＳＥＴ信号およびＲＥＳＥＴ信号として生
成される。これらＡ、Ｂ、Ｃクロック信号のタイミング
のＳＥＴ信号およびＲＥＳＥＴ信号をＯＲゲート６７及
びＯＲゲート６８をそれぞれ介して出力し、Ｒ−Ｓフリ
ップ・フロップ６９のＳＥＴ端子にＳＥＴ信号、ＲＥＳ
ＥＴ端子にＲＥＳＥＴ信号として与えることによりドラ
イバ出力波形を生成する。

【００２１】例えば、ＸＯＲ波形とＲＺＢＣ波形とを切
り換えて使用する場合について説明する。この場合、波
形モードレジスタ１０５ＡにＸＯＲモードを、波形モー
ドレジスタ１０５ＢにＲＺＢＣモードを設定する。波形
モードレジスタ１０５Ａ、１０５Ｂの内容は表３に示さ
れる通りである。 表３ 波形モードレジスタ１０５Ａ、１０５Ｂの内容 105A 105B 波形モード XOR モート゛ RZBC モート゛ SEL A 1 0 SEL SET B 1 1 SEL RESET B 1 0 SEL SET C 1 0 SEL RESET C 1 1 INV A 1 0 INV B 0 0 INV C 1 1 表３の波形モードの設定で、図８の行Ｃに示すパターン
データと、それを行Ｂに示す波形モードで出力するため
の行Ａに示すコントロールデータとをパターン発生器２
００から発生した場合の動作タイムチャートを行Ｄ〜Ｖ
に示す。図６および図８において、パターン発生器２０
０の発生するコントロールデータＣＤをマルチプレクサ
ＭＵＸに供給すると、波形モードＭが選択される。この
波形モードＭとパターン発生器２００の発生するパター
ンデータＰＤとをイネーブル信号生成回路１０３に入力
すると、イネーブル信号生成回路１０３からはＡ、Ｂ、
Ｃクロック信号（行Ｋ，Ｌ，Ｍ）をＳＥＴ信号又はＲＥ
ＳＥＴ信号として使用するか否かを決めるイネーブルデ
ータA SET, A RESET, B SET, B RESET, C SET およびC
RESET が出力される（行Ｄ〜Ｉ）。これらイネーブルデ
ータをそれぞれの位相変更回路４１〜４３及び４１’〜
４３’によりＭクロック（行Ｊ）の位相から対応する
Ａ、Ｂ、Ｃクロック信号ＡＣＫ，ＢＣＫ，ＣＣＫの位相
に変更する。位相変更回路４１〜４３及び４１’〜４
３’の出力、即ち位相変更イネーブルデータ出力は行
Ｎ，Ｏ，Ｐ，及びＮ’，Ｏ’，Ｐ’に示すようになる。

【００２２】これら位相変更イネーブルデータ出力とタ
イミング発生器３００の発生するＡ、Ｂ、Ｃクロック信
号とは、波形生成回路１０６におけるそれぞれのＡＮＤ
ゲート６１〜６３及び６１’〜６３’にそれぞれ送り込
まれ、これらのゲートにおいてイネーブルされたＡ、
Ｂ、Ｃクロック信号がＳＥＴ信号及びＲＥＳＥＴ信号と
して図８行Ｑ，Ｒ，Ｓ及びＱ’，Ｒ’，Ｓ’にそれぞれ
示される通りに生成される。

【００２３】これらのＳＥＴ信号およびＲＥＳＥＴ信号
はそれぞれのＯＲゲート６７及び６８に通されてＲ−Ｓ
フリップフロップ６９に与えられるＳＥＴ信号（行Ｔ）
およびＲＥＳＥＴ信号（行Ｕ）とされる。これらのＳＥ
Ｔ信号およびＲＥＳＥＴ信号をＲ−Ｓフリップフロップ
のＳＥＴ端子、ＲＥＳＥＴ端子に入力することにより図
８の行Ｖに示されるドライバ出力波形を生成することが
できる。

【００２４】このようにして、パターン発生器２００の
発生するコントロールデータＣＤにより選択した波形モ
ードＭがドライバ出力波形に現れることにより、ＸＯＲ
波形とＲＺＢＣ波形の切り換えが可能となる。前述のよ
うに波形モードを記憶するレジスタ或はメモリを３個以
上具備することにより３種類以上の波形モード切り換え
を同様に実施することができる。

【００２５】図６の実施例においては複数の波形モード
レジスタ１０５Ａ，１０５Ｂから波形モードをマルチプ
レクサＭＵＸにより選択する場合を示したが、１つの波
形モード記憶装置の異なるアドレス位置にそれぞれ波形
モードを書き込んでおき、コントロールデータをアドレ
スとして与えて所望の波形モードを読み出すようにして
も良い。更に、タイミング発生器３００で発生するＡ，
Ｂ，Ｃクロック信号の位相をＭクロック信号の対応する
サイクル内に限定して設定すれば、図６の実施例におけ
る位相変更回路４１〜４３及び４１’〜４３’を省略し
ても良い。その場合の実施例を図９にブロック図で示
す。

【００２６】図９の実施例においては上述のように波形
モード記憶装置１０５の異なるアドレス位置に複数の波
形モードが予め書き込まれてある。イネーブル信号生成
回路１０３は図６の実施例におけるものと同じであり、
その出力であるＡ，Ｂ，Ｃ−セットイネーブルデータ及
びＡ，Ｂ，Ｃ−リセットイネーブルデータは位相変更さ
れず、直接に波形生成回路１０６に与えられる。波形生
成回路１０６の構成は図６におけるものと同じであり、
これらＡ，Ｂ，Ｃ−セットイネーブルデータ、Ａ，Ｂ，
Ｃ−リセットイネーブルデータと対応するＡ，Ｂ，Ｃク
ロック信号とから同様にしてＳＥＴ信号とＲＥＳＥＴ信
号を生成し、フリップフロップのセット、リセット端子
に与えられることにより所望の波形モードでパターンデ
ータを、被試験半導体デバイスに対するドライブ波形と
して出力することができる。即ち、図９の構成によって
も出力波形の切り換えを行うことができる。

【００２７】

【発明の効果】上述説明したように、パターン発生器２
００から送り出されるコントロールデータにより波形モ
ードをリアルタイムに切り換えることでドライバ出力波
形の波形切り換えを可能にしている。そして、位相変更
回路４１〜４３及び４１’〜４３’を介することにより
データの高速処理およびＡ、Ｂ、Ｃクロック信号の位相
設定範囲をＭクロック信号の周期（即ちパターンデータ
のサイクル周期）より広くとることも可能となる。

【００２８】また、この発明によれば、Ａ、Ｂ、Ｃクロ
ック信号を禁止することなく波形の切り換えを可能とす
るものであるので、従来のように位相変更回路において
サイクルずれを生ずることはない。

【図面の簡単な説明】

【図１】波形整形器の従来例を示す図。

【図２】図１における位相変更回路の従来例を説明する
ための図。

【図３】位相変更回路の従来例の動作タイミングチャー
ト。

【図４】クロック信号ＡＣＫの一部を禁止した時の動作
タイミングチャート。

【図５】ＸＯＲモードからＲＺモードに波形を切り換え
る場合の動作タイミングチャート。

【図６】この発明の波形整形器を示す図。

【図７】図６における位相変更回路の構成を示す図。

【図８】図６の波形整形器の動作タイミングチャート。

【図９】この発明の他の実施例を示すブロック図。

【符号の説明】

４１〜４３ 位相変更回路 ４１’〜４３’ 位相変更回路 ６９ フリップフロップ １００ 波形整形器 １０３ イネーブル信号生成回路 １０５ 波形モード記憶装置 １０５Ａ 波形モードレジスタ １０５Ｂ 波形モードレジスタ １０６ 波形生成回路 ２００ パターン発生器 ３００ タイミング発生器

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ドライバ出力波形のエッヂタイミングを
   決める複数のクロック信号を発生するタイミング発生手
   段と、 複数の波形モードに対応して使用するクロック信号の選
   択データを格納する波形モード記憶手段と、 パターンデータとそのパターンデータに同期して波形モ
   ードをリアルタイムに選択するコントロールデータとを
   発生するパターン発生手段と、 選択された上記波形モードに対応したクロック信号の選
   択データとパターンデータとによりドライバ出力波形の
   切り換えタイミングを決めるクロックを使用するか否か
   を決めるイネーブルデータを生成するイネーブルデータ
   生成手段と、 上記イネーブルデータとドライバ出力波形のエッヂタイ
   ミングを決めるクロックとによりドライバ出力波形を生
   成する波形生成手段、とを含み、上記パターン発生手段
   からの上記コントロールデータにより波形モードをリア
   ルタイムに切り換えてドライバ出力波形の切り換えを可
   能とする半導体装置の波形成形器。
2. 【請求項２】 請求項１に記載の波形成形器において、
   上記イネーブルデータ生成手段の出力イネーブルデータ
   をそれぞれの上記クロック信号の位相に変更して上記波
   形生成手段に与える位相変更手段が更に設けられてい
   る。
3. 【請求項３】 請求項１または２に記載の波形成形器に
   おいて、上記波形モード記憶手段は複数の上記波形モー
   ドを保持する複数のレジスタ手段と、上記複数のレジス
   タ手段から上記コントロールデータに従って１つの波形
   モードを選択して上記イネーブルデータ生成手段に与え
   るマルチプレクサ手段とを含む。
4. 【請求項４】 請求項１または２に記載の波形成形器に
   おいて、上記波形モード記憶手段は複数の上記波形モー
   ドを異なるアドレス位置に格納し、上記コントロールデ
   ータに対応するアドレス位置から波形モードを読み出し
   て上記イネーブルデータ生成手段に与えるメモリを含
   む。