TW297931B - Buried contact structure and process thereof - Google Patents

Buried contact structure and process thereof Download PDF

Info

Publication number
TW297931B
TW297931B TW83112414A TW83112414A TW297931B TW 297931 B TW297931 B TW 297931B TW 83112414 A TW83112414 A TW 83112414A TW 83112414 A TW83112414 A TW 83112414A TW 297931 B TW297931 B TW 297931B
Authority
TW
Taiwan
Prior art keywords
type
polycrystalline silicon
layer
buried junction
silicide
Prior art date
Application number
TW83112414A
Other languages
English (en)
Inventor
Jeng-Pyng Lin
Shan-Jye Jean
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW83112414A priority Critical patent/TW297931B/zh
Application granted granted Critical
Publication of TW297931B publication Critical patent/TW297931B/zh

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

五、發明説明(1) 本發明僳有_於一種半導讎稹體霣路製程技術,特別 是有鼸於一種具有自動對準金譌矽化物埋裝接面结構及其 製迪方法。 請 先 閲 背 Si 之 注 意 事 項 再 填 寫 本 頁 半導齷積體«路製程,在缠小元件尺寸的考量下,埋 裝接面(buried contact)常用來當作苗域性連接導雄。習 知之埋装接面的製造流程,現以兩例説明之。 第一例製造流程之步*如下:
1. 如第l_(a)所示,在一半導讎基板1 (可以是N 型或是P型,本_&P型為例)上,利用局部氣化法 10 (LOCOS)形成埸隔離物1ΘΘ ,做為元件颺離之用。接着形 成鼸極氣化跚10於P型基板1之上;利用光阻撇彩及蝕刻 技術,形成一埋裝接面的窗口 11。 2. 如第l_(b)所示,因為在窗口 11上有一跚極薄的 原生《化靥(native oxide)(未示),此氣化暦在氫氟 15 酸掖中短暫的漫泡即可去除。随後,沈稹第一複晶矽靥12 ,覆藎住壜_離物100 、繭極氤化牖10及窗口 11;接著對 複晶矽層12植入N型的雑霣,使複晶矽層12成為導體:經 由窗口 11在窗口 11下形成埋装接面匾13。 經濟部中央標準局員工消費合作社印製 3. 如第1麵(c)所示,利用光粗嫩膨在複晶矽導讎12 2Θ 上,定義出醑極霣極12A及埋装接面之複矽晶導嫌12B 。 此時,由於對準被差的原因,使得埋裝接面613未受到複 晶矽導線12B完全覆躉,當複晶矽層通触刻畤,在埋裝接 面匾13上形成一凹槽13A 。 4. 如第1 11(d)所示,建立一淡摻檯汲極结構(Lightly -3 - 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公簸) 五 10 15 297931 Α7 Β7 經濟部中央標準局員工消費合作社印製 2Θ 、發明説明(2) Doped Drain , LDD)(未鼷示),產生淡佈值B 151及152 :接著形成邊Μ間隔物161、162及163:以上述之邊牆 阳隔物(161, 162 , 163)做為罩幕,對半導讎基板1植 入Ν型的雜質,形成源/汲H(141, 142)。 第二例裂迪流程的步*如下: 1. 如第2 _ U)所示,在一半導體基板2 (可以是N 型或是P型,本黼以P型為例)上,利用局部氣化法 (LOCOS)形成場隔離物20Θ ,做為元件顒離之用。接著, 形成矚極氣化層20於基板2上,再沈積第一複晶矽暦22覆 II壜隔離物2ΘΘ和鬮極氣化跚20,並佈檀使其成為導體。 利用光阻願彩定義麵像及蝕刻技術將部分的複晶矽層22和 Μ極氣化靥2Θ去除,形成一窗口 22A ,露出部分P型基板 2 〇 2. 如第2_(b)所示,沈稹第二複晶矽跚23,覆Μ住 第一複晶矽層22及窗口 22Α之後;接着對第二複晶矽層23 植入Ν型的雄霣,使第二複晶矽層23成為導鼸,而在窗口 22Α下形成埋裝接面6 24。 3. 如第2_<c)所示,利用光粗微彩定義出闞極霣極 23A及複晶矽導嫌23B的噩域。由於對準縝差的原因,複 矗矽導線23B未將埋裝接面區24完全覆躉,當複晶矽跚杜 刻畤,對埋装接面6 24產生了拽刻,而形成了凹ff24A 。 4. 如第2_(d)所示,建立一淡攤植汲檀结構,產生 淡佈植B 271及272 ;接着形成邊鵃Μ離物261、262及263 :並以上逑之邊艢阳Μ物(261 , 262 , 263〉緻為單幕,對 _ 4 - (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) A 7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(3 ) 半導《I基板2植入N型雜霣,形成滙/汲B (251 , 252); 最後,對源極251和汲極252做退火,使_質活化。 習知之埋裝接面结構,參考第l_(d)和第2·(<1) ,均有因遍蝕刻而迪成之凹槽13Α和24Α 。此结構上的缺 ; 陷,會迪成下列各項缺》: (1>凹槽13Α或24Α被社》形成的同畤,亦在其邇· 的Ρ型基板1或2中產生許多晶格缺陷,逋些晶格缺陷會 因為其上薄膜(thin fil·)的應力(stress)擠壓而形成差 拂(dislocation loop),當差排的深度超礓埋装接面613 !0 和24時,容易造成漏霣流而彩響元件可靠度。 (2)由於凹槽13A或24A的存在,使得複晶矽導黼12B 或23B在窗口 11或22 A内的邊艢間釅物161或26 3變厚, 導致其下方之濃佈植B的植入雜霣量降低,而使霣阻增加 ,亦導致霣阻的變動差異(deviation)。 15 有鱷於此,本發明的主要目的,在於提供一種具有可 自動對傘之金鼷矽化物的埋装接面的结構,此结構麵上述 不必要的凹榷,有利於確保元件的可靠度和埋裝接面的導 «度,提昇元件的品質。 本發明之另一目的,在於提供一種具有可自動對準之 2Θ 金屬矽化物的埋裝接面结構的製迪方法。此製造方法用以 製迪本發明主要目的之埋装接面结構。 本發明之主要目的可轄由提供一種埋裝接面结構,適 用於一半導讎基板上,此埋裝接面结構包括: 一 Μ極氣化靥,位於該半導體基板上; (請先閲讀背面之注意事項再填寫本頁) 裝 、可 線· 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(4 ) 一闌槿霣極,位於該閛極氣化《上; 一複晶矽導嫌,相鄗於該蘭極霣槿和該Μ極氣化跚; 一濃佈檀瀝/汲腰,位於該複晶矽導線和該Μ植霣極 蔺之該半導釀基板上,並接近該禊晶矽導纗; > 一淡佈植灏/汲匾,位於該複晶矽導鎳和該闞極霄極 两之該半導讎基板上,並接近該蘭極霣棰; 一邊臁鬨隔物,置於該淡佈植源/汲6之上,緊娜該 鼷極霣極和該Μ檯氯化物; 一埋裝接面e,包含該濃佈植源/汲區輿該複晶矽導 L6 鎳緊鄰的匾域部份; 一金屬矽化物靥,達鑛覆綦於該複晶矽導線的上方和 邊壁,以及該濃佈植源/汲S的上方。 本發明的另一目的,在於提供一種具有可自ft對準之 金軀矽化物的埋装接面结構的製迪方法,此製进方法的特 15 贴是金羼矽化物的生成,具有自動對準的特性,而不會產 生習知技術上的凹槽缺陷。 為使本發明之上述目的、特微和優鼬能更明顯易懂, 特舉二較佳資施例,並配合所附匾式,作詳細説明如下: _式之簡覃説明 2Θ 第1面供習知之埋裝接面结構第一例之製迪流程剖面 第2·供習知之埋装接面结構第二例之製造流程剖面 _ 〇 第3·供本發明之具有自動對準金鼷矽化物之埋裝接 (請先閲讀背面之注意事項再填寫本頁) 裝· .ΤΓ 線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 五 發 第 面 A7 B7 _ 面 剖 程 流 造 製 }之 (5例 月施 S TI64明一 * 有剖 具程 之流 明造 發製 本之 侏例 施 實 二 面 接 裝 BB 埋 之 物 化 矽 K 金 準0 動 自 _ 面 0 製 之 面 接 裝 埋 之 物 化 矽 篇 金 準 對 動 自 有 : 具 1 之 例明 施發 寅本 型埸 N 成 是形 以法 可化 (0 3 部 板局 基用 讎利 導, 半上 在> ,例 ) 為 (a型HP 3 以 第 考本 : 參, 下請型 如1.P 程 是 流 或 Μ離物3ΘΘ ,做為元件嗝離之用。接着形成蘭極氣化層34 於半導讎基板3之上,其厚度大約是30〜150埃:於Μ極 氣化層34和場嗝離物3ΘΘ之上,利用化學汽相沈積法形成 複晶矽靥35,此複晶矽層35之厚度約為1000〜400Θ埃:最 後,對複晶矽層35植入Ν型雜霣,使複晶矽曆35成為導臞 (請先閲讀背面之注意事項再塡寫本頁) 裝· Ο 15 2.誚參考第3鼷(b),利用光阻黴膨及蝕刻定義出顒 極霣極35A及複晶矽導線35B 。此時,可以利用磷元素做 植入的材料,而佈植能量60KeV ,佈植MJt3E13 atois / cvf左右,可以形成淡佈植區371及372。接著,以化學 汽相沈稹法形成一介霣質暦厚度在500〜2000埃之間。利 20 用RIE触刻技術,形成邊牆閬隔物362 , 361 , 363 ,可作為 保護淡佈植匾(371,372)不受往後植入製程的彩籌,該介 «霣可為氧化矽或氰化矽。 3.請#考第3HI(c),利用光阻撇影技術定義出埋裝 接面38。對於埋裝接面38之上的邊臁間隔物362 ,使用激 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 凃 經濟部中央標準局員工消費合作社印製 A7 B7 207931 五、發明説明(6 ) 蝕刻可将其去除。以邊艟間隔物361 , 363 , Μ極霣植35A ,和複晶矽導嫌35B為罩幕,佈檀材料砷,此時佈檀能量 80KeV ,佈植Μ量為4E15 atois / c# ,可形成源/汲棰 6 (381 , 382};並對濃佈植6 381和濃佈植區382退火, > 滬度是85Θ度,時間為30分鏞,退火之用意在於使植入之 雜霣得以活化。 4.請參考第3_(d),将蹣極氣化層34位於源/汲極 區(381/382)上方的部份,浸入氳氟酸液很短的時閭,邸 可將其去除·•此時,以«鎪法(sputter)將一金屬靥(如 10 鈦、鈷、_、鎔或其他离熔鼬贵重金鼷,此處以鈦為例) (未示),厚度約2ΘΘ〜8ΘΘ埃,覆蓋於複晶矽導線35B 之上方及侧邊,濃佈植區381之上方,闈極霣極35A和邊 艢間隔物361, 363的上方,和濃佈植S 382的上方。經 650TC离溫處理,邸可與其下的矽材料形成金鼷矽化物( 15 如TiSU ),鈦金羼層上方未反應的部份,及在*化層上 方的鈦金鼴可以用NH4〇H:H2〇2:!U〇=l:l:5的溶_除去, 最後再做8001D高湛處理以降低TiSU的阻值。在埋窗接 面38,複晶矽導線上方及邊壁的TiSU和濃佈植源/汲極 B 381上方的TiSU ,建接成一體,此時,已完成本發明 20 的步》。 實施例二: 1.誚參考第4H(a),在半導讎基板4 (可以是N型 或是P型,本_&P型為例)上,利用局部氣化法形成場 隰離物400 ,做為元件隔離之用。接着於半導體基板4之 -8 - 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ' (請先閲讀背面之注意事項再填寫本頁) 裝· Λ 經濟部中央標準局員工消費合作社即製 經濟部中央標準局員工消費合作社印製 A 7 B7 五、發明説明(7 ) I 上形成矚榴《化«40,其厚度大約是30〜150埃;於Μ極 氣化靥40和場隔離物400之上,利用化學汽相沈稹法形成 複晶矽«41 (未示,包含41Α及41Β)此複晶矽層摩度約 為1000〜4000埃。對此複晶矽暦植入Ν型雜霣,可使此複 i 晶矽靥形成導髏。利用光阻撇彩定義出閘極《極41A及複 晶矽導線41B ,以上逑兩者做為罩幕,蝕刻此複晶矽導體
41,但是半導讎基板4上仍被覆一靥鼸極ft化層4Θ。為了 在鬮極氣化暦4Θ下形成淡佈植匾域,邐用磷作為淡摻植汲 極结構的佈植材料》佈植能量為68 KeV ,佈植雨量為 10 3E13 atoas / c# 。即可形成淡佈植IB 42A和淡佈植匾42B 。最後,在複晶矽導線41B,淡佈植β42Α,Μ極霣極41A ,淡佈植S 42Β,和場隔離物400上面,利用化學氣相沈 積法(CVD)形成一 JB軀化層厚度約500〜2000埃,此材料 亦可為氮化物,用做介霣質層43。 15 2.謫參考第4 HMb)埋裝接面44的位置,可以使用光 阻撖彩在介霣質麕43定義此埋装接面44之匾域,並用灘蝕 刻將位於埋裝接面44上的介霣質雇43去除。讅參考第4圔 (b),可發現除了位於淡佈植區42A上方的介霣霣跚43之 外,複晶矽導讎41B部分上方及侧邊的介霣質層43也在本 20 步》去除,以便使複晶矽導釀41B可縝接埋装接面44。 3.将金羼層(如鈦、鈷、鎢、鉅或其他高熔黏贵重金 羼,此處以鈦為例)濺鍍在介霣霣靥43A和43B ,以及未 被覆之埋裝接面44和複晶矽導體41B的部分上方及侧邊。 加熱使未被介電質層43被覆的矽材料和鈦發生化學反蠹, -9 - 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再塡寫本頁) 裝· ♦ 經濟部中央標準局員工消費合作社印製 A7 ____B7 _ 五、發明説明(8) I 生成金靨矽化物45 (TiSi2),加熱的粗度為650Ϊ!, 歷時 約30分鏞。此化學反蠹後,仍會有部分鈦及氰氣化鈦 (TiOxHy)»留其上,可使用HIUOH和lUO*的溶液加以去除 。如第4圏(c)所示,生成的金羼矽化物45可以再加以退 5 火處理,處理滬度800*0 ,歷時3Θ分幢,此步藿的目的在 於使縞接複晶矽導體41Β和埋裝接而44的金騰矽化物43的 咀值降低,使縞接的效果更佳。 4.最後本步驟,誚參考第4_ (d),利用乾蝕刻去除
介霣霣層43B及介霣質層43A,僅留下邊艚間隔物461覆蓋 10 淡佈植匾421A和邊牆間隔物462覆蓋淡佈植S421B,用以 ffi絕後鑛製程的雜質植入。為形成源/级厪,進行佈植; 佈植的材料為#(或是其他N型雜質 > ,佈植能置為80KeV ,佈植繭量則為5E15 atois/ c#。利用800它的高湛, 約30分鳙的退火處理,即可形成溉極濃佈植S 422A和汲極 15 濃佈植區422B。必須特別提及,由於金臑矽化杨45阻隔上 述佈植材料進入半導讎基板4,故此退火處理的另一重要 目的,即在將此佈植材料砷進出金腸矽化物45之外,而形 成濃佈植堪422A。 本發明之主要目的,邸是利用金鼷矽化物有遘择性地 2Θ 在矽晶讎表面反應而不在氣化矽表面反醮,而生成的金鼷 矽化物可以縞接複晶矽導線和埋装接面。此方法稱為自動 對準,優酤在於_習知技術中產生的凹檐结構。本發明之 另一目的,邸是本發明结構的製迪方法,供利用習知技術 中己有的邊艚闔隔物或產生邊艢閬隔物的被覆隔離物,將 -10 - 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ............-......."裝................、可--------------「冰 (請先閱讀背面之注意事項再塡寫本頁) A 7 B7 五、發明説明(9 ) 埋裝接面和闕極霄極BM两〇此糧製迪方法之優K,是不 霈要額外的車幕處理,不但減少繁複的製迪流程,對產業 界言,更能增加成品的產出量。 轚然本發明以若干較佳實施例掲露如上,然其並非用 以限定本發明,任何熟習此項技蕕者,在不脱_本發明之 精神和範_内,當可作些許之更動典濶鲦,因此本發明之 保護螗醒當視後附之申請専利範麵所界定者為準。 10 .....-..............γ-‘裝…… (請先閲讀背面之注意事項再塡寫本頁) 15 •可 4 經濟部中央標準局員工消費合作社印製 2Θ 11 - 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 Α8 Β8 C8 D8 六、申請專利範圍 1 1. 一種埋裝接面結構,遽用於一第一型半導讎基板上 ,該埋裝接面结構包括: 一醐極氣化層,位於該半導髒基板上; 一Μ檣霣極,位於該Μ極氣化層上; 5 一複晶矽導線,相鄰於該Μ極霣極和該籣極氣化靨; 一第二型濃佈植源/汲區,位於該複晶矽導嫌和該闞 極電極問之該半導體基板上,並接近該複晶矽導線; 一第二型淡佈榷源/汲區,位於該複晶矽導線和該鬭 極霄極間之該半導體基板上,並接近該鬮極霣極; 10 一邊艚囿播物,置於該第二型淡佈植源/汲e之上, 緊鄰該闕極霣植和該μ極翥化層; —埋裝接面Β,包含該第二型濃佈植瀝/汲Η舆該複 晶矽導線緊鄰的匾域部份; 一金羼矽化物靥,連纗覆蓋於該複晶矽導嫌的上方和 15 邊壁,以及該濃佈植澱/汲Β的上方。 2. 如申_專利範圍第1項所逑之埋裝接面结構,其中 ,該第一型為Ρ型,該第二型為Ν型。 3. 如申請專利範麵第1項所述之埋装接面结構,其中 ,該第一型為Ν型,該第二型為Ρ型。 20 4.如申請専利範圔第1項所述之埋裝接面结構,其中 ,該淡佈植源/汲區為一金氣半《晶體的源/汲極匾。 5.如申請専利範鼷第1項所述之埋装接面结構,其中 ,該金颺矽化物由矽化鈦、矽化鈷、矽化鎢、矽化鉋的集 合中擇其一矽化物。 -12 - 本紙張尺度適用中國國家標準(CNS) Μ規格(210χ;297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 I 6.如申請専利範園第1項所述之埋裝接面结構,其中 ,該邊臁間隔物為氣化矽。 7.如申讅専利鮪圃第1項所逑之埋裝接面結構,其中 ,該邊牆問隔物為氮化矽。 5 8. —種埋裝接面结構的製迪方法,該埋裝接面结構之 製造方法包括下列步朦: (a) 於一第一型半導*基板上,形成一鼸極氣化雇; (b) 以化學汽相沈稹法沈積一禊晶矽層於該闥極氣化 靥之上; 10 (c)以光學黴彩於該複晶矽上定義一闞極霣極和一複 晶矽導線,並蝕刻該複晶矽 (d) 以該蘭極霣榷及該複晶矽導線為罩幕,進行一第 二型雜質的離子佈植,形成一淡佈植源/汲匾; (e) 以化學汽相沈積法沈積一介霄質靥; 15 (f)蝕刻該介霣霣層,形成該閜極電棰和該複晶矽導 線侧壁的邊艟間隔物; (g) 以光學微彩定義一埋装接面,涵蓋部份該複晶矽 導線及部份該淡佈植源/汲區,於光阻未去除前,進行涅 鍊刻以除去該複晶矽導線供壁之邊麄間隔物,以及部份該 20 淡佈植源/汲區上的該閘極氣化層,除去光阻; (h) 實施一第二型雜質的離子佈植,並實施离瀛處理 以活化離子,形成一囊佈植源/汲匾; (i) 實施一金臑濺鍍,並實施离湛處理以形成一金屬 矽化物層,除去未反應的該金羼。 -13 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 策 訂 六、申請專利範圍 10 15 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 2Θ 製造方法 (a) (b) 層之上; (c) 晶矽導線 (d) 二型雜質 (e) (f) 導線及部 除去暴露 (g) 臑矽化物 (h) 線《I壁之 ⑴ ,使部份 源/汲® 9. 一種埋裝接面结構的製迪方法,該埋装接面結構之 包括下列步《 : 於一第一型半導釀基板上,形成一蘭榷氧化層; 以化學汽相沈積法沈稹一嫌晶矽層於該蘭槿氣化 以光學擻彩於該複晶矽上定義一闢極«極和一複 ,並牲刻該複晶矽跚; 以該闞棰霣極及該複晶矽導線為罩幕,進行一第 的離子佈植,形成一淡佈植源/汲腰; 以化學汽相沈稹法沈稹一介《質層; 以光學微彩定義一埋裝接面,涵藎部份該複晶砂 份該淡佈植源/汲區,在光阻未去除前以溼牲刻 的該介霣質層,並除去光阻; 實施一金属濺鍍,並實施离溫處理,以形成一金 層,並除去表面未反應的該金鼷; 蝕刻該介霣質曆,形成該鼷極霣極及該複晶矽導 邊艟間隔物; 寅施一第二型雜質的_子佈植,並加以离瀛處理 離子由該金羼矽化物層往下擴敝,形成一濃佈植 10.如申謫専利範麵第8或9 ,該第一型為P型,該第二型為 11 .如申請専利範國第8或9項所n ,該第一型為N型,該第二型為P型 -14 -
    迪方法,其中 造方法,其中 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 297931 A8 B8 C8 D8 六、申請專利範圍 12. 如申誚専利範醑第 中,該介霣質層為一氰化 13. 如申請專利範園第 中,該介《霣層為一氣化 14. 如申_専利範麵第 中,該金屬是由鈦、鈷、 15. 如申讅專利範鼷第 中,該闞棰氣化層的厚度 16. 如申謫專利範鼷第 10 中,該複晶矽層的厚度為 17. 如申請専利範匾第 中,該介«質層的厚度為 18. 如申誚專利範園第 中,該金屬黷鍍的》度為 15 第9項所述之製造方法,其 8或第^項所述之製造方法 砂層砂/ 8或第所述之製迪方 鎢、鉅、的集合中籩擇其 8或第9項所逑之製迪方法 為30〜150埃。 8或第9項所述之製迪方法 1000〜4000埃。 8或第9項所逑之製迪方法 500〜2000 埃。 8或第9項所逑之製迪方法 200〜800 埃。 ,其
    ,其 ,其 ,其 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 20 15 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐)
TW83112414A 1994-12-31 1994-12-31 Buried contact structure and process thereof TW297931B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW83112414A TW297931B (en) 1994-12-31 1994-12-31 Buried contact structure and process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW83112414A TW297931B (en) 1994-12-31 1994-12-31 Buried contact structure and process thereof

Publications (1)

Publication Number Publication Date
TW297931B true TW297931B (en) 1997-02-11

Family

ID=51565465

Family Applications (1)

Application Number Title Priority Date Filing Date
TW83112414A TW297931B (en) 1994-12-31 1994-12-31 Buried contact structure and process thereof

Country Status (1)

Country Link
TW (1) TW297931B (zh)

Similar Documents

Publication Publication Date Title
TW313697B (zh)
JPS58100441A (ja) 半導体装置の製造方法
TW320752B (en) Metal gate electrode process
JPS63258070A (ja) 浅いシリサイドの接合の製造方法
JPS61501948A (ja) Cmos集積回路技法
ATE39034T1 (de) Herstellung von gestapelten mos-bauelementen.
JPS61181155A (ja) 高集積度cmos集積回路の製作方法
TW463240B (en) Oxidation of silicon using fluorine implant
KR890005884A (ko) 바이폴라 트랜지스터의 제조방법
TW301780B (zh)
CA1124408A (en) Method of producing a metal-semiconductor field-effect transistor
TW297931B (en) Buried contact structure and process thereof
TW297954B (en) Manufacturing method of load resistor of SRAM
TW439299B (en) Manufacturing method of metal oxide semiconductor having selective silicon epitaxial growth
TW310454B (zh)
JPH0467671A (ja) 半導体装置の製造方法
JPS58220443A (ja) 半導体装置の製造方法
JPS62290152A (ja) 半導体装置の製法
TW293945B (en) Method of forming pad source/drain structure with solid phase diffusion source/drain extended portion in deep sub-micron MOSFET
TW320750B (en) Manufacturing method of field effect transistor with self-aligned silicide
KR950009286B1 (ko) 초고집적 회로의 소자 고립방법
TW296462B (en) Method of increasing metal oxide semiconductor transistor performance by deep ion implantation punching through gate oxide
TW411555B (en) Manufacture of split-gate type flash memory with buried source
TW302503B (en) Self-aligned contact process with polysilicon barrier
TW445592B (en) Design method of transistor in the fabricating process of dynamic random access memory

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent