TW296510B - - Google Patents
Download PDFInfo
- Publication number
- TW296510B TW296510B TW084109555A TW84109555A TW296510B TW 296510 B TW296510 B TW 296510B TW 084109555 A TW084109555 A TW 084109555A TW 84109555 A TW84109555 A TW 84109555A TW 296510 B TW296510 B TW 296510B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- voltage
- circuit
- coupled
- resonator circuit
- Prior art date
Links
- 230000000295 complement effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical compound C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
- H03K3/3545—Stabilisation of output, e.g. using crystal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Logic Circuits (AREA)
Description
經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(1 ) 本發明係有關於共振器電路,特別是可在低電壓下應 用少數組件即可啓動及動作的共振器電路,因此所消耗的 功率較少。 共振器電路在電子工業中有極多的應用,以對電子電 路,如微處理器,正反器,閉鎖電路等提供時脈及其他計 時信號。基本上共振器電路產生介於第一電壓位準及第二 電壓位準之間的電子信號其依某預定的頻率振動。基本上 第一及第二電壓位準由作用至電路上的電壓位準決定,而 預定的頻率基本上由共振器電路,如晶體,諧振器,或串 連的RLC電路的諧振頻率決定。 t 一種建立共振器電路的一般方法乃是將一諧振器電路 跨過反相器電路並與之親合。有幾種反相器結構可用於完 成反相功能,比如使用推挽式反相器。基本上這些反相器 用於低功率中,因爲該類應用所需的功率約只有非推挽式 反相器的一半,而且不需承受非推挽式反相器的頻率限 制。 現請參考圖1,習知的共振器電路(10)裝配包含一 推挽式反相器電路(12),其跨過諧振器電路且與之耦 合。諧振器電路1 4可爲諧振器,晶體,或一串電阻以電 感-電容(RLC>的形式使得諧振器電路14在預定頻率下 諧振(例如振盪頻率)。特別是諧振器電路1 4的形式例如 可爲一諧振器,其組件號碼爲GSA4.00MQ,爲 m u R a t a Erie 所生產》 共振器電路1 0亦包含一大電阻1 5,跨過諧振器·電路 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) -裝 A7 2〇65i〇 ________ _B7___ 五、發明説明(2 ) (請先閱讀背面之注意事項再填寫本頁) 14並與之耦合,用於在啓動及正常操做時能設定靜止 狀態(quiescent condition)。電阻15的値例如可在 IMegohm 至 12Megohm之間。 反相器電路12包含一驅動階段,其含有P通道電晶體 18及N通道電晶體20。每一電晶體的閘極/控制電極與諧 振器電路I4的第一終端耦合,而每一電晶體的汲極(第一 載流電極)與諧振器電路14的第二終端相耦合,且傳送到 輸出終端16,在此提供輸出振盪器信號*電晶體18的源極 (第二載流電極)與加入操作電位VDD的第一電壓供應終端 相耦合,電晶體20的源極與於加入操作電位Vss的第一電
I 壓供應終端相耦合。 經濟部中央標準局員工消費合作杜印製 一般諧振器電路14將反相器12於諧振頻率處的輸出 信號放大,而且將這些信號在回送至反相器12的輸入端。 反相器12提供180度的相位移及需要開始及維持振盪的增 益。如果適當的操作,共振器電路1〇在端16處提供輸出信 號,其中該共振器電路1〇在諧振器電路Μ的諧振頻率共 振且在VDD及Vss的電壓範圍內擺動。例如,如果電壓 VDD爲5伏特,電壓Vss爲0伏特,且諧振器電路14的諧 振頻率爲10MHz,則出現的信號將爲一頻率爲10MHz且 在〇到5伏之間擺動的共振(弦波形)信號。 然而,爲了適當的啓動,電晶體I8及20必需維持於· 動作狀態,則必需VDD及Vss之間的最小電壓差必需大於 或等於電晶體18(VTP18)及電晶體20(VTN20)的臨限値 的和。如式1中所表示者: -5 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X2517公釐)
V A7 V A7 經濟、那中央標隼局員工消費合作社印製 B7_ 五、發明説明(3 ) V D D - V s s > V T P 1 8 + VTN20 (式 1) 例如如果臨限電壓VTP18及VTN20皆等於1.5伏, 則輸入電壓的電壓差必需至少爲3伏,在加上零點幾伏以 做爲適當起動之備用。此最小的電壓保証每一電晶體皆在 動作態。且在電晶體18及20之閘極處的電壓不會產生漂移 現象。因此,如果電壓差低於3伏,則將至少有一電晶體不 能動作且共振器電路10將不會因電源輸入而共振,然而此 最小電壓之需要已違反減少電子電路操作電壓源的一般趨 勢,乃因減低電壓可達成許多優點,如較長的電池壽命, 可使用較少的的電池及較少的功率耗損。 發明槪述 本發明的目的在於提供一包含反相器電路的共振器電 路,當適當啓動及動作時僅需相當低的輸入電壓。 -本發明的另一目的在於提供一輸入電壓相當低的反相 器電路,也因此所消耗的功率極低。 簡言之本發明提供一低電壓共振電路以提供一共振頻 率爲諧振器電路所決定的輸出信號》該共振器電路包含一 反相器電路其與諧振器電路的第一及第二端耦合。且包含 一電路其含第一及第二電晶體,此貳電晶體含有耦合到共 振器電路輸出及諧振器電路的第二端的共同之閘極。該第 一及第二電晶體的源極相對的耦合到第一及第二輸入電壓 端。第一電晶體的蘭極與諧振器電路的第一端耦合。該反 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ---------批衣------奸------.^- (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(4 ) 相器電路更包含耦合於諧振器電路之第一端及第二電晶體 的閘極的電壓位準偏移電路之改良,以偏移加在第二電晶 體閘極上相對於第一電晶體之閘極的電壓,因此可允許共 振器電路在相當低的輸入電壓下操作而仍可維持第一及第 二電晶體於動作態*另外電壓位準偏移電路耦合於諧振器 電路的第一端及第一電晶體的閘極之間,且第二電晶體的 閘極直接與諧振器電路的第一端耦合。 圖形簡述 圖1爲習知共振器電路裝配的詳細示意圖; t 圖2爲共振器電路的詳細示意圖,其中包含操作低輸 入電壓之反相器電路的第一實施例; 圖3爲共振器電路的詳細示意圖,其中包含操作低輸 入電壓之反相器電路的第二實施例; 圖4爲圖2之共振器電路的詳細示意圖,其中包含操作 開關狀態的電路; 圖形之詳細說明 現請參考圖2,其爲共振器電路30的詳細示意圖,其 中包含操作低輸入電壓之反相器電路31;圖2中與圖1相同 的組件以相同的數字表示。同於圖1中的反相器,圖2的反 相器31與諧振器電路I4相親合以在輸出端16處提供一信 號,該信號在爲諧振器電路Μ之諧振頻率所決定的預定頻 率下,於VDD及Vss的電壓之間共振。 -7 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------^------t------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 , A7 B7 五、發明説明(5) 但是反相器31另外包含耦合於諧振器電路14及P通道 電晶體1 8的閘極之間的源極從動電晶體3 2,以允許反相器 3 1維持電晶體1 8及2 0於動作態(即甚至當v D D及V s s之間 的電壓差小於電晶體18(VTP18)及電晶體20(VTN20)的 臨限値的和時仍可適用)。特別是電晶體32含一與第一輸 入電壓端稱合的汲極,以接收操作電位Vss。電晶體的源 極32亦與電晶體之閘極耦合。最後,電晶體32的閘極 與諧振器電路14的第一端相耦合· 在操作時,相對於加到電晶體20之閘極的電壓位準, 電晶體3 2的作用在於經由電晶體3 2的臨限値,偏移(即減 低)加到電晶體1 8之閘極的電壓位準。此位準之偏移使得 電晶體18及20的操作範圍重叠,因此在此較低的輸入位準 下仍能動作。結果,VDD及Vss之間的最小電壓差(VDD-Vss)相對於圖1的共振器電路10減低源極從動電晶體32 的臨限値,如式2中所示: VDD - Vss > V T P 1 8 + VTN20 -VTN32 (式2) 現在請參考前文中的例子,如果所有的臨限直爲15 伏,則VDD及Vss之間的最小電壓差亦爲丨.5伏,此乃因 電晶體20的臨限値爲源極從動電晶體32的電壓所補償,如 示2中所見者。此爲圖1共振器電路10中所需要的最小電-壓差之半’因此已實質上減低成維持電晶體18及20動作 的功率輸入電壓位準,而且仍然保証共振器電路3〇適·當的 動作。 „ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) I 裝 — — — —"I I I 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 ____B7_ 五、發明説明(6 ) 在更一般的情況中,需要維持電晶體1 8及2 0皆動作 的VDD及Vss之間的最小電壓差爲電晶體18及20臨限電 壓的最大値,如式3中所示: VDD - Vss > Μ AX [ VTP18 + VTN20] (式3 ) 因此如果電晶體18的臨限電壓大於20的臨限電壓, 則V D D及V s s之間的最小電壓差可低到電晶體1 8的臨限電 壓加上一極小的超越値。此將保証電晶體18及20仍可動作 且可啓動共振並加以維持。此爲圖1之共振器電路之實値上 的,改進,在圖1之例中最小電壓差必需大於或等於電晶體 18(VTP18)及電晶體20(VTN20)的臨限値的和,如式1 中所表示者。因此本發明已提供一包含反相器的共振器電 路,其可在相當低的電壓位準下操作。 如上所示,相對於加到電晶體20之閘極的電壓,對電 晶體18之閘極提供電壓位準偏移的源極從動電晶體32減低 了反相器3 1所需的電壓輸入範圍。相對於加到電晶體18之 閘極的電壓,使用源極從動電晶體以對電晶體20的閘極提 供電壓位準偏移可得到相同得效應。現在請參考圖3,圖 3爲共振器電路的詳細示意圖,其中包含操作減低功率輸入 電壓之反相器電路(42)的另一實施例。圖3中與圖1相同的 組件以相同的數字表示。圖3中的反相器與圖2中的反相器_ 相同,唯其中的源極從動電晶體爲P通道電晶體,其將加 到電晶體2 0之閘極的電壓位準偏移(即增加)一電晶體4 2的 臨限電壓(VTP42)。 ’ -9 - 本紙張尺度適用中國國家榡準(CNS ) A4規格(210X29*7公嫠〉 i n ^ I 11 n n 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標隼局負工消費合作杜印製 ^^65i 〇 A7 _____B7 五、發明説明(7 ) 反相器41另外包含P通道源極從動電晶體42其含與第 一輸入電壓端耦合的源極,以接收操作電位VDD且含一 汲極其經由電流源4 4與第二輸入電壓端耦合,以接收操作 電位Vss。電晶體32的源極亦與電晶體20的閘極耦合。 最後電晶體42的閘極與諧振器電路14的第一端耦合。與圖 2之反相器31相同,維持圖3之電晶體18及20動作的VDD 及V s s之間的最小電壓差降低了源極從動電晶體4 2的臨限 値,如式4中所示,且電晶體18及20的臨限電壓的最大値 爲限制因素,一如圖3中所表示者。 , VDD - V s s > VTP18 + VTN20 -VTP42 (式4) 現請參考圖4,其爲圖2之共振器電路30的詳細示意 圖,該共振器電路中含操作開關狀態的電路;圖4中與圖1 及2相同的組件以相同的數字表示。圖4中的開關共振器 電路更包含P及N通道電晶體51及52 » P通道電晶體51與 接收操作電位VDD相耦合的源極,及與電晶體18之源極相 耦合的汲極。電晶體5 1的閘極耦合之後可接收致能控制 信號(EN)的補數(complement ENb)。N通道電晶體52 與接收操作電位Vss相耦合的源極,及與電晶體20之源極 相耦合的汲極。電晶體5 2的閘極耦合之後可接收致能控制 信號(EN)。 圖4中的電路更包含可切換電流源54,當電流源54致 能時,可對電晶體3 2提供偏壓電流。電流源5 4包含電晶 體56,其含與接收操作電位VDD相耦合的源極,及經電阻 -10 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~ ----------^------ir——„-----.^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 _B7 五、發明説明(8 ) 58與電晶體60之閘極及汲極相鍋合的汲極。該電晶體56 的閘極與接收控制信號(ENb)相耦合,電晶體6〇的源極與 接收電壓Vss相耦合。電晶體62之閘極與電晶體6〇的閘極 相耦合。電晶體62之汲極與電晶體3 2的源極相耦合,且電 晶體62之源極與接收電壓Vss相耦合。 在操作時,虽控制爲邏輯之高位準時,則互 補控制信號ENb則爲邏輯之低位準,此時圖4的共振器電 路置於"on"態,其中電晶體51,52,及56動作,且如上述 圖2之電路操作。然而當控制信號EN爲邏輯之低位準時, 列互補控制信號ENb則爲邏輯之高位準,此時圖4的共振 器電路置於"off"態,而使電晶體18及20不動作。甚且電 晶體5 6不動作而關掉可切換電流源54,因此電晶體32也 不動作。 現在應知本發明已提供一可在低輸入電壓下啓動及操 作的嶄新共振器電路。此共振器電路包含一跨諧振器電路 之第二及第二端的反相器電路並與之耦合。本發明的電路 包含一有互補之P及N通道電晶體的推挽式驅動階段。每一 電晶體的共同汲極與諧振器電路14的第二端相耦合且提供 共振信號。P及N通道電晶體的源極與相對應的第一及第二 輸入電壓端耦合。第一電晶體的閘極與諧振器電路14的第 一端耦合。反相器電路更包含一電路|相對於作用到第一· 電晶體的電壓,其可經由一預定電壓,對第二電晶體之閘 極加上偏移電壓位準。此可產生使兩電晶體操作電壓範圍 相重疊的效應,且減低反相器電路維持兩電晶體動作所需 -11 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) n I I n I I 訂— — · 線 (請先閱讀背面之注意事項再填寫本頁) A7 B7__ 五、發明説明(9 ) 要操作電壓範圍。 雖然本文中以說明某些較佳實施例及方法,但很顯然 的對於熟習本技術者可對上述說明的實施例及方法加以改 變及修改而不偏離本發明的精神及觀點。所以本發明僅受 下列申請專利範圍及相關的法規所限制。 ---------抑衣-------ΐτ--1----^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -12 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐)
Claims (1)
- lp- ABCD 55件C1 號1 9555¾ 109¾ f1¾7 ml C之d R0C3I修II 5U 8 Hub 民(s 呈6 送99 11 17 經濟部中央標準局員工消費合作社印製 κ、申請專利範圍 1. 一種共振器電路,其可提供預定頻率共振之信 號,該共振器電路包含一反相器電路,其跨諧振器電路的 第一及第二端並與之耦合,該反相器電路包含第一及第二 電晶體,兩電晶體含共同之汲極,此汲極與共振器電路的 輸出及諧振器電路的第二端相耦合,第一及第二電晶體的 源極耦合到相對應的第一及第二輸入電壓端,其中一電晶 體的閘極與諧振器電路第一端相耦合,其中包含下列改進: 耦合於諧振器電路的第一端及另一電晶體之閘極之間 的機構,相對於加到一電晶體之閘極的電壓,該機構可偏 移加到另一電晶體之閘極的電壓位準,因此可允許共振器 電路可在低輸入電壓下起動並操作,而仍可維持第一及第 二電晶體動作。 2 . 如申請專利範圍第1項的共振器電路,其中維持 第一及第二電晶體動作且加到第一及第二電壓端之間的最 小電壓差爲第一及第二電晶體臨限電壓的最大値。 3 · 如申請專利範圍第1項的共振器電路,其中該電 路機搆包含一有汲極,源極及閘極的Ν通道電晶體,該ν 通道電晶體的汲極及源極相對應地耦合於第一及第二輸入 電壓端之間,該Ν通道電晶體的源極耦合於第一電晶體的 閘極,且該Ν通道電晶體的閘極耦合於諧振器電路的第一 端。 4 . 如申請專利範圍第1項的共振器電路,其中該電 路機構包含一有汲極,源極及閘極的Ρ通道電晶體, 該Ρ通道電晶體的源極及汲極相對應地耦合於第一及 -13 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0Χ297公釐) ^ 11 I I (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 296510 ll D8 六、申請專利範圍 第二輸入電壓端之間,該P通道電晶體的源極耦合於第二 電晶體的閘極,且該P通道電晶體的閘極耦合於諧振器電 路的第一端。 5. 如申請專利範圍第1項的共振器電路,更包含使 共振器電路交替開及關的機構。 6. —種共振器電路,其可包含可在低電壓下操作的一 反相器電路及一諧振器電路,該反相器電路跨諧振器電路 的第一及第二端並與之耦合,該反相器電路包含: 一推挽式輸出驅動階段,其包含第一及第二互補電晶 體,每一電晶體皆含汲極,源極及閘極,該第一及第二電 晶體的源極相對應地耦合於第一及第二輸入電壓端之間, 該第一及第二電晶體的汲極耦合於諧振器電路的第二端, 且該第二電晶體的閘極耦合於諧振器電路的第一端,·且 耦合於諧振器電路的第一端及該第一電晶體之閘極之 間的電壓位準偏移機構,相對於加到第二電晶體之閘極的 電壓,該機構可偏移加到第一電晶體之閘極的電壓位準。 Ί上如申請專利範圍第6項的共振器電路,其中維持 第一及第二電晶體動作且加到第一及第二電壓端之間的最 小電壓差爲第一及第二電晶體臨限電壓的最大値。 8 . 如申請專利範圍第6項的共振器電路,其中該電 壓位準偏移機構包含一源極隨從N通道電晶體。 9. 如申請專利範圍第6項的共振器電路,其中該電 壓位準偏移機構包含一源極隨從P通道電晶體。 10. 如申請專利範圍第6項的共振器電路,更包含使共振 器電路交替開及關的機構。 11. —種在低電壓下操作含一#入及一鍮出的推挽 -14 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ2ςΐ7公釐) I I I、-坊— I I I 線 *· ' (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 式反相器電路,包含:第一及第二互補電晶體,該含 載流電極的第一電晶體耦合於反相器電路的輸出及第一輸 入電壓端之間,該含載流電極的第二電晶體耦合於反相器 電路的輸出及第二輸入電壓端之間,第一電晶體的控制電 極與反相器電路的輸入相耦合;且 耦合於反相器電路的輸入及第二電晶體控制電極之間 的電壓位準偏移電路,相對於加於第一電晶體之控制電極 的電壓,該電路可偏移加到第二電晶體之控制電極的電 壓,因此可允許兩電晶體可在低輸入電壓下動作。 12. 如申請專利範圍第11項的反相器電路,其中維持 第一及第二電晶體動作且加到第一及第二電壓端之間的最 小電壓差爲第一及第二電晶體臨限電壓的最大値》 13. 如申請專利範圍第11項的反相器電路,其中該電 壓位準偏移機構包含一源極隨從N通道電晶體, 可經由該N通道電晶體的臨界電壓,偏移第二電晶體 的控制電壓。 14. 如申請專利範圍第11項的反相器電路,其中該電 壓位準偏移機構包含一源極隨從P通道電晶體,可經由該P 通道電晶體的臨界電壓,偏移第二電晶體的控制電壓。 -15 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) — n I I I I 訂— 备 *、 .* (請先閲讀背面之注意事項再填寫本頁)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/469,176 US5552751A (en) | 1995-06-06 | 1995-06-06 | Low voltage, low power oscillator having voltage level shifting circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
TW296510B true TW296510B (zh) | 1997-01-21 |
Family
ID=23862749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW084109555A TW296510B (zh) | 1995-06-06 | 1995-09-13 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5552751A (zh) |
EP (1) | EP0775385B1 (zh) |
JP (1) | JP2000513509A (zh) |
KR (1) | KR100239105B1 (zh) |
DE (1) | DE69606499T2 (zh) |
ES (1) | ES2144243T3 (zh) |
TW (1) | TW296510B (zh) |
WO (1) | WO1996039741A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5612649A (en) * | 1996-05-06 | 1997-03-18 | Vlsi Technology, Inc. | Inverter amplifier circuits |
EP0853837B1 (en) * | 1996-08-07 | 2002-06-12 | Koninklijke Philips Electronics N.V. | Oscillator comprising a starting circuit |
JP3351503B2 (ja) * | 1996-10-09 | 2002-11-25 | シャープ株式会社 | 固体撮像装置 |
JPH11308103A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | Pll発振回路のノイズ低減方法とその回路 |
US6137374A (en) * | 1998-10-15 | 2000-10-24 | Chrysler Corporation | Low power clock oscillator |
GB2360154A (en) * | 2000-03-09 | 2001-09-12 | Texas Instruments Ltd | An IGFET oscillator operable on a low supply voltage |
US7116956B2 (en) * | 2001-02-16 | 2006-10-03 | Cubic Corporation | Power oscillator for control of waveshape and amplitude |
CN103095253B (zh) * | 2013-01-30 | 2016-06-01 | 湘潭芯力特电子科技有限公司 | 低功耗晶振电路 |
US10659012B1 (en) | 2018-11-08 | 2020-05-19 | Nxp B.V. | Oscillator and method for operating an oscillator |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2573266B2 (ja) * | 1987-12-18 | 1997-01-22 | 株式会社東芝 | 発振回路 |
US4956618A (en) * | 1989-04-07 | 1990-09-11 | Vlsi Technology, Inc. | Start-up circuit for low power MOS crystal oscillator |
US5126695A (en) * | 1989-06-14 | 1992-06-30 | Seiko Epson Corporation | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator |
US5229659A (en) * | 1991-10-16 | 1993-07-20 | National Semiconductor Corporation | Low power complementary mosfet digital signal buffer circuit |
US5457433A (en) * | 1993-08-25 | 1995-10-10 | Motorola, Inc. | Low-power inverter for crystal oscillator buffer or the like |
-
1995
- 1995-06-06 US US08/469,176 patent/US5552751A/en not_active Expired - Fee Related
- 1995-09-13 TW TW084109555A patent/TW296510B/zh active
-
1996
- 1996-05-30 KR KR1019970700779A patent/KR100239105B1/ko not_active IP Right Cessation
- 1996-05-30 EP EP96916577A patent/EP0775385B1/en not_active Expired - Lifetime
- 1996-05-30 WO PCT/US1996/007551 patent/WO1996039741A1/en active IP Right Grant
- 1996-05-30 DE DE69606499T patent/DE69606499T2/de not_active Expired - Fee Related
- 1996-05-30 JP JP09500692A patent/JP2000513509A/ja active Pending
- 1996-05-30 ES ES96916577T patent/ES2144243T3/es not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69606499D1 (de) | 2000-03-09 |
EP0775385A4 (en) | 1998-08-19 |
DE69606499T2 (de) | 2000-09-21 |
US5552751A (en) | 1996-09-03 |
KR970705227A (ko) | 1997-09-06 |
ES2144243T3 (es) | 2000-06-01 |
JP2000513509A (ja) | 2000-10-10 |
WO1996039741A1 (en) | 1996-12-12 |
EP0775385A1 (en) | 1997-05-28 |
KR100239105B1 (ko) | 2000-01-15 |
EP0775385B1 (en) | 2000-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10211727B1 (en) | Circuit for level shifting a clock signal using a voltage multiplier | |
US5126695A (en) | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator | |
US4387350A (en) | Watch circuit with oscillator gain control | |
US6930518B2 (en) | Level shifter having low peak current | |
TW296510B (zh) | ||
KR19990007168A (ko) | 노이즈 방지회로를 포함하는 오실레이터 회로 | |
JPH11186882A (ja) | Dフリップフロップ | |
TW301822B (zh) | ||
JPH09270683A (ja) | 相補型クロック発生器 | |
TW448625B (en) | Ring oscillator type voltage controlled oscillator | |
EP0793342A2 (en) | Flip-Flop Circuit | |
US6028492A (en) | Voltage-controlled oscillator and non-contact IC card including voltage-controlled oscillator | |
EP0744833B1 (en) | A flip-flop | |
JP3582967B2 (ja) | クロック信号レベル変換機能付ラッチ回路及びフリップフロップ回路 | |
KR100225213B1 (ko) | 반도체 장치 및 이 반도체 장치의 클럭 신호 제어방법(control of clock signal in semiconductor device) | |
US5235520A (en) | Integrated circuit having a function for generating a constant voltage | |
JP4455734B2 (ja) | 発振回路 | |
JP3185773B2 (ja) | クロック信号生成システム | |
US6525582B2 (en) | Latch operating with a low swing clock signal | |
US11901865B2 (en) | Low power crystal oscillator | |
JP3370256B2 (ja) | 分周器およびクロック生成回路 | |
KR0135967B1 (ko) | 집적회로 | |
JP3042451B2 (ja) | 発振回路内蔵型マイクロコンピュータ及び発振回路 | |
US4326277A (en) | Electronic timepiece | |
JPH11284437A (ja) | 発振回路 |