TW301822B - - Google Patents
Download PDFInfo
- Publication number
- TW301822B TW301822B TW085100551A TW85100551A TW301822B TW 301822 B TW301822 B TW 301822B TW 085100551 A TW085100551 A TW 085100551A TW 85100551 A TW85100551 A TW 85100551A TW 301822 B TW301822 B TW 301822B
- Authority
- TW
- Taiwan
- Prior art keywords
- output
- voltage
- circuit
- cmos
- dynamic latch
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Landscapes
- Logic Circuits (AREA)
- Dram (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
經濟部中央標準局員工消费合作社印及 A7 ___ B7 五、發明説明(1 ) 〔發明之技術領域〕 本發明係關於電壓控制振盪電路。 〔習知技術〕 —般之時鐘(clock)訊號源大部使用晶體振盡電路。 但是,晶體振盪電路基本上靥共振型’故難以自由獲得共振 頻率以外之頻率。相對地,電壓控制振盪電路則藉調整電容 器(即容量元件)之充電,放電時間’即可簡單取得所要頻 率。因此,對於需要不同頻率之時鐘之裝置,一般均使用電 壓控制振盪電路》 又,隨著低消費電力CMO S積體電路之普及化,各種 CMOS構成之電壓控制振盪電路亦被嘗試過》CMOS構 成之電壓控制振盪電路可大別爲單電容器式及雙電容器式等 2種。 單電容式之代表性之電壓控制振盪電路有如圖1 7 ( a )所示之環形振盪器(Ring Oscillator type)。其係使用 CMOS換流器151之源。汲極電流來控制電壓控制電流 源152、153,並藉由控制該CMOS換流器151之 輸出側所設容量元件1 5 4之充、放電時,進而控制振盪頻 率者。亦即,由圖1 .7 ( b )所示該電壓控制振盪電路之端 子1 5 A之電壓變化之波形圖可知,當CMO S換流器 丄51之N通道MOS電晶體爲OFF ,P通道MOS電晶|
I
I 體爲〇 F F時,經由其源極側之電壓控制電流源1 5 2之電i ί 流使容量元件154被充電,端子15Α之電壓上昇。該充 木紙張乂度適用中國國家標準(CNS ) Λ4现格(210Χ297公缝) (請先閱讀背面之注意事項再填寫本頁)
301822 經濟部中失標隼局員工消费合作社印11 A7 B7五、發明説明(2 ) 電時間T C係由電壓控制電流源1 5 2之電流值決定。另外 ,端子1 5A之電壓之減少係由於,CMOS換流器1 52 之P通道MOS電晶體爲OFF,N通道MOS電晶體爲 ON,容量元件1 5 4之充電電荷經由源極及源極側之電壓 控制電流源1 5 3放電所導致者。該放電時間TD亦由該源 極側之電壓控制電流源1 5 3決定。藉由電壓控制電流源控 制充、放電時間,據以控制周期T c (亦即振盪頻率)。又 ,於圖17 (b)中,Td表示CMOS換流器155、 1 5 6之延遲時間》另外,電源端子VDD、V ss間之電壓設 爲5V,CMOS換流器151之臨界值設爲2. 5V。 又,雙電容器式之電壓控制振盪電路之一例有如特開昭 5 9 — 6 2 2 1 5號所揭示之電壓控制電路。其係如圖1 8 (a )所示般,係由:各個之P通道MOS電晶體之源極均 同時接¥電壓控制電流源1 6 1的2個CMO S換流器 162、163 :及接於1個CMOS換流器162之輸出 端子的1個容量元件1 6 4 :及用來比較1個容置元件 1 6 4之充電電壓與特定之臨界值V REF的1個比較電路 1 6 5 ;及接於另1個CMOS換流器1 6 3之輸出端子的 另1個容量元件1 6 6 ;及用來比較另1個容量元件1 6 6 之充電電壓與特定之臨界值的另1個比較電路1 6 7 ;及設 定端子S接於1個比較電路之輸出,重置端子R接於另1個 比較電路之輸出端子,用以產生輸出之輸出端子Q接於1個 CMO S換流器1 6 2之輸入端子,用以產生反相輸出之輸 出端子接於另1個CMOS換流器1 6 3之輸出端子的正 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 本紙浪尺度適州中國國家標芈(CNS ) Λ4規格(210X297公釐) 5 經濟部中央標準局只工消资合作杜印裝 A7 B7 五、發明説明(3 ) 反器1 6 8所構成。此電壓控制振盪電路,當正反器1 6 8 之輸出爲',反相輸出爲""Η 〃時,1個CMOS換流 器之N通道MO S電晶體爲〇 F F,P通道MO S電晶體爲 ON,1個容量元件被充電。又,另1個CMO S換流器之 P通道MOS電晶體爲OFF ’ N通道MOS電晶體爲ON ,另1個容童元件被放電。各端子之電壓由圖1 8 ( b )之 波形圖可知,隨著1個容量元件之被充電,端子1 6 A之電 壓上昇,當超越特定臨界值VREF時,1個比較電路之輸出 變爲’正反器168即被設定,正反器168之輸出 變爲,,反相輸出變爲'"L"。如此,1個容量元件 1 6 4之放電開始,同時,另1個容量元件1 6 6之充電開 始。端子1 6 B之電壓上昇,當大於特定之臨界值vREF時 ,另1個比較電路1 6 7之輸出變爲,正反器1 6 8 被設定。反相輸出由變爲'。如上述說明般,該 電壓控制振盪電路,係使2個容量元件作交互充放電,據以 獲得來自於輸出端子Q、之振盪輸出,並藉由電壓控制電 流流控制2個容量元件之充電時間,進而控制振逯頻率。又 ,於圖1 8之(b) ,Tc表示充電時間,Td爲延遲時間 Ν«Γ ,T c表示周期。 〔發明所欲解決之問題〕 但是,上述1L電容器式電壓良制.振盪電賂,基本上係以 CMO S換流器構成環形振盪器之較簡單型,可於低電壓動 作,動作速度較快。但相反地,因構成CMO S換流器 本紙浪尺度適用中國國家橾準(CNS ) Λ4規格(2丨0X 297公釐〉_ _ (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 經濟部中央橾华劝只工消费合作社,1 A7 B7 五、發明説明(4 ) 1 5 1之P通道MO S電晶體及N通道MO S電晶體之能力 爸’導致充放電時間不一致,進而使任務(duty)控制不良 〇 又,上述雙電容器式電壓控制振盪電路,則因正反器之 設定。重置時序(亦即,,Η 〃之時間及、L 〃之時間)均 由同一型之MO S電晶體(圖1 8之例爲Ρ通道MO S電晶 體)控制之容量元件之充電時間來決定’故任務控制較佳, 但反面爲,構成正反器之NOR閘等之邏輯閘之延遲較大。 亦即,如眾所周知,最單純之R— S正反器係如圖19 (a )所示般,使1對NOR閘noO、nol中之1個輸入端 子b 〇、b 1接於相互之輸出端子Q而構成,以NOR 閘η 〇 〇、η ο 1之另1個輸入端子S、R作爲設定、重置 端子,其以等效電路表示如圖19 (b)。由同圖可知,例 如,當施加於輸入端子S而在輸出端子Q變爲 之前,因連接輸入端子S之Ν通道MO S電晶體變爲ON使 输入端子b 1之電壓下降,因接受該b 1電壓之NOR閘 η ο 1側之反相動作使輸入端子b 0之電壓上昇,因接受該 b 0電壓之NOR閘η 〇 0側之反相動作使輸入端子b 1之 電壓更加下降,如此一連串之動作被進行。但是,此種電'源 ,输出端子間多個MO S電晶體串接而成之構成,因爲伴隨 各MO S電晶體之容量成分,電阻成分,致使該一連串動作 所產生延遲大於環形振盪器之延遲要素(即CMO S換流器 )之延遲。因此,雙_雪容器式電壓控制振盪電路,其動作速 度較慢變^爲缺點,以致無法獲得高頻振盪。另外,由同圖( 本紙张尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先聞讀背面之注意事項再填寫本頁) >裝_ 訂 經濟部中央椋準局Η工消费合作社卬" A7 __ B7_五、發明説明(5 ) b )亦可得知,雙電容器式電壓控制振盪電路,因其正反華 客貫通電流較大/故難以抑制消費電流。此外,因正反器包 含串接於電源與输出端子之間之多個MO S電晶體之構成, 故不適於低電源電壓化。 本發明目的在於提供一種低電源電壓動作爲可能,低消 費電力,而且具較佳之任務控制性,高速動作爲可能的電壓 控制振盪電路。 〔解決問題之方法〕 使用第1 ,第2動態閂鎖電路用以保持振盪輸出之'Η ”、a L ^之狀態。其係以串接之Ν通道、Ρ通道Μ 0 S電 晶體之連接點爲輸出端子,藉該連接點之寄生容量保持输出 端子之狀態,並藉由Ν通道、Ρ通道M〇 S電晶體中任一方 之Ο Ν狀態使輸出端子之狀態反轉。如此,則高速動作爲可 能。另外,閂鎖部分不使用CMO S構成,故可抑制該部分 之貫通電流,即可縮減消费電力。 〔發明之實施形態〕 r: 爲達成上述目的,本發明之電壓控制振盪電路係具有: 藉由輸入電壓控制電流的電流源; 連接於該電流源之第1及第2 CMO S換流器; 連接於該第1 CMO S換流器之輸出,介由該第1 CMO S換流器並藉來自於上述電流源之電流被充電,而且 介由該第1 CMOS換流器被放電的第1容量元件; 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X 297公釐)—~ ^ " — (請先閲讀背面之注意事項再填寫本頁)
301822 經濟部中央標準局Μ工消费合作社印策 A7 B7五、發明説明(6 ) 根據該第1容量元件之充電電壓是否大於基準電壓來變 化输出狀態的第1比較電路; 連接於第2 CMO S換流器之輸出,介由該第2 CMO S換流器並藉由來自於上述電流源之電流被充電,而 且介由第2 CMO S換流器被放電的第2容量元件; 根據該第2容量元件之充電電壓是否大於基準電壓來變 化輸出狀態的第2比較電路; 由串接之N通道、P通道MO S電晶體,及設於該等N 通道、P通道MO S電晶體之連接點之输出端子所構成,而 且在1個MO S電晶體之閘極連接有第1容量元件之充電電 壓,在另1個CMOS電晶體之閘極連接有第2比較電路之 輸出,的第1動態閂鎖電路;及 由串接之N通道、P通道MO S電晶體,及設於該等N 通道、P通道MO S電晶體之連接點之輸出端子所構成,而 且在1個MO S電晶體之閘極連接有第2容量元件之充電電 壓,在另1個CMO S電晶體之閘極連接有第1比較電路之 輸出,的第2動態閂鎖電路;而且 將第1動態閂鎖電路之反相輸出或第2比較電路之輸出 連接於第1 CMO S換流器之输入,將第2動態閂鎖電路之 反相輸出或第1比較電路之輸出連接於第2 CMO S換流器 之輸入》 又,較好是在第1動態閂鎖電路與第2動態閂鎖電路之 輸出間將2個CMO S換流器互以相反方向並接。 又,爲達成上述目的’本發明之電壓控制振盪電路亦可 (請先閲讀背面之注意事項再填寫本頁) _裝· 訂
A 本紙張尺度適用中國國家標隼(CNS ) Α4規格(210Χ 297公釐) 經濟部中央標準局Μ工消t合作杜印$ A7 ______B7 五、發明説明(7 ) 係具有: 藉由输入電壓控制電流的電流源; 連接於該電流源之第1及第2 C MO S換流器; 連接於該第1 CMO S換流器之輸出,介由該第工 CM〇 S換流器並藉來自於上述電流源之電流被充電,而且 介由該第1 CMO S換流器被放電的第1容量元件; 根據該第1容量元件之充電電壓是否大於基準電壓來變 化輸出狀態的第1比較電路; 連接於該第1比較電路之輸出的第3 CMO S換流器; 連接於第2 CMO S換流器之輸出,介由該第2 CMO S換流器並藉由來自於上述電流源之電流被充電,而 且介由第2 CMO S換流器被放電的第2容量元件; 根據該第2容量元件之充電電壓是否大於基準電壓來變 化輸出狀態的第2比較電路; 連接於該第2比較電路之輸出的第4 CMO S換流器: 由串接之N通道、P通道MO S電晶體,及設於該等N 通道、P通道MO S電晶體之連接點之輸出端子所構成,而 且在1個MOS電晶體之閘極連接有第1比較電路之輸出, 在另1個CMO S電晶體之閘極連接有第4 CMO S換流器 之输出,的第1動態閂鎖電路;及 由串接之N通道、P通道MO S電晶體,及設於該等N 通道、P通道MO S電晶體之連接點之输出端子所構成,而 且在1個MOS電晶體之閘極連接有第2比較電路之输出, 在另1個CMO S電晶體之閘極連接有第4 CMO S換流器 本紙疚尺度適圯中國國家標準(€奶)六4規格(210父297公釐) (請先閱讀背面之注意事項再填寫本頁) .裝. ,ιτ 4 10 - 經濟部中央標华局H:r::;llt合作.社印负 A7 ____B7_ 五、發明説明(8 ) 之输出,的第2動態閂鎖電路;而且 將第1動態閂鎖電路之輸出或第2比較電路之反相輸出 連接於第1 CMO S換流器之輸入,將第2動態閂鎖電路之 輸出或第1比較電路之反相輸出連接於第2 CMO S換流器 之輸入。 此處同樣地,較好是在第1動態閂鎖電路與第2動態閂 鎖電路之輸出間將2個CMO S換流器互以相反方向並接。 另外’上述構成中,作爲第1 、第2容量元件之替代, 亦可在第1 CMO S換流器之輸出,第2 CMO S換流器之 輸出間連接1個容量元件,並藉經由第1 CMO S換流器或 第2 CMO S換流器產生之上述電流源之電流對其作雙向交 互充電。 上述電壓控制振盪電路中,響應於第1、第2容量元件 之各個充電電壓之大於基準電壓,較好是設置使上述各個充 電電壓之上昇速度加快之第1 、第2副充電電壓。 同樣地第1及第2比較電路較理想是同時設有,在各爲 不同電位之電源端子間連接有,將不同導電型之MO S電晶 體之各汲極互接而成之串聯電路,並以該連接點爲輸出端子 ,以1個MOS電晶體之閘極爲輸入端子,由與該第1及第 2比較電路之另1個MO S電晶體爲相同導電型之MO S電 晶體所形成,將源極接於上述另1個MO S電晶體之源極側 之電源端子,汲極分別接於第1 、第2容量元件,將閘極接 於第1 、第2比較電路之上述連接點的第1 、第2副充電路 壓。 (請先閲讀背面之注意事項再填寫本頁) 丨裝· 訂 本紙張尺度適用中國國家標芈(CNS ) A4規格(210X 297公釐) -11 經濟部中央標準局Μ工消费合作社印製 A7 B7五、發明説明(9 ) 〔實施例〕 以下,以實施例說明本發明之電壓控制振盪電路。本發 明屬零签屋盖显.遷電屬。如以上說明般,於習知 雙電容器式電壓控制振盪電路,係使用以CMO S邏輯閘構 成之正反器作爲使振盪輸出端子之邏輯位準鎖定爲'〃或 之裝置,但是其爲動作速度下降,消費電力增大之原 因之一。因此,本發明係以新的構成取替正反器,亦即,藉 由設置後述之重L態.Η麓電路,.來實現提昇雙電容器式電壓控 制振盪電路之動作速度及低消費電力、低電源電壓之目的。 II ——·· - -............. ....... 首先,說明本發明實施例之一之電壓控制電路。圖1爲 本實施例之構成之電路圖。 1〜1爲公知之寧壓控制電流源,根據施加於控制端子 (未圖示).之控制電壓來產生電流》 3爲第1CM0S換流器,3爲第2CM0S換流器, 均速接成’ Ρ通道MO S電晶體之源極接於各個電源控制電 流源1 ’ Ν通道MOS電晶體之源極接於電源端子Vss( 0V)。 ^里差1容量元件,1端接於第1 CMOS換流器2之 ..... - - „ 输_出端’另1端接於電源端Vss,介由第1 CMO S換流器 2之P通道MO S電晶體控制之電源控制電流源1之電流被 充電。另外’介由該N通道MO S電晶體使充電電荷放電。 該第1容量元件4亦可爲M〇 S電晶體之閘極容量等之寄生 容量。 (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 本紙張尺度適用中國國家榡準(CNS ) Α4規格(210Χ297公釐) 12 - 經濟部中央標準局Μ Μ消費合作社印货 A7 B7五、發明説明(10 ) 5爲第1比較電路,係根據第1容量元件4之充電電壓 是否大於基準電壓來變化輸出狀態。此處,第1比較電路5 係將P通道MO S電晶體及N通道MO S電晶體串接而成, 並於其接點設輸出端子。N通道MO S電晶體之閘.極接受第 1容量元件4之充電電壓,P通道MO S電晶體之閛極則接 後述之第1動態閂鎖電路之輸出》 6晷第2容量元件,一端接於第2 CMO S換流器3之 輸出端,另一端則接於電源端Vss,藉由第2 CMO S換流 器3之P通道MO S電晶體控制之電源控制電流源1之電流 被充電。另外,介由N通道MO S電晶體使充電電荷被放電 。該第2容量元件6亦可爲MO S電晶體之閘極容量等寄生 容量。 I爲第2比較電路,係根據第2容量元件6之充電電壓 是否大於基準電壓來變化輸出狀態。此處,第2比較電路7 是將P通道MO S電晶體及N通道MO S電晶體串接而成, 並於該連接點設有輸出端子。N通道MO S電晶體之閘極接 受第2容量元件6之充電電壓,P通道MOS電晶體之閘極 則連接有後述之第2動態閂鎖電路之輸出。 8爲第1動態閂鎖電路,係由串接之P通道MO S電晶 體及N通道MO S電晶體構成,於其連接點設有輸出端子。 此處’ N通道MO S電晶體之閘極接受第1容量元件之充電 電壓’ P通道MOS電晶體之閘極則連接第2比較電路7之 輸出。又,該第1動態閂鎖電路8之輸出被輸出至第2 CMO S換流器3之輸入端。另外,於輸入端具有由接於後 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 本紙張尺度適用中國國家樓準(CNS ) Λ4規格(210Χ29.7公釐) - 13 - 經濟部中央標革而Η工消t合作杜印製 A7 _B7____五、發明説明(11 ) 段之MO S電晶體之閘極容量等構成之寄生容量’爲方便起 見,以容量元件C 3表示。 _9爲第2動態問鎖電路,係由串接之P通道Μ 0 S電晶 體及Ν通道MO S電晶體構成,於其接點設有輸出端子,此 處,Ν通道MO S電晶體之閘極接受第2容量元件之充電電 壓,Ρ逋道Μ 0 S電晶體之閘極則連接·第1比較電路5之輸 出。另外,該第2動態閂鎖電路9之輸出被接至第1 CMO S換流器2之輸入端。又1輸出端具有由連接於後段 之MO S電晶體之閘極容量等形成之寄生容量,爲方便起見 ,以容量元件C 4表示。 1 〇、1 1爲CMOS換流器,其係於第1動態閂鎖電 路8之輸出端與第2動態閂鎖電路9之輸出端之間,以互爲 反向並接。 另外,於第2動態閂鎖電路9之輸出端設有输出端子 OUT 1 ,於第1動態閂鎖電路8之輸出端設有輸出端 0UT2。由輸出端0UT1 、0UT2取得振盪輸出。 以下,說明本實施例之動作。首先,說明動態閂鎖電路 之動作。其構成係如針對第1 、第2動態閂鎖電路8 、9所 說明般,如圖2所示,於電源端V DD (例如5 V )與電源端 Vss(OV)之間串接有P通道MOS電晶體及N通道 MOS電晶體,以P通道MOS電晶體、N通道MOS電晶 體之各閘極爲輸入端,分別爲輸入端A、輸入端B。另外, 於該等MO S電晶體之接點設有輸出端〇 U T,於該輸出端 0 U T連接有由閘極容量等構成之寄生容量,爲方便起見, ------------^ 1^.-- (請先閱讀背面之注意事項再填寫本頁) 訂 本紙悵足度適m中国固家標隼(CNS ) Λ4規格(210X 297公釐) 301622 B7 經濟部中央標準,-工消f合作社印裝 五、發明説明( 12 ) 1 以 容 量 元 件 C 表 示 〇 1 I 接 著 說 明 動 作 首 先 如 圖 3 ( a ) ( 此 處 圖 3 之 1 1 I Η 、 L 表 示 各 端 子 之 電 壓 狀 態 0 、 X 表 示 各 Μ 〇 S 電 晶 體 1 1 之 〇 N 〇 F F 狀 態 ) 所 示 般 當 輸 入 端 A 、 Β 同 時 被 施 加 請 先 1 1 電 壓 Η 時 僅 有 Ν 通 道 Μ 〇 S 電 晶 體 爲 0 Ν 容 量 元 件 閲 讀 背 1 1 C 之 電 荷 被 放 電 故 輸 出 端 0 U T 之 電 壓 爲 % L /Τ 〇 面 之 注 1 I 其 次 由 此 狀 態 如 圖 3 ( b ) 所 示 般 施加 電 壓 L 意 事 項 1 I ff 於 輸 入 端 Β 時 Ρ 通 道 Μ 0 S 電 晶 體 N 通 道 Μ 0 S 電 晶 填 % 本 裝 體 均 變 爲 0 F F 容 量 元 件 C 之 電 荷 沒 有 移 動 輸 出 MJJ 端 頁 1 I 〇 U T 之 電 壓 保 持 ( 鎖 定 ) 於 L 之 狀 態 0 1 1 實 際 上 該 狀 態 係 因 洩 漏 電 流 而 向 平 衡 電 位 之 移 動 亦 即 1 1 動 態 狀 態 但 因 該 移 動 相 對 於 成 爲 次 — 輸 入 之 變 化 爲 相 當 緩 1 訂 慢 > 故 ψ 出 可 視 爲 Λ/1> 鎖 定 狀 態 〇 1 1 次 如 圖 3 ( C ) 所 示 般 施 加 電 壓 % L • 於 輸 入 .端 1 | A 則 Ρ 通 道 Μ 0 S 電 晶 體 ΗΒ. 變 爲 0 Ν 藉 此 使 容 量 元 件 C 被 1 | 充 電 输 出 端 0 U Τ 之 電 壓 變 爲 Η -r 〇 | 接 著 如 圖 3 ( d ) 所 示 般 施 加 電 壓 Η 於 輸 入 端 1 1 A » 則 Ρ 通 道 Μ 0 S 電 晶 體 變 爲 〇 F F 〇 此 處 容 量 元 件 C 1 1 之 電 荷 亦 沒 有 移 動 輸 出 端 〇 U T 之 電 壓 保 持 於 Η ¥ 之 狀 1 1 態 0 1 1 接 著 施 加 電 壓 Η • 於 輸 入 端 B 時 N 通 道 Μ 〇 S 電 1 I 晶 體 變 爲 〇 N 容 量 元 件 C 之 電 荷 介 由 此 N 通 道 Μ 0 S 電 晶 I 1 | 體 nsz. 放 電 9 亦 即 回 復 至 ΓΘΊ 圖 3 ( a ) 之 狀 態 〇 以 下 說 明 之 本 實 1 1 施 例 之 動 作 第 1 第 2 動 態 閂 Λ/Ι> 鎖 電 路 係 分 別 重 複 圖 3 ( a ! 1 1 本紙張尺度通凡中團國家標準(CNS ) Λ4規格(2IOX297公釐) -15 - 經濟部中央標孪局Η工消费合作社印製 A7 __B7 五、發明説明(13 ) )〜3 ( d )之動作。 藉由使用此種動態閂鎖電路,在電源與輸出端之間串接 有多個電晶體之構成,使高速化及低電源電壓化爲可能。 接著,說明本實施例之動作,此處,參照圖4之用以表 示圖1各端子電壓之狀態之波形圖,圖5 (a) 、 (b)、 圖6 (a) 、 (b)之用以表示圖4之各時序中之各端子電 壓之狀態及各MOS電晶體之ON、OFF狀態等來加以說 明。此處,圖5、6之Η、L表示各端子電壓之狀態。0、 X表示各MOS電晶體之ON、OFF狀態。 首先β圖4之時序t。,係如圖5 (a)所示般,將 端子A1設定爲"L 〃。端子Cl、C2 (分別爲輸出端 〇11丁2、01;丁1)分別設定爲'"11, , ' L ^ 。第 1、 第2動態回路分別設定爲將ΑΗ" , tL"動態鎖定之狀態 。此處,若以對應正反器而言,分別鎖定爲設定,重置狀態 。又,爲說明方便,動態閂鎖狀態係以圖4之C 1 、C 2之 波形之附記有斜線之部分表示。但是,於本實施例中,在2 個動態閂鎖電路之輸出端間,CMOS換流器係以反向並接 ,故於斜線部分,狀態亦可說是靜態。此處,於第1 CMOS換流器2 ,N通道MOS電晶體爲OFF ’ P通道 MOS電晶體爲ON,第1容量元件4被充電。第2 CMOS換流器3之P通道MOS電晶體爲OFF,N通道 MOS電晶體爲ON,第2容量元件6處於放電狀態。 於時序第1 ,第1容量元件4被充電,端子A 1之電壓 大於N通道MO S電晶體之臨界值Vthl。於此時序’如圖 ---------i _裝------訂-----1-沐 (請先閲讀背面之注意事項再填寫本頁) 表紙悵&度逋用中國國家標隼(CNS ) Λ4規格(210 X 297公釐> _ j 6 _ 經濟部中央標準^•'只工消贤合作社印裝 A7 _____B7_ 五、發明説明(l4 ) 5 ( b )所示般,第1比較電路5及第1動態閂鎖電路8之 N通道MOS電晶體爲ON,端子Bl 、C1之電壓開始下 降。又,圖5 (b)之虛線所示Η。係表示施加於該端子之 電壓由"Η 〃狀態開始變爲〃狀態。又,虛線所示之L 則相反地,表示施加於該端子之電壓由tL"狀態變爲 "狀態。以後之說明圖上之標記亦表示與其相同之狀態。 於時序t2,第1比較電路5之輸出,亦即,端子B 1之 電壓下降,由電源端V DD看之端子B 1之電壓變爲低於P通 道Μ 0 S電晶體之臨界值V th2 »如此則第2動態閂鎖電路 9之P通道MO S電晶體開始變爲ON,端子C 2之電壓上 昇。 藉由設於第1、第2動態閂鎖電路8、9之輸出端子間 之2個CMOS換流器1〇、11 ,使端子Cl 、C2之電 壓變化加速。如此則第1 、第2動態閂鎖電路8、9之輸出 分別被設定爲' Η "。 亦即,於時序t3,當第1動態閂鎖電路8之输出,亦 即’端子C 1之電壓小於CMOS換流器之臨界值Vth3( VtM、Vth2、Vth3 之間存在有 Vthl<Vth3< (VDD — v I:h2 )之關係)時,如圖6 ( a )所示般,於第2 CMOS換流器3,N通道M0S電晶體爲OFF,P通道 M〇S電晶體變爲on,第2容量元件6被開始充電》 又’於時序t4,第2動態閂鎖電路9之輸出,亦即, 端子C 2之電壓大於臨界值Vth3時。如圖6 ( b )所示般 ,於第1CMOS換流器2,P通道MOS電晶體變爲 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 本紙张尺度適用中國國家標準(CNS ) Λ4規格(210X2517公釐) 17 - 經濟部中央榡雎杓Η-.Γ..访贫合作社印裂 A7 __B7 五、發明説明(l5 ) OFF,N通道MO S電晶體爲ON,第1容量元件4之充 電電荷被放電,端子A 1之電壓下降。與此同時,第1比較 電路5之N通道MOS電晶體爲OFF,第1比較電路5之 輸出,即,端子B 1之電壓上昇。又,早於此之前,由電源 端V DD看之端子C 1之電壓變爲低Mvth2,據此使第1比 較電路5之P通道MOS電晶體變爲ON,端子B 1之電壓 之下降被抑制,變爲上昇。又,之後,端子B 1之電壓變爲 ' Η ",據此,第1 、第2動態閂鎖電路8、9如上述般將 輸出狀態以動態鎖定。 此處,电( b )中之各端子之狀態係與圖5 ( a )互 爲對映,由此可知,之後,依序經過使圖5 (b)、圖6 ( a )之各端子之狀態之對映反轉之狀態而回復圖5 ( a )之 狀態。亦即,以圖1所示左右對稱之成對之左右電路(例如 第1M0S換流器2及第2CM0S換流器3)取替可進行 上述動作。具體而言可進行下述動作。於時序t 5,第2容 量元件6被充電,端子A2之電壓大於臨界值Vthl,第2比 較電路7及第2動態閂鎖電路9之N通道MO S電晶體變爲 ON ’端子B2 ,C2之電壓下降。接著,於時序te,第 2比較電路7之輸出,亦即,由電源端VDD看端子B 2之電 壓變爲小於臨界值V th2,如此則第1動態問鎖電路8之P 通道M〇 S電晶體變爲ON,端子C 1之電壓上昇。此處, 藉CMOS換流器1〇、12可加速端子Cl 、C2之電壓 之變化。如此則第1 、第2動態閂鎖電路8、9之輸出分別 爲''Η, 、 ' L "。因此,於時序1:7,第2動態閂鎖電路 本紙悵义度通用中丨與國家標準(CNS ) Α4規格(2丨0 χ 297公釐)_ j 8 _ (請先閱讀背面之注意事項再填寫本頁) -裝. 訂
A 經濟部中央標準局Μ工消f合作社印t A7 ____ B7 五、發明説明(16 ) 9之輸出變爲小於Vth3,於第icmOS換流器2,N通 道MOS電晶體爲OFF,P通道MOS電晶體爲ON,第 1容量元件4被開始充電。又,於時序!;8,端子C 1之输 出,亦即’在接受第1動態閂鎖電路9之輸出之、H#的第 2CM0S換流器3 ’ P通道MOS電晶體爲OFF,N通 道MOS電晶體變爲ON。如此則第2容量元件6之充電電 荷被放電’端子A 2之電壓下降。與此同時,第2比較電路 7之N通道MOS電晶體變爲OFF,第2比較電路7之輸 出,亦即,端子B2之電壓上昇。之後,端子B 1之電壓變 爲t Η ",第1 、第2動態閂鎖電路8、9以動態狀態將輸 出狀態鎖定。 之後,於時序te,第1容量元件4被充電,端子A 1 之電壓大於臨界值Vthl。此爲回復時序之狀態。以後, 反複上述動作,則於Cl ,C2即可產生圖4之Cl 、C2 所示振盪輸出。 如上所述般,本實施例中,使第1、第2容量元件4、 6交互充放電,據以使第1、第2動態閂鎖電路8、9之输 出反轉,獲得振盪輸出。亦即,當一個容量元件,例如第1 容量元件4被充電至上述臨界值時,接於該容量元件側之動 態閂鎖電路,此場合,爲第1動態閂鎖電路8被重置。同樣 地,接於該容量元件側之比較電路,此場合爲,第1比較電 路之輸出端之電壓由'Η '狀態下降。當該比較電路之輸出 電壓由電源端V DD看爲低於臨界值V *^時,另一動態閂鎖 電路,此場合爲,第2動態閂鎖電路被設定。如此則,另一 (請先閲讀背面之注意事項再填寫本頁) -裝 訂 本紙张尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 19 - 經濟部中央標準局K工消費合作社印裝 A7 B7五、發明説明(IT ) 容量元件,此場合爲第2容量元件6被開始充電。另外,藉 另一動態閂鎖電路之設定,進行一方之容量元件之電荷之放 電。如此則,一方之動態閂鎖電路將輸出鎖定,另一方之比 較電路之输出端之電壓回復、:!·!"之狀態。以成對之此種交 互動作之電路取代交互進行,可使第1 、第2容量元件4、 6交互充放電。由上述說明亦可知,本實施例中,上述成對 電路中之一方爲充電動作,号一方爲放電動作,此兩種動作 被並行進彳了 ’故其延遲大約等於一方之動作之延遲分。另外 ,動態閂鎖電路之設定,重置係分別由P通道MO S電晶體 、N通道MO S電晶體之變爲ON來進行,此時之延遲僅爲 MO S電晶體之一段分而已,和正反器相較具較佳之響應性 。據此則,於本實施例中,從一方之容量元性(例如第1容 量元件4 )之充電至臨界值之後,至另一方之容量元件(例 如第2容量元件6 )之充電開始爲止,只產生一方之動態閂 鎖電路(此處爲第1動態閂鎖電路8 )所造成之1段分之延 身。因此,本實施例較具備2段分延遲之3段環形振盪器可 得更高之振盪頻率。又,此處’第1 、第2動態閂鎖電路8 、沒系直接將第1 、第2容量元件4、6之充電電壓輸出至 • «χΓ Ν通道MO S電晶體之閘極’故相較於一般之CMO S換流 器具有較低臨界值,因而可縮短充電所需時間,有助於提昇 電路之動作速度。同時’與CMO S換流器之臨界值不同’ 不易受電源電壓變動之影響,對電源離開具較佳之穩定性。 又,本實施例爲雙電容器式’和同樣使用習知正反器之 3段環形振盪器相較,具有較佳之任務控制性。 本紙張尺度適用令國國家標準(CNS ) A4規格(210X297公釐)-2〇 _ --II-----1 1 裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 301822 A7 ___B7______ 五、發明説明(18 ) 又,習知使用正反器者,因構成正反器之N0R鬧之P 通道MO S電晶體、N通道MO S電晶體同時率爲ON ’電 源端子間產生貫通電流,難予抑制消费電力。然而’本資施 例中,於第1、第2動態電路8、9,其所構成之?通道 MOS電晶體、N通道MOS電晶體雖同時OFF ’但是只 ! 一方處於Ο N之狀態’而且’補助2個動態閂鎖電路之2 個CMOS換流器1 0、1 1之尺寸爲較小者故可抑制電 源端V DD、V ss間所產生貫通電,即可抑制消費電力° 接著,說明本發明第2實施例。上述第1實施例’係藉 由第1、第2動態閂鎖電路8、9之输出來分別驅動第2、 第1 CMOS換流器3 ' 2,但是,亦可藉由第1、第2動 態閂鎖電路8、9之反相輸出分別驅動第1 、第2 CMOS 換流器2、3。本實施例中係如此之構成。圖7爲本實施例 之電路圖,該圖中與圖1所示號碼相同之號碼表示和圖1者 爲相同之構成要素》圖中,1 2〜1 5爲CMOS換流器》 CMOS換流器12、1.3分別接受第1 、第2動態閂鎖電 路8、9之輸出,使之反相後分別輸出至第1 、第2 CMOS換流器2、3。又’ CMOS換流器14、1 5分 別接受C Μ 0 S換流器1 2、1 3之輸出,使之反相後分別 供給至第1 、第2比較電路5、7之Ρ通道MOS電晶體之 閘極。此處,該等CMOS換流器12〜15之臨界值設爲 上述臨界值Vth3。又,在第1動態閂鎖電路8之輸出端設 有輸出端子Outl,在第2動態閂鎖電路9之输出端設有輸 出端子Out2。由輸出端子Outl、〇u1:2得振盪輸出。 衣紙G尺度適,η 1,1!國家標準(CNS )八4規格(210X297公釐)_ 91 _ (請先閲讀背面之注意事項再填寫本頁) 丨裝- 訂 經濟部中央標準局Η工消费合作社印製 經濟部中央標隼局HX消費合作.社印製 A7 ___B7 五、發明説明(19 ) 以下,說明本實施例之動作。本實施例亦和第1實施例 同樣,參考圖8所示圖7之各端子電壓之狀態波形圖來說明 〇 先,於圖8所示時序t。,設定端子A1爲。 另外,端子C1’C2分別設爲、11, ’ ' L ",第1,第 2動態閂鎖電路分別設定成鎖定於** '^^之狀態。 於時序t i,第1容量元件4被充電,端子A 1之電壓 大於N通道M〇 S電晶體之臨界值Vthl。據此,則第1比 較電路5及第1動態閂鎖電路8之N通道MO S電晶體變爲 〇N,端子B 1 ,端子C 1之電壓開始下降》於時序t2, 由端B 1之電源端V DD看之電壓變爲小於P通道MO S電晶 體之臨界值Vth2,使得第2動態閂鎖電路9之P通道 MOS電晶體變爲ON,第2動態閂鎖電路9之輸出,即, 端子C2之電壓上昇。於時序t3,端子C 1之電壓低於臨 界值Vth3,CMOS換流器1 2之输出,即,端子〇 1之 電壓開始上昇。如此,則於時序t4,CMQs換流器1 2 之輸出,即,端子D 1之電壓大於臨界值Vth3,於第χ CMOS換流器2 ’ P通道MOS電晶體變爲〇ff,N通 道MOS電晶體變爲ON ’第1容量元件4之充電電荷被放 電,端子A 1之電壓下降。當端子A 1之電壓變爲時 ,第1動態閂鎖電路8之N通道MOS電晶體變爲〇Fir , 第1動態閂鎖電路8將輸出AL"鎖定。又,此種狀態,爲 說明方便起見,於圖8之波形C 1附記斜線表示。但是,於 本實施例中。因2個動態閂鎖電路之輸出端子間,CM〇 s ί -裝 訂 Γ.^. (請先閲讀背面之注意事項再填寫本頁) 本紙張又度適用中國國家標準(CNS ) A4规格(210X297公釐) -22 - 經濟部中央標準局員工消費合作社印製 A7 ______B7五、發明説明(2〇 ) 換流器係互以反向並接,故於斜線部分亦可稱爲靜態狀態。 於時序t5,使CMOS換流器1 2之輸出反轉之 CMO S換流器1 4之輸出,亦即端子E 1之電壓變爲小於 臨界值Vth2,當變爲時,使第1比較電路5之P通 道MO S電晶體變爲ON,端子B 1之電壓上昇。之後,端 子B1之電壓變爲,據此則第2動態閂鎖電路9之輸 出被動態鎖定。又,爲說明之方便,此狀態以圖8之波形C 2附加斜線表示。 於時序te,第2動態閂鎖電路9之輸出,亦即端子C 2之電壓大於臨界值Vth3,如此則CMOS換流器1 3之 輸出,即端子D 2之電壓開始下降。因此,於時序t 7, CMO S換流器1 3之輸出,亦即端子D 2之電壓變爲小於 臨界值vth3,則於第2CM0S換流器3 ,N通道M〇S 電晶體爲OFF,P通道MOS電晶體變爲ON,第2容量 元件6之充電開始,端子A 2之電壓上昇》 於本實施例中,之後,將圖7之左右對象所示互爲成對 之左右電路以互換之形式進行以上之動作。雖未有具體之說 明,但之後於各時序之各端子之電壓狀態係如圖8所示般。 —r 據此,則於本實施例中,亦可藉由第1 、第2容量元件4、 6之交互充放電,可於端子C 1、C 2可獲得振盪輸出》 另外,本實施例中,當一方之容量元件放電終了後,另 一方之容量元件之充電開始。因此,如圖9 ( a )所示般, 設定1個容童元件充電用之電壓控制電流源1 ,使兩方之容 量元件共用。當電壓控制電流源1共用時’第1、第2 (請先閱讀背面之注意事項再填寫本頁) 、裝· 訂
A 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央標準局·Μ工消f合作杜印裝 A7 _____B7_ 五、發明説明(21 ) CMOS換流器2、3被供給完全相等之電流,因此可提昇 電路之對稱性,此點相當有利,又,於第1實施例中同樣地 ’如圖9 (b)所示般,可使電源控制電流源1共用。此種 場合下,雖然容量元件4、6之充電初期之電位上昇之線性 有所損壞,但因損壞之容量元件4、6之任一方均相等,故 乃不損及對稱性’或者可以說,藉由電流源之共用更可提昇 對稱性。又,例如如圖9 ( c )所示般,藉由使該電壓控制 電流源1共用,則於端子A 3經常流通電流,故圖9 ( c ) 之P通道MO S電晶體P 3經常動作於飽和區域之高阻抗狀 態,如此則可抑制因電源電壓變動所導致供給至第1 、第2 CMO S換流器2、3之電流之變動,亦即可避免因電源電 壓變動造成之頻率不穩定現象,此點極爲有利。 另\^’圖9(3) ’ (b)所示者,係使容量元件4、 6 ,交互充放電1當於一方被充電期間,另一方係處於未使 用狀態,故可利用此現象而將容量元件4、6以1個容量元 件取代。圖1 0 ( a ) 、( b )所示即爲針對圖9 ( a )、 (b )所示者進行如此變更者。亦即,廢掉容量元件4、6 ,代之以在第1 、第2CM0S換流器2、3之输出端子間 連接容量元件1 6,其動作除了原來以2個容量元件4、6 交互進行之充放電變爲以1個容量元件16作雙向之交互連 接充放電之外,餘均同圖9 (a) (b)之動作,亦可得同 樣之作用、效果。 又,於上述第1實施例,第2實施例中,雖於第1動態 閂鎖電路8、第2動態閂鎖電路9之輸出端之間將2個換流 本紙張尺度適用中國®家標隼(CNS ) A4規格(210X 297公釐) --------ί -裝------訂-----.f级 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局只t;消費合作社印t A7 B7 五、發明説明(22 ) 器10、1 1反向並接,但是,如以下說明般,爲能提昇振 盪之穩定性,較好是與動態閂鎖電路併用。亦即_,於上述第 1實施例、第2實施例中,若採用省略CMO S換流器1 〇 、:L 1之構成,則有可能使低頻之振盪不穩定。此乃因係將 第1、第2動態閂鎖電路8、9之後之各CMOS反換器, 藉由第1、第2動態閂鎖電路8、9之P通道MOS電晶體 、N通道MO S電晶體之任一方加以驅動之故,關於此點, 以第2實施例中省略CMOS換流器1 0、1 1之構成爲例 說明之。此處,參照圖11說明之,圖11所示者,於第2 實施例中省略CMOS換流器1 〇、1 1之構成(雖未圖示 ,但爲以下說明方便起見,CMOS換流器10、11以外 之構成以和圖7所示者相同之號碼稱呼)中之端子A 1 、端 子C 2之各時序之電壓。於時序t。,當端子A 1之電壓大 於N通道MO S電晶體之臨界值乂^^時,端子c 1之電壓 開始變爲。但是,若端子A 1之電壓上昇速度較慢時 ’端子C 1之電壓變化亦變爲緩慢。其理由如下。亦即,當 端子C 1之電位處於電源端子V DD之電位附近。端子A 1被 供給g臨界值Vthl僅略高之電壓時,該N通道MO S電晶 體係動作於飽和區。但是,該飽和電流之增加係受到來自於 端子A 1之臨界值Vthl之上昇部分,因此,在端子a 1之 電壓上昇速度慢之場合’亦即端子A 1之電壓於臨界值
Vthl附近停留較長時間之場合時,飽和電流值亦僅止於較 小值,故端子C 1放電變爲、L"所需時間較長。另一方面 ,於時序t i•當端子C 1之電壓小於CMO S換流器1 6之 -Μ氏悵义度適用t國國家標隼(CNS ) A4規格 ( 210X21?7公楚) (請先閱讀背面之注意事項再填寫本頁) 、裝· k -25 - 經濟部中央標隼局Μ工消费合作社印製 A7 ____B7 五、發明説明(23 ) 臨界值vth3時,第1 CMO S換流器2之P通道MO S電 晶體爲OFF,N通道MOS電晶體變爲ON。因此,於時 序1;2,第1容量元件4被放電,但因此動作爲CMOS動 作,與MO S電晶體單獨之動作比較較快。其理由如下,當 端子C 1之電壓等於CMO S換流器之臨界值時,構 成該換流器之P通道MO S電晶體及N通道MO S電晶體係 處於飽和區。由各電晶體之臨界值來看,與乂^^距離很遠 ,故兩電晶體之飽和電流值,當和各個電晶體被供給僅稍大 於各臨界值之輸入時之飽和電流值比較時變爲極大值。但是 ,因爲於臨界值Vth3,流經P通道MO S電晶體及N通道 M〇 S電晶體之電流值係保持平衡,故處於無法使输出端流 通放電(或充電)用之電流,當輸入端C 1之電壓跨越 V ^^3而變化時,一方之飽和電流變小,另一方之飽和電流 增大,造成此平衡狀態大崩潰,電流值之差分以令輸出端放 電(或充電)之電流急速增加,輸出端之電壓變化急速進行 。因上述理由,因端子c 1之變化影響到CMOS換流器之 動作,端子A 1之電壓低於N通道MOS電晶體之臨界值, 在該電晶體變爲〇 F F瞬間之前,會發生端子C 1未完全變
•wT 爲"L"之狀態。;此時,端子ci被鎖定於未完全變爲A L"之狀態。第1容量元件4之充電速度越慢’端子C 1之 電壓下降越慢,因此,越是低頻,端子C 1之電壓變成不得 不下降至稍低於CMO S換流器1 6之臨界值’因雜訊致使 CMOS換流器16之輸出有可能反轉。 Y因此,於第1 、第2動態閂鎖電路8、9 ,較好是在輸| 本紙張尺度適用肀國國家標準(CNS ) Λ4規格(210X297公釐)_ 26 - ^^^1 i^n HI (請先聞讀背面之注意事項再填寫本頁) 訂 線 經濟部中央標準局员工消费合作社印狀 A7 _____B7_ 五、發明説明(24 ) 出端子間附加CMO S換流器之迴路俾檢測出該输出之變化 並放大之’使動態閂鎖電路之輸出端子之電壓變化保持高速 、確實’亦即,在第1 、第2動態閂鎖電路8、9之输出端 子間將CMOS換流器1 〇、1 1以反相並接。例如,當c 1經由第1動態閂鎖電路8之N通道MO S電晶體開始放電 ,其電壓超越V th3變化時,CMOS換流器10對端子C 2開始充電’此舉除有助於接受第1比較電路5之輸出之第 2動態閂鎖電路9之P通道MO S電晶體之對端子C 2充電 之外’亦可介由CMO S換流器1 1加速端子C 1本身之放 電。如此般因CMOS換流器1〇、10之功能有助於加速 被此互相之變化,故動態閂鎖電路之輸出之變化可高速化》 再者’即使於動態閂鎖電路於變化輸出之途中轉移或動態閂 鎖電路時’因CMOS換流器1 〇、1 1之動作乃繼續,可 使端子C 1、C 2之狀態轉移成完全之或狀態 ’故可除去因雜訊產生之誤動作。此時,理論上,即使第1 、第2比較電路5、7,第2動態閂鎖電路8、9之P通道 MO S電晶體不存在亦可。但是,若僅以p通道MO S電晶 體Pj、P1作爲驅動端子Cl、C2用之P通道MOS電 晶體,則爲充分確保緩衝器功能。需設定較大容量。由圖 1 2亦可知,P通道MOS電晶體P0之變爲OFF係在第 1動態閂鎖電路8之N通道MO S電晶體變爲ON瞬間之後 ’變爲增大貫通電流。相對於此,第1、第2動態閂鎖電路 8、9之P通道MOS電晶體係於N通道MOS電晶體ON 之前已經變爲0 F F,故不產生此種貫通電流。當考量以上 ---------ί _裝------訂-----/紙 (請先閲讀背面之注意事項再填寫本頁) 衣紙悵尺度逋圯中國國家標準(CNS ) Λ4規格(210X297公釐) 27 301G22 A7 B7 經濟部中央標準局Μ工消费合作社印製 五、發明説明(25 ) 情況時,較好是將第1、第2動態閂鎖電路8、9之P通道 MO S電晶體保留,並縮小構成CMOS換流器1 〇、1 1 之各電晶體之尺寸。如此,即可抑制貫通電流之同時,使第 1、第2動態閂鎖電路8、9之輸出之下降高速化,使低頻 振盪穩定。 由以上說明可知,較好是在第1 、第2動態電路8、9 之輸出端子間將2個CMOS換流器1 〇、1 1以反相並接 〇 4著,說明第3實施例’圖1 3爲本實施例之構成。首 先,參照該圖說明本例之構成。 於該圖中,1 2爲電壓控制電流源,和上述各實施例爲 相同者。 122爲第1CM0S換流器,123爲第2CM0S 換流器,均爲將P通道MO S電晶體之源極接於電壓控制電 流源1 2 1 ,將N通道MOS電晶體之源極接於電源端 V SS ° 1 24爲第1容量元件,一端接於第1 CMOS換流器 2之输出端,另一端接電源端’經由來自於第1 CMO S換 流器1 2 2之P通道MOS電晶體控制之電源控制電流源 1 2 1之電流被充電’經由N通道MOS電晶體放電。第1 容量元件亦可使用閘極容量等之寄生容量° 1 2 5爲第1比較電路,由CMOS換流器構成’輸出 端接於第1容量元件1 2 4,當容量元件1 2 4之充電電壓 大於基準電壓,即臨界值時,輸出即由反轉爲、 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4現格U1UX297公釐) -28 - 經濟部中央標隼局工消f合作社印製 A7 B7 五、發明説明(26 ) 〇 1 26爲第3CM0S換流器,接受第1比較電路 1 2 5之輸出。 1 2 7爲第2容量元件’一端接於第2 CMO S換流器 1 2 3之輸出端’另一端接電源端vss’係經由來自於第2 CMO S換流器1 2 3之P通道MO S電晶體控制之電壓控 制電流源1 2 1之電流被充電。另外’介由N通道MOS電 晶體放電。第2容量元丨牛亦可使用閘極容量等寄生容量° 1 2 8爲第2比較電路’由CMO S換流器構成,輸入 端接於第2容暈元件1 2 7 ’當容量元件1 2 7之充電電壓 大於其準電壓,即臨界值時,輸出由%11"反轉爲'"L"。 ;L 2 9爲第4 CMO S換流器,用以接受第2比較電路 1 2 8之輸出。 ^ 3 0爲第1動態閂鎖電路,和上述各實施例相同地, 由串接之P通道MO S電晶體及N通道MO S電晶體構成, 於其接點設有輸出端子。此處,於P通道MO S電晶體之閘 極接受第1比較電路1 2 5之輸出,於N通道MO S電晶體 之閘極接受第4 CMO S換流器1 2 9之輸出。又,該第1 動態閂鎖電路1 3 0之输出被供至第2 CMO S換流器 1 2 3之輸入端。又,於輸出端存在有由接於後段之MO S 電晶體之閘極容量等形成之寄生容量,和上述各實施例相同 地將之以容量元件C 3來表示* 1 3 1爲第2動態閂鎖電路,和上述各實施例相同地, 本紙張尺度適圯‘卜國國家標準(CNS ) A4規格(210 X 297公釐) -29 - ---------ί ▲------ΐτ------(阶 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(27 ) 由串接之P通道MO S電晶體及N通道MO S電晶體構成, 於其接點設有輸出端子。此處,於P通道MO S電晶體之閘 極接受第2比較電路1 2 8之输出,於N通道MO S電晶體 之閘極接受第3CM0S換流器1 29之輸出。又,該第2 動態閂鎖電路1 3 1之輸出被供至第1 CMOS換流器 1 2 2之輸入端。又,於輸出端存在有由接於後段之MO S 電晶體之閘極容量等形成之寄生容量,和上述各實施例相同 地將之以容量元件C 4來表示。 又,於第1 CMO S換流器1 2 2之輸入端設有輸出端 子〇 u t 1 ,於第2CM0S換流器1 2 3之輸入端設有輸 出端子ou t 2。由輸出端子ou t 1 、ou t 2得振盡輸 出。 以下說明本例之動作,本例中亦和上述各實施例同樣地 ,參照用以表示圖13之各端子電壓狀態之波形圖之圖14 來說明。 首先,於圖14之時序t。,端子a 1設定成,L"。 端子C1、C2分別設定成' Η "。
於時序ti,第1容量元件1 24被充電,端子a 1之 電壓大於CMO S換流器之臨界值vth3,則,第1比較電 路1 2 5之輸出,即端子b 1之電壓開始下降。於時序(;2 ’由端子b 1之電源端V DD看之電壓變成低於p通道M〇 S 電晶體之臨界值vth2’第1動態閂鎖電路1 3 0之P通道 . MO S電晶體成爲ON,端子C 1之電壓開始上昇。又,於 時序t 3’端子b 1之電壓變爲小於vth3,第3 CMO S換 本紙張尺度適用十國國家標準(CNS ) A4規格(210X297公聲) ---------{"衣------訂------^ ^ (請先閲讀背面之注意事項再填寫本頁) -30 經濟部中央標準局員工消费合作社印製 A7 _B7__五、發明説明(28 ) 流器之輸出端,即端子d 1之電壓開始上昇。 於時序t4,第3CM0S換流器1 26之輸出,即端 子c 1之電壓大於N通道MOS電晶體之臨界值.第2 動態閂鎖電路1 3 1之N通道MOS電晶體變爲ON,端子 c 2之電壓下降。 於時序t5,第1動態閂鎖電路1 3 0之輸出,即端子 c 1之電壓大於臨界值Vth3。因此.於第1 CMOS換流器 1 22,P通道MOS電晶體爲OFF,N通道MOS電晶 體爲ON,第1容量元件1 2 4開始放電,端子a 1之電壓 下降。 如此則當端子a 1之電壓爲·'L#時,第1比較電路 1 2 5之輸出電壓上昇。端子b 1之電壓爲·'時,於第 1動態閂鎖電路1 30 ,P通道MOS電晶體變爲OFF, 將輸出動態鎖定。又,此狀態於圖1 4中以附加C 1之斜線 之部分表示。另外,於時序t6,第2動態閂鎖電路1 3 1 之輸出,即端子C 2之電壓變爲小於臨界值V,h3時,於第 2 CMOS換流器,P通道MOS電晶體變爲ON,第2容 量元件1 27之充電開始。又,端子b 1之電壓變爲 ,使第3 CMOS換流器1 2 6之輸出電壓下降,端子d 1 之電壓變爲'L 〃。如此,使第2動態閂鎖電路1 3 1之N 通道MOS電晶體爲OFF,第2動態閂鎖電路1 3 1將輸 出動態鎖定。此狀態於圖1 4中以附加C 2之斜線部分表示 〇 本例中,往後,亦以圖1 3所示左右對稱之成對之左右 本紙张尺;t適用中國國家標準·( CNS ) A4規格(210x^7公釐)_ _ ---------1 —裝-- (請先聞讀背面之注意事項再填寫本頁) 訂 線 經濟部中央標準局員工消费合作社印裴 A7 B7 _五、發明説明(29 ) 之電路取代之形式進行以上動作。雖未有具體說明,但以後 之各時序之各端子之電壓狀態係如圖1 4所示。藉由重複以 上動作,即可於端子Cl 、C2產生圖14之Cl 、C2所 示振盪輸出》 如上述說明般,本例中亦藉由使第1、第2容量元件 124、127交互充放電,來獲得振盪輸出。又,若於第 1 、第2動態閂鎖電路之输出端間以2個CMOS換流器反 相並接,則可提昇振盪之穩定性。 又,本例中,一方之容量元件之放電完了之後,另一方 之容量元件之充電開始。因此,如圖13所示段,容量元件 充電用之電壓控制源可設置1個,使兩方之容量元件共同。 電源控制電流源1共用時對提昇電路之對稱性有利。又’將 容量元件1 2 4、1 2 7設定成1個容量元件時,可更提昇 對稱性。亦即,如圖15所示般,除去容量元件124、 127,而於第1 、第2CM0S換流器122、123之 輸出端間設容量元件1 3 2。此種場合,除原本以容量元件 1 2 4、1 2 7交互進行之充放電被以容量元件1 3 2連續 進行之外,餘均進行與圖1 3所示者相同之動作,表示同樣 - 之作用、效果。 於上述第1、第2、第3之各實施例,係將電壓控制電 流源1設於電源端子V DD側,將第1、第2容量元件4、6 設於電源端子V ss側。但是,並不限於此。亦可將電源控制 電流源1設於電源端子V ss側’將第1 、第2容量元件4、 6設於電源端子V DD側。例如,將上述第1實施例如此構成 (讀先閲讀背面之注意事項再填寫本頁) 裝· 訂 " 本紙悵义度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) -32 - 經濟部中央標隼局每工消资合作社印製 A7 __B7 _五、發明説明(3〇 ) 時則如圖1 6所示。又,於該圖中,與圖1相同之號碼表示 與圖1所示者相同之構成要素。動作概要亦和圖1者相同, 故不詳述》此構成中,藉由設定電壓控制電流源1 ,設定第 1、第2容量元件4、6之放電速度,來決定振盪頻率。 但是,於上述第1實施例中,動態閂鎖電路8、9係分 別將第1 、第2容量元件4、6之充電電壓供至N通道 MOS電晶體之閘極,則如圖20(a)所示般,當端子A 1之充電電壓大於特定之臨界值時,N通道MO S電晶體變 爲ON,如該圖20 (a)之C1所示般,端子C1之狀態 由'Η"轉爲'L 〃。但是,實際變化係如圖20 (b)所 示呈緩慢者。其理由爲,藉由端子Bl 、C1之放電剛開始 之通道M〇 S電晶體進行。此時N通道MO S電晶體處於飽 和狀態,輸出(汲極)電流與輸入電壓間之關係如下》 (請先閱讀背面之注意事項再填寫本頁) —裝· '/輸 出電流)α 〔(輸入電壓)—Vthl〕 亦即,當輸入電壓越大於臨界值V thl,端子B 1 、C 1之放電越快,但是,電壓控制振盪電路中,有時要求需能 適當變更振盪頻率,故某些場合不得不降低振盪頻率。例如 ,爲降低振盪頻率而使第1容量元件4之充電速度變慢時, 端子A之電位越過臨界值Vthl附近所需時間較長,結果, 長時間處於容易受混入端子A 1之雜訊之影響。另外,因端 子B 1 、C 1之變化慢,故雜訊容易混入次段之輸入。因此 ,會發生於次段未能充分放大致使振盪動作停止之現象。 ·" 本紙佐尺度適用十國國家標準(CNS ) Λ4規格(210X297公釐) -33 - 經濟部中央標隼局Μ工消费合作社印裝 A7 B7 五、發明説明(31 ) 爲解決此問題,使能更提昇動作之穗定性,而如下述般 ’追加第1、第2副充電電路俾響應於第1、第2容量元件 t各充電電壓大於基準電壓並加速上述各充電電壓。首先, 若以上述第1實施例說明則如圖2 1所示般,於端子A 1與 電源端V DD之間連接P通道Μ 0 S電晶體Μ P 〇作爲第1副 充電電路,將該Ρ通道MO S電晶體ΜΡ 0之閘極接於比較 電路5之Ν通道MOS電晶體之汲極(同樣地於電路之右側 亦設置Ρ通道MOS電晶體ΜΡ1作爲第2副充電電路)。 如I此則可藉由檢測出端子A 1之電位大於臨界值Vthl來加 速端子A1之電壓上昇。亦即,如圖20 (c)所示般,當 端子A 1之電位大於臨界值▽^^時,第1比較電路5之N 通道MO S電晶體之Ο N使P通道MO S電晶體MP 0變爲 ON,加速端子a 1之電位之上昇,端子C 1之狀態變化亦 被加速。 以下,參照圖2 1說明如上述般變更之電路之動作。 此處,第1 CMO S換流器2之P通道MO S電晶體變 爲ON,藉由電壓控制電流源1之動作使第1容量元件4之 充電開始。又,端子B1 、端子C1及端子B2均處於 ^位準,端子C2爲、L"位準。由此狀態,當端子A1之 電壓因充電上昇而大於Vthl時,第1比較電路5 ,第2動 態閂鎖8之各N通道M0S電晶體變爲ON,該N通道 MO S電晶體開始流通對應於來自於端子a 1之臨界值 Vthi之電壓上昇分之電流。如此,則端子B 1及C 1被放 電,由•位準變爲位準。當由端子B 1之電源端 本紙张疋度適用中國國家榡準(CNS ) Μ規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 -34 - 經濟部中央標準局肖工消费合作社印製 3(^1622 A7 _________B7_ 五、發明説明(犯) v DD看之電壓變爲低於P通道MO s電晶體MP 〇之臨界值 7^4時,該P通道MOS電晶體MP 0變爲ON,端子A 1被加速充電。結果,端子A 1之來自於臨界值Vthl之電 壓上昇分急速增加,第1比較電路5、第1動態閂鎖電路8 之各N通道MO S電晶體之電流值增加。此舉使P通道 MOS電晶體MP 〇更處於ON狀態,更加速端子A 1之充 電。藉由此P通道MO S電晶體MP 0之迴授動作,當端子 A 1之電位大於臨界值乂^^後,端子A 1之電位上昇被加 速。 又,與此連動地端子C 2之電位上昇,當端子C 2之電 壓大於第1 CMOS換流器2之臨界值Vth3時,於第1 CMOS換流器2,N通道M OS電晶體側更處於ON狀態 ’第1容量元件4之狀態由充電轉爲放電。此時,放電之同 時’端子C 1之電壓下降,當由電源端v DD看,低於第1比 較電路5之P通道MO S電晶體之臨界值V th2時,該P通 道MO S電晶體變爲on,端子B 1之電壓上昇。如此則P 通道MO S電晶體MP 〇之迴授動作轉弱,P通道MO S電 晶體yP 0變爲OF F。因此,介由P通道MO S電晶體 MP 0之第1容量元件4之放電不會有妨礙。 以上之動作於P通道MOS電晶體MP1亦同樣被進行 。又’設有P通道MOS電晶體MP〇、MP1時,及未設 置時之端子Al 、A2、ci及C2之模擬波形分別如圖 22(a) 、 (b)所示。 藉由以上動作,即使使成之端子A 1 ( A 2 )之電位臨 本紙iK度適光十國國豕標準(CNS ) Λ4規格(2!»X:297公釐)~ __ ~· 〇0 I-------* I裝------訂-----1-紙 (請先聞讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標隼局肖工消贽合作社印·" 五、發明説明(33 ) 界值Vthl之前之充電時間變長俾使振盪頻率下降時,因胃 在超越臨界值Vihl後使電位急速上昇,故可使端子A1 ( A 2 )之電位快速通過容易受雜訊影響之臨界值Vthl之肖 近,亦即可提昇動作穩定性。又,端子C 1之電壓下降變快 ,可提昇任務控制性。 ^又,爲使第1比較電路5之輸出,亦即端子B 1之電壓 在轉爲上昇之前乃能有效進行迴授動作,P通道M〇S^aB0 體MPO、MP1之臨界值V 及其他P通道MO S電晶 體之臨界值V th2間之關係,較好爲 Vthl< V th2 。 但是,因爲即使第1比較電路5之P通道MO i電晶體開始 變爲ON時N通道MO S電晶體1 3處於ON狀態,故端子 B 1之電壓端未馬上轉爲上昇,故設定成Vthd: Vth2亦可 又,此種P通道MO S電晶體MP 0、MP 1並不限於 上述第1實施例,同樣地亦可設於上述各實施例,可得同樣 之作用及同樣之效果。又,其導電性不限於P通道型,可視 場合作適當變更。例如,於圖1 6所示電路中可將導電型由 P通道變更爲N通道,此時,源極接於電源端 〔發明之效果〕 依本發明,藉由使用第1 、第2動態閂鎖電路,則和習 知雙電容器式電壓控制振盪電路比較,高速動作爲可能,可 提昇振盪頻率。另外,藉由在第1、第2動態閂鎖電路之輸 出間將2個CMO S換流器以反向並接,則可進行更穩定且 高速之振盪。 {請先閲讀背面之注意事項再填寫本頁) 裝 訂 " 尽紙度適m ‘!,國國家標辛(CNS ) A4規格(210X 297公釐) 一 36 _ 經濟部中央標準局·負工消費合作社印裴 A7 ___ _B7五、發明説明(34 ) 又,針對使上述輸出反轉之動作,雖然於第1 、第2動 態閂鎖電路之P通道MO S電晶體、N通道M〇 S電晶體係 同時處於〇 F F狀態,但是僅有一方處於ON狀態,故可抑 制貫通電流。 又,和習知雙電容器式電壓控制振盪電路同樣地。輸出 之時間或輸出之時間均由同一型之MOS電晶 體,即P通道MO S電晶體或N通道M〇 S電晶體中之一方 來決定,故任務之控制性良好* 又,不包含正反器等於電源與輸出端之間串接有多個電 晶體之構成,故低電源電壓動作爲可能。 如上述般,依本發明可提供一種,低電源電壓動作爲可 能,具有低消費電力,且任務控制性良好,高速動作可能之 電壓控制振盪電路。 又,於第1、第2 CMOS換流器之輸出間連接容量元 件時,可提昇電路之對稱性。 又,依申請專利範圍第13、14項之發明,第1 、第 2容量元件係分別,於到達產生第1、第2動態閂鎖電路及 比較電路之開關之臨界值後,爲加速充電電壓之上昇,使第 1 、第2動態閂鎖電路及比較電路之開關動作穩定者。藉由 此,則可確保動作之穩定性之同時,可加長第1 、第2容量 元件之充電時間,降低振盪頻率。 〔圖面之簡單說明] \y圖1 :本發明第1實施例之電壓控制振盪電路之構成電 ------------^ -裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 線 本紙&尺度通# __!7國國家標準(CNS ) Λ4規格(210X297公釐) -37 - 經濟部中央橾準局*只工消费合作社印繁 ^圖1 〇 圖。 。圖1 1 L圖1 2 KM 1 3 電路圖。 1/圖 1 4 iJ: 1 5 圖。 1 6 I® .1 7 ,^H 1 8 ‘19 A7 _____B7_ 五、發明説明(35 ) 路圖。 \JS2 :圖1之重要部分之構成之說明圖。 1圖3 :圖2之動作說明圖。 L阃4 :圖1之動作說明圖》 lji5 :圖1之動作說明圊。 U阖6 :圖1之動作說明圖。 7 :本發明第2實施例之電壓控制振盪電路之構成電 路圖。 ^圖8 :圖7之動作說明用之波形圖。 L眉9 :圖1及圖7之構成之一部分變更例之表示說明圖 圖1及圖7之構成之一部分變更例之表示說明 圖7之重要部分之動作說明用之波形圖。 圖7之重要部分之動作說明用之波形圖。 本發明第3實施例之電壓控制振盪電路之構成 圖1 3之動作說明用之波形圖。 第3實施例之構成之一部分變更例之表示說明 第1實施例之構成之變更例之表示說明圖。 習知技術之構成說明圖。 習知技術之構成說明圖》 習知技術之構成說明圖。 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 本紙尺度適用士固國家橾準(CNS ) Λ4規格(21〇χ297公釐) -38 - A7 經濟部中央標準局.只工消费合作社印取 ____B7_____五、發明説明(36 ) ^圃2 0 :本發明第1實施例之構成之一部分變更例之動 作原理說明用之波形圖。 \、_圖2 1 :本發明第1實施例之構成之一部分變更例之表 示說明圖。 圖2 2 :圖2 1之動作說明用之波形圚。 〔符號說明〕 1 電源控制電流源(電流源) 2、3 第1、第2CMOS換流器 4'6 第1、第2容量元件 5、7 第1、第2比較電路 8 ' 9 第1、第2動態閂鎖電路 1〇、11 CMOS換流器 16 容量元件 1 2 1 電壓控制電流源(電流源) 122、123 第1、第2CMOS換流器 1 2 4 ' 1 2 7 第1 »第2容量元件 i 2 5 ^ 1 2 8 第1、第2比較電路 1 2 6 ' 1 2 9 第3、第4CMOS換流器 1 3 〇 ' 1 3 1 第1、第2動態閂鎖電路 1 3 2 容量元件 MP〇 P通道MOS電晶體(第1副充電電路) M P 1 P通道MOS電晶體(第2副充電電路) 本紙狀度適用叫Λ規格(21〇χ297公楚) (請先閲讀背面之注意事項再填寫本頁) _裝- 訂 4
Claims (1)
- 301822 AS B8 C8 D8煨請委員明示本案是否鉍更實質内容 經濟部中央樣準局貝工消費合作社印製 六、申請專利範圍 第85100551號專利申請案 中文申請專利範圍修正本 民國85年10月修正 1 .—種電壓控制振盪電路,其特徵在於係由: 藉由輸入電壓控制電流的電流源; 連接於該電流源之第1及第2 CMO S換流器: 連接於該第1 CMOS換流器之輸出,介由該第1 CMO S換流器並藉來自於上述電流源之電流被充電,而且 介由該第1 CMOS換流器被放電的第1容量元件: 根據該第1容量元件之充電電壓是否大於基準電壓來變 化输出狀態的第1比較電路: 連接於第2 CMOS換流器之輸出,介由該第2 CMO S換流器並藉由來自於上述電流源之電流被充電,而 且介由第2 CMOS換流器被放電的第2容量元件; 根據該第2容量元件之充電電壓是否大於基準電壓來變 化輸出狀態的第2比較電路; 由串接之N通道、P通道M OS電晶體,及設於該等N 通道、Ρ通道MOS電晶體之連接點之輸出端子所構成,而 且在1個Μ〇S電晶體之閘極連接有第1容量元件之充電電 壓,在另1個CMOS電晶體之閘極連接有第4 CMOS換 流器之輸出,的第1動態閂鎖電路;及 由串接之N通道、P通道MOS電晶體,及設於該等N 通道、P通道MO S電晶體之連接點之输出端子所構成,而 且在1個MO S電晶體之閛極連接有第2容置元件之充電電 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家橾準(CNS)A4規格(210X297公釐-)1 - 經濟部中央標準局員工消費合作社印裝 A8 B8 C8 D8六、申請專利範圍 壓,在另1個CMO S電晶體之閘極連接有第1比較電路流 器之輸出,的第2動態閂鎖電路所構成;而且 將第1動態閂鎖電路之反相輸出或第2比較電路之輸出 連接於第1 CMOS換流器之輸入,將第2動態閂鎖電路之 反相輸出或第1比較電路之輸出連接於第2 CMO S換流器 之輸入。 2 .如申請專利範圍第1項之電壓控制振盪電路,其中 上述第1動態閂鎖電路及第2動態閂鎖電路係於上述接點具 有寄生容量者。 3.如申請專利範圍第1項之電壓控制振盪電路,其中 上述第1動態閂鎖電路及第2動態閂鎖電路之輸出間將2個 CMO S換流器以互爲反向並接者。 4 . 一種電壓控制振盪電路,其特徵在於係由: 藉由輸入電壓控制電流的電流源: 連接於該電流源之第1及第2 CMO S換流器: 連接於該第1 CMOS換流器之輸出,介由該第1 CMO S換流器並藉來自於上述電流源之電流被充亀,而且 介由該第1 C Μ 0 S換流器被放電的第1容量元件; 根據該第1容量元件之充電電壓是否大於基準電壓來變 化輸出狀態的第1比較電路: 連接於該第1比較電路之輸出的第3 CMO S換流器: 連接於第2 CMOS換流器之輸出,介由該第2 CMOS換流器並藉由來自於上述電流源之電流被充電,而 且介由第2 CMOS換流器被放電的第2容置元件: (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 A·. 本紙張尺度逋用中國國家標準(CNS ) A4说格(210X297公釐-)2 - A8 B8 C8 D8 六、申請專利範圍 ®Μ該第2容量元件之充電電壓是否大於基準電壓來變 化輔ί出狀態的第2比較電路; 連接於該第2比較電路之輸出的第4 CMOS換流器: 由串接之N通道、P通道MOS電晶體,及設於該等N ' P通道M〇 S電晶體之連接點之輸出端子所構成,而 且·在1個iM〇s電晶體之閘極連接有第1比較電路之輸出, 在另1個CMOS電晶體之閘極連接有第4 CMOS換流器 之輸出,的第1動態閂鎖電路:及 由串接之N通道、P通道MOS電晶體,及設於該等N 通道、P通道M〇 S電晶體之連接點之輸出端子所構成,而 且在1個M〇 S電晶體之閘極連接有第2比較電路之輸出, 在另1個CM〇 S電晶體之閘極連接有第4 CMO S換流器 之輸出,的第2動態閂鎖電路所構成:而且 將第1動態閂鎖電路之输出或第2比較電路之反相輸出 連接於第1 CM〇S換流器之輸入,將第2動態閂鎖電路之 輸出1比較電路之反相輸出連接於第2 CMO S換流器 之输入%1 . 經濟部中央標準局貞工消費合作社印製 (請先聞讀背面之注意事項再填寫本頁) 此處地,較好是在第1動態閂鎖電路與第2動態閂 鎖電路之輸出間將2個CMO S換流器互以相反方向並接。 5 .如申請專利範圍第4項之電壓控制振盪電路,其中 上述第1動態閂鎖電路及第2動態閂鎖電路係於上述接點具 有寄生容量者。 6 .如申請專利範圍第4項之電壓控制振盪電路,其中 上述第1動態閂鎖電路及第2動態閂鎖電路之輸出間將2個 本紙張尺度遑用中國國家標隼(CNS)A4规格( 210X297公釐-)3 - 經濟部中央揉窣局貝工消費合作社印裝 六、申請專利範圍 CMO S換流器以互爲反向並接者。 7. —種電壓控制振盪電路,其特徵在於係由: 藉由輸入電壓控制電流的電流源: 連接於該電流源之第1及第2 CMOS換流器: 連接於第1 CMOS換流器之輸出及第2 CMOS換流 器之輸出之間,藉由來自於上述電流源之電流並介由第1 CMOS換流器或第2 CMOS換流器作雙向交互充電的容 量元件; 藉檢測經由第1 CMOS換流器充電時之上述容量元件 之充電電壓是否大於基準電壓來變化輸出狀態的第1比較電 路; 藉檢測經由第2 CMOS換流器充電時之上述容量元件 之充電電壓是否大於基準電壓來變化輸出狀態的第2比較電 路: 由串接之N通道、P通道MOS電晶體,及設於該等N 通道、P通道MOS電晶體之連接點之輸出端子所構成,而 且在一個MOS電晶體之閘極連接有介由第1 CMOS換流 器充電時之上述容量元件之充電電壓,在另一個CM0S^ 晶體流器之閘極連接有第2比較電路之輸出的第1動@ @鎖 電路;及 由串接之N通道、P通道MOS電晶體,及設於該等N 通道、P通道MOS電晶體之連接點之輸出端子所構成’而 且在一個MOS電晶體之閘極連接有介由第2 CMOS換流 器充電時之上述容量元件之充電電壓,在另一個3^0 5胃晶 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4规格( 210X297公釐-)4 - 六、申請專利範圍 體之閘極連接有第1比較電路之输出的第2動態閂鎖電路所 構成;而且 將第1動態閂鎖電路之反相輸出或第2比較電路之輸出 接於第1 CMOS換流器之输入,將第2動態閂鎖電路之反 相輸出或第1比較電路之輸出接於第2 CMO S換流器之輸 入者。 8 .如申請專利範圍第7項之電壓控制振通電路,其中 上述第1動態閂鎖電路及第2動態閂鎖電路係於上述接點具 有寄生容量者。 9.如申請專利範圍第7項之電壓控制振遒電路,其中 上述第1動態閂鎖電路及第2動態閂鎖電路之输出間將2個 CMO S換流器以互爲反向並接者。 1 0 . —種電壓控制振通電路,其特徵在於係由: 藉由输入電壓控制電流的電流源: 連接於該電流源之第1及第2 CMOS換流器; 經濟部中央標準局貝工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 連接於第1 CMOS換流器之輸出及第2 CMOS換流 器之輸出之間,藉由來自於上述電流源之電流並介由第1 CMO S換流器或第2 CMO S換流器作雙向交互充電的容 量元件: 藉檢測經由第1 CMOS換流器充電時之上述容量元件 之充電電壓是否大於基準電壓來變化輸出狀態的第1比較電 路: 連接.於該第1比較電路之輸出的第3 CMOS換流器: 藉檢測經由第2 C Μ〇S換流器充電時之上述容量元件 尺度遑用中國國家標準(CNS〉Α4規格(210X297公釐-)5 - ABCD 301822 六、申請專利範圍 之充電電壓是否大於基準電壓來變化輸出狀態的第2比較電 路: (請先聞讀背面之注意事項再填寫本頁) 連接於該第2比較電路之輸出的第4 CMOS換流器: 由串接之N通道、P通道MOS電晶體,及設於該等N 通道、P通道MOS電晶體之連接點之輸出端子所構成,而 且在一個MO S電晶體之閘極連接有第1比較電路之輸出 ,在另一個CMOS電晶體之閘極連接有第4 CMOS換流 器之输出的第1動態閂鎖電路;及 由串接之N通道、P通道MOS電晶體,及設於該等N 通道、P通道MOS電晶體之連接點之輸出端子所構成,而 且在一個Μ〇S電晶體之閘極連接有第2比較電路之輸出, 在另一個MO S電晶體之閘極連接有第3 CMO S換流器比 較電路之輸出的第2動態閂鎖電路所構成;而且 將第1動態閂鎖電路之輸出或第2比較電路之反相输出 接於第1 CMOS換流器之輸入,將第2動態問鎖電路之輸 出或第1比較電路之反相輸出接於第2 CMO S換流器之输 入者。 經濟部中央標準局另工消費合作社印製 11. 如申請專利範圍第1〇項之電壓控制振盪電路, 其中上述第1動態閂鎖電路及第2動態閂鎖電路係於上述接 點具有寄生容量者。 12. 如申請專利範圍第10項之電壓控制振盪電路, 其中上述第1動態閂鎖電路及第2動態閂鎖電路之輸出間將 2個CMO S換流器以互爲反向並接者。 13. 如申請專利範圍第1〜12項中任一項之電壓控 本紙浪尺度逋用中國國家橾準(CNS〉A4規格(210X297公釐6 - Α8 Β8 C8 D8 々、申請專利範圍 制振Μ電路,其中設有第1、第2副充電電路俾響應於第1 、第2容量元件之各個充電電壓超過基準電壓時用以加速上 述充電電壓之上昇。 1 4.如申請專利範圍第1〜1 2項中任一項之電壓控 制振盪電路,其中第1及第2比較電路均同時設有,在互爲 不同電位之電源端子之間,連接互爲不同導電型之MOS電 晶體之各個汲極而成之串聯電路,以該接點作爲輸出端,以 —個MO S電晶體之閘極作爲輸入端,由與該等第1及第2 比較電路之另一個MO S電晶體爲相同導電型之MO S電晶 體所構成,將源極接於上述另一個MOS電晶體之源極側之 電源端,將汲極分別接於第1、第2容量元件,將閘極接於 第1、第2比較電路之上述連接點的第1、第2副充電電路 者。 —^1 1»1 ^^1 I -—^1 I n (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央揉準局男工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格( 210X297公釐-)7 -
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP997295 | 1995-01-25 | ||
JP8001562A JP3023591B2 (ja) | 1995-01-25 | 1996-01-09 | 電圧制御発振回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW301822B true TW301822B (zh) | 1997-04-01 |
Family
ID=26334804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085100551A TW301822B (zh) | 1995-01-25 | 1996-01-17 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5614871A (zh) |
JP (1) | JP3023591B2 (zh) |
TW (1) | TW301822B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6225868B1 (en) | 1997-12-03 | 2001-05-01 | Nec Corporation | Voltage controlled oscillation circuit with plural voltage controlled current generating circuits |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5990753A (en) * | 1996-01-29 | 1999-11-23 | Stmicroelectronics, Inc. | Precision oscillator circuit having a controllable duty cycle and related methods |
JPH09331236A (ja) * | 1996-06-12 | 1997-12-22 | Mitsubishi Electric Corp | 電圧制御発振器および電圧制御発振器を有する非接触icカード |
US6327223B1 (en) * | 1996-06-14 | 2001-12-04 | Brian P. Elfman | Subnanosecond timekeeper system |
US6600379B2 (en) * | 2001-12-21 | 2003-07-29 | Micrel, Incorporated | Voltage-controlled variable duty-cycle oscillator |
EP1351061B1 (en) * | 2002-04-02 | 2011-01-12 | Dialog Semiconductor GmbH | Power switch with current sense circuit |
JP4234485B2 (ja) | 2003-04-28 | 2009-03-04 | 浜松ホトニクス株式会社 | I/f変換装置および光検出装置 |
EP1855380B1 (en) | 2005-02-28 | 2013-10-02 | Fujitsu Ltd. | Current controlled oscillator |
JP2007243922A (ja) * | 2006-02-09 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 発振回路 |
US7417904B2 (en) | 2006-10-31 | 2008-08-26 | Atmel Corporation | Adaptive gate voltage regulation |
US7505326B2 (en) * | 2006-10-31 | 2009-03-17 | Atmel Corporation | Programming pulse generator |
US7733191B2 (en) * | 2007-02-28 | 2010-06-08 | Freescale Semiconductor, Inc. | Oscillator devices and methods thereof |
JPWO2009144819A1 (ja) | 2008-05-30 | 2011-09-29 | 富士通株式会社 | 電気回路、リング発振回路、及び受信回路 |
US8242853B2 (en) * | 2010-02-02 | 2012-08-14 | Analog Devices, Inc. | Low headroom oscillator |
CN108011618A (zh) * | 2017-12-19 | 2018-05-08 | 嘉兴倚韦电子科技有限公司 | 低功耗触发器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5194831A (en) * | 1992-02-18 | 1993-03-16 | Motorola, Inc. | Fully-differential relaxation-type voltage controlled oscillator and method therefor |
-
1996
- 1996-01-09 JP JP8001562A patent/JP3023591B2/ja not_active Expired - Fee Related
- 1996-01-17 TW TW085100551A patent/TW301822B/zh not_active IP Right Cessation
- 1996-01-22 US US08/589,686 patent/US5614871A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6225868B1 (en) | 1997-12-03 | 2001-05-01 | Nec Corporation | Voltage controlled oscillation circuit with plural voltage controlled current generating circuits |
Also Published As
Publication number | Publication date |
---|---|
JPH08265108A (ja) | 1996-10-11 |
US5614871A (en) | 1997-03-25 |
JP3023591B2 (ja) | 2000-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW301822B (zh) | ||
TW432796B (en) | Voltage level shifter circuit | |
US8049553B2 (en) | High-voltage CMOS charge pump | |
US4617529A (en) | Ring oscillator with delay element and potential pulling circuit | |
JP3732022B2 (ja) | Dフリップフロップ | |
TW417283B (en) | Voltage level shifting circuit | |
US6573775B2 (en) | Integrated circuit flip-flops that utilize master and slave latched sense amplifiers | |
JP3567601B2 (ja) | 入出力バッファ回路及び出力バッファ回路 | |
TW320798B (en) | Voltage-controlled oscillator and non-contact IC card with voltage-controlled oscillator | |
TW448625B (en) | Ring oscillator type voltage controlled oscillator | |
TW317029B (zh) | ||
TWI309504B (en) | Level shift circuit | |
JPH0319516A (ja) | 電圧リミッタ回路 | |
US6385106B2 (en) | Synchronous type flip-flop circuit of semiconductor device | |
JP3632151B2 (ja) | 断熱充電レジスタ回路 | |
KR100762679B1 (ko) | 레벨 쉬프터 | |
TW419891B (en) | Asynchronous sensing differential logic (ASDL) circuit | |
KR910001952B1 (ko) | 키 회로 | |
JPH11299227A (ja) | チャージポンプ回路 | |
KR100282442B1 (ko) | 고전압 발생회로 | |
JP3967248B2 (ja) | レベルシフト回路 | |
JP4829724B2 (ja) | 発振回路 | |
US5859800A (en) | Data holding circuit and buffer circuit | |
TW306055B (zh) | ||
KR100316982B1 (ko) | 2개의 n-채널 mos 트랜지스터로 구성된 푸시풀형 출력회로를 갖는 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |