TW203156B - Clock generators having programmable fractional frequency division - Google Patents
Clock generators having programmable fractional frequency division Download PDFInfo
- Publication number
- TW203156B TW203156B TW081109455A TW81109455A TW203156B TW 203156 B TW203156 B TW 203156B TW 081109455 A TW081109455 A TW 081109455A TW 81109455 A TW81109455 A TW 81109455A TW 203156 B TW203156 B TW 203156B
- Authority
- TW
- Taiwan
- Prior art keywords
- clock
- frequency
- input
- counter
- converter
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000005070 sampling Methods 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000004804 winding Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 7
- 230000002411 adverse Effects 0.000 abstract 1
- 238000013461 design Methods 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 4
- 230000002079 cooperative effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- UZUQIGYNEIUVNT-UHFFFAOYSA-N n-[4-(furan-2-yl)-1,3-thiazol-2-yl]formamide Chemical compound S1C(NC=O)=NC(C=2OC=CC=2)=C1 UZUQIGYNEIUVNT-UHFFFAOYSA-N 0.000 description 2
- 101100492787 Caenorhabditis elegans mai-1 gene Proteins 0.000 description 1
- 206010041349 Somnolence Diseases 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- NPURPEXKKDAKIH-UHFFFAOYSA-N iodoimino(oxo)methane Chemical compound IN=C=O NPURPEXKKDAKIH-UHFFFAOYSA-N 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000012552 review Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
0315〇 A6 B6 經濟部中央標準局員工消費合作社印製 五、發明説明C1 ) 發明背景 本發明乃相關於在時鐘脈衝發生器中使用之分數頻率 劃分。更特別而言,本發明乃相關於使用在,例如採用過 取樣類比至數位(A/D)和數位至類比(D/A)轉換 器之取樣資料通信条統中,之時鐘脈衝發生器。 一個現代的通信糸統,例如一同步數位接收器或一過 取樣A/D或D/A轉換器,典型的需要有不同的時鐘頻 率。而這些頻率的最小公倍數(LCM)於實際産生時可 能會相當高。結果,一小於L C Μ之高頻參考值乃被選擇 。而分數劃分乃使用以産生条統中所需之部份頻率。但是 ,分數劃分在許多例子中會導致受斥的時間抖動。 對於分數割分之替代物乃是使用多個獨立的參考頻率 。而此需要一鎖相迴路(PLL)以在糸統中使各種不同 的頻率同步。通常時鐘抖動表現在P L L上,但是其抖動 程度小於在分數割分器中。然而隨此一構造而來的卻是高 成本和複雜性。因此,不斷的有各種嘗試來産生分數劃分 時鐘,以使其對於已知之劃分器組可降低抖動。其中一例 為對國專利 U. S. Ρ. 5, 052, 031,由 N. J. Malloy發表於199 1年9月24日。PLL之輸出時鐘 F0UT並非參考時鐘FTB之整數倍,且典型的具有抖 動.,亦即,時鐘剷分處理之基本副産品。更特別而言, F 0 U T産生在Mai loy的專利中,藉由劃分F T B在每個 時間區段,藉由兩個整數割分器之一,而此整數劃分器在 一段已定序列後交替著。劃分器之交替乃's儘可能的頻繁 <諳先閱讀背面之注意^項再填寫本頁) •-裝. 訂· 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐) -3 - ^03156 A6 B6 經濟部中央標準局員工消费合作社印製 五、發明説明(2 ) 且儘可能的以一致的方式〃,以便消除抖動之逆效果。但 是,除了此一般的引導方針,並設有持殊之標準用以決定 降低抖動效果之劃分器之最佳順序。此外,用以從 51. 84MHz參考時鐘FTB産生一 1. 544 MHz之輸出時鐘F OUT之唯——例,依照以往之經驗 需要藉由兩個劃分器(33和34)劃分FTB之決定序 列到逹1 9 3個時間間隔。 因此,在習知技藝中,仍需要一決定性的技術用以産 生一序列的劃分器,其可消除抖動之逆效果,對於一已知 之劃分器對,和對於非輸入時鐘頻率整數倍之已知輸出時 鐘頻率。 發明概要 依照本發明之一般實施例,一時鐘脈衝發生器包含: 一劃分裝置,其可藉由兩個整數劃分器之一,在每個時間 間隔,劃分一輸入時鐘頻率;和一交錯裝置,其可交錯劃 分器,依照歐幾里得最大公約數定理之商所決定之序列。 此種提議可使在輸出時鐘頻率之抖動逆效果受到消除,對 於一已知之劃分器對。 在一値使用於過取樣A/D或D/A轉換器(例如在 譯碼器中)之較佳實施例中,過取樣時鐘並非整體的相關 於一輸入時鐘,且其藉由上述技術,從輸入時鐘産生。更 持別而言,用以交錯劃分器之裝置包含一互相相關之計數 器鏈,其中每個計數器依照歐幾里得商數,增加或減少前 一計數器之值。 (請先閲面之注意事項再f本頁) —裝. 訂· 本紙張又度適用中國國家標準(CNS)甲4規格(210 X 297公;?η -4 - 0315b A6 B6 五、發明説明(3 ) 本發明之一個重要的優點乃是對於廣泛變化不同的頻 率和不同的劃分器而言,本發明是可決定性的且可程式規 割的。例如,在一譯碼器中,本發明可彈性的匹配譯碼輸 入時鐘頻率至条統時鐘頻率,而不需要PLL或其他昂貴 的設計,即使輸入和条統時鐘頻率並非彼此的整數倍。 附圖簡述 本發明,伴隨其各種不同的特性和優點,可以迅速的 了解,藉由下列詳細之說明以及附圔之圖示,其中: 圖1為sigma-delta譯碼器之方塊圖,其中時鐘脈衝 發生器乃由一輸入時鐘f in産生一過取樣時鐘f s。; 圖2為依照本發明之較佳實施例之方塊圖,其中圔1 中之時鐘脈衝發生器乃如同一計數器鏈而執行。 詳細説明 在詳細討論本發明各種不同的實施例之前,首先考慮 歐幾里得定理是相當有幫肋的,因為歐幾里得定理構成了 本發明之實施例用以執行之原理基礎。 歐幾里得定理(Euclidean Theorem ) 用以尋找最大公約整數,d ,之歐幾里得定理,其劃 分兩個整數,a和b, (a>b),乃由Η· J. Nussbau-mer·描述於快速傅立葉轉換和迴積演算法(Fast Fourier Transforms and Convolution Algorithms ) , Springer 本紙張尺度適用中國a家標準(CNS)甲4規格(210 X 297公梦) (請先閲讀背面之注意事項再塡寫本頁) 裝. 、ΤΓ. 經濟部中央標準局S工消費合作社印製 -5 - A6 B6 五、發明説明(4 ) r 1 ag ( 1 表示如下 9 8 2 ),第 4 - ^ 7頁,以商數q *和餘數 a - bq / + Γ 2 , r i (1) b - r 1 q 2 + Γ 2 , r 2 < r ^ (2) r 1 ** r 2 q 3 + Γ 3 , r 3 τ r ^ (3) (請先閲讀背面之注意事项再f本頁) 經濟部中央標準局貝工消費合作社印製 r*-2 - r*-;qfc + γλ, r*<r*-7 (4) r k - 1 - r h(lk * i + 0· (5) 例如第二個餘數r* =d為整數a和b之最大整數約 數,且餘數q* (k=l、2 ......)乃使用以決定交錯輸 入時鐘之一對劃分器N和N+1 (或N — 1和N)之序列 ,以消除在輸出時鐘之抖動逆效果。 為了應用此原理於本發明之設計中,餘數可選擇為正 數或負數,除了最後的餘數之外,因為此餘數為〇。因此 ,我們發現式(3)至(5)之左手邊應為絶對值 I r . I , i = l、2、……(k_l)。為了於後將說 明之理明,下述之條件於步驟(2 )至(5 )中亦需符合 |n| <1/2 丨 | 及丨 Γ, | <l/2b (6) 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐) 一 6 - A6 B6 L〇31i>b 五、發明説明(5 ) 當這些原理應用至時鐘脈衝發生器之一般設計時,則 f。“ t = f i ( a / b ),其中 f i n和 f。„ t 分別是發 生器之輸入和輸出頻率。對於sigma-delta譯碼器設計而 應用之原理將描述如下,其中過取樣時鐘頻率fs<> = f out ο
Sigma-Delta 譯碼器 一個過取樣sigma-deita譯碼器1 2以簡化的形式, 如圖1所示,用以轉換一類比訊號X ( t )至一數位(亦 即PCM)訊號y (η),並反向為之。譯碼器12包含 一控制器12. 3,而控制器12. 3耦合至A/D轉換 器12.1和D/A轉換器12. 2,以及一時鐘發生器 1 ◦。一輸入時鐘f 乃應用至時鐘發生器1 0,其典型 的為一除以N計數器,其將輸入時鐘頻率除以一整數N以 産生一過取樣時鐘fu。後者乃施加至控制器12. 3, 而控制器12. 3交替的供應一基帶取樣時鐘fsft至每傾 轉換器。由於控制器具有十進位因素,則 f in=NMf sb〇 但是,當輸入時鐘f ί η並非所需取樣時鐘頻率f S。之 整數倍時(但是仍為所需基帶取樣頻率f 〃之整數倍), 於此會發生一問題。在此情形中,時鐘發生器不能為一簡 單的除以Ν計數器;相對的,此時鐘發生器為一較複雜之 設計,其中fin乃由兩個劃分器Ν,Ν+1 (或Ν—1, (請先閲面之注意事項再Ϊ本頁) —裝· 訂. 經濟部中央標準局R工消費合作社印製 本紙張尺度適用中國國家標準(CNS)甲4规格(210 X 297公釐) 一 ^ _ L03156 A6 B6 五、發明説明(6 ) N)之一所割分,在每値取樣時間間隔。如前所述,此種 建議會使得在f s。中之抖動升高。為了消除抖動之逆效果 ,對於一已知之劏分器對,兩割分器之序列乃依照如上所 述之歐幾里得定理而決定。 特別的,對於一過取樣Sigma-delta譯碼器設計所應 用之定理,開始以辨識整數a和b,以譯碼器之參數,如 下所述: a - fin / faft (7) b *= Μ - fso / fai. (8) 式(7)和(8)乃代入式(1)中,並進行式(1)至 (5 )之計算,直到整除為止。而後,商q 2等於劃分器 N,且商q* (k = 2、3……)決定劃分器N和N+1 (或N — 1 , N )之所需序列。 通常,劃分器所需序列乃藉由首先界定整數割分器 S』和S ;所決定,如下所示: (請先閲讀背面之注意ί項再填寫本頁) -裝. 訂· 經濟部中央標準局興工消费合作社印5衣 S1 - q 1 - N (9) Si = N + 1, 如果Cl 2 > 〇,但是 (10) Si = N - 1, 如果Q 2 < 0,且 (11) S 2序列乃界定為 本紙張尺度適用中國國家標準(CNS)甲4规格(210 X 297公釐〉 _ 8 - ^031〇6 A6 B6 五、發明説明(7 ) S2 = 〇〇lq*l_1,(N+ 1),如果 q2 > 〇,但是(12) ,, 如果 q2 < 〇, (13) S2 = (N)lq2l_1, (N - 1). 其中指數的意思為整數劃分器N重覆丨a *丨一1次,但 是整數劃分器(N+1)或(N-1)只使用一次。相似 的,對於每個k (k>2)且尹〇,序列S*表示成 下式: (14) 其中我們界定指數之意為在括號内(即)之序列重 覆
I 次,但是割分器S 1 — 1只使用一次 (請先閲满背面之注意事項再項寫本頁) —裝· 繼續此種型式,如果q > 0
Sk = (Sk _
Iqkl 而 (15) 訂· 經濟部中央標準房8工消費合作社印製 如果 q**·» <〇, 16) 另一種觀察整個序列之方法如下所述:於此具有q 2 一 1個時鐘間隔且持續時間為N/f 在第個間隔 ,N乃增加1而成為N+1 (或減1而成為N—1,其決 定於q 2之符號)。且因此,第一個q 2 - 1間隔乃定其 有持續時間(N + 1 ) / f 之1個時間隔。此序列重 覆q 2 — 1次。在第q 3個序列剛要開始之前,q 2 — 1 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐) 9 ο- 經濟部中央標準局R工消費合作社印製 A6 B6 五、發明説明(8 ) 減1而成為q2 — 2 (如果q3為正,則對q2增加), 且因此,下一個序列為具有持缅時間為N/f a之q2 — 2時鐘間隔,其跟隨著具有持續時間為N+1/fh之一 個時鐘間隔,而對於q 4和更高階的q亦是相同的。整個 序列産生一整體的Μ時鐘間隔,其涵蓋了 T = 1 / f ^之 整個週期,而整個序列以f s b速率重覆著。於後將敘述之 數字實例有助於對這些序列之了解。 如圖2所示之設計完成了所需割分器之序列以消除抖 動之逆效果。時鐘發生器20包含一鏈計數器Cl、 C2 、C3、C4……其中相關的計數器參數qi、q2、 、Q,……乃是由應用歐幾里得定理至定義於式(7 )和(8 )之整數而得的商數。 除以N計數器C 1由序列計數器C 2決定將輸入時鐘 劃分成N或N+1 (或是N—l, N);亦即,從C 2之相關輸出INCO和DECO增加(INC)或減少 (D E C )輸入至C 1。類似的,序列計數器C 3控制器 數器C 2之序列,序列計數器C 4控制計數器C 3之序列 ,等等。 由此交連觀點,每個計數器皆具有(1)輸入時鐘施 加至其時鐘CK輸入,(2) —商數輸入端D,和(3) 一致能輸出EN0。計數器C2、C3、C4亦具有(1 )基帶取樣時鐘fsb (可選擇性的)施加至它們的同步 S Y N C輸入,和(2 )致能輸入E N。最後,C 1施加 過取樣時鐘f〃至控制器12. 3。 本紙張尺度適用中國困家標準(CNS>甲4规格(210 X 297公釐> (請先閲面之注$項再f本頁) -丨裝_ 訂· ~ 10 - 令巩m人汉避所ΤΒΙβ豕孫半τ 4规.格【210 X 297 W Ϊ 經濟部中央標準局员工消費合作社印製 031^6_Z_ 五、發明説明(9 ) 對於任何已知的參數組f in/f 和Μ而言,時鐘發 生器所需計數器之數目決定於與歐幾里得定理相闊之計算 如何進行者;亦即,所需逹到整除之步驟愈少,則所需計 數器之數目愈少。因此,不論正和負餘數Γ*皆需受檢視 ,且式(6)之規定必需滿足在每個步驟中。 上面曾述,施加fu至SYNC輸入乃是可選擇的。 但是,於此有一情況需要SYNC輸入;亦即,當最大公 約數d = l時(亦即,當a和b互為質數時),最後的商 數丨q *丨可稱小於計算值,因為在每個f 〃週期中,最 後序列只發生一次。事實上,在一些例子中,最後( 且因此計數器相關於其本身)可以全部省略。不過,這些 交替的設計乃被視為在本發明之範蹯内。 例1 此例說明過取樣譯碼器之設計其中ft„=2. 048 MHz, fsb=8KHz,且 M=125。由式(7)和 (8)可得a = 256,b=125。將這些值代入式( 1 ),並得如下之計算: 請 先 閲 1 面 之 注 項 再 填 頁 裝 訂 256 125 6 125 (2) + 6 (21)- 6 1(-6)+0 (17) (18) (19)
在括號内的數字乃是商數,此商數決定割分器N 本紙張尺度適用t國國家標準(CNS)甲4規格(210 X 297公釐〉 -11 - 03156 五、發明説明(10 ) qi = 2且序列參數q2 = 21, = — 6。結果之序 列乃如下:20値時鐘間隔以一時間延遲2/2. 048 MHz ;在第21個間隔(q2 = 21) , N乃增加1而 成為N=3,且前面20個間隔乃以一含有3/ 2. 048MHz之延遲時間之時鐘間隔。此序列重覆5 次。在第6個序列開始之前(|q3 1=6) , ^^乃減 1而成為19,因為q3之符號為負,且因此下一値序列 (最後的)乃是具有2/2. 048MHz之19個時鐘 間隔跟隨著具有3/2. 048MHz之一個時鐘間隔。 而整個序列為125値時鐘間隔涵蓋整個125WS (1 之週數,且以fsi>=8KHz之速率重覆。 依照本發明之一較佳實施例,上述之序列乃設計成如 圖2所示之時鐘發生器之型式,其中=N=2乃施加 至第一計數器Cl, q2 =21乃施加至第2計數器C2 ,且=_6乃施加至第3個計數器C3,第4計數器 C 4不使用。 經濟部中央樑準局w:工消費合作社印製 (請先wtwe*之注意事項再f本頁) i裝· 從抖動的觀點而看,當時鐘發生器使用在sigma-dei-ta譯碼器中,側音影像乃首先由電腦模仿所量測;亦即, 産生在nfS6±f «之雜訊或失真,其中η為整數,乃受 到模仿,對於一個正弦頻率= 3ΚΗζ之類比訊號 X (t)。當6個時鐘間隔3/2.〇48ΜΗζ如上所 述的展開時,側音影像乃比類比輸入位準低過8 0 d B以 上。此種模仿乃確定在實際的譯碼器中。相反的,在6個 3/2. 048MHz之時鐘間隔受集合之模仿中(例如 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐) -12 - 經濟部中央標準局貝工消費合作社印製 A6 Π 'Λ 1 Γϊ Ό____Β6_ 五、發明説明(11) 每値時鐘循環之末端),顯示側音影像只低於類比輸入位 準45dB,而此數值對於許多應用而言最太高了。 例2 為了舉例說明之目的,重覆例1, a=256和M= 125,除了丨r*,, \ <_1 / 2 \ r h丨乃省略以顯示 一潛在不需要之結1。 (請先閲面之注意事喟再塡寫本頁) 256 - 125 (2) +6 (20) 125 = 6 (20) + 5 (21) 6 = 5(1) + 1 (22) 5 - 1(5) + 0 (23) 餘數5的絶對值並不小於或等於餘數6之二分之一。 此計數顯示了一設計包括4個計數器,其中q, =N=2 ,q 2 =20, q3 =1, = 5。與例 1 不同的是, 此設計需要更多的設備,且因此需要更多的晶片區域和更 高的成本。此外,第3計數器,由於q 3 = 1 ,在每個間 隔使第2計數器增加,如此令導致使用時有些曖昧不明。 例3 此例顯示如圖2所示之過取樣譯碼器之型式,其中 fin=23. 328MHz, f“=8KHz,且 M = 125,因此fi„/fsb=2916。將其代入式(1) 丨裝 訂. 本紙張尺度適用中國國家標準(CNS)甲4规格(210 X 297公釐) -13 - I)31^6 A6 B6 五、發明説明(12) 至(8 )計算,可得下列結果 qi - N - 23,<12 3,<13 - 20,和 q4 - 2,或相等的 qi N - 23, q2 = 3, q3 _ 21,和q4 - -2· 在此例中之電腦模仿亦顯示側音影像比輸入位準低 8 0 d B 〇
例4 此例顯示如前述Ma 1 1 oy專利中所描述之數位鎖相迴路 型式。在此例中,a=FTB/PHCLK=51. 84 MHz/8KHz = 6480 且 b=N (Mai 1 〇y之計數器 28) =193。使用式(1)至(8),可得 q; = N 3 4 , q 2 , q 3 = — 3 , q 6 ,和q 注
S 頁
經濟部中央標準局β工消費合作社印M 一 6。由這些商數所界定之序列並不會産生與Ma 1 1 oy專利 之表1所示相同的序列,且因此,本發明於消除抖動之效 果上較佳。 由上可知,上述之安排僅是描述本發明之許多可能之 實施例。由這些實施例可以想出本發明之原理之應用。依 照本發明之原理,無數的改變的安排可由熟悉此行技藝之 人士導出,但其未能悖離本發明之精神和範畴。特別的, 雖然本發明之各種不同的實施例已經使用如圖2所示之鏈 計數器型式而表示,熟悉此項技藝之人士可快速的了解由 歐幾里得商數所界定之序列可以以其他硬體,或軟體,或 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐) -14 - A6 B6 五、發明説明(13)兩者同時應用之型式以完成;例如在一狀態機器(如一可 程式規劃邏輯陣列之設計),或在微控制器(例如具有軟 體控制之機器)中。 (請先閲讀背面之注意事項再填寫本頁) .裝· 經濟部中央標準局員工消費合作社印製 本紙張又度適用中國國家標準(CNS)甲4规格(210 X 297公釐) -15 -
Claims (1)
- A7 k,03iL6 g _____D7__ 六、申請專利範团 (請先聞讀背面之注意事項再填寫,本頁). 1.一種時鐘脈衝産生器,其用以從在一輸入頻率上 之一輸入時鐘訊號産生在一輸出頻率上之輸出時鐘訊號, 該時鐘脈衝發生器包含: 劃分裝置,其可藉由兩個第一整數之一,在每個多數 的連續時間間隔,割分該輸入頻率,以産生該輸出頻率, 而該輸出頻率並非該輸入頻率之整數倍;和 交錯裝置,其可在兩個第一整數間交錯,在由歐幾里 得定理之商數所決定的序列中,以決定兩個第二整數之最 大公約數。 2 .如申請專利範圍第1項所述之時鐘脈衝發生器, 其中: 該劃分裝置包含一除以N計數器,而其中N為該第一 整數之一,而N+1或N^l為另一値第一整數;和 該交錯裝置包含至少一序列計數器,而該序列計數器 耦合以控制何時除以N計數器對輸入頻率除以N和除以N +1或N-1,每個該至少一序列計數器具有一序列參數 ,而該序列參數相等於歐幾里得商數之個別之一。 經濟部中央揉準局貝工消費合作社印製 3 . —種取樣資料糸統包含: 一過取樣譯碼器,其包括一A/D轉換器,一D/A 轉換器,和一控制器,而該控制器(1)接收一過取樣時 鐘頻率f s。, ( 2 )將f s。除以一個十進位因數Μ以産生 一基帶取樣頻率f 〃,和(3)供應fs6至每個轉換器; 和 一時鐘脈衝發生器,其(1 )接收一輸入時鐘頻率 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐) -\6 ~ 81.9.10,000 ο Β7 C7 ___D7_ 六、申請專利範困 f (2)由此産生該過取樣時鐘頻率fse,和(3) (請先《讀背面之注意事項再塡寫本頁) 供應f S。至控制器和轉換器, 該時鐘脈衝發生器包含依照申請專利範圍第1項或第 2項之發生器,其中兩個第一整數gf in/f sfc和M。 4. 如申請專利範圍第3項所述之糸統,其中 每個計數器具有一時鐘輸入,而f 乃施加於此;該 除以N計數器具有一時鐘輸出,而由此時鐘輸出,fs。供 應至該控制器;且每個序列計數器具有一同步輸入,而 f 施加於此。 5. —種取樣資料条統包含: 一過取樣A/D轉換器或一D/A轉換器,和一控制 器,而該控制器(1)接收一過取樣時鐘頻率fs。, (2 )將{5。除以一個十進位因數Μ以産生一基帶取樣頻率 f s ,和(3 )供應f s 6至每個轉換器;和 一時鐘脈衝發生器,其(1 )接收一輸入時鐘頻率 f in, (2)由此産生該過取樣時鐘頻率f 〃,和(3) 供應f s。至控制器和轉換器, 經濟部中央標準居貝工消费合作社印製 該時鐘脈衝發生器包含依照申請專利範圍第1項或第 2項之發生器,其中兩個第一整數為fh/ fsb和Μ。 6 .如申請專利範圍第5項所述之条統,其中 每個計數器具有一時鐘輸入,而f &乃施加於此;該 除以N計數器具有一時鐘輸出,而由此時鐘輸出,供 應至該控制器;且每個序列計數器具有一同步輸入,而 f s 6施加於此。 本紙張尺度適用中國國家標準(CNS)甲4规格(210 X 297公釐) -17 - 81.9.10,000 經濟部中央標準局R工消費合作社印製 Α7 Β7 C7 D7 六、申請專利範团 7. —種用以從在一輸入頻率上之一輸入時鐘訊號産 生在一輸出頻率上之輸出時鐘訊號之方法,該方法包含之 步驟為: 藉由兩値第一整數之一,在每個多數的連缠時間間隔 ,除以該輸入頻率,以産生該輸出頻率,而該輸出頻率並 非該輸入頻率之整數倍;其特徽在於 在兩個第一整數間交錯,在由歐幾里得定理之商數所 決定的序列中,以決定兩個第二整數之最大公約數。 8. 如申請專利範圍第7項所述之方法,其中: 該劃分步驟包含將輸入頻率除以N,其中N為該第一 整數之一,而N+1和N— 1為另一個第一整數;和 該交錯步驟包含控制何時輸入頻率除以N和何時除以 N — 1 或 N + 1, 該控制步驟由歐幾里得商數所決定。 9. 如申請專利範圍第7項或第8項之方法,其使用 於一取樣資料条統,該条統包括一時鐘脈衝發生器和一過 取樣A/D和/或D/A轉換器,該方法包含之步驟: 施加該輸入頻率(f < 至時鐘脈衝發生器,和 施加發生器之輸出頻率(f s。)至轉換器,該轉換器 産生或接收一資料訊號,在一基帶頻率(fs&)上, 其中第一整數為f in/fs。,而第二整數為fs。/ f s b 〇 (請先閲讀背面之注意事項再塡窝本頁) i裝· 訂. 本紙張尺度適用中國國家標準(CNS)甲4规格(210 X 297公货) -18 - 81.9.10,000
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/871,945 US5287296A (en) | 1992-04-22 | 1992-04-22 | Clock generators having programmable fractional frequency division |
Publications (1)
Publication Number | Publication Date |
---|---|
TW203156B true TW203156B (en) | 1993-04-01 |
Family
ID=25358511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW081109455A TW203156B (en) | 1992-04-22 | 1992-11-25 | Clock generators having programmable fractional frequency division |
Country Status (5)
Country | Link |
---|---|
US (1) | US5287296A (zh) |
EP (1) | EP0567269A3 (zh) |
JP (1) | JP2710537B2 (zh) |
KR (1) | KR960003063B1 (zh) |
TW (1) | TW203156B (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5734877A (en) * | 1992-09-09 | 1998-03-31 | Silicon Graphics, Inc. | Processor chip having on-chip circuitry for generating a programmable external clock signal and for controlling data patterns |
FR2704372B1 (fr) * | 1993-04-20 | 1995-05-24 | Commissariat Energie Atomique | Dispositif de division de fréquence. |
US6272465B1 (en) | 1994-11-02 | 2001-08-07 | Legerity, Inc. | Monolithic PC audio circuit |
US5528181A (en) * | 1994-11-02 | 1996-06-18 | Advanced Micro Devices, Inc. | Hazard-free divider circuit |
US5794021A (en) * | 1994-11-02 | 1998-08-11 | Advanced Micro Devices, Inc. | Variable frequency clock generation circuit using aperiodic patterns |
US5736893A (en) * | 1996-01-29 | 1998-04-07 | Hewlett-Packard Company | Digital method and apparatus for reducing EMI emissions in digitally-clocked systems |
JPH09232944A (ja) * | 1996-01-29 | 1997-09-05 | Hewlett Packard Co <Hp> | デジタル分周方法とデジタル分周装置 |
US5970110A (en) * | 1998-01-09 | 1999-10-19 | Neomagic Corp. | Precise, low-jitter fractional divider using counter of rotating clock phases |
US6748408B1 (en) * | 1999-10-21 | 2004-06-08 | International Buisness Machines Corporation | Programmable non-integer fractional divider |
US6535989B1 (en) * | 1999-12-22 | 2003-03-18 | Hewlett-Packard Company | Input clock delayed by a plurality of elements that are connected to logic circuitry to produce a clock frequency having a rational multiple less than one |
US6590512B2 (en) * | 2001-04-23 | 2003-07-08 | Intel Corporation | Developing a desired output sampling rate for oversampled converters |
US6789041B1 (en) * | 2001-05-08 | 2004-09-07 | Miranova Systems, Inc. | Bi-directional signal converter |
US7032121B2 (en) * | 2002-01-10 | 2006-04-18 | Hatteras Networks | System for deriving desired output frequency by successively dividing clock signal frequency by ratios obtained by dividing clock signal frequency by common divisor and specific integer |
US6856184B2 (en) * | 2003-01-15 | 2005-02-15 | Agilent Technologies, Inc | Clock divider circuit |
US7336756B2 (en) * | 2004-10-25 | 2008-02-26 | Miranova Systems, Inc. | Reprogrammable bi-directional signal converter |
US7479136B2 (en) * | 2005-04-14 | 2009-01-20 | Dotson Robert S | Ophthalmic phototherapy treatment method |
DE102005024649B4 (de) * | 2005-05-25 | 2007-04-12 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Messen von Jitter |
EP3224789A4 (en) | 2014-09-07 | 2018-05-02 | Codrut Radu Radulescu | Synchronized exchange system |
CN114138053B (zh) * | 2021-11-15 | 2024-05-28 | 中科芯集成电路有限公司 | 一种波特率生成器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4244027A (en) * | 1979-03-19 | 1981-01-06 | Rca Corporation | Digital open loop programmable frequency multiplier |
US4241408A (en) * | 1979-04-04 | 1980-12-23 | Norlin Industries, Inc. | High resolution fractional divider |
US4413350A (en) * | 1981-01-12 | 1983-11-01 | General Datacomm Industries, Inc. | Programmable clock rate generator |
US4658406A (en) * | 1985-08-12 | 1987-04-14 | Andreas Pappas | Digital frequency divider or synthesizer and applications thereof |
US4837721A (en) * | 1986-06-30 | 1989-06-06 | Itt Defense Communications, A Division Of Itt Corporation | Digital divider with integer and fractional division capability |
JPS63167527A (ja) * | 1986-12-27 | 1988-07-11 | Ricoh Co Ltd | 拡張ガロア体上の最大公約多項式算出回路および多項式互除演算回路 |
EP0431629A3 (en) * | 1989-12-08 | 1993-07-21 | Sony Corporation | Mutual division circuit |
JP2797570B2 (ja) * | 1989-12-25 | 1998-09-17 | ソニー株式会社 | ユークリッドの互除回路 |
US5088057A (en) * | 1990-04-05 | 1992-02-11 | At&T Bell Laboratories | Rational rate frequency generator |
US5052031A (en) * | 1990-08-14 | 1991-09-24 | At&T Bell Laboratories | Phase locked loop including non-integer multiple frequency reference signal |
-
1992
- 1992-04-22 US US07/871,945 patent/US5287296A/en not_active Expired - Lifetime
- 1992-11-25 TW TW081109455A patent/TW203156B/zh not_active IP Right Cessation
-
1993
- 1993-02-15 KR KR1019930002036A patent/KR960003063B1/ko not_active IP Right Cessation
- 1993-04-15 EP EP93302911A patent/EP0567269A3/en not_active Withdrawn
- 1993-04-21 JP JP5116664A patent/JP2710537B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2710537B2 (ja) | 1998-02-10 |
JPH0621807A (ja) | 1994-01-28 |
US5287296A (en) | 1994-02-15 |
EP0567269A3 (en) | 1995-03-22 |
KR960003063B1 (ko) | 1996-03-04 |
KR930022168A (ko) | 1993-11-23 |
EP0567269A2 (en) | 1993-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW203156B (en) | Clock generators having programmable fractional frequency division | |
TW525348B (en) | Digital PLL circuit and clock generation method | |
US3787836A (en) | Multitone telephone dialing circuit employing digital-to-analog tone synthesis | |
JPH0439690B2 (zh) | ||
RU98108892A (ru) | Синтезатор дробных когерентных частот с фазовой синхронизацией | |
JP3611589B2 (ja) | フラクショナルn分周器 | |
US7180339B2 (en) | Synthesizer and method for generating an output signal that has a desired period | |
JPS6247379B2 (zh) | ||
JP3037582B2 (ja) | デジタルデータのバッファリング装置 | |
US5546434A (en) | Dual edge adjusting digital phase-locked loop having one-half reference clock jitter | |
US5040197A (en) | Fractional frequency divider for providing a symmetrical output signal | |
JP2005045507A (ja) | 非整数分周器 | |
US5694066A (en) | Low-jitter, non-slip clock generator | |
US20020101955A1 (en) | Fractional frequency division of a digital signal | |
US5339338A (en) | Apparatus and method for data desynchronization | |
JP2006318002A (ja) | クロック分周回路 | |
US4396991A (en) | Long term response enhancement for digital phase-locked loop | |
JP2011130429A (ja) | データ送出装置、データ受信装置、及びデータ送受信システム | |
JPH04268841A (ja) | 相互同期装置 | |
JPS61140221A (ja) | タイミング発生回路 | |
CN113746477A (zh) | 精确定时方法、装置以及信号空位预留方法、装置 | |
EP0062541A1 (en) | Phase-locked oscillators | |
KR0174707B1 (ko) | 클럭 발생기 | |
CN116491071A (zh) | 具有任意频率获取的低抖动时钟倍频器电路和方法 | |
JPH05327782A (ja) | 速度変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |