TW202429966A - 配線電路基板之製造方法、附有虛置圖案之配線電路基板、及集合體片材 - Google Patents

配線電路基板之製造方法、附有虛置圖案之配線電路基板、及集合體片材 Download PDF

Info

Publication number
TW202429966A
TW202429966A TW112143400A TW112143400A TW202429966A TW 202429966 A TW202429966 A TW 202429966A TW 112143400 A TW112143400 A TW 112143400A TW 112143400 A TW112143400 A TW 112143400A TW 202429966 A TW202429966 A TW 202429966A
Authority
TW
Taiwan
Prior art keywords
pattern
layer
wiring circuit
dummy
insulating layer
Prior art date
Application number
TW112143400A
Other languages
English (en)
Inventor
橋本郁哉
笹岡良介
柴田直樹
Original Assignee
日商日東電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日東電工股份有限公司 filed Critical 日商日東電工股份有限公司
Publication of TW202429966A publication Critical patent/TW202429966A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

配線電路基板1之製造方法包括：區域設定步驟，其係於支持層11設定圖案形成區域A11及開口形成區域A12；絕緣層形成步驟，其係於圖案形成區域A11內之支持層11之上形成基底絕緣層12；圖案步驟，其係於基底絕緣層12之上形成具有第1導體層13A及第2導體層13B之導體圖案13；以及蝕刻步驟，其係對開口形成區域A12內之支持層11進行蝕刻；且於圖案步驟中，在開口形成區域A12內形成虛置圖案22。

Description

配線電路基板之製造方法、附有虛置圖案之配線電路基板、及集合體片材
本發明係關於一種配線電路基板之製造方法、附有虛置圖案之配線電路基板、及集合體片材。
先前，已知有一種於支持基板上形成配線圖案及虛置圖案之印刷配線板之製造方法(例如，參照下述專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2003-273498號公報
[發明所欲解決之問題]
有時欲於如專利文獻1中記載之印刷配線板形成開口。於此情形時，在如專利文獻1中記載之方法中，於形成印刷配線板之區域之外側形成有虛置圖案，因此難以謀求形成於開口附近之配線圖案之厚度之均勻化。
本發明提供一種可謀求形成於開口附近之導體圖案之厚度之均勻化的配線電路基板之製造方法、附有虛置圖案之配線電路基板、及集合體片材。 [解決問題之技術手段]
本發明[1]包括一種配線電路基板之製造方法，其包括：區域設定步驟，其係於支持層設定圖案形成區域及開口形成區域；絕緣層形成步驟，其係至少於上述圖案形成區域內在上述支持層之上形成絕緣層；圖案步驟，其係於上述圖案形成區域內之上述絕緣層之上形成包含具有第1厚度之第1導體層、及具有與上述第1厚度不同之第2厚度之第2導體層的導體圖案，且包括形成上述第1導體層之第1圖案步驟、及形成上述第2導體層之第2圖案步驟；以及蝕刻步驟，其係對上述開口形成區域內之上述支持層之至少一部分進行蝕刻；且於上述第1圖案步驟及上述第2圖案步驟之至少一者中，在上述開口形成區域內形成虛置圖案。
根據此種方法，於圖案形成區域內之絕緣層之上形成具有第1導體層及第2導體層之導體圖案，並於開口形成區域內形成虛置圖案。
詳細而言，於第1圖案步驟及第2圖案步驟之至少一者中，使第1導體層或第2導體層形成於圖案形成區域內，並使虛置圖案形成於開口形成區域內。
藉此，於第1圖案步驟及第2圖案步驟之至少一者中，可謀求第1導體層或第2導體層周圍之金屬離子濃度之均勻化。
其結果為，可謀求形成於開口附近之導體圖案之厚度之均勻化。
本發明[2]包括如上述[1]之配線電路基板之製造方法，其中於上述第1圖案步驟中，在上述開口形成區域內形成具有上述第1厚度並構成上述虛置圖案之至少一部分之虛置第1導體層。
根據此種方法，於第1圖案步驟中，使第1導體層形成於圖案形成區域內，並使虛置第1導體層形成於開口形成區域內。
藉此，於第1圖案步驟中，可謀求第1導體層周圍之金屬離子濃度之均勻化。
其結果為，可謀求形成於開口附近之導體圖案之第1導體層之厚度之均勻化。
本發明[3]包括如上述[1]或[2]之配線電路基板之製造方法，其中於上述第2圖案步驟中，在上述開口形成區域內形成具有上述第2厚度並構成上述虛置圖案之至少一部分之虛置第2導體層。
根據此種方法，於第2圖案步驟中，使第2導體層形成於圖案形成區域內，並使虛置第2導體層形成於開口形成區域內。
藉此，於第2圖案步驟中，可謀求第2導體層周圍之金屬離子濃度之均勻化。
其結果為，可謀求形成於開口附近之導體圖案之第2導體層之厚度之均勻化。
本發明[4]包括如上述[1]至[3]中任一項之配線電路基板之製造方法，其進而包括覆蓋絕緣層形成步驟，該覆蓋絕緣層形成步驟係形成覆蓋上述導體圖案及上述虛置圖案之覆蓋絕緣層。
根據此種方法，覆蓋導體圖案之覆蓋絕緣層亦覆蓋虛置圖案。
因此，可使虛置圖案及覆蓋絕緣層之總厚度變厚。
藉此，可藉由虛置圖案及覆蓋絕緣層來抑制導體圖案與周圍之構件接觸。
其結果為，可保護導體圖案。
本發明[5]包括如上述[1]至[4]中任一項之配線電路基板之製造方法，其中於上述絕緣層形成步驟中，在上述圖案形成區域內及上述開口形成區域內形成上述絕緣層，於上述第1圖案步驟及上述第2圖案步驟之至少一者中，在上述開口形成區域內之上述絕緣層之上形成上述虛置圖案。
根據此種方法，可利用開口形成區域內之絕緣層來支持虛置圖案。
因此，即便開口形成區域內之支持層之全部被蝕刻，亦可利用開口形成區域內之絕緣層來支持虛置圖案。
本發明[6]包括如上述[5]之配線電路基板之製造方法，其中於上述區域設定步驟中，在上述支持層進而設定包含上述圖案形成區域及上述開口形成區域之製品區域、以及與上述製品區域連接之框架區域，於上述蝕刻步驟中，對上述開口形成區域內之上述支持層之全部進行蝕刻，形成開口，對上述製品區域與上述框架區域之間之上述支持層之一部分進行蝕刻，沿著上述製品區域之形狀形成配線電路基板之外形，並沿著上述框架區域之形狀形成與上述配線電路基板連接之框架，上述配線電路基板之製造方法進而包括切割步驟，該切割步驟係將上述配線電路基板從上述框架切下，並將上述開口內之上述絕緣層從上述配線電路基板切下。
根據此種方法，對開口形成區域內之支持層之全部進行蝕刻，形成開口，對製品區域與框架區域之間之支持層進行蝕刻，形成配線電路基板之外形，並形成與配線電路基板連接之框架。
繼而，將配線電路基板從框架切下，並將開口內之絕緣層從配線電路基板切下。
藉此，可輕易地去除虛置圖案。
本發明[7]包括如上述[1]至[4]中任一項之配線電路基板之製造方法，其中於上述絕緣層形成步驟中，在上述圖案形成區域內形成上述絕緣層，在上述開口形成區域內不形成上述絕緣層，於上述第1圖案步驟及上述第2圖案步驟之至少一者中，在上述開口形成區域內之上述支持層之上形成上述虛置圖案。
根據此種方法，可利用開口形成區域內之支持層來支持虛置圖案。
本發明[8]包括如上述[7]之配線電路基板之製造方法，其中於上述蝕刻步驟中，對上述開口形成區域內之上述支持層之全部進行蝕刻。
根據此種構成，藉由對開口形成區域內之支持層之全部進行蝕刻，可輕易地去除虛置圖案。
本發明[9]包括一種附有虛置圖案之配線電路基板，其具備：配線電路基板，其具有開口，且具有配置於上述開口周圍之支持層、在上述支持層之厚度方向上配置於上述支持層之上之絕緣層、及在上述厚度方向上配置於上述絕緣層之上之導體圖案；以及虛置圖案，其配置於上述開口內；且上述導體圖案具有：第1導體層，其具有第1厚度；以及第2導體層，其具有與上述第1厚度不同之第2厚度。
根據此種構成，於開口內配置有虛置圖案。
因此，針對導體圖案之第1導體層及第2導體層之至少一者，可謀求厚度之均勻化。
其結果為，可謀求形成於開口附近之導體圖案之厚度之均勻化。
本發明[10]包括如上述[9]之附有虛置圖案之配線電路基板，其中上述虛置圖案包含具有上述第1厚度之虛置第1導體層、或具有上述第2厚度之虛置第2導體層。
根據此種構成，於虛置圖案包含虛置第1導體層之情形時，可謀求導體圖案之第1導體層之厚度之均勻化。
又，於虛置圖案包含虛置第2導體層之情形時，可謀求導體圖案之第2導體層之厚度之均勻化。
本發明[11]包括如上述[9]之附有虛置圖案之配線電路基板，其中上述虛置圖案具有：虛置第1導體層，其具有上述第1厚度；以及虛置第2導體層，其具有上述第2厚度，至少一部分配置於上述虛置第1導體層之上。
根據此種構成，可謀求導體圖案之第1導體層及第2導體層兩者之厚度之均勻化。
其結果為，可進一步謀求形成於開口附近之導體圖案之厚度之均勻化。
本發明[12]包括一種集合體片材，其具備：如上述[9]至[11]中任一項之附有虛置圖案之配線電路基板；以及框架，其支持上述附有虛置圖案之配線電路基板。
根據此種構成，可於操作框架之同時，操作附有虛置圖案之配線電路基板。 [發明之效果]
根據本發明之配線電路基板之製造方法，可謀求形成於開口附近之導體圖案之厚度之均勻化。
1.配線電路基板 如圖1所示，配線電路基板1於第1方向及第2方向上延伸。於本實施方式中，配線電路基板1具有大致矩形狀。再者，配線電路基板1之形狀並無限定。配線電路基板1具有開口10。
本實施方式中，開口10配置於第1方向上之配線電路基板1之中央且第2方向上之配線電路基板1之中央。開口10於第1方向及第2方向上延伸。開口10具有大致矩形狀。再者，配線電路基板1中之開口10之位置及開口10之形狀並無限定。
如圖2所示，配線電路基板1具有支持層11、作為絕緣層之一例之基底絕緣層12、導體圖案13、及覆蓋絕緣層14。
(1-1)支持層 支持層11配置於開口10之周圍。支持層11支持基底絕緣層12、導體圖案13、及覆蓋絕緣層14。本實施方式中，支持層11包含金屬箔。作為金屬，例如可例舉不鏽鋼合金及銅合金。
(1-2)基底絕緣層 基底絕緣層12在支持層11之厚度方向上配置於支持層11之上。厚度方向與第1方向及第2方向正交。基底絕緣層12在厚度方向上配置於支持層11與導體圖案13之間。基底絕緣層12使支持層11與導體圖案13絕緣。基底絕緣層12包含樹脂。作為樹脂，例如可例舉聚醯亞胺。
(1-3)導體圖案 導體圖案13在厚度方向上配置於基底絕緣層12之上。導體圖案13配置於在厚度方向上相對於基底絕緣層12為支持層11之相反側。如圖1所示，導體圖案13配置於開口10之周圍。
(1-3-1)導體圖案之形狀 導體圖案13之形狀並無限定。本實施方式中，導體圖案13具有複數個端子131A, 131B, 131C, 131D、複數個端子132A, 132B, 132C, 132D、及複數個配線133A, 133B, 133C, 133D。再者，端子之數量及配線之數量並無限定。
本實施方式中，端子131A, 131B, 131C, 131D配置於第2方向上之配線電路基板1之一端部。端子131A, 131B, 131C, 131D配置於在第2方向上相對於開口10之一側。端子131A, 131B, 131C, 131D相互隔開間隔，於第1方向上排列。端子131A, 131B, 131C, 131D之各者具有方形岸台形狀。
本實施方式中，端子132A, 132B, 132C, 132D配置於第2方向上之配線電路基板1之另一端部。端子131A, 131B, 131C, 131D配置於在第2方向上相對於開口10之另一側。端子132A, 132B, 132C, 132D相互隔開間隔，於第1方向上排列。端子132A, 132B, 132C, 132D之各者具有方形岸台形狀。
配線133A之一端與端子131A連接。配線133A之另一端與端子132A連接。配線133A將端子131A與端子132A電性連接。
配線133B之一端與端子131B連接。配線133B之另一端與端子132B連接。配線133B將端子131B與端子132B電性連接。
配線133C之一端與端子131C連接。配線133C之另一端與端子132C連接。配線133C將端子131C與端子132C電性連接。
配線133D之一端與端子131D連接。配線133D之另一端與端子132D連接。配線133D將端子131D與端子132D電性連接。
(1-3-2)導體圖案之層構造 如圖2所示，導體圖案13具有第1導體層13A及第2導體層13B。
第1導體層13A在厚度方向上配置於基底絕緣層12之上。第1導體層13A包含金屬。作為金屬，例如可例舉銅。第1導體層13A具有第1厚度T1。
第1厚度T1例如為1 μm以上，較佳為3 μm以上，例如為50 μm以下，較佳為30 μm以下。
第2導體層13B在厚度方向上配置於基底絕緣層12或第1導體層13A之上。第2導體層13B包含金屬。作為金屬，例如可例舉銅。第2導體層13B具有第2厚度T2。第2厚度T2與第1厚度T1不同。本實施方式中，第2厚度T2較第1厚度T1厚。
第2厚度T2例如為2 μm以上，較佳為5 μm以上，例如為60 μm以下，較佳為40 μm以下。
本實施方式中，端子131A, 131B, 131C, 131D及端子132A, 132B, 132C, 132D之各者包含第1導體層13A及第2導體層13B。於端子131A, 131B, 131C, 131D及端子132A, 132B, 132C, 132D之各者中，第2導體層13B在厚度方向上配置於第1導體層13A之上。
又，本實施方式中，配線133A及133D包含第1導體層13A。配線133B及133C包含第2導體層13B。即，配線133A及133D之厚度與配線133B及133C之厚度不同。
(1-4)覆蓋絕緣層 如圖1所示，覆蓋絕緣層14覆蓋配線133A, 133B, 133C, 133D。覆蓋絕緣層14在厚度方向上配置於基底絕緣層12之上。再者，覆蓋絕緣層14不覆蓋端子131A, 131B, 131C, 131D及端子132A, 132B, 132C, 132D。覆蓋絕緣層14包含樹脂。作為樹脂，例如可例舉聚醯亞胺。
2.配線電路基板之製造方法 其次，對配線電路基板1之製造方法進行說明。
配線電路基板1之製造方法包括：區域設定步驟(參照圖3A)、絕緣層形成步驟(參照圖3B)、圖案步驟(參照圖5A及圖5B)、覆蓋絕緣層形成步驟(參照圖7A)、蝕刻步驟(參照圖7B)、及切割步驟。
(1)區域設定步驟 如圖3A所示，區域設定步驟中，在支持層11設定製品區域A1及框架區域A2。本實施方式中，支持層11係從金屬箔之捲筒拉出之金屬箔。
上述配線電路基板1於製品區域A1中進行製造。製品區域A1包含圖案形成區域A11及開口形成區域A12。換言之，區域設定步驟中，在支持層設定圖案形成區域A11及開口形成區域A12。圖案形成區域A11配置於開口形成區域A12外。圖案形成區域A11包圍開口形成區域A12。上述基底絕緣層12、導體圖案13及覆蓋絕緣層14形成於圖案形成區域A11。上述開口10形成於開口形成區域A12。
框架區域A2被設定於製品區域A1外。框架區域A2與製品區域A1連接。於框架區域A2形成支持配線電路基板1之框架。
(2)絕緣層形成步驟 其次，如圖3B所示，絕緣層形成步驟中，至少於圖案形成區域A11內，在支持層11之上形成絕緣層。本實施方式中，在圖案形成區域A11內及開口形成區域A12內形成絕緣層。
詳細而言，如圖4所示，於圖案形成區域A11內形成上述基底絕緣層12，於開口形成區域A12內形成虛置絕緣層21。
虛置絕緣層21支持虛置圖案22(參照圖6)。關於虛置圖案22，於下文進行說明。虛置絕緣層21具有支持部211及至少1個連接部212。本實施方式中，虛置絕緣層21具有複數個連接部212。
支持部211支持虛置圖案22。支持部211離開基底絕緣層12而配置。本實施方式中，支持部211具有大致矩形狀。再者，支持部211之形狀並無限定。
複數個連接部212之各者配置於支持部211與基底絕緣層12之間。複數個連接部212之各者與支持部211及基底絕緣層12連接。藉此，虛置絕緣層21與基底絕緣層12連接。
為了形成基底絕緣層12及虛置絕緣層21，首先，於支持層11之上塗佈感光性樹脂之溶液(清漆)並進行乾燥，從而形成感光性樹脂之塗膜。其次，對感光性樹脂之塗膜進行曝光及顯影。藉此，基底絕緣層12及虛置絕緣層21形成於支持層11之上。
(3)圖案步驟 其次，如圖5A及圖5B所示，圖案步驟中，藉由電解電鍍，在圖案形成區域A11內之基底絕緣層12之上形成導體圖案13，並在開口形成區域A12內之虛置絕緣層21之上形成虛置圖案22(參照圖6)。
如圖5B所示，虛置圖案22具有虛置第1導體層22A及虛置第2導體層22B。
虛置第1導體層22A在厚度方向上配置於虛置絕緣層21之上。虛置第1導體層22A包含與導體圖案13之第1導體層13A相同之材料。虛置第1導體層22A具有第1厚度T1。即，虛置第1導體層22A具有與導體圖案13之第1導體層13A相同之厚度。
虛置第2導體層22B在厚度方向上配置於虛置第1導體層22A之上。本實施方式中，虛置第2導體層22B之全部在厚度方向上配置於虛置第1導體層22A之上。虛置第2導體層22B包含與導體圖案13之第2導體層13B相同之材料。虛置第2導體層22B具有第2厚度T2。即，虛置第2導體層22B具有與導體圖案13之第2導體層13B相同之厚度。
為了形成導體圖案13及虛置圖案22，如圖5A所示，於圖案步驟中，首先，實施第1圖案步驟。即，圖案步驟包括第1圖案步驟。
第1圖案步驟中，在圖案形成區域A11內之基底絕緣層12之上形成第1導體層13A，並在開口形成區域A12內之虛置絕緣層21之上形成虛置第1導體層22A。
為了形成第1導體層13A及虛置第1導體層22A，首先，於基底絕緣層12及虛置絕緣層21之表面形成晶種層。晶種層例如藉由濺鍍而形成。作為晶種層之材料，例如可例舉鉻、銅、鎳、鈦、及其等之合金。
其次，於形成有晶種層之基底絕緣層12及虛置絕緣層21之上貼合鍍覆阻劑，在對形成第1導體層13A及虛置第1導體層22A之部分進行遮光之狀態下，對鍍覆阻劑進行曝光。
其次，對經曝光之鍍覆阻劑進行顯影。於是，被遮光之部分之鍍覆阻劑被去除，於形成第1導體層13A及虛置第1導體層22A之部分露出晶種層。再者，留下了經曝光之部分、即不形成第1導體層13A及虛置第1導體層22A之部分之鍍覆阻劑。
其次，藉由電解電鍍，於露出之晶種層之上形成第1導體層13A及虛置第1導體層22A。
此時，第1導體層13A與虛置第1導體層22A一起形成。因此，於鍍覆液中，可謀求製品區域A1周圍之金屬離子濃度之均勻化，可謀求第1導體層13A之厚度之均勻化。
繼而，於電解電鍍結束後，將鍍覆阻劑剝離。
其次，如圖5B所示，於圖案步驟中，實施第2圖案步驟。即，圖案步驟包括第2圖案步驟。
第2圖案步驟中，在圖案形成區域A11內形成第2導體層13B，並在開口形成區域A12內形成虛置第2導體層22B。即，本實施方式中，在第1圖案步驟及第2圖案步驟中，形成虛置圖案22。
為了形成第2導體層13B及虛置第2導體層22B，首先，於基底絕緣層12及虛置絕緣層21之上以覆蓋第1導體層13A及虛置第1導體層22A之方式貼合鍍覆阻劑，在對形成第2導體層13B及虛置第2導體層22B之部分進行遮光之狀態下，對鍍覆阻劑進行曝光。
其次，對經曝光之鍍覆阻劑進行顯影。於是，被遮光之部分之鍍覆阻劑被去除，於形成第2導體層13B之部分露出晶種層或第1導體層13A，於形成虛置第2導體層22B之部分露出虛置第1導體層22A。再者，留下了經曝光之部分、即不形成第2導體層13B及虛置第2導體層22B之部分之鍍覆阻劑。
其次，藉由電解電鍍，於露出之晶種層或第1導體層13A之上形成第2導體層13B，於露出之虛置第1導體層22A之上形成虛置第2導體層22B。
此時，第2導體層13B與虛置第2導體層22B一起形成。因此，亦可謀求第2導體層13B之厚度之均勻化。
繼而，於電解電鍍結束後，將鍍覆阻劑剝離。
其次，藉由蝕刻，去除因剝離鍍覆阻劑而露出之晶種層。
藉此，如圖6所示，導體圖案13形成於基底絕緣層12之上，虛置圖案22形成於虛置絕緣層21之上。
(4)覆蓋絕緣層形成步驟 其次，如圖7A所示，覆蓋絕緣層形成步驟中，與基底絕緣層12之形成同樣地，於基底絕緣層12、導體圖案13及虛置圖案22之上形成覆蓋絕緣層14。
虛置圖案22及覆蓋絕緣層14之總厚度T11較端子131A, 131B, 131C, 131D及端子132A, 132B, 132C, 132D之各者之厚度T12厚。
因此，藉由虛置圖案22及覆蓋絕緣層14，可抑制端子131A, 131B, 131C, 131D及端子132A, 132B, 132C, 132D之各者與周圍之構件接觸。具體而言，於將形成有基底絕緣層12、導體圖案13、虛置圖案22及覆蓋絕緣層14之支持層11捲取成捲筒狀之情形時，藉由虛置圖案22及覆蓋絕緣層14，可抑制端子131A, 131B, 131C, 131D及端子132A, 132B, 132C, 132D之各者與支持層11接觸。
藉此，可保護端子131A, 131B, 131C, 131D及端子132A, 132B, 132C, 132D之各者。
(4)蝕刻步驟 其次，如圖7B所示，蝕刻步驟中，對開口形成區域A12內之支持層11之全部進行蝕刻，形成開口10。又，於蝕刻步驟中，對製品區域A1與框架區域A2之間之支持層11進行蝕刻，沿著製品區域A1之形狀形成配線電路基板1之外形，並沿著框架區域A2之形狀形成框架F。
為了對支持層11進行蝕刻，利用抗蝕劑覆蓋支持層11中不進行蝕刻之部分，將支持層11浸漬於蝕刻液。
於是，開口形成區域A12內之支持層11之全部被蝕刻，形成開口10。
此時，虛置圖案22由虛置絕緣層21支持，因此，即便開口形成區域A12內之支持層11之全部被蝕刻，亦不會脫落至蝕刻液中。因此，即便沒有回收脫落至蝕刻液中之虛置圖案22之裝置，亦可於開口形成區域A12內設置虛置圖案22。
又，製品區域A1與框架區域A2之間之支持層11之一部分被蝕刻，形成配線電路基板1之外形，並形成框架F。框架F與配線電路基板1連接。藉此，可獲得具備具有開口10之配線電路基板1、及配置於開口10內之虛置圖案22之附有虛置圖案之配線電路基板30，並獲得具有附有虛置圖案之配線電路基板30、及支持附有虛置圖案之配線電路基板30之框架F之集合體片材100。
(5)切割步驟 其次，如圖2所示，切割步驟中，將配線電路基板1從框架F切下，並將開口10內之虛置絕緣層21從配線電路基板1切下。
藉此，可獲得配線電路基板1。
再者，將配線電路基板1從框架F切下之方法、及將虛置絕緣層21從配線電路基板1切下之方法並無限定。例如，藉由利用切割器、模具所進行之沖切、雷射加工等將配線電路基板1與框架F之連接部分、及虛置絕緣層21之連接部212(參照圖6)切斷，藉此，將配線電路基板1從框架F切下，將虛置絕緣層21從配線電路基板1切下。亦可於配線電路基板1之開口10之內表面留下將虛置絕緣層21切下後之痕跡。
3.作用效果 (1)根據配線電路基板1之製造方法，如圖5A及圖5B所示，於圖案形成區域A11內之基底絕緣層12之上形成包含第1導體層13A及第2導體層13B之導體圖案13，並於開口形成區域A12內之虛置絕緣層21之上形成包含虛置第1導體層22A及虛置第2導體層22B之虛置圖案22。
詳細而言，於第1圖案步驟中，藉由電解電鍍，使第1導體層13A形成於圖案形成區域A11內，並使虛置第1導體層22A形成於開口形成區域A12內。其次，於第2圖案步驟中，藉由電解電鍍，使第2導體層13B形成於圖案形成區域A11內，並使虛置第2導體層22B形成於開口形成區域A12內。
藉此，於第1圖案步驟及第2圖案步驟中，可謀求第1導體層13A或第2導體層13B周圍之金屬離子濃度之均勻化。
其結果為，可謀求形成於開口10附近之導體圖案13之厚度之均勻化。
(2)根據配線電路基板1之製造方法，如圖7B所示，覆蓋導體圖案13之配線133A, 133B, 133C, 133D之覆蓋絕緣層14亦覆蓋虛置圖案22。
因此，可使虛置圖案22及覆蓋絕緣層14之總厚度T11較端子131A, 131B, 131C, 131D及端子132A, 132B, 132C, 132D之各者之厚度T12厚。
藉此，可藉由虛置圖案22及覆蓋絕緣層14來抑制端子131A, 131B, 131C, 131D及端子132A, 132B, 132C, 132D之各者與周圍之構件接觸。
其結果為，可保護端子131A, 131B, 131C, 131D及端子132A, 132B, 132C, 132D之各者。
(3)根據配線電路基板1之製造方法，如圖7B所示，可利用開口形成區域A12內之虛置絕緣層21來支持虛置圖案22。
因此，即便開口形成區域A12內之支持層11之全部被蝕刻，亦可利用虛置絕緣層21來支持虛置圖案22。
(4)根據配線電路基板1之製造方法，如圖7B所示，對開口形成區域A12內之支持層11之全部進行蝕刻，形成開口10，對製品區域A1與框架區域A2之間之支持層11進行蝕刻，形成配線電路基板1之外形，並形成與配線電路基板1連接之框架F。
繼而，如圖2所示，將配線電路基板1從框架F切下，並將開口10內之虛置絕緣層21從配線電路基板1切下。
藉此，可輕易地去除虛置圖案22。
(5)根據附有虛置圖案之配線電路基板30，如圖7B所示，於開口10內配置有虛置圖案22。
因此，可謀求形成於開口10附近之導體圖案13之厚度之均勻化。
(6)根據附有虛置圖案之配線電路基板30，如圖7B所示，虛置圖案22具有虛置第1導體層22A、及配置於虛置第1導體層22A之上之虛置第2導體層22B。
因此，可謀求導體圖案13之第1導體層13A及第2導體層13B兩者之厚度之均勻化。
其結果為，可進一步謀求形成於開口10附近之導體圖案13之厚度之均勻化。
(7)根據集合體片材100，如圖7B所示，具備支持附有虛置圖案之配線電路基板30之框架F。
因此，可於操作框架F之同時，操作附有虛置圖案之配線電路基板30。
4.變化例 其次，參照圖8A至圖12，對變化例進行說明。於變化例中，對與上述實施方式相同之構件標註相同之符號，並省略說明。
(1)如圖8A所示，虛置圖案22亦可包含虛置第1導體層22A。
於虛置圖案22包含虛置第1導體層22A之情形時，可謀求導體圖案13之第1導體層13A之厚度之均勻化。
又，如圖8B所示，虛置圖案22亦可包含虛置第2導體層22B。
於虛置圖案22包含虛置第2導體層22B之情形時，可謀求導體圖案13之第2導體層13B之厚度之均勻化。
又，如圖8C所示，附有虛置圖案之配線電路基板30亦可相互獨立地具有包含虛置第1導體層22A之虛置圖案22、及包含虛置第2導體層22B之虛置圖案22。
於此情形時，可謀求導體圖案13之第1導體層13A及第2導體層13B兩者之厚度之均勻化。
(2)如圖9所示，亦可於開口形成區域A12之周緣部A121形成虛置圖案22，而於開口形成區域A12之中央部A122不形成虛置圖案22。周緣部A121係位於中央部A122與導體圖案13之間之部分。
於此情形時，如圖10所示，亦可由虛置第1導體層22A形成在第2方向上延伸之虛置圖案22，由虛置第2導體層22B形成在第1方向上延伸之虛置圖案22。在第1方向上延伸之虛置圖案22之端部亦可配置於在第2方向上延伸之虛置圖案22之端部之上。即，虛置第2導體層22B之一部分亦可配置於虛置第1導體層22A之上。
(3)如圖11A所示，於絕緣層形成步驟中，亦可在圖案形成區域A11內形成基底絕緣層12，在開口形成區域A12內不形成虛置絕緣層21。
於此情形時，如圖11B所示，於圖案步驟中，在開口形成區域A12內之支持層11之上形成虛置圖案22。
繼而，如圖11C所示，於蝕刻步驟中，對開口形成區域A12內之支持層11之一部分進行蝕刻。詳細而言，沿著圖案形成區域A11與開口形成區域A12之邊界，對開口形成區域A12內之支持層11之一部分進行蝕刻。藉此，於開口形成區域A12內形成支持虛置圖案22之虛置支持層31。
虛置支持層31包含與支持層11相同之材料，具有與上述虛置絕緣層21相同之形狀。
該變化例中，在切割步驟中，將虛置支持層31從配線電路基板1切下。
(4)如圖11C所示，覆蓋絕緣層14亦可不覆蓋虛置圖案22。
(5)於上述實施方式之蝕刻步驟(參照圖7B)中，亦可與上述變化例(3)同樣地，對開口形成區域A12內之支持層11之一部分進行蝕刻，形成與虛置絕緣層21相同形狀之虛置支持層31(參照圖11C)。
(6)於上述變化例(3)之蝕刻步驟中，亦可不形成虛置支持層31，而對開口形成區域A12內之支持層11之全部進行蝕刻。
詳細而言，如圖11A所示，於絕緣層形成步驟中，在圖案形成區域A11內形成基底絕緣層12，在開口形成區域A12內不形成虛置絕緣層21。
其次，如圖12所示，於圖案步驟中，在開口形成區域A12內之支持層11之上形成虛置圖案22。
繼而，於蝕刻步驟中，對開口形成區域A12內之支持層11之全部進行蝕刻。
於此情形時，虛置圖案22亦可脫落至蝕刻液中。於虛置圖案22脫落至蝕刻液中之情形時，較佳為使用用以回收脫落至蝕刻液中之虛置圖案22之裝置。
根據該變化例，藉由對開口形成區域A12內之支持層11之全部進行蝕刻，可輕易地去除虛置圖案22。
(7)虛置圖案22亦可不僅形成於開口形成區域A12內，還形成於框架區域A2。 再者，上述發明作為本發明之例示實施方式而提供，但此僅為例示，不可作限定性解釋。該技術領域之業者所明顯可知之本發明之變化例包含於下述發明申請專利範圍中。
1:配線電路基板 10:開口 11:支持層 12:基底絕緣層 13:導體圖案 13A:第1導體層 13B:第2導體層 14:覆蓋絕緣層 21:虛置絕緣層 22:虛置圖案 22A:虛置第1導體層 22B:虛置第2導體層 30:附有虛置圖案之配線電路基板 31:虛置支持層 100:集合體片材 131A:端子 131B:端子 131C:端子 131D:端子 132A:端子 132B:端子 132C:端子 132D:端子 133A:配線 133B:配線 133C:配線 133D:配線 211:支持部 212:連接部 A1:製品區域 A2:框架區域 A11:圖案形成區域 A12:開口形成區域 A121:周緣部 A122:中央部 F:框架 T1:第1厚度 T2:第2厚度 T11:總厚度 T12:厚度
圖1係作為本發明之一實施方式之配線電路基板之俯視圖。 圖2係圖1所示之配線電路基板之A-A剖視圖。 圖3A及圖3B係表示配線電路基板之製造方法之步驟圖，且圖3A表示區域設定步驟，圖3B表示絕緣層形成步驟。 圖4係圖3B所示之支持層、基底絕緣層及虛置絕緣層之俯視圖。圖3B係圖4之B-B剖視圖。 圖5A及圖5B係繼圖3B之後表示配線電路基板之製造方法之步驟圖，且圖5A表示第1圖案步驟，圖5B表示第2圖案步驟。 圖6係圖5B所示之支持層、基底絕緣層、虛置絕緣層、導體圖案及虛置圖案之俯視圖。圖5B係圖6之C-C剖視圖。 圖7A及圖7B係繼圖5B之後表示配線電路基板之製造方法之步驟圖，且圖7A表示覆蓋絕緣層形成步驟，圖7B表示蝕刻步驟。 圖8A至圖8C係用以說明變化例(1)之說明圖。圖8A表示虛置圖案包含第1虛置導體層之變化例。圖8B表示虛置圖案包含第2虛置導體層之變化例。圖8C表示獨立地配置有包含第1虛置導體層之虛置圖案及包含第2虛置導體層之虛置圖案之變化例。圖8C係相當於圖6之D-D線之剖面。 圖9係用以說明變化例(2)之說明圖。 圖10係圖9之E-E剖視圖。 圖11A至圖11C係用以說明變化例(3)之說明圖。圖11A表示絕緣層形成步驟，圖11B表示圖案形成步驟，圖11C表示蝕刻步驟。 圖12係用以說明變化例(6)之說明圖。
12:基底絕緣層
13:導體圖案
21:虛置絕緣層
22:虛置圖案
131A:端子
131B:端子
131C:端子
131D:端子
132A:端子
132B:端子
132C:端子
132D:端子
133A:配線
133B:配線
133C:配線
133D:配線
211:支持部
212:連接部
A1:製品區域
A2:框架區域
A11:圖案形成區域
A12:開口形成區域

Claims (12)

  1. 一種配線電路基板之製造方法，其包括： 區域設定步驟，其係於支持層設定圖案形成區域及開口形成區域； 絕緣層形成步驟，其係至少於上述圖案形成區域內在上述支持層之上形成絕緣層； 圖案步驟，其係於上述圖案形成區域內之上述絕緣層之上形成包含具有第1厚度之第1導體層、及具有與上述第1厚度不同之第2厚度之第2導體層的導體圖案，且包括形成上述第1導體層之第1圖案步驟、及形成上述第2導體層之第2圖案步驟；以及 蝕刻步驟，其係對上述開口形成區域內之上述支持層之至少一部分進行蝕刻；且 於上述第1圖案步驟及上述第2圖案步驟之至少一者中，在上述開口形成區域內形成虛置圖案。
  2. 如請求項1之配線電路基板之製造方法，其中於上述第1圖案步驟中，在上述開口形成區域內形成具有上述第1厚度並構成上述虛置圖案之至少一部分之虛置第1導體層。
  3. 如請求項1或2之配線電路基板之製造方法，其中於上述第2圖案步驟中，在上述開口形成區域內形成具有上述第2厚度並構成上述虛置圖案之至少一部分之虛置第2導體層。
  4. 如請求項1之配線電路基板之製造方法，其進而包括覆蓋絕緣層形成步驟，該覆蓋絕緣層形成步驟係形成覆蓋上述導體圖案及上述虛置圖案之覆蓋絕緣層。
  5. 如請求項1之配線電路基板之製造方法，其中於上述絕緣層形成步驟中，在上述圖案形成區域內及上述開口形成區域內形成上述絕緣層， 於上述第1圖案步驟及上述第2圖案步驟之至少一者中，在上述開口形成區域內之上述絕緣層之上形成上述虛置圖案。
  6. 如請求項5之配線電路基板之製造方法，其中於上述區域設定步驟中，在上述支持層進而設定包含上述圖案形成區域及上述開口形成區域之製品區域、以及與上述製品區域連接之框架區域， 於上述蝕刻步驟中，對上述開口形成區域內之上述支持層之全部進行蝕刻，形成開口，對上述製品區域與上述框架區域之間之上述支持層之一部分進行蝕刻，沿著上述製品區域之形狀形成配線電路基板之外形，並沿著上述框架區域之形狀形成與上述配線電路基板連接之框架， 上述配線電路基板之製造方法進而包括切割步驟， 該切割步驟係將上述配線電路基板從上述框架切下，並將上述開口內之上述絕緣層從上述配線電路基板切下。
  7. 如請求項1之配線電路基板之製造方法，其中於上述絕緣層形成步驟中，在上述圖案形成區域內形成上述絕緣層，在上述開口形成區域內不形成上述絕緣層， 於上述第1圖案步驟及上述第2圖案步驟之至少一者中，在上述開口形成區域內之上述支持層之上形成上述虛置圖案。
  8. 如請求項7之配線電路基板之製造方法，其中於上述蝕刻步驟中，對上述開口形成區域內之上述支持層之全部進行蝕刻。
  9. 一種附有虛置圖案之配線電路基板，其具備： 配線電路基板，其具有開口，且具有配置於上述開口周圍之支持層、在上述支持層之厚度方向上配置於上述支持層之上之絕緣層、及在上述厚度方向上配置於上述絕緣層之上之導體圖案；以及 虛置圖案，其配置於上述開口內；且 上述導體圖案具有： 第1導體層，其具有第1厚度；以及 第2導體層，其具有與上述第1厚度不同之第2厚度。
  10. 如請求項9之附有虛置圖案之配線電路基板，其中上述虛置圖案包含具有上述第1厚度之虛置第1導體層、或具有上述第2厚度之虛置第2導體層。
  11. 如請求項9之附有虛置圖案之配線電路基板，其中上述虛置圖案具有： 虛置第1導體層，其具有上述第1厚度；以及 虛置第2導體層，其具有上述第2厚度，至少一部分配置於上述虛置第1導體層之上。
  12. 一種集合體片材，其具備： 如請求項9至11中任一項之附有虛置圖案之配線電路基板；以及 框架，其支持上述附有虛置圖案之配線電路基板。
TW112143400A 2022-11-15 2023-11-10 配線電路基板之製造方法、附有虛置圖案之配線電路基板、及集合體片材 TW202429966A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-182968 2022-11-15
JP2022182968A JP2024072219A (ja) 2022-11-15 2022-11-15 配線回路基板の製造方法、ダミーパターン付き配線回路基板、および、集合体シート

Publications (1)

Publication Number Publication Date
TW202429966A true TW202429966A (zh) 2024-07-16

Family

ID=91027836

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112143400A TW202429966A (zh) 2022-11-15 2023-11-10 配線電路基板之製造方法、附有虛置圖案之配線電路基板、及集合體片材

Country Status (4)

Country Link
US (1) US20240164024A1 (zh)
JP (1) JP2024072219A (zh)
CN (1) CN118055576A (zh)
TW (1) TW202429966A (zh)

Also Published As

Publication number Publication date
CN118055576A (zh) 2024-05-17
US20240164024A1 (en) 2024-05-16
JP2024072219A (ja) 2024-05-27

Similar Documents

Publication Publication Date Title
TW201939631A (zh) 配線基板及其製造方法
US12114438B2 (en) Manufacturing method for double-sided wiring circuit board and double-sided wiring circuit board
TW202429966A (zh) 配線電路基板之製造方法、附有虛置圖案之配線電路基板、及集合體片材
JP7448309B2 (ja) 配線回路基板およびその製造方法
WO2022264756A1 (ja) 配線回路基板の製造方法
JP2022190665A (ja) 配線回路基板の製造方法
CN117461394A (zh) 布线电路基板的制造方法
JP3958639B2 (ja) 可撓性回路基板及びその製造法
JP2024046956A (ja) 配線回路基板
JP7184865B2 (ja) 配線回路基板集合体シート
JP2024046953A (ja) 配線回路基板の製造方法、および、配線回路基板
JP7203939B2 (ja) 配線回路基板の製造方法
TW202428078A (zh) 配線電路基板
JP2024046955A (ja) 配線回路基板の製造方法、および、配線回路基板
JP2024046954A (ja) 配線回路基板の製造方法
JP7499082B2 (ja) 配線回路基板
TWI855005B (zh) 配線電路基板及其製造方法
WO2022230260A1 (ja) 集合体シート、および、集合体シートの製造方法
WO2022230261A1 (ja) 集合体シート、および、集合体シートの製造方法
JP2023029294A (ja) 配線回路基板の製造方法
JP2024021002A (ja) 集合体シート、および、集合体シートの製造方法
JP2024085328A (ja) 配線回路基板およびその製造方法
JP2001326447A (ja) プリント回路基板の製造方法およびプリント回路基板
JP2001291746A (ja) フィルムキャリア及びその製造方法
JP2003066068A (ja) 半導体回路検査治具及びその製造方法