CN117461394A - 布线电路基板的制造方法 - Google Patents

Abstract

一种布线电路基板(1)的制造方法，其中，该布线电路基板(1)的制造方法包含：第1工序，在该第1工序中，在支承层(11)设定图案形成区域(A11)和开口形成区域(A12)；第2工序，在该第2工序中，至少在图案形成区域(A11)内，在支承层(11)之上形成基底绝缘层(12)；第3工序，在该第3工序中，通过电镀在图案形成区域(A11)内的基底绝缘层(12)之上形成导体图案(13)并且在开口形成区域(A12)内形成虚设图案(22)；以及第4工序，在该第4工序中，对开口形成区域(A12)内的支承层(11)的至少一部分进行蚀刻。

Description

布线电路基板的制造方法

技术领域

本发明涉及布线电路基板的制造方法。

背景技术

以往，公知有一种在支承基板上形成布线图案和虚设图案的印刷电路板的制造方法(例如参照下述专利文献1。)。

现有技术文献

专利文献

专利文献1：日本特开2003-273498号公报

发明内容

发明要解决的问题

存在想要在专利文献1所记载那样的印刷电路板形成开口的情况。在该情况下，在专利文献1所记载那样的方法中，由于在形成印刷电路板的区域的外侧形成有虚设图案，因此，难以实现在开口的附近形成的布线图案的厚度的均匀化。

本发明提供能够实现在开口的附近形成的导体图案的厚度的均匀化的布线电路基板的制造方法。

用于解决问题的方案

本发明[1]提供一种布线电路基板的制造方法，其中，该布线电路基板的制造方法包含：第1工序，在该第1工序中，在支承层设定图案形成区域和开口形成区域；第2工序，在该第2工序中，至少在所述图案形成区域内，在所述支承层之上形成绝缘层；第3工序，在该第3工序中，通过电镀在所述图案形成区域内的所述绝缘层之上形成导体图案并且在所述开口形成区域内形成虚设图案；以及第4工序，在该第4工序中，对所述开口形成区域内的所述支承层的至少一部分进行蚀刻。

采用这样的方法，在第3工序中，能够与开口形成区域内的虚设图案一起形成图案形成区域内的导体图案。

因此，在镀敷液中，能够实现导体图案的周围的金属离子浓度的均匀化。

其结果，能够实现在开口的附近形成的导体图案的厚度的均匀化。

本发明[2]在上述[1]的布线电路基板的制造方法的基础上，在所述第2工序中，在所述图案形成区域内和所述开口形成区域内形成所述绝缘层，在所述第3工序中，在所述开口形成区域内的所述绝缘层之上形成所述虚设图案。

采用这样的方法，在开口形成区域内形成绝缘层，能够利用该绝缘层来支承虚设图案。

因此，即使开口形成区域内的全部支承层被蚀刻，也能够利用绝缘层来支承虚设图案。

本发明[3]在上述[2]的布线电路基板的制造方法的基础上，在所述第1工序中，在所述支承层进一步设定包含所述图案形成区域和所述开口形成区域的产品区域、以及与所述产品区域连接的框架区域，在所述第4工序中，对所述开口形成区域内的全部所述支承层进行蚀刻而在所述支承层形成开口，对所述产品区域与所述框架区域之间的所述支承层进行蚀刻，从而沿着所述产品区域的形状形成布线电路基板的外形并且沿着所述框架区域的形状形成与所述布线电路基板连接的框架，所述布线电路基板的制造方法还包含第5工序，在该第5工序中，从所述框架切出所述布线电路基板，并且从所述布线电路基板切出所述开口内的所述绝缘层。

采用这样的方法，在对开口形成区域内的全部支承层进行蚀刻而在支承层形成开口之后，切出开口内的绝缘层，由此能够简单地去除虚设图案。

本发明[4]在上述[1]的布线电路基板的制造方法的基础上，在所述第2工序中，在所述图案形成区域内形成所述绝缘层，不在所述开口形成区域内形成所述绝缘层，在所述第3工序中，在所述开口形成区域内的所述支承层之上形成所述虚设图案。

采用这样的方法，能够利用开口形成区域内的支承层来支承虚设图案。

本发明[5]在上述[4]的布线电路基板的制造方法的基础上，在所述第4工序中，对所述开口形成区域内的全部所述支承层进行蚀刻。

采用这样的方法，通过对开口形成区域内的全部支承层进行蚀刻，能够简单地去除虚设图案。

发明的效果

根据本发明的布线电路基板的制造方法，即使在开口的附近形成导体图案的情况下，也能够实现导体图案的厚度的均匀化。

附图说明

图1是作为本发明的一个实施方式的布线电路基板的俯视图。

图2是图1所示的布线电路基板的A-A剖视图。

图3中的图3A和图3B是用于说明布线电路基板的制造方法的说明图。图3A表示在支承层设定图案形成区域和开口形成区域的工序(第1工序)。图3B与图3A接续地示出在图案形成区域内形成基底绝缘层并在开口形成区域内形成虚设绝缘层的工序(第2工序)。

图4是图3B所示的支承层、基底绝缘层和虚设绝缘层的俯视图。图3B是图4所示的支承层、基底绝缘层和虚设绝缘层的B-B剖视图。

图5中的图5A～图5C是与图3B接续地用于说明布线电路基板的制造方法的说明图。图5A与图3B接续地示出在基底绝缘层之上和虚设绝缘层之上形成晶种层的工序。图5B与图5A接续地示出在形成有晶种层的基底绝缘层之上和虚设绝缘层之上贴合抗镀剂层并进行曝光的工序。图5C与图5B接续地示出对曝光后的抗镀剂层进行显影的工序。

图6中的图6A～图6C是与图5C接续地用于说明布线电路基板的制造方法的说明图。图6A与图5C接续地示出通过电镀形成导体图案和虚设图案的工序(第3工序)。图6B与图6A接续地示出剥离抗镀剂层的工序。图6C与图6B接续地示出通过蚀刻去除晶种层的被抗镀剂层覆盖的部分的工序。

图7是图6C所示的支承层、基底绝缘层、虚设绝缘层、导体图案和虚设图案的俯视图。图6C是图7所示的支承层、基底绝缘层、虚设绝缘层、导体图案和虚设图案的C-C剖视图。

图8中的图8A和图8B是与图6C接续地用于说明布线电路基板的制造方法的说明图。图8A与图6C接续地示出形成覆盖绝缘层的工序。图8B与图8A接续地示出对支承层进行蚀刻的工序(第4工序)。

图9中的图9A～图9C是用于说明变形例(1)的说明图。图9A示出在图案形成区域内形成基底绝缘层且未在开口形成区域内形成虚设绝缘层的工序(第2工序)。图9B与图9A接续地示出在开口形成区域内的支承层之上形成虚设图案的工序(第3工序)。图9C与图9B接续地示出对支承层进行蚀刻的工序(第4工序)。

图10是图9C所示的支承层、基底绝缘层、虚设绝缘层、导体图案和虚设图案的俯视图。图9C是图10所示的支承层、基底绝缘层、虚设绝缘层、导体图案和虚设图案的D-D剖视图。

图11是用于说明变形例(3)的说明图，示出以下情况：在第3工序中，在开口形成区域的周缘部，在支承层之上形成虚设图案，不在开口形成区域的中央部形成虚设图案22。

图12是用于与图11一起说明变形例(3)的说明图，示出以下情况：在第3工序中，在开口形成区域的整个区域中，在支承层之上形成虚设图案。

具体实施方式

1.布线电路基板

如图1所示，布线电路基板1沿第1方向和第2方向延伸。在本实施方式中，布线电路基板1具有大致矩形形状。此外，布线电路基板1的形状并无限定。布线电路基板1具有开口10。

在本实施方式中，开口10配置于布线电路基板1的第1方向上的中央且是布线电路基板1的第2方向上的中央。开口10沿第1方向和第2方向延伸。开口10具有大致矩形形状。此外，布线电路基板1的开口10的位置和开口10的形状并无限定。

如图2所示，布线电路基板1具有支承层11、作为绝缘层的一个例子的基底绝缘层12、导体图案13和覆盖绝缘层14。

(1-1)支承层

支承层11支承基底绝缘层12、导体图案13和覆盖绝缘层14。在本实施方式中，支承层11由金属箔形成。作为金属，例如，可举出不锈钢合金和铜合金。

(1-2)基底绝缘层

基底绝缘层12在布线电路基板1的厚度方向上配置在支承层11之上。厚度方向与第1方向和第2方向正交。基底绝缘层12在厚度方向上配置在支承层11与导体图案13之间。基底绝缘层12将支承层11与导体图案13之间绝缘。基底绝缘层12由树脂形成。作为树脂，例如，可举出聚酰亚胺。

(1-3)导体图案

导体图案13在厚度方向上配置在基底绝缘层12之上。导体图案13在厚度方向上配置于相对于基底绝缘层12而言的与支承层11相反的那一侧。导体图案13配置于开口10的周围。导体图案13由金属形成。作为金属，例如，可举出铜。导体图案13的形状并无限定。

在本实施方式中，如图1所示，导体图案13具有多个端子131A、131B、131C、131D、多个端子132A、132B、132C、132D、以及多个布线133A、133B、133C、133D。此外，端子的数量和布线的数量并无限定。

(1-3-1)端子

在本实施方式中，端子131A、131B、131C、131D配置于布线电路基板1的第2方向上的一端部。端子131A、131B、131C、131D相对于开口10配置于第2方向上的一侧。端子131A、131B、131C、131D相互隔开间隔地沿第1方向排列。端子131A、131B、131C、131D各自均具有方形连接盘形状。

在本实施方式中，端子132A、132B、132C、132D配置于布线电路基板1的第2方向上的另一端部。端子131A、131B、131C、131D相对于开口10配置于第2方向上的另一侧。端子132A、132B、132C、132D相互隔开间隔地沿第1方向排列。端子132A、132B、132C、132D各自均具有方形连接盘形状。

(1-3-2)布线

布线133A的一端与端子131A连接。布线133A的另一端与端子132A连接。布线133A将端子131A和端子132A电连接。

布线133B的一端与端子131B连接。布线133B的另一端与端子132B连接。布线133B将端子131B和端子132B电连接。

布线133C的一端与端子131C连接。布线133C的另一端与端子132C连接。布线133C将端子131C和端子132C电连接。

布线133D的一端与端子131D连接。布线133D的另一端与端子132D连接。布线133D将端子131D和端子132D电连接。

此外，在以下的说明中，将多个端子131A、131B、131C、131D中的各端子记载为端子131，将多个端子132A、132B、132C、132D中的各端子记载为端子132，将多个布线133A、133B、133C、133D中的各布线记载为布线133。

(1-4)覆盖绝缘层

如图1所示，覆盖绝缘层14覆盖全部的布线133。覆盖绝缘层14在厚度方向上配置在基底绝缘层12之上。此外，覆盖绝缘层14不覆盖端子131和端子132。覆盖绝缘层14由树脂形成。作为树脂，例如，可举出聚酰亚胺。

2.布线电路基板的制造方法

接下来，说明布线电路基板1的制造方法。

在本实施方式中，布线电路基板1通过半加成法来制造。布线电路基板1也可以通过加成法来制造。布线电路基板1的制造方法包含第1工序(参照图3A)、第2工序(参照图3B)、第3工序(参照图5A～图6C)、第4工序(参照图8B)和第5工序(参照图8B和图2)。

(1)第1工序

如图3A所示，在第1工序中，在支承层11设定产品区域A1和框架区域A2。在本实施方式中，支承层11是从金属箔的卷拉出的金属箔。

上述布线电路基板1在是产品区域A1制造的。产品区域A1包含图案形成区域A11和开口形成区域A12。换言之，在第1工序中，在支承层设定图案形成区域A11和开口形成区域A12。图案形成区域A11配置于开口形成区域A12外。图案形成区域A11包围开口形成区域A12。上述基底绝缘层12、导体图案13和覆盖绝缘层14形成于图案形成区域A11。上述开口10形成于开口形成区域A12。

框架区域A2设定于产品区域A1外。框架区域A2与产品区域A1连接。在框架区域A2形成有支承布线电路基板1的框架。

(2)第2工序

接下来，如图3B所示，在第2工序中，至少在图案形成区域A11内，在支承层11之上形成绝缘层。在本实施方式中，在图案形成区域A11内和开口形成区域A12内形成绝缘层。

详细而言，如图4所示，在图案形成区域A11内形成上述基底绝缘层12，在开口形成区域A12内形成虚设绝缘层21。

虚设绝缘层21支承虚设图案22(参照图7)。关于虚设图案22在之后进行说明。虚设绝缘层21具有支承部211和至少1个连接部212。在本实施方式中，虚设绝缘层21具有多个连接部212。

支承部211支承虚设图案22。支承部211以与基底绝缘层12分开的方式配置。在本实施方式中，支承部211具有大致矩形形状。此外，支承部211的形状并无限定。

多个连接部212分别配置在支承部211与基底绝缘层12之间。多个连接部212各自与支承部211和基底绝缘层12连接。由此，虚设绝缘层21与基底绝缘层12连接。

为了形成基底绝缘层12和虚设绝缘层21，首先，在支承层11之上涂敷感光性树脂的溶液(清漆)并使其干燥，形成感光性树脂的涂膜。接下来，对感光性树脂的涂膜进行曝光和显影。由此，在支承层11之上形成基底绝缘层12和虚设绝缘层21。

(3)第3工序

接下来，如图5A～图6C所示，在第3工序中，通过电镀在图案形成区域A11内的基底绝缘层12之上形成导体图案13并且在开口形成区域A12内的虚设绝缘层21之上形成虚设图案22。

详细而言，为了通过电镀形成导体图案13和虚设图案22，首先，如图5A所示，在基底绝缘层12的表面和虚设绝缘层21的表面形成晶种层23。晶种层23例如通过溅镀形成。作为晶种层23的材料，例如，可举出铬、铜、镍、钛和它们的合金。

接下来，如图5B所示，在形成有晶种层23的基底绝缘层12之上和虚设绝缘层21之上，贴合抗镀剂层R，在对形成导体图案13(参照图7)和虚设图案22(参照图7)的部分进行了遮挡的状态下，对抗镀剂层R曝光。

接下来，如图5C所示，对曝光后的抗镀剂层R进行显影。于是，所遮挡的部分的抗镀剂层R被去除，晶种层23在形成导体图案13和虚设图案22的部分暴露。此外，曝光后的部分、即不形成导体图案13和虚设图案22的部分的抗镀剂层R保留下来。

接下来，如图6A所示，在暴露后的晶种层23之上，通过电镀形成导体图案13和虚设图案22。

此时，导体图案13与虚设图案22一起形成。因此，在镀敷液中，能够实现产品区域A1的周围的金属离子浓度的均匀化，能够实现导体图案13的厚度的均匀化。

接下来，如图6B所示，在电镀结束之后，剥离抗镀剂层R。

接下来，如图6C所示，通过蚀刻去除晶种层23的被抗镀剂层R覆盖的部分。

由此，如图7所示，导体图案13形成在基底绝缘层12之上，虚设图案22形成在虚设绝缘层21之上。

接下来，如图8A所示，与基底绝缘层12的形成同样地，在基底绝缘层12之上和导体图案13之上形成覆盖绝缘层14。此外，在本实施方式中，不在虚设绝缘层21之上和虚设图案22之上形成覆盖绝缘层14，但也可以在虚设绝缘层21之上和虚设图案22之上形成覆盖绝缘层14。

(4)第4工序

接下来，如图8B所示，在第4工序中，对开口形成区域A12内的全部支承层11进行蚀刻而在支承层11形成开口10。另外，在第4工序中，对产品区域A1与框架区域A2之间的支承层11进行蚀刻，从而沿着产品区域A1的形状形成布线电路基板1的外形并且沿着框架区域A2的形状形成框架F。

为了对支承层11进行蚀刻，利用抗蚀涂层来覆盖支承层11中的不进行蚀刻的部分，将支承层11浸渍于蚀刻液。

于是，开口形成区域A12内的全部支承层11被蚀刻而形成开口10。

此时，由于虚设图案22支承于虚设绝缘层21，因此，即使开口形成区域A12内的全部支承层11被蚀刻，虚设图案22也不会脱落到蚀刻液中。因此，即使没有将脱落到蚀刻液中的虚设图案22回收的装置，也能够在开口形成区域A12内设置虚设图案22。

另外，产品区域A1与框架区域A2之间的支承层11的局部被蚀刻，从而形成布线电路基板1的外形并且形成框架F。框架F与布线电路基板1连接。由此，能够得到具有布线电路基板1、虚设图案22和框架F的集合体片，该布线电路基板1具有开口10，该虚设图案22配置在开口10内，该框架F支承布线电路基板1。

(5)第5工序

接下来，如图2所示，在第5工序中，从框架F切出布线电路基板1，并且从布线电路基板1切出开口10内的虚设绝缘层21。

由此，能够得到布线电路基板1。

此外，从框架F切出布线电路基板1的方法和从布线电路基板1切出虚设绝缘层21的方法并无限定。例如，通过利用刀具、基于模具的冲裁、激光加工等来切断布线电路基板1与框架F之间的连接部分和虚设绝缘层21的连接部212(参照图7)，从而从框架F切出布线电路基板1，并从布线电路基板1切出虚设绝缘层21。也可以在布线电路基板1的开口10的内表面保留切出虚设绝缘层21后的痕迹。

3.作用效果

(1)根据布线电路基板1的制造方法，如图6C和图7所示，通过电镀在图案形成区域A11内的基底绝缘层12之上形成导体图案13并且在开口形成区域A12内的虚设绝缘层21之上形成虚设图案22。

因此，能够连同开口形成区域A12内的虚设图案22一起形成图案形成区域A11内的导体图案13。

由此，在镀敷液中，能够实现导体图案13的周围的金属离子浓度的均匀化。

其结果，能够实现在开口10的附近形成的导体图案13的厚度的均匀化。

(2)根据布线电路基板1的制造方法，如图8B所示，能够利用开口形成区域A12内的虚设绝缘层21来支承虚设图案22。

因此，即使开口形成区域A12内的全部支承层11被蚀刻，也能够利用虚设绝缘层21来支承虚设图案22。

(3)根据布线电路基板1的制造方法，如图8B所示，对开口形成区域A12内的全部支承层11进行蚀刻而形成开口10，对产品区域A1与框架区域A2之间的支承层11进行蚀刻，从而形成布线电路基板1的外形并且形成与布线电路基板1连接的框架F。

并且，如图2所示，从框架F切出布线电路基板1，并且从布线电路基板1切出开口10内的虚设绝缘层21。

由此，能够简单地去除虚设图案22。

4.变形例

接下来，参照图9A～图10说明变形例。在变形例中，对于与上述实施方式相同的构件标注相同的附图标记，并省略说明。

(1)如图9A所示，在第2工序中，也可以是，在图案形成区域A11内形成基底绝缘层12，不在开口形成区域A12内形成虚设绝缘层21。

在该情况下，如图9B所示，在第3工序中，在开口形成区域A12内的支承层11之上形成虚设图案22。

然后，如图9C和图10所示，在第4工序中，对开口形成区域A12内的支承层11的局部进行蚀刻。详细而言，沿着图案形成区域A11与开口形成区域A12之间的边界对开口形成区域A12内的支承层11的局部进行蚀刻。由此，在开口形成区域A12内形成支承虚设图案22的虚设支承层31。

虚设支承层31由支承层11形成，且具有与上述虚设绝缘层21相同的形状。详细而言，虚设支承层31具有支承部311和至少1个连接部312。在该变形例中，虚设支承层31具有多个连接部312。

支承部311支承虚设图案22。支承部311以与基底绝缘层12分开的方式配置。在本实施方式中，支承部311具有大致矩形形状。此外，支承部311的形状并无限定。

多个连接部312分别配置在支承部311与基底绝缘层12之间。多个连接部312各自与支承部311和基底绝缘层12之下的支承层11连接。由此，虚设支承层31与基底绝缘层12之下的支承层11连接。

在该变形例中，如图9C和图2所示，在第5工序中，从布线电路基板1切出虚设支承层31。

(2)在上述实施方式的第4工序(参照图8B)中，也可以与上述变形例(1)同样地对开口形成区域A12内的支承层11的局部进行蚀刻，形成与虚设绝缘层21相同的形状的虚设支承层31(参照图9C)。

(3)在上述变形例(1)的第4工序中，也可以是，不形成虚设支承层31，对开口形成区域A12内的全部支承层11进行蚀刻。

详细而言，如图9A所示，在第2工序中，在图案形成区域A11内形成基底绝缘层12，不在开口形成区域A12内形成虚设绝缘层21。

接下来，如图11或图12所示，在第3工序中，在开口形成区域A12内的支承层11之上形成虚设图案22。

在图11中，在开口形成区域A12的周缘部A121形成虚设图案22，不在开口形成区域A12的中央部A122形成虚设图案22。周缘部A121是指位于中央部A122与导体图案13之间的部分。

在图12中，在开口形成区域A12的整个区域形成虚设图案22。

然后，在第4工序中，对开口形成区域A12内的全部支承层11进行蚀刻。在该情况下，虚设图案22也可以脱落于蚀刻液中。在虚设图案22脱落于蚀刻液中的情况下，优选使用用于将脱落于蚀刻液中的虚设图案22回收的装置。

根据该变形例，通过对开口形成区域A12内的全部支承层11进行蚀刻，能够简单地去除虚设图案22。

(4)在上述实施方式中，还能够是，如图11所示，在开口形成区域A12的周缘部A121形成虚设图案22，不在开口形成区域A12的中央部A122形成虚设图案22。

(5)也可以是，虚设图案22不仅形成于开口形成区域A12内，而且还形成于框架区域A2。

此外，提供了上述发明作为本发明的例示的实施方式，但这仅是例示，并不能限定性地解释本发明。对于该技术领域的技术人员而言显而易见的本发明的变形例包含于前述的权利要求书中。

产业上的可利用性

本发明的布线电路基板的制造方法用于制造布线电路基板。

附图标记说明

1、布线电路基板；10、开口；11、支承层；12、基底绝缘层；13、导体图案；21、虚设绝缘层；22、虚设图案；31、虚设支承层；A1、产品区域；A2、框架区域；A11、图案形成区域；A12、开口形成区域；F、框架。

Claims (5)

1.一种布线电路基板的制造方法，其中，

该布线电路基板的制造方法包含：

第1工序，在该第1工序中，在支承层设定图案形成区域和开口形成区域；

第2工序，在该第2工序中，至少在所述图案形成区域内，在所述支承层之上形成绝缘层；

第3工序，在该第3工序中，通过电镀在所述图案形成区域内的所述绝缘层之上形成导体图案并且在所述开口形成区域内形成虚设图案；以及

第4工序，在该第4工序中，对所述开口形成区域内的所述支承层的至少一部分进行蚀刻。

2.根据权利要求1所述的布线电路基板的制造方法，其中，

在所述第2工序中，在所述图案形成区域内和所述开口形成区域内形成所述绝缘层，

在所述第3工序中，在所述开口形成区域内的所述绝缘层之上形成所述虚设图案。

3.根据权利要求2所述的布线电路基板的制造方法，其中，

在所述第1工序中，在所述支承层进一步设定包含所述图案形成区域和所述开口形成区域的产品区域、以及与所述产品区域连接的框架区域，

在所述第4工序中，对所述开口形成区域内的全部所述支承层进行蚀刻而在所述支承层形成开口，对所述产品区域与所述框架区域之间的所述支承层的一部分进行蚀刻，从而沿着所述产品区域的形状形成布线电路基板的外形并且沿着所述框架区域的形状形成与所述布线电路基板连接的框架，

所述布线电路基板的制造方法还包含第5工序，在该第5工序中，从所述框架切出所述布线电路基板，并且从所述布线电路基板切出所述开口内的所述绝缘层。

4.根据权利要求1所述的布线电路基板的制造方法，其中，

在所述第2工序中，在所述图案形成区域内形成所述绝缘层，不在所述开口形成区域内形成所述绝缘层，

在所述第3工序中，在所述开口形成区域内的所述支承层之上形成所述虚设图案。

5.根据权利要求4所述的布线电路基板的制造方法，其中，

在所述第4工序中，对所述开口形成区域内的全部所述支承层进行蚀刻。