CN117223398A - 集合体片和集合体片的制造方法 - Google Patents

集合体片和集合体片的制造方法 Download PDF

Info

Publication number
CN117223398A
CN117223398A CN202280030153.3A CN202280030153A CN117223398A CN 117223398 A CN117223398 A CN 117223398A CN 202280030153 A CN202280030153 A CN 202280030153A CN 117223398 A CN117223398 A CN 117223398A
Authority
CN
China
Prior art keywords
frame
aggregate sheet
layer
aggregate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280030153.3A
Other languages
English (en)
Inventor
恒川诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN117223398A publication Critical patent/CN117223398A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018Presence of a frame in a printed circuit or printed circuit assembly
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228Cutting, sawing, milling or shearing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

集合体片(1)具备多个布线电路基板(2)、框架(3)和增强部(4)。布线电路基板(2)具有支承层(11)、配置在支承层(11)的厚度方向上的一侧的面(S1)上的基底绝缘层(12)和配置在基底绝缘层(12)的厚度方向上的一侧的面(S11)上的导体图案(13)。框架(3)支承布线电路基板(2)。增强部(4)增强框架(3)。增强部(4)配置在框架(3)的厚度方向上的另一侧的面(S22)上。

Description

集合体片和集合体片的制造方法
技术领域
本发明涉及集合体片和集合体片的制造方法。
背景技术
以往,公知有一种集合体片,其具有多个带电路的悬挂基板、支承多个带电路的悬挂基板的框体、以及配置在框体之上的增强部(增强绝缘层和增强导体层)(例如,参照下述专利文献1。)。
现有技术文献
专利文献
专利文献1:日本特开2019-153687号公报
发明内容
发明要解决的问题
在专利文献1所记载那样的集合体片中,增强部在厚度方向上配置在相对于框体而言的与基底绝缘层和导体图案相同的一侧(厚度方向的一侧)。在框体的厚度方向的一侧的面上,有时配置有布线电路基板的制造所需的结构(例如,虚设布线和对准标记)。
因此,需要避开所述结构地配置增强部,难以实现增强部的配置的自由度的提高。
本发明提供能够实现增强部的配置的自由度的提高的集合体片和集合体片的制造方法。
用于解决问题的方案
本发明[1]包含一种集合体片,其中,该集合体片具备:布线电路基板,其具有支承层、配置在所述支承层的厚度方向上的一侧的面上的绝缘层和配置在所述绝缘层的所述厚度方向上的一侧的面上的导体图案;框架,其支承所述布线电路基板;以及增强部,其增强所述框架,所述增强部配置在所述框架的所述厚度方向上的另一侧的面上。
根据这样的结构,增强部在厚度方向上配置在相对于框架而言的与绝缘层和导体图案相反的那一侧(即另一侧)。
因此,无论有无在框架的一侧的面配置的结构,均能够利用框架的另一侧的面来配置增强部。
其结果,能够实现增强部的配置的自由度的提高。
本发明[2]包含上述[1]的集合体片,其中,该集合体片还具备配置在所述框架的所述厚度方向上的一侧的面上的第2增强部。
根据这样的结构,能够在框架的两面设置增强部。
其结果,能够进一步增强框架。
本发明[3]包含上述[1]或[2]的集合体片,其中,所述框架由厚度为50μm以下的金属箔形成。
根据这样的结构,在具备由较薄的金属箔形成的框架的情况下,能够实现框架的进一步的增强。
本发明[4]包含上述[3]的集合体片,其中,在将所述框架的厚度设为100%的情况下,所述增强部的厚度为50%以上且300%以下。
本发明[5]包含一种集合体片的制造方法,其是上述[1]至[4]中任一项的集合体片的制造方法,其中,该集合体片的制造方法包含:图案工序,在该图案工序中,在从作为金属箔的卷的第1卷拉出的所述金属箔的一侧的面上形成所述绝缘层和所述导体图案,在所述金属箔的另一侧的面上形成所述增强部,制造具有多个所述集合体片的第2卷;以及切割工序,在该切割工序中,从所述第2卷将多个所述集合体片分别切割出来。
根据这样的结构,能够在金属箔被张挂在第1卷与第2卷之间的状态下形成增强部。
因此,在对切割出来的集合体片进行处理时,能够利用增强部来抑制在集合体片产生褶皱。
其结果,能够实现切割出来的集合体片的处理性的提高。
本发明[6]包含上述[5]的集合体片的制造方法,其中,该集合体片的制造方法还包含镀敷工序,在该镀敷工序中,对切割出来的所述集合体片的所述导体图案的端子进行镀敷。
根据这样的结构,在镀敷工序中,能够抑制在集合体片产生褶皱。
发明的效果
根据本发明的集合体片和集合体片的制造方法,能够实现增强部的配置的自由度的提高。
附图说明
图1是作为本发明的一实施方式的集合体片的俯视图。
图2中的图2A是图1所示的集合体片的A-A剖视图。图2中的图2B是图1所示的集合体片的B-B剖视图。
图3中的图3A~图3D是用于说明图1所示的集合体片的制造方法的图案工序的说明图,图3A表示在金属箔之上形成基底绝缘层的工序,图3B表示在基底绝缘层之上形成布线并且在金属箔之上形成增强部的工序,图3C表示在布线和基底绝缘层之上形成覆盖绝缘层的工序,图3D表示对金属箔进行蚀刻而在框架与布线电路基板之间形成缺口的工序。
图4中的图4A是接着图3D用于说明集合体片的制造方法的切割工序的说明图。图4B是接着图4A用于说明集合体片的制造方法的镀敷工序的说明图。
图5是说明第1变形例的说明图。
图6是说明第2变形例的说明图。
图7是说明第3变形例的说明图。
图8是说明第4变形例的说明图。
图9是说明第5变形例的说明图。
图10是说明第6变形例的说明图。
图11是说明第7变形例的说明图。
图12是说明第8变形例的说明图。
具体实施方式
1.集合体片
如图1所示,集合体片1具有沿第1方向和第2方向延伸的片形形状。第2方向与第1方向正交。集合体片1具备多个布线电路基板2、框架3和增强部4。
(1)布线电路基板
多个布线电路基板2在第1方向上相互隔开间隔地排列,并且在第2方向上相互隔开间隔地排列。多个布线电路基板2中的各布线电路基板2具有相同构造。因此,说明多个布线电路基板2中的1个布线电路基板2,省略其他布线电路基板2的说明。
布线电路基板2沿第1方向和第2方向延伸。在本实施方式中,布线电路基板2具有大致矩形形状。此外,布线电路基板2的形状并无限定。
如图2A所示,布线电路基板2具有支承层11、作为绝缘层的一个例子的基底绝缘层12、导体图案13和覆盖绝缘层14。
(1-1)支承层
支承层11支承基底绝缘层12、导体图案13和覆盖绝缘层14。在本实施方式中,支承层11由金属箔形成。作为金属,例如,可举出不锈钢合金和铜合金。
金属箔的厚度、即支承层11的厚度例如为50μm以下,优选为30μm以下,且例如为10μm以上,优选为15μm以上。
(1-2)基底绝缘层
基底绝缘层12配置在支承层11的厚度方向上的一侧的面S1上。厚度方向与第1方向和第2方向均正交。基底绝缘层12在厚度方向上配置在支承层11与导体图案13之间。基底绝缘层12使支承层11和导体图案13之间绝缘。基底绝缘层12由树脂形成。作为树脂,例如,可举出聚酰亚胺。
基底绝缘层12的厚度例如为30μm以下,优选为15μm以下,且例如为1μm以上,优选为3μm以上。
(1-3)导体图案
导体图案13配置在基底绝缘层12的厚度方向上的一侧的面S11上。导体图案13在厚度方向上配置于相对于基底绝缘层12而言的与支承层11相反的那一侧。导体图案13由金属形成。作为金属,例如,可举出铜。导体图案13的形状并无限定。
在本实施方式中,如图1所示,导体图案13具有多个端子131A、131B、131C、131D、多个端子132A、132B、132C、132D和多个布线133A、133B、133C、133D。此外,端子数量和布线的数量并无限定。
(1-3-1)端子
端子131A、131B、131C、131D配置在布线电路基板2的第2方向上的一端部。在本实施方式中,端子131A、131B、131C、131D相互隔开间隔地沿第1方向排列。端子131A、131B、131C、131D分别具有方形连接盘形状。
如图2A所示,端子131A具有导体层1311和镀敷层1312。
导体层1311为端子131A的主体部分。导体层1311配置在基底绝缘层12的厚度方向上的一侧的面S11上。
导体层1311的厚度例如为3μm以上,优选为5μm以上,且例如为50μm以下,优选为30μm以下。
镀敷层1312覆盖导体层1311的表面。镀敷层1312抑制导体层1311的腐蚀。镀敷层1312由金属形成。作为金属,例如,可举出镍、金和锡。镀敷层1312可以由1层形成,也可以由多层形成。在镀敷层1312由多层形成的情况下,多层中的各层也可以由互不相同的金属形成。
镀敷层1312的厚度例如为0.1μm以上,优选为0.2μm以上,且例如为5μm以下,优选为4μm以下。
端子131B、131C、131D具有与端子131A相同的构造。因此,省略端子131B、131C、131D的说明。
如图1所示,端子132A、132B、132C、132D配置在布线电路基板2的第2方向上的另一端部。在本实施方式中,端子132A、132B、132C、132D相互隔开间隔地沿第1方向排列。端子132A、132B、132C、132D分别具有方形连接盘形状。
端子132A、132B、132C、132D具有与端子131A相同的构造。因此,省略端子132A、132B、132C、132D的说明。
(1-3-2)布线
布线133A的一端与端子131A连接。布线133A的另一端与端子132A连接。布线133A将端子131A和端子132A电连接。
布线133B的一端与端子131B连接。布线133B的另一端与端子132B连接。布线133B将端子131B和端子132B电连接。
布线133C的一端与端子131C连接。布线133C的另一端与端子132C连接。布线133C将端子131C和端子132C电连接。
布线133D的一端与端子131D连接。布线133D的另一端与端子132D连接。布线133D将端子131D和端子132D电连接起来。
此外,在以下的说明中,将多个端子131A、131B、131C、131D分别记载为端子131,将多个端子132A、132B、132C、132D分别记载为端子132,将多个布线133A、133B、133C、133D分别记载为布线133。
布线133由与端子131的导体层1311相同的金属形成。布线133的厚度例如为3μm以上,优选为5μm以上,且例如为50μm以下,优选为30μm以下。
(1-4)覆盖绝缘层
如图1所示,覆盖绝缘层14覆盖全部的布线133。覆盖绝缘层14在厚度方向上配置在基底绝缘层12之上。此外,覆盖绝缘层14不覆盖端子131和端子132。覆盖绝缘层14由树脂形成。作为树脂,例如,可举出聚酰亚胺。
覆盖绝缘层14的厚度例如为30μm以下,优选为15μm以下,且例如为1μm以上,优选为3μm以上。
(2)框架
框架3配置在集合体片1的外周。框架3包围多个布线电路基板2。在本实施方式中,框架3具有框形形状。详细而言,框架3具有第1框架3A、第2框架3B、第3框架3C和第4框架3D。
第1框架3A配置在集合体片1的第1方向上的一端部。第1框架3A沿第2方向延伸。
第2框架3B配置在集合体片1的第1方向上的另一端部。第2框架3B在第1方向上与第1框架3A分开地配置。多个布线电路基板2在第1方向上配置在第1框架3A与第2框架3B之间。第2框架3B沿第2方向延伸。
第3框架3C配置在集合体片1的第2方向上的一端部。第3框架3C沿第1方向延伸。第3框架3C的第1方向上的一端部与第1框架3A的第2方向上的一端部连接。第3框架3C的第1方向上的另一端部与第2框架3B的第2方向上的一端部连接。
第4框架3D配置在集合体片1的第2方向上的另一端部。第4框架3D在第2方向上与第3框架3C分开地配置。多个布线电路基板2在第2方向上配置在第3框架3C与第4框架3D之间。第4框架3D沿第1方向延伸。第4框架3D的第1方向上的一端部与第1框架3A的第2方向上的另一端部连接。第4框架3D的第1方向上的另一端部与第2框架3B的第2方向上的另一端部连接。
如图2A所示,框架3由金属箔形成。框架3由与布线电路基板2的支承层11相同的金属箔形成。作为金属,例如,可举出不锈钢合金、铜合金。金属箔的厚度、即框架3的厚度T11例如为50μm以下,优选为30μm以下,且例如为10μm以上,优选为15μm以上。
在此,由于金属箔的厚度为上述上限值以下,因此框架3的刚度较低。因此,在对集合体片1进行处理时,有可能在集合体片1产生褶皱。因此,难以处理集合体片1。
作为难以处理集合体片1的场景,例如,可举出搬运集合体片1的场景和后述的集合体片1的制造方法中的镀敷工序。
另外,在本实施方式中,集合体片1在框架3与布线电路基板2之间和两个布线电路基板2之间具有缺口5。因此,集合体片1整体的刚度更低。因此,更难以处理集合体片1。
此外,集合体片1具有将框架3和布线电路基板2连接起来的连接部6A和将两个布线电路基板2彼此连接起来的连接部6B。多个布线电路基板2在借助连接部6B相互连接起来的状态下借助连接部6A支承于框架3。
(3)增强部
如图2A所示,增强部4配置在框架3的厚度方向上的另一侧的面S22上。如图1所示,在本实施方式中,增强部4具有框形形状。详细而言,增强部4具有第1增强部4A、第2增强部4B、第3增强部4C和第4增强部4D。
第1增强部4A配置在第1框架3A的另一侧的面S22上。第1增强部4A增强第1框架3A。第1增强部4A沿第2方向延伸。换言之,第1增强部4A沿第1框架3A延伸的方向延伸。
第2增强部4B配置在第2框架3B的另一侧的面S22上。第2增强部4B增强第2框架3B。第2增强部4B沿第2方向延伸。换言之,第2增强部4B沿第2框架3B延伸的方向延伸。
第3增强部4C配置在第3框架3C的另一侧的面S22上。第3增强部4C增强第3框架3C。第3增强部4C沿第1方向延伸。换言之,第3增强部4C沿第3框架3C延伸的方向延伸。第3增强部4C的第1方向上的一端部与第1增强部4A的第2方向上的一端部连接。第3增强部4C的第1方向上的另一端部与第2增强部4B的第2方向上的一端部连接。
第4增强部4D配置在第4框架3D的另一侧的面S22上。第4增强部4D增强第4框架3D。第4增强部4D沿第1方向延伸。换言之,第4增强部4D沿第4框架3D延伸的方向延伸。第4增强部4D的第1方向上的一端部与第1增强部4A的第2方向上的另一端部连接。第4增强部4D的第1方向上的另一端部与第2增强部4B的第2方向上的另一端部连接。
如图2A所示,在本实施方式中,增强部4由金属形成。增强部4优选由与布线电路基板2的布线133相同的金属形成。若增强部4和布线133为相同金属,则能够利用形成布线133的工序来形成增强部4。
增强部4的厚度例如为3μm以上,优选为5μm以上,且例如为50μm以下,优选为30μm以下。
在将框架3的厚度T11设为100%的情况下,增强部4的厚度T12例如为50%以上,优选为80%以上,更优选为100%以上,更优选为110%以上,且例如为300%以下,优选为250%以下,更优选为200%以下。
若在将框架3的厚度T11设为100%的情况下的增强部4的厚度T12为上述下限值以上,则能够进一步提高框架3的强度。若在将框架3的厚度T11设为100%的情况下的增强部4的厚度T12为上述上限值以下,则能够利用形成导体图案13的工序来形成增强部4。
框架3的厚度T11和增强部4的厚度T12的总和例如为16μm以上,优选为25μm以上,更优选为50μm以上,且例如为200μm以下,优选为150μm以下。
2.集合体片的制造方法
接下来,说明上述集合体片1的制造方法。
在本实施方式中,集合体片1通过半加成法制得。集合体片1也可以通过加成法制得。集合体片1的制造方法包含图案工序(参照图3A~图3D)、切割工序(参照图4A)和镀敷工序(参照图4B)。
(1)图案工序
如图3A~图3D所示,在图案工序中,在从作为金属箔的卷的第1卷R1(未图示)拉出的金属箔M的一侧的面S31上形成基底绝缘层12(参照图3A)和导体图案13(参照图3B),在金属箔M的另一侧的面S32上形成增强部4(参照图3B),制造具有多个集合体片1的第2卷R2(参照图4A)。此外,在实施图案工序的期间内,金属箔M被张挂在第1卷R1与第2卷R2之间。
详细而言,为了形成基底绝缘层12,首先,在金属箔M的一侧的面S31涂敷感光性树脂的溶液(清漆)并使其干燥,形成感光性树脂的涂膜。接下来,对感光性树脂的涂膜进行曝光和显影。
由此,如图3A所示,基底绝缘层12形成在金属箔M的一侧的面S31上。
导体图案13和增强部4通过电镀形成。
为了通过电镀形成导体图案13和增强部4,首先,在基底绝缘层12的一侧的面S11、金属箔M的一侧的面S31和金属箔M的另一侧的面S32形成晶种层。晶种层例如通过溅射形成。作为晶种层的材料,例如,可举出铬、铜、镍、钛和它们的合金。
接下来,在基底绝缘层12的一侧的面S11和金属箔M的一侧的面S31贴合第1抗镀剂,在金属箔M的另一侧的面S32贴合第2抗镀剂。
接下来,在对要形成导体层1311(参照图2A)和布线133(参照图2A)的部分进行遮光的状态下对第1抗镀剂进行曝光,在对要形成增强部4(参照图2A)的部分进行遮光的状态下对第2抗镀剂进行曝光。
接下来,对被曝光的第1抗镀剂和第2抗镀剂进行显影。于是,将被遮光的部分的第1抗镀剂和第2抗镀剂去除,从而晶种层在要形成导体层1311、布线133和增强部4的部分暴露。此外,被曝光的部分、即不形成导体层1311、布线133和增强部4的部分的第1抗镀剂和第2抗镀剂残留下来。
接下来,通过电镀,在暴露出来的晶种层之上形成导体层1311、布线133和增强部4。在电镀结束之后,剥离第1抗镀剂和第2抗镀剂。之后,通过蚀刻去除被第1抗镀剂和第2抗镀剂覆盖的晶种层。
由此,如图3B所示,导体层1311和布线133形成在基底绝缘层12的一侧的面S11上,增强部4形成在金属箔M的另一侧的面S32上。
接下来,如图3C所示,与基底绝缘层12的形成同样地,在基底绝缘层12之上和导体图案13之上形成覆盖绝缘层14。
接下来,如图3D所示,对金属箔M进行蚀刻而在框架3与布线电路基板2之间和两个布线电路基板2之间形成缺口5。
由此,制得具有多个集合体片1的第2卷R2。
(2)切割工序
接下来,在图案工序之后,实施切割工序。
如图4A所示,在切割工序中,从第2卷R2分别将多个集合体片1切割出来。详细而言,利用刀具切出从第2卷R2放出的集合体片1。切割方法并无限定。由此,得到相互独立的多个集合体片1。
(3)镀敷工序
接下来,在切割工序之后,实施镀敷工序。
在镀敷工序中,对切割出来的集合体片1的全部的端子131的导体层1311和全部的端子132的导体层1311进行镀敷。在镀敷工序中,利用化学镀对导体层1311进行镀敷。由此,在导体层1311的表面形成镀敷层1312(参照图2A)。
详细而言,如图4B所示,将切割出来的集合体片1放入筐B中,连同筐B一起浸入镀敷液中。筐B具有多个容纳部100。多个容纳部100中的各容纳部100相互分隔开。在1个容纳部100中容纳1个集合体片1。
此时,切割出来的集合体片1的框架3通过增强部4增强。因此,在镀敷工序中,能够抑制在集合体片1产生褶皱。
3.作用效果
(1)根据集合体片1,如图2A所示,增强部4在厚度方向上配置在相对于框架3而言的与基底绝缘层12和导体图案13相反的那一侧(即另一侧)。
因此,无论有无在框架3的一侧的面S21配置的结构,均能够利用框架3的另一侧的面S22来配置增强部4。
其结果,能够实现增强部4的配置的自由度的提高。
(2)根据集合体片1,框架3由厚度为50μm以下的金属箔形成。
如此,根据集合体片1,在具备由较薄的金属箔形成的框架3的情况下,能够实现框架3的增强。
(3)根据集合体片1的制造方法,如图3B所示,能够在金属箔M被张挂在第1卷R1与第2卷R2之间的状态下形成增强部4。
因此,如图4A所示,在对切割出来的集合体片1进行处理时,能够利用增强部4来抑制在集合体片1产生褶皱。
其结果,能够实现切割出来的集合体片1的处理性的提高。
(4)根据集合体片1的制造方法,如图4B所示,在镀敷工序中,对切割出来的集合体片1的端子131和端子132进行镀敷。
在此,切割出来的集合体片1的框架3通过增强部增强。
因此,在镀敷工序中,能够抑制在集合体片1产生褶皱。
4.变形例
接下来,参照图5~图12说明变形例。在变形例中,对于与上述实施方式相同的构件标注相同的附图标记,并省略说明。
(1)如图5所示,框架3可以处于两个布线电路基板2之间。在该情况下,增强部4也可以设于两个布线电路基板2之间的框架3的另一侧的面S22上。
(2)如图6所示,第1增强部4A、第2增强部4B、第3增强部4C和第4增强部4D也可以各自相互分开。
(3)如图7所示,集合体片1也可以具备配置在框架3的厚度方向上的另一侧的面S22上的增强部4和配置在框架3的厚度方向上的一侧的面S21上的第2增强部20。第2增强部20也可以由与增强部4相同的金属形成。
根据这样的结构,能够在框架3的两面设置增强部(增强部4和第2增强部20)。
其结果,能够进一步增强框架3。
(4)如图8所示,增强部30也可以具有由与基底绝缘层12相同的树脂形成的第1层301和由与布线133相同的金属形成的第2层302。第1层301配置在框架3的另一侧的面S22上。第2层302配置在第1层301之上。
另外,增强部30也可以具有由与覆盖绝缘层14相同的树脂形成的第3层303。第3层303配置在第2层302之上。
(5)如图9所示,增强部40也可以具有由金属形成的第1层401和由金属形成的第2层402。
(6)如图10所示,布线133也可以具有第1导体层1331和第2导体层1332。第1导体层1331配置在基底绝缘层12的厚度方向上的一侧的面S11上。第1导体层1331也可以由与端子131的导体层1311相同的金属形成。第2导体层1332在厚度方向上配置在第1导体层1331之上。第2导体层1332的至少一部分与第1导体层1331接触。换言之,第2导体层1332与第1导体层1331电连接。
在该情况下,上述增强部40的第1层401也可以由与第1导体层1331相同的金属形成。第2层402也可以由与第2导体层1332相同的金属形成。
根据这样的结构,能够利用形成第1导体层1331的工序和形成第2导体层1332的工序来形成增强部40。
因此,能够实现导体图案13的设计的自由度的提高,且能够在抑制工时增加的同时形成增强部40。
(7)如图11所示,导体图案13也可以具有第1布线501、第2布线502和中间绝缘层503。
第1布线501配置在基底绝缘层12之上。第1布线501与上述布线133同样地通过电镀形成。
第2布线502与第1布线501分开地配置。换言之,第2布线502不与第1布线501导通。第2布线502配置在中间绝缘层503之上。第2布线502与上述布线133同样地通过电镀形成。
中间绝缘层503配置在第1布线501与第2布线502之间。中间绝缘层503使第1布线501与第2布线502之间绝缘。中间绝缘层503与基底绝缘层12同样地形成在第1布线501之上和基底绝缘层12之上。
在该情况下,上述增强部40的第1层401可以由与第1布线501相同的金属形成。第2层402可以由与第2布线502相同的金属形成。
根据这样的结构,能够利用形成第1布线501的工序和形成第2布线502的工序来形成增强部40。
因此,能够实现导体图案13的设计的自由度的提高,且能够在抑制工时的增加的同时形成增强部40。
(8)如图12所示,端子131或端子132也可以进一步具有配置在导体层1311之上的第2导体层1313。
在该情况下,上述增强部40的第1层401可以由与导体层1311相同的金属形成。第2层402可以由与第2导体层1313相同的金属形成。
(9)上述实施方式和各变形例能够相互组合。
此外,提供了上述发明作为本发明的例示的实施方式,但这仅是例示,并不能限定性地解释本发明。对于该技术领域的技术人员而言显而易见的本发明的变形例包含于前述的权利要求书中。
产业上的可利用性
本发明的集合体片和集合体片的制造方法能够利用于布线电路基板的制造。
附图标记说明
1、集合体片;2、布线电路基板;3、框架;S21、框架的一侧的面;S22、框架的另一侧的面;4、增强部;41、第1层;42、第2层;11、支承层;S1、支承层的一侧的面;12、基底绝缘层;S11、基底绝缘层的一侧的面;13、导体图案;131A、端子;133A、布线;M、金属箔;R1、第1卷;R2、第2卷;20、第2增强部。

Claims (6)

1.一种集合体片,其中,
该集合体片具备:
布线电路基板,其具有支承层、配置在所述支承层的厚度方向上的一侧的面上的绝缘层和配置在所述绝缘层的所述厚度方向上的一侧的面上的导体图案;
框架,其支承所述布线电路基板;以及
增强部,其增强所述框架,
所述增强部配置在所述框架的所述厚度方向上的另一侧的面上。
2.根据权利要求1所述的集合体片,其中,
该集合体片还具备配置在所述框架的所述厚度方向上的一侧的面上的第2增强部。
3.根据权利要求1所述的集合体片,其中,
所述框架由厚度为50μm以下的金属箔形成。
4.根据权利要求3所述的集合体片,其中,
在将所述框架的厚度设为100%的情况下,所述增强部的厚度为50%以上且300%以下。
5.一种集合体片的制造方法,其是权利要求1所述的集合体片的制造方法,其中,
该集合体片的制造方法包含:
图案工序,在该图案工序中,在从作为金属箔的卷的第1卷拉出的所述金属箔的一侧的面上形成所述绝缘层和所述导体图案,在所述金属箔的另一侧的面上形成所述增强部,制造具有多个所述集合体片的第2卷;以及
切割工序,在该切割工序中,从所述第2卷分别将多个所述集合体片切割出来。
6.根据权利要求5所述的集合体片的制造方法,其中,
该集合体片的制造方法还包含镀敷工序,在该镀敷工序中,对切割出来的所述集合体片的所述导体图案的端子进行镀敷。
CN202280030153.3A 2021-04-26 2022-01-26 集合体片和集合体片的制造方法 Pending CN117223398A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021074404A JP2022168734A (ja) 2021-04-26 2021-04-26 集合体シート、および、集合体シートの製造方法
JP2021-074404 2021-04-26
PCT/JP2022/002940 WO2022230261A1 (ja) 2021-04-26 2022-01-26 集合体シート、および、集合体シートの製造方法

Publications (1)

Publication Number Publication Date
CN117223398A true CN117223398A (zh) 2023-12-12

Family

ID=83846846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280030153.3A Pending CN117223398A (zh) 2021-04-26 2022-01-26 集合体片和集合体片的制造方法

Country Status (5)

Country Link
US (1) US20240237200A1 (zh)
JP (1) JP2022168734A (zh)
CN (1) CN117223398A (zh)
TW (1) TW202243572A (zh)
WO (1) WO2022230261A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216493A (ja) * 1993-01-14 1994-08-05 Ibiden Co Ltd プリント配線板及びその製造方法
JP6315773B2 (ja) * 2014-01-30 2018-04-25 日東電工株式会社 回路付サスペンション基板集合体シート
JP7223504B2 (ja) * 2018-03-02 2023-02-16 日東電工株式会社 回路付サスペンション基板集合体および回路付サスペンション基板集合体の製造方法
JP7066528B2 (ja) * 2018-05-31 2022-05-13 日東電工株式会社 配線回路基板、その製造方法および配線回路シート

Also Published As

Publication number Publication date
JP2022168734A (ja) 2022-11-08
US20240237200A1 (en) 2024-07-11
TW202243572A (zh) 2022-11-01
WO2022230261A1 (ja) 2022-11-03

Similar Documents

Publication Publication Date Title
CN102111951B (zh) 多层布线基板
KR20090056860A (ko) 배선기판 및 그 제조방법
US8187479B2 (en) Manufacturing method of printed circuit board
US12114438B2 (en) Manufacturing method for double-sided wiring circuit board and double-sided wiring circuit board
CN117223398A (zh) 集合体片和集合体片的制造方法
CN117204125A (zh) 集合体片和集合体片的制造方法
EP1006765A2 (en) Method for strengthening air bridge circuits
WO2021261178A1 (ja) 配線回路基板集合体シートおよびその製造方法
WO2022230262A1 (ja) 集合体シート、および、集合体シートの製造方法
US20090166059A1 (en) Circuit board and process thereof
KR20240071314A (ko) 배선 회로 기판
CN117461394A (zh) 布线电路基板的制造方法
JP7184865B2 (ja) 配線回路基板集合体シート
JP7400989B2 (ja) コイル装置
JP2024072219A (ja) 配線回路基板の製造方法、ダミーパターン付き配線回路基板、および、集合体シート
US20240284600A1 (en) Method for producing wiring circuit board
CN117769148A (zh) 布线电路基板的制造方法和布线电路基板
JP2024046956A (ja) 配線回路基板
JP2023170703A (ja) 集合体シート支持具、および、集合体シートの製造方法
KR20230025782A (ko) 배선 회로 기판
CN117769146A (zh) 布线电路基板的制造方法和布线电路基板
JP2022190665A (ja) 配線回路基板の製造方法
US20090273907A1 (en) Circuit board and process thereof
CN116420431A (zh) 布线电路基板和布线电路基板的制造方法
KR20200105031A (ko) 미세 피치 회로구조를 갖는 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20231212