TW202407964A - 一種半導體封裝結構及其製備方法 - Google Patents
一種半導體封裝結構及其製備方法 Download PDFInfo
- Publication number
- TW202407964A TW202407964A TW112129997A TW112129997A TW202407964A TW 202407964 A TW202407964 A TW 202407964A TW 112129997 A TW112129997 A TW 112129997A TW 112129997 A TW112129997 A TW 112129997A TW 202407964 A TW202407964 A TW 202407964A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- stack structure
- semiconductor
- wafer stack
- wafer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 338
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 235000012431 wafers Nutrition 0.000 claims description 361
- 239000000758 substrate Substances 0.000 claims description 270
- 238000004806 packaging method and process Methods 0.000 claims description 57
- 239000002313 adhesive film Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 150000001875 compounds Chemical group 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 238000004891 communication Methods 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 10
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 239000002210 silicon-based material Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical class [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 241000724291 Tobacco streak virus Species 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 208000013407 communication difficulty Diseases 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013135 deep learning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000011343 solid material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
Abstract
本案實施例公開了一種半導體封裝結構及其製備方法，其中，該半導體封裝結構包括：第一基板；第一半導體晶片，與第一基板連接；第二半導體晶片堆疊結構，包括至少一個第一晶片堆疊結構和至少一個第二晶片堆疊結構，第一晶片堆疊結構和該第二晶片堆疊結構沿第一方向並列排布於第一半導體晶片上；第一晶片堆疊結構和第二晶片堆疊結構分別在沿第一方向遠離對方的一側形成有多個第二導電凸塊；第一方向為平行於第一基板的平面的方向；多個第二基板，第二基板內的訊號線與第二導電凸塊連接；沿垂直於第一基板的平面的方向，第二基板與第一基板連接。
Description
本案基於申請號為202210956809.6、申請日為2022年08月10日、發明名稱為「一種半導體封裝結構及其製備方法」的中國專利申請提出，並要求中國專利申請的優先權，中國專利申請的全部內容在此引入本案作為參考。
本案涉及三維製程技術領域，尤其涉及一種半導體封裝結構及其製備方法。
HBM記憶體（High Bandwidth Memory）是一種基於3D堆疊工藝的高性能DRAM記憶體，與傳統記憶體技術相比，HBM存儲器具有更高頻寬、更多I/O數量、更低功耗、更小尺寸，可應用於高性能計算、超級電腦、大型資料中心、人工智慧/深度學習、雲計算等領域。
HBM記憶體技術主要是基於對處理器計算規模需求發展而來，在早期時候，人們對電腦資料處理要求不高，處理器架構模型層數較少，計算規模較小，算力也較低；後隨著AI等技術的發展，對處理器要求越來越高，模型加深對算力需求相應增加，導致了頻寬瓶頸，即I/O問題，此時透過增大片內緩存、優化調度模型來增加資料複用率等方式解決；但後期隨著AI等技術普及，用戶量增多，雲端AI處理需求多用戶、高吞吐、低延遲、高密度部署，計算單元劇增使I/O瓶頸愈加嚴重，此時，片上HBM記憶體出現使AI/深度學習完全放到片上成為可能，集成度提升的同時，使頻寬不再受制於晶片引腳的互聯數量，從而在一定程度上解決了頻寬和計算能力瓶頸。
但是隨著HBM記憶體的集成度要求增高，晶片堆疊層數越來越多，技術難點也越來越多。
有鑑於此，本案實施例提供一種半導體封裝結構及其製備方法。
根據本案實施例的第一態樣，提供了一種半導體封裝結構，包括：第一基板；第一半導體晶片，與該第一基板連接；第二半導體晶片堆疊結構，包括至少一個第一晶片堆疊結構和至少一個第二晶片堆疊結構，該第一晶片堆疊結構和該第二晶片堆疊結構沿第一方向並列排布於該第一半導體晶片上；該第一晶片堆疊結構和該第二晶片堆疊結構包括多個沿第一方向依次堆疊的第二半導體晶片；該第一晶片堆疊結構和該第二晶片堆疊結構分別在沿第一方向遠離對方的一側形成有多個第二導電凸塊；其中，該第一方向為平行於該第一基板的平面的方向；多個第二基板，該第二基板內的訊號線與該第二導電凸塊連接；沿垂直於該第一基板的平面的方向，該第二基板與該第一基板連接。
在一些實施例中，該第一半導體晶片包括邏輯晶片，該第二半導體晶片堆疊結構包括DRAM晶片。
在一些實施例中，還包括：黏附膜，位於該第一半導體晶片與該第二半導體晶片堆疊結構之間，以及位於該第一晶片堆疊結構和該第二晶片堆疊結構之間。
在一些實施例中，該黏附膜包括第一黏附膜和位於該第一黏附膜上的第二黏附膜，該第二黏附膜的彈性模量大於該第一黏附膜的彈性模量。
在一些實施例中，該第一半導體晶片與該第二半導體晶片堆疊結構之間透過無線進行通訊。
在一些實施例中，該第一基板內形成有凹槽，該第一半導體晶片位於該凹槽內，該第一半導體晶片與該第一基板透過第一導電凸塊連接，該第二基板與該第一基板透過第三導電凸塊連接。
在一些實施例中，該第一半導體晶片位於該第一基板上，該第一半導體晶片與該第一基板透過第一導電凸塊連接，該第二基板與該第一基板透過第三導電凸塊連接。
在一些實施例中，還包括：多個矽通孔，該矽通孔沿第一方向貫穿該第二半導體晶片；多個第四導電凸塊，位於相鄰兩個該第二半導體晶片之間，且與該矽通孔對應連接；該第二導電凸塊與該矽通孔以及該第四導電凸塊對應連接。
在一些實施例中，該訊號線包括接地線和電源線，該第二導電凸塊包括第一子導電凸塊和第二子導電凸塊；該接地線與該第一子導電凸塊電連接，該電源線與該第二子導電凸塊電連接。
在一些實施例中，相鄰兩個第二子導電凸塊之間至少間隔一個第一子導電凸塊，該第一子導電凸塊包圍該第二子導電凸塊。
在一些實施例中，還包括：填充層，位於該第二半導體晶片堆疊結構與該第二基板之間，和/或，該第一半導體晶片和該第一基板之間。
在一些實施例中，還包括：封裝化合物結構，位於該第一基板上；該封裝化合物結構至少包裹該第二半導體晶片堆疊結構和該第二基板；
該填充層的楊氏模量大於該封裝化合物結構的楊氏模量。
根據本案實施例的第二態樣，提供了一種如上述實施例中任一項所述的半導體封裝結構的製備方法，包括：形成第二半導體晶片堆疊結構，第二半導體晶片堆疊結構包括至少一個第一晶片堆疊結構和至少一個第二晶片堆疊結構，該第一晶片堆疊結構和該第二晶片堆疊結構包括多個依次堆疊的第二半導體晶片；在該第一晶片堆疊結構和該第二晶片堆疊結構的沿堆疊方向的一側形成多個第二導電凸塊；形成第一半導體晶片；將該第一晶片堆疊結構和該第二晶片堆疊結構沿堆疊方向的遠離該第二導電凸塊的表面相對設置，並將該第一晶片堆疊結構和該第二晶片堆疊結構的垂直於該堆疊方向的表面與該第一半導體晶片表面連接；提供多個第二基板；該第二基板沿堆疊方向位於該第一晶片堆疊結構和該第二晶片堆疊結構形成有第二導電凸塊的一側，該第二基板內的訊號線與該第二導電凸塊連接；
提供第一基板；將該第一半導體晶片與該第一基板連接，以及將該第二基板與該第一基板連接。
在一些實施例中，該形成第二半導體晶片堆疊結構，包括：沿堆疊方向，形成貫穿該第二半導體晶片的矽通孔；在相鄰兩個該第二半導體晶片之間形成第四導電凸塊，該第四導電凸塊與該矽通孔對應連接；將多個該第二半導體晶片透過混合鍵合連接，形成第二半導體晶片堆疊體；將該第二半導體晶片堆疊體形成為多個第二半導體晶片堆疊結構。
在一些實施例中，該提供第二基板，包括：對該第二基板進行切割，在該第二基板上形成第三導電凸塊，使該第二基板形成有第三導電凸塊的表面與該第二半導體晶片堆疊結構的靠近該第一半導體晶片的表面齊平。
在一些實施例中，在該第一基板內形成凹槽；將該第一半導體晶片放置於該凹槽內。
在一些實施例中，還包括：形成黏附膜，透過該黏附膜將該第二半導體晶片堆疊結構和該第一半導體晶片進行連接，以及將該第一晶片堆疊結構和該第二晶片堆疊結構進行連接。
在一些實施例中，該第一半導體晶片與該第二半導體晶片堆疊結構之間透過無線進行通訊。
在一些實施例中，還包括：形成填充層，該填充層位於該第二半導體晶片堆疊結構與該第二基板之間，和/或，該第一半導體晶片和該第一基板之間。
本案實施例中，第一晶片堆疊結構和第二晶片堆疊結構分別與一個第二基板連接，並透過第二基板與第一基板連接，如此，第一基板可以分別為第一晶片堆疊結構和第二晶片堆疊結構進行供電，透過兩級基板的方式為第二半導體晶片堆疊結構供電，可有效減短供電鏈路，降低鏈路上的壓降；同時第一基板可以透過有線的方式為第一半導體晶片進行供電，並和第一半導體晶片之間進行訊號交換，具有高可靠性。
下面將參照附圖更詳細地描述本案公開的示例性實施方式。雖然附圖中顯示了本案的示例性實施方式，然而應當理解，可以以各種形式實現本案，而不應被這裡闡述的具體實施方式所限制。相反，提供這些實施方式是為了能夠更透徹地理解本案，並且能夠將本案公開的範圍完整的傳達給本領域的技術人員。
在下文的描述中，給出了大量具體的細節以便提供對本案更為徹底的理解。然而，對於本領域技術人員而言顯而易見的是，本案可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本案發生混淆，對於本領域公知的一些技術特徵未進行描述；即，這裡不描述實際實施例的全部特徵，不詳細描述公知的功能和結構。
在附圖中，為了清楚，層、區、元件的尺寸以及其相對尺寸可能被誇大。自始至終相同附圖標記表示相同的元件。
應當明白，當元件或層被稱為「在……上」、「與……相鄰」、「連接到」或「耦合到」其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為「直接在……上」、「與……直接相鄰」、「直接連接到」或「直接耦合到」其它元件或層時，則不存在居間的元件或層。應當明白，儘管可使用術語第一、第二、第三等描述各種元件、部件、區、層和/或部分，這些元件、部件、區、層和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此，在不脫離本案教導之下，下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分。而當討論的第二元件、部件、區、層或部分時，並不表明本案必然存在第一元件、部件、區、層或部分。
空間關係術語例如「在……下」、「在……下面」、「下麵的」、「在……之下」、「在……之上」、「上面的」等，在這裡可為了方便描述而被使用從而描述圖中所示的一個元件或特徵與其它元件或特徵的關係。應當明白，除了圖中所示的取向以外，空間關係術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然後，描述為「在其它元件下面」或「在其之下」或「在其下」元件或特徵將取向為在其它元件或特徵「上」。因此，示例性術語「在……下面」和「在……下」可包括上和下兩個取向。器件可以另外地取向（旋轉90度或其它取向）並且在此使用的空間描述語相應地被解釋。
在此使用的術語的目的僅在於描述具體實施例並且不作為本案的限制。在此使用時，單數形式的「一」、「一個」和「所述/該」也意圖包括複數形式，除非上下文清楚指出另外的方式。還應明白術語「組成」和/或「包括」，當在該說明書中使用時，確定所述特徵、整數、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特徵、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語「和/或」包括相關所列專案的任何及所有組合。
為了徹底理解本案，將在下列的描述中提出詳細的步驟以及詳細的結構，以便闡釋本案的技術方案。本案的較佳實施例詳細描述如下，然而除了這些詳細描述外，本案還可以具有其他實施方式。
HBM技術是DRAM從傳統2D向立體3D發展的主要代表產品，開啟了DRAM 3D化道路。它主要是透過矽通孔（Through Silicon Via，TSV）技術進行晶片堆疊，以增加輸送量並克服單一封裝內頻寬的限制，將數個DRAM裸片垂直堆疊，裸片之間用TVS技術連接。從技術角度看，HBM充分利用空間、縮小面積，正契合半導體行業小型化、集成化的發展趨勢，並且突破了記憶體容量與頻寬瓶頸，被視為新一代DRAM解決方案。
3D IC產品封裝中，DRAM晶片一般採用平行堆疊（P-Stack）的方式堆疊在邏輯晶片（Logic die）上，隨著集成度要求增高，DRAM晶片堆疊層數越來越多，技術難點也越來越多，譬如，堆疊於高層的DRAM晶片與底層的邏輯晶片（Logic die）之間的通訊距離越來越長，且不同層DRAM晶片與邏輯晶片之間的通訊延遲由於距離的不同會產生差異；用於通訊的TSV通孔會正比例增高，犧牲晶圓面積；採用單邊進行供電時，穩定性差。
基於此，本案實施例提供了一種半導體封裝結構。圖1為本案實施例提供的半導體封裝結構的結構示意圖。
參見圖1，該半導體封裝結構包括：第一基板10；第一半導體晶片20，與該第一基板10連接；第二半導體晶片堆疊結構，包括至少一個第一晶片堆疊結構301和至少一個第二晶片堆疊結構302，該第一晶片堆疊結構301和該第二晶片堆疊結構302沿第一方向並列排布於該第一半導體晶片20上；該第一晶片堆疊結構301和該第二晶片堆疊結構302包括多個沿第一方向依次堆疊的第二半導體晶片31；該第一晶片堆疊結構301和該第二晶片堆疊結構302分別在沿第一方向遠離對方的一側形成有多個第二導電凸塊32；其中，該第一方向為平行於該第一基板10的平面的方向；多個第二基板40，該第二基板40內的訊號線41與該第二導電凸塊32連接；沿垂直於該第一基板10的平面的方向，該第二基板40與該第一基板10連接。
本案實施例中，第一晶片堆疊結構和第二晶片堆疊結構分別與一個第二基板連接，並透過第二基板與第一基板連接，如此，第一基板可以分別為第一晶片堆疊結構和第二晶片堆疊結構進行供電，透過兩級基板的方式為第二半導體晶片堆疊結構供電，可有效減短供電鏈路，降低鏈路上的壓降；同時第一基板可以透過有線的方式為第一半導體晶片進行供電，並和第一半導體晶片之間進行訊號交換，具有高可靠性。
在一實施例中，該第一基板10可以是印刷電路板（PCB）或再分佈基板。
該第一基板10可以包括第一基板（未圖示）以及分別位於該第一基板的上表面和下表面上的第一上絕緣介電層和第一下絕緣介電層（未圖示）。
該第一基板可以為矽基板、鍺基板、矽鍺基板、碳化矽基板、SOI（絕緣體上矽，Silicon On Insulator）基板或GOI（絕緣體上鍺，Germanium On Insulator）基板等，還可以為包括其他元素半導體或化合物半導體的基板，例如玻璃基板或III-V族化合物基板（例如氮化鎵基板或砷化鎵基板等），還可以為疊層結構，例如Si/SiGe等，還可以其他外延結構，例如SGOI（絕緣體上鍺矽）等。
該第一上絕緣介電層和該第一下絕緣介電層可以為阻焊層，例如該第一上絕緣介電層和該第一下絕緣介電層的材料可以為綠漆。
該第一基板10的下表面上形成有基板連接凸塊12，該基板連接凸塊12可將半導體封裝結構電連接到外部裝置上，可以從外部裝置接收用於操作第一半導體晶片和第二半導體晶片的控制訊號、功率訊號和接地訊號中的至少一個，或者可以從外部裝置接收將要被存儲在第一半導體晶片和第二半導體晶片內的資料訊號，也可將第一半導體晶片和第二半導體晶片內的資料提供給外部裝置。
該基板連接凸塊12包括導電材料。在本案實施例中，該基板連接凸塊12為焊球，可以理解的是，本案實施例中提供的基板連接凸塊的形狀僅作為本案實施例中的一種下位的、可行的具體實施方式，並不構成對本案的限制，該基板連接凸塊也可為其他形狀結構。基板連接凸塊的數量、間隔和位置不限於任何特定佈置，可以進行各種修改。
在一實施例中，該第一半導體晶片20的一面上形成有第一導電凸塊21。
該第一導電凸塊21的材料可以包括鋁、銅、鎳、鎢、鉑和金中的至少一種。
該第一半導體晶片20與該第一基板10之間透過第一導電凸塊21進行電連接，該第一基板10透過有線的方式為第一半導體晶片20進行供電，並進行訊號交換。
該第一導電凸塊21還透過第一基板10內的引線11與基板連接凸塊12連接，如此，第一半導體晶片20可透過基板連接凸塊12與外部裝置進行資訊交互。
在一實施例中，如圖1所示，該第一基板10內形成有凹槽101，該第一半導體晶片20位於該凹槽101內，該第一半導體晶片20與該第一基板10透過第一導電凸塊21連接，該第二基板40與該第一基板10透過第三導電凸塊42連接。
在此實施例中，將第一半導體晶片放置於第一基板的凹槽內，可以減少半導體封裝結構的封裝高度。
在另一實施例中，如圖2所示，該第一半導體晶片20位於該第一基板10上，該第一半導體晶片20與該第一基板10透過第一導電凸塊21連接，該第二基板40與該第一基板10透過第三導電凸塊42連接。
在此實施例中，第一半導體晶片位於第一基板的上方，如此，第一基板無需設置凹槽，因此工藝更加簡單，並且第一半導體晶片與第一基板之間存在間隙，能增加第一半導體晶片的散熱效果。
該第一晶片堆疊結構301和該第二晶片堆疊結構302中的第二半導體晶片31的堆疊數目可以為多個。本案實施例中，如圖1和圖2所示，該第一晶片堆疊結構301和該第二晶片堆疊結構302中的第二半導體晶片31的堆疊數目為五個。
在一實施例中，如圖1和圖2所示，該第一晶片堆疊結構301和該第二晶片堆疊結構302中的第二半導體晶片31的堆疊數目可以相同。在其他一些實施例中，該第一晶片堆疊結構301和該第二晶片堆疊結構302中的第二半導體晶片的堆疊數目也可以不相同。
本案實施例中，第一晶片堆疊結構和第二晶片堆疊結構中的多個第二半導體晶片並列垂直堆疊（V-Stack）在第一半導體晶片上，如此，第一半導體晶片與第二半導體晶片之間可以透過無線方式進行通訊，可以有效解決多個第二半導體晶片依次平行堆疊（P-Stack）在第一半導體晶片上時，隨著第二半導體晶片的堆疊層數的增多給通訊帶來的困難。
在一實施例中，該第一半導體晶片20包括邏輯晶片，該第二半導體晶片堆疊結構包括DRAM晶片。
在一實施例中，該半導體封裝結構還包括：黏附膜50，位於該第一半導體晶片20與該第二半導體晶片堆疊結構之間，以及位於該第一晶片堆疊結構301和該第二晶片堆疊結構302之間。
黏附膜能將第一半導體晶片和第二半導體晶片堆疊結構，以及第一晶片堆疊結構和第二晶片堆疊結構進行黏合，增強它們之間的黏附性，進而提高半導體封裝結構的牢固程度。同時，黏附膜可以調節第二半導體晶片堆疊結構與第一半導體晶片的距離，即防止第二基板與第二導電塊的結合存在角度，造成額外應力，使得第二半導體晶片堆疊結構上的第二導電塊損傷。
在一實施例中，該黏附膜包括固晶膠膜。
在該黏附膜位於該第一半導體晶片和該第二半導體晶片堆疊結構之間時，該黏附膜包括第一黏附膜和位於該第一黏附膜上的第二黏附膜（未圖示），該第二黏附膜的彈性模量大於該第一黏附膜的彈性模量。
本案實施例中，因為第一黏附膜與第一半導體晶片連接，主要起到黏結的作用，第二黏附膜與第二半導體晶片堆疊結構連接，主要起到防止晶片翹曲的作用，由於第二黏附膜的彈性模量較高，在封裝過程中不會出現翹曲，第一黏附膜具有較低的彈性模量，在後續的工藝中不會影響第一半導體晶片與第二半導體晶片堆疊結構的結合力。
在一實施例中，該第一半導體晶片20與該第二半導體晶片堆疊結構之間透過無線進行通訊。
具體地，例如，該第二半導體晶片堆疊結構的每個第二半導體晶片內設置第一無線線圈（未圖示），在該第一半導體晶片內與該第一無線線圈對應位置處設置第二無線線圈（未圖示），該第一半導體晶片和該第二半導體晶片堆疊結構透過第一無線線圈和第二無線線圈進行通訊。
第一半導體晶片與第二半導體晶片堆疊結構之間透過無線進行通訊，可以有效解決隨著第二半導體晶片的堆疊層數的增多給通訊帶來的困難，同時減少了TSV的數量，減小了工藝難度。
在一實施例中，如圖1所示，該半導體封裝結構，還包括：多個矽通孔311，該矽通孔311沿第一方向貫穿該第二半導體晶片31；多個第四導電凸塊312，位於相鄰兩個該第二半導體晶片31之間，且與該矽通孔311對應連接；該第二導電凸塊32與該矽通孔311以及該第四導電凸塊312對應連接。
本實施例中，後續電源訊號和接地訊號可以由矽通孔和第四導電凸塊引到第二導電凸塊上。
該第二半導體晶片堆疊結構中相鄰兩個第二半導體晶片之間透過矽通孔和第四導電凸塊進行電連接。
第二半導體晶片堆疊結構採用混合鍵合方式獲得，如此，阻值更低，性能更優，並且堆疊的晶片結構可作為一個整體，進而提高堆疊結構垂直放置的機械強度，同時減少晶片所受到的壓強。
該半導體封裝結構還包括：介電層60，位於相鄰兩個該第二半導體晶片31之間。透過設置介電層，能夠使相鄰的兩個第二半導體晶片絕緣隔離，並且第四導電凸塊位於介電層內，能夠降低相鄰第四導電凸塊之間耦合的可能性。
該介電層60的材料包括氧化物，在一具體實施例中，該介電層60的材料包括SiO
2。
此外，為了提高第二半導體晶片堆疊結構的厚度，進而增強其機械強度，不需要對最外層晶片進行減薄處理。
該第二基板40的材質和結構可以與該第一基板10相同，因此這裡不再贅述。
該第一晶片堆疊結構301和該第二晶片堆疊結構302分別與一個第二基板40連接，並透過第二基板40連接至第一基板10。
本案實施例中，該第一晶片堆疊結構和該第二晶片堆疊結構的形成有第二導電凸塊的一側分別透過第二基板為其供電，相比於只從單側為多個第二半導體晶片堆疊結構進行供電，能夠更好的解決堆疊層數較多時引起的壓降問題，從而提升第二半導體晶片堆疊結構的性能。且保證第一晶片堆疊結構和第二晶片堆疊結構的電源一致，減小電源壓降對晶片的影響。
在一實施例中，該訊號線41包括接地線411和電源線412，該第二導電凸塊32包括第一子導電凸塊321和第二子導電凸塊322；該接地線411與該第一子導電凸塊321電連接，該電源線412與該第二子導電凸塊322電連接。
在此實施例中，第一晶片堆疊結構301和第二晶片堆疊結構302的接地訊號由第一子導電凸塊321引出至接地線411，第一晶片堆疊結構301和第二晶片堆疊結構302的電源訊號由第二子導電凸塊322引出至電源線412，然後接地線411和電源線412透過第三導電凸塊42與第一基板10電連接，由此，第一基板10透過第三導電凸塊42以及接地線411和電源線412為第一晶片堆疊結構301和第二晶片堆疊結構302供電。
該第三導電凸塊42還透過第一基板10內的引線11與基板連接凸塊12連接，如此，第一晶片堆疊結構301和第二晶片堆疊結構302可透過基板連接凸塊12與外部裝置進行資訊交互。
圖3為本案實施例提供的第二導電凸塊沿第一方向的側視圖。
如圖3所示，相鄰兩個第二子導電凸塊322之間至少間隔一個第一子導電凸塊321，該第一子導電凸塊321包圍該第二子導電凸塊322。
圖3中的P（Power）即為第二子導電凸塊322，G（Ground）即為第一子導電凸塊321。
該第一子導電凸塊321將第二子導電凸塊322的四周全部給包圍起來，且因為第一子導電凸塊321與接地訊號連接，第二子導電凸塊322與電源訊號連接，如此，能夠減少不同的電源訊號之間的串擾，增強電源的遮罩。
在一實施例中，該半導體封裝結構還包括：封裝化合物結構80，位於該第一基板10上；該封裝化合物結構80至少包裹該第一晶片堆疊結構301、該第二晶片堆疊結構302和該第二基板40。
在圖2所示的實施例中，該封裝化合物結構80還包裹該第一半導體晶片20。
該封裝化合物結構80包括含矽化合物。該含矽化合物可以為旋制玻璃（SOG）、含矽的旋塗電介質（SOD）或其他含矽的旋塗材料。
透過形成封裝化合物結構80，且封裝化合物結構80的材料包括含矽化合物，能夠減少第二半導體晶片堆疊結構的翹曲問題。
該半導體封裝結構還包括：填充層70，位於該第二半導體晶片堆疊結構與該第二基板40之間，和/或，該第一半導體晶片20和該第一基板10之間。
在一實施例中，該填充層70還可位於該第一基板10與該第二基板40之間。
例如，在一實施例中，如圖1所示，當該第一半導體晶片20位於該第一基板10的凹槽內時，該填充層70可以位於該第一晶片堆疊結構301以及該第二晶片堆疊結構302與該第二基板40之間，和/或，位於該第二基板40與該第一基板10之間。
在另一實施例中，如圖2所示，當該第一半導體晶片20位於該第一基板10的上方時，該填充層70可以位於該第一半導體晶片20和該第一基板10之間，和/或，該第二基板40與該第一基板10之間，和/或，該第一晶片堆疊結構301以及該第二晶片堆疊結構302與該第二基板40之間。
對於三維堆疊的第二半導體晶片堆疊結構，因為在沿第一方向上的厚度較薄，因此第二半導體晶片堆疊結構的翹曲度較高，豎立在第一半導體晶片上時，會因為翹曲度高，導致第二半導體晶片堆疊結構與第二基板之間難以焊接。因此，在第二半導體晶片堆疊結構與第二基板之間，以及在第一基板與第一半導體晶片之間設置填充層，能有效降低由於晶片與基板之間的總體溫度膨脹特性的不匹配或外力造成的衝擊，增加半導體封裝結構的可靠性。
在一實施例中，該填充層70的材料包括環氧樹脂（Epoxy）。
可以利用毛細作用原理把環氧樹脂塗抹在晶片的邊緣讓其滲透到晶片或基板的底部，然後加熱予以固化（cured），因為環氧樹脂能有效提高焊點的機械強度，因此能夠提高晶片的使用壽命。
在一實施例中，該填充層70的楊氏模量大於該封裝化合物結構80的楊氏模量。
楊氏模量是能夠描述固體材料抵抗形變的能力物理量，楊氏模量越大，抵抗形變的能力越大，而楊氏模量過低時，會難以維持封裝結構的剛性，容易發生變形、翹曲或破損等問題。因此，本案實施例中，透過形成填充層，且填充層的楊氏模量大於封裝化合物結構的楊氏模量，如此，填充層能夠有足夠的強度支撐起整個封裝結構，使封裝結構不易發生變形、翹曲或破損等問題。
本案實施例還提供了一種如上述任一項實施例中該的半導體封裝結構的製備方法，具體請參見附圖4，如圖所示，該方法包括以下步驟：
步驟401：形成第二半導體晶片堆疊結構，第二半導體晶片堆疊結構包括至少一個第一晶片堆疊結構和至少一個第二晶片堆疊結構，該第一晶片堆疊結構和該第二晶片堆疊結構包括多個依次堆疊的第二半導體晶片；在該第一晶片堆疊結構和該第二晶片堆疊結構的沿堆疊方向的一側形成多個第二導電凸塊；
步驟402：形成第一半導體晶片；
步驟403：將該第一晶片堆疊結構和該第二晶片堆疊結構沿堆疊方向的遠離該第二導電凸塊的表面相對設置，並將該第一晶片堆疊結構和該第二晶片堆疊結構的垂直於該堆疊方向的表面與該第一半導體晶片表面連接；
步驟404：提供多個第二基板；該第二基板沿堆疊方向位於該第一晶片堆疊結構和該第二晶片堆疊結構形成有第二導電凸塊的一側，該第二基板內的訊號線與該第二導電凸塊連接；
步驟405：提供第一基板；將該第一半導體晶片與該第一基板連接，以及將該第二基板與該第一基板連接。
下面結合具體實施例對本案實施例提供的半導體封裝結構的製備方法再作進一步詳細的說明。
圖5a至5g為本案實施例提供的半導體封裝結構在製備過程中的器件結構示意圖。
首先，參見圖5a和圖5b，執行步驟401，形成第二半導體晶片堆疊結構，第二半導體晶片堆疊結構包括至少一個第一晶片堆疊結構和至少一個第二晶片堆疊結構，該第一晶片堆疊結構和該第二晶片堆疊結構包括多個依次堆疊的第二半導體晶片31；在該第一晶片堆疊結構和該第二晶片堆疊結構的沿堆疊方向的一側形成多個第二導電凸塊32。
參見圖5a，該形成第二半導體晶片堆疊結構，包括：沿堆疊方向，形成貫穿該第二半導體晶片31的矽通孔311；在相鄰兩個該第二半導體晶片31之間形成第四導電凸塊312，該第四導電凸塊312與該矽通孔311對應連接；將多個該第二半導體晶片31透過混合鍵合連接，形成第二半導體晶片堆疊體300；將該第二半導體晶片堆疊體300形成為多個第二半導體晶片堆疊結構。
在一實施例中，該第二半導體晶片堆疊結構包括DRAM晶片。
在實際操作中，可以將該第二半導體晶片堆疊體進行切割，以形成多個第二半導體晶片堆疊結構。
該第二半導體晶片堆疊結構中的第二半導體晶片31的堆疊數目可以為多個。本案實施例中，如圖5b所示，該第二半導體晶片堆疊結構中的第二半導體晶片31的堆疊數目為五個。
在一實施例中，如圖5a所示，該第二導電凸塊32可以位於該第二半導體晶片堆疊體300的最底層第二半導體晶片31上。在其他實施例中，該第二導電凸塊32也可以位於該第二半導體晶片堆疊體300的最上層第二半導體晶片31上。
參見圖5b，圖中只顯示出了一個第二半導體晶片堆疊結構，但可以理解的是，該第一晶片堆疊結構和第二晶片堆疊結構的結構組成完全相同。
繼續參見圖5b，該半導體封裝結構的製備方法還包括：在相鄰兩個該第二半導體晶片31之間形成介電層60。透過設置介電層，能夠使相鄰的兩個第二半導體晶片絕緣隔離，並且第四導電凸塊位於介電層內，能夠降低相鄰第四導電凸塊之間耦合的可能性。
該介電層60的材料包括氧化物，在一具體實施例中，該介電層60的材料包括SiO
2。
此外，為了提高第二半導體晶片堆疊結構的厚度，進而增強其機械強度，不需要對最外層晶片進行減薄處理。
接著，參見圖5c，執行步驟402和步驟403，形成第一半導體晶片20；將該第一晶片堆疊結構301和該第二晶片堆疊結構302沿堆疊方向的遠離該第二導電凸塊32的表面相對設置，並將該第一晶片堆疊結構301和該第二晶片堆疊結構302的垂直於該堆疊方向的表面與該第一半導體晶片20表面連接。
在一些實施例中，如果該堆疊方向為垂直於該第一半導體晶片的平面的方向，則將第一晶片堆疊結構301和第二晶片堆疊結構302旋轉90度後，與該第一半導體晶片連接。
在其他一些實施例中，如果該堆疊方向為平行於該第一半導體晶片的平面的方向，則無需將第一晶片堆疊結構301和第二晶片堆疊結構302進行旋轉。
在一實施例中，該第一半導體晶片20包括邏輯晶片。
在一實施例中，該方法還包括：在該第一半導體晶片20的一側表面形成第一導電凸塊21；該第一晶片堆疊結構301和該第二晶片堆疊結構302與該第一半導體晶片20的遠離該第一導電凸塊21的表面連接。
在一實施例中，該方法還包括：形成黏附膜50，透過該黏附膜50將該第二半導體晶片堆疊結構30和該第一半導體晶片20進行連接，以及將該第一晶片堆疊結構301和該第二晶片堆疊結構302進行連接。
黏附膜能將第一半導體晶片和第二半導體晶片堆疊結構，以及第一晶片堆疊結構和第二晶片堆疊結構進行黏合，增強它們之間的黏附性，進而提高半導體封裝結構的牢固程度。同時，黏附膜可以調節第二半導體晶片堆疊結構與第一半導體晶片的距離，即防止第二基板與第二導電塊的結合存在角度，造成額外應力，使得第二半導體晶片堆疊結構上的第二導電塊損傷。
在一實施例中，該黏附膜包括固晶膠膜。
在該黏附膜位於該第一半導體晶片和該第二半導體晶片堆疊結構之間時，該黏附膜包括第一黏附膜和位於該第一黏附膜上的第二黏附膜（未圖示），該第二黏附膜的彈性模量大於該第一黏附膜的彈性模量。
本案實施例中，因為第一黏附膜與第一半導體晶片連接，主要起到黏結的作用，第二黏附膜與第二半導體晶片堆疊結構連接，主要起到防止晶片翹曲的作用，由於第二黏附膜的彈性模量較高，在封裝過程中不會出現翹曲，第一黏附膜具有較低的彈性模量，在後續的工藝中不會影響第一半導體晶片與第二半導體晶片堆疊結構的結合力。
在一實施例中，該第一半導體晶片20與該第二半導體晶片堆疊結構之間透過無線進行通訊。
具體地，例如，該第二半導體晶片堆疊結構的每個第二半導體晶片內設置第一無線線圈（未圖示），在該第一半導體晶片內與該第一無線線圈對應位置處設置第二無線線圈（未圖示），該第一半導體晶片和該第二半導體晶片堆疊結構透過第一無線線圈和第二無線線圈進行通訊。
第一半導體晶片與第二半導體晶片堆疊結構之間透過無線進行通訊，可以有效解決隨著第二半導體晶片的堆疊層數的增多給通訊帶來的困難，同時減少了TSV的數量，減小了工藝難度。
接著，參見圖5d和圖5e，執行步驟404，提供多個第二基板40；該第二基板40沿堆疊方向位於該第一晶片堆疊結構301和該第二晶片堆疊結構302形成有第二導電凸塊32的一側，該第二基板40內的訊號線41與該第二導電凸塊32連接。
參見圖5d和圖5e，該提供第二基板40，包括：對該第二基板40進行切割，在該第二基板40上形成第三導電凸塊42，使該第二基板40形成有第三導電凸塊42的表面與該第二半導體晶片堆疊結構的靠近該第一半導體晶片20的表面齊平。
具體地，先將該第一晶片堆疊結構301和該第二晶片堆疊結構302的第二導電凸塊32分別與一個第二基板40焊接，然後將第二基板40切割到合適的尺寸，例如切割到與該第一晶片堆疊結構301和該第二晶片堆疊結構302的靠近該第一半導體晶片20的表面齊平，且暴露出該訊號線41，然後將剩餘第二基板40’去除。
本案實施例中，該第一晶片堆疊結構和該第二晶片堆疊結構的形成有第二導電凸塊的一側分別透過第二基板為其供電，相比於只從單側為多個第二半導體晶片堆疊結構進行供電，能夠更好的解決堆疊層數較多時引起的壓降問題，從而提升第二半導體晶片堆疊結構的性能。且保證第一晶片堆疊結構和第二晶片堆疊結構的電源一致，減小電源壓降對晶片的影響。
需要說明的是，在圖5d所示的實施例中，該第二基板40形成有第三導電凸塊42的表面與該第一晶片堆疊結構301和該第二晶片堆疊結構302的靠近該第一半導體晶片20的表面齊平，在形成如圖2所示的半導體封裝結構的實施例中，該第二基板40形成有第三導電凸塊42的表面與該第一半導體晶片20形成有第一導電凸塊21的表面齊平。
接著，參見圖5e，在切割後的第二基板40的暴露該訊號線41的表面形成第三導電凸塊42，該第三導電凸塊42與該訊號線41連接。
在一實施例中，該訊號線41包括接地線411和電源線412，該第二導電凸塊32包括第一子導電凸塊321和第二子導電凸塊322；該接地線411與該第一子導電凸塊321電連接，該電源線412與該第二子導電凸塊322電連接。
在此實施例中，第一晶片堆疊結構301和第二晶片堆疊結構302的接地訊號由第一子導電凸塊321引出至接地線411，第一晶片堆疊結構301和第二晶片堆疊結構302的電源訊號由第二子導電凸塊322引出至電源線412，然後接地線411和電源線412透過第三導電凸塊42與第一基板10電連接，由此，第一基板10透過第三導電凸塊42以及接地線411和電源線412為第一晶片堆疊結構301和第二晶片堆疊結構302供電。
該第三導電凸塊42還透過第一基板10內的引線11與基板連接凸塊12連接，如此，第一晶片堆疊結構301和第二晶片堆疊結構302可透過基板連接凸塊12與外部裝置進行資訊交互。
圖3為本案實施例提供的第二導電凸塊沿第一方向的側視圖。
如圖3所示，相鄰兩個第二子導電凸塊322之間至少間隔一個第一子導電凸塊321，該第一子導電凸塊321包圍該第二子導電凸塊322。
圖3中的P（Power）即為第二子導電凸塊322，G（Ground）即為第一子導電凸塊321。
該第一子導電凸塊321將第二子導電凸塊322的四周全部給包圍起來，且因為第一子導電凸塊321與接地訊號連接，第二子導電凸塊322與電源訊號連接，如此，能夠減少不同的電源訊號之間的串擾，增強電源的遮罩。
接著，參見圖5f，執行步驟405，提供第一基板10；將該第一半導體晶片20與該第一基板10連接，以及將該第二基板40與該第一基板10連接。
在一實施例中，該第一基板10可以是印刷電路板（PCB）或再分佈基板。
該第一基板10可以包括第一基板（未圖示）以及分別位於該第一基板的上表面和下表面上的第一上絕緣介電層和第一下絕緣介電層（未圖示）。
該第一基板可以為矽基板、鍺基板、矽鍺基板、碳化矽基板、SOI（絕緣體上矽，Silicon On Insulator）基板或GOI（絕緣體上鍺，Germanium On Insulator）基板等，還可以為包括其他元素半導體或化合物半導體的基板，例如玻璃基板或III-V族化合物基板（例如氮化鎵基板或砷化鎵基板等），還可以為疊層結構，例如Si/SiGe等，還可以其他外延結構，例如SGOI（絕緣體上鍺矽）等。
該第一上絕緣介電層和該第一下絕緣介電層可以為阻焊層，例如該第一上絕緣介電層和該第一下絕緣介電層的材料可以為綠漆。
在該第一基板10的下表面上形成基板連接凸塊12，該基板連接凸塊12可將半導體封裝結構電連接到外部裝置上，可以從外部裝置接收用於操作第一半導體晶片和第二半導體晶片的控制訊號、功率訊號和接地訊號中的至少一個，或者可以從外部裝置接收將要被存儲在第一半導體晶片和第二半導體晶片內的資料訊號，也可將第一半導體晶片和第二半導體晶片內的資料提供給外部裝置。
該基板連接凸塊12包括導電材料。在本案實施例中，該基板連接凸塊12為焊球，可以理解的是，本案實施例中提供的基板連接凸塊的形狀僅作為本案實施例中的一種下位的、可行的具體實施方式，並不構成對本案的限制，該基板連接凸塊也可為其他形狀結構。基板連接凸塊的數量、間隔和位置不限於任何特定佈置，可以進行各種修改。
在一實施例中，具體地，該第一半導體晶片20透過第一導電凸塊21與該第一基板10連接，以及該第二基板40透過第三導電凸塊42與該第一基板10連接。
在一實施例中，如圖5f所示，在該第一基板10內形成凹槽101；將該第一半導體晶片20放置於該凹槽101內。
在此實施例中，將第一半導體晶片放置於第一基板的凹槽內，可以減少半導體封裝結構的封裝高度。
在其他一些實施例中，如圖2所示，該第一半導體晶片20位於該第一基板10上，該第一導電凸塊21位於該第一半導體晶片20和該第一基板10之間。
在此實施例中，第一半導體晶片位於第一基板的上方，如此，第一基板無需設置凹槽，因此工藝更加簡單，並且第一半導體晶片與第一基板之間存在間隙，能增加第一半導體晶片的散熱效果。
該第一半導體晶片20與該第一基板10之間透過第一導電凸塊21進行電連接，該第一基板10透過有線的方式為第一半導體晶片進行供電，並進行訊號交換。
該第一導電凸塊21還透過第一基板10內的引線11與基板連接凸塊12連接，如此，第一半導體晶片20可透過基板連接凸塊12與外部裝置進行資訊交互。
該第三導電凸塊42還透過第一基板10內的引線11與基板連接凸塊12連接，如此，第二半導體晶片堆疊結構可透過基板連接凸塊12與外部裝置進行資訊交互。
接著，參見圖5g，該方法還包括：在該第一基板10上形成封裝化合物結構80，該封裝化合物結構80至少包裹該第一晶片堆疊結構301、該第二晶片堆疊結構302和該第二基板40。
在圖2所示的實施例中，該封裝化合物結構80還包裹該第一半導體晶片20。
該封裝化合物結構80包括含矽化合物。該含矽化合物可以為旋制玻璃（SOG）、含矽的旋塗電介質（SOD）或其他含矽的旋塗材料。
透過形成封裝化合物結構80，且封裝化合物結構80的材料包括含矽化合物，能夠減少第二半導體晶片堆疊結構的翹曲問題。
接著，該方法還包括：形成填充層70，該填充層70位於該第二半導體晶片堆疊結構與該第二基板40之間，和/或，該第一半導體晶片20和該第一基板10之間。
在一實施例中，該填充層70還可位於該第一基板10與該第二基板40之間。
例如，在一實施例中，如圖5g所示，當該第一半導體晶片20位於該第一基板10的凹槽內時，該填充層70可以位於該第一晶片堆疊結構301以及該第二晶片堆疊結構302與該第二基板40之間，和/或，位於該第二基板40與該第一基板10之間。
在另一實施例中，如圖2所示，當該第一半導體晶片20位於該第一基板10的上方時，該填充層70可以位於該第一半導體晶片20和該第一基板10之間，和/或，該第二基板40與該第一基板10之間，和/或，該第一晶片堆疊結構301以及該第二晶片堆疊結構302與該第二基板40之間。
對於三維堆疊的第二半導體晶片堆疊結構，因為在沿第一方向上的厚度較薄，因此第二半導體晶片堆疊結構的翹曲度較高，豎立在第一半導體晶片上時，會因為翹曲度高，導致第二半導體晶片堆疊結構與第二基板之間難以焊接。因此，在第二半導體晶片堆疊結構與第二基板之間，以及在第一基板與第一半導體晶片之間設置填充層，能有效降低由於晶片與基板之間的總體溫度膨脹特性的不匹配或外力造成的衝擊，增加半導體封裝結構的可靠性。
在一實施例中，該填充層70的材料包括環氧樹脂（Epoxy）。
可以利用毛細作用原理把環氧樹脂塗抹在晶片的邊緣讓其滲透到晶片或基板的底部，然後加熱予以固化（cured），因為環氧樹脂能有效提高焊點的機械強度，因此能夠提高晶片的使用壽命。
在一實施例中，該填充層70的楊氏模量大於該封裝化合物結構80的楊氏模量。
楊氏模量是能夠描述固體材料抵抗形變的能力物理量，楊氏模量越大，抵抗形變的能力越大，而楊氏模量過低時，會難以維持封裝結構的剛性，容易發生變形、翹曲或破損等問題。因此，本案實施例中，透過形成填充層，且填充層的楊氏模量大於封裝化合物結構的楊氏模量，如此，填充層能夠有足夠的強度支撐起整個封裝結構，使封裝結構不易發生變形、翹曲或破損等問題。
以上所述，僅為本案的較佳實施例而已，並非用於限定本案的保護範圍，凡在本案的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本案的保護範圍之內。
工業實用性：本案實施例中，第一晶片堆疊結構和第二晶片堆疊結構分別與一個第二基板連接，並透過第二基板與第一基板連接，如此，第一基板可以分別為第一晶片堆疊結構和第二晶片堆疊結構進行供電，透過兩級基板的方式為第二半導體晶片堆疊結構供電，可有效減短供電鏈路，降低鏈路上的壓降；同時第一基板可以透過有線的方式為第一半導體晶片進行供電，並和第一半導體晶片之間進行訊號交換，具有高可靠性。
10:第一基板 11:引線 12:基板連接凸塊 101:凹槽 20:第一半導體晶片 21:第一導電凸塊 301:第一晶片堆疊結構 302:第二晶片堆疊結構 300:第二半導體晶片堆疊體 31:第二半導體晶片 311:矽通孔 312:第四導電凸塊 32:第二導電凸塊 321:第一子導電凸塊 322:第二子導電凸塊 40:第二基板 41:訊號線 411:接地線 412:電源線 42:第三導電凸塊 40’:剩餘第二基板 50:黏附膜 60:介電層 70:填充層 80:封裝化合物結構
為了更清楚地說明本案實施例或傳統技術中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本案的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
圖1為本案實施例提供的半導體封裝結構的結構示意圖；
圖2為本案另一實施例提供的半導體封裝結構的結構示意圖；
圖3為本案實施例提供的第二導電凸塊沿第一方向的側視圖；
圖4為本案實施例提供的半導體封裝結構的製備方法的流程示意圖；
圖5a至5g為本案實施例提供的半導體封裝結構在製備過程中的器件結構示意圖。
10:第一基板
11:引線
12:基板連接凸塊
20:第一半導體晶片
21:第一導電凸塊
31:第二半導體晶片
32:第二導電凸塊
40:第二基板
41:訊號線
42:第三導電凸塊
50:黏附膜
60:介電層
70:填充層
80:封裝化合物結構
101:凹槽
301:第一晶片堆疊結構
302:第二晶片堆疊結構
311:矽通孔
312:第四導電凸塊
321:第一子導電凸塊
322:第二子導電凸塊
411:接地線
412:電源線
Claims (14)
- 一種半導體封裝結構，包括： 第一基板； 第一半導體晶片，與該第一基板連接； 第二半導體晶片堆疊結構，包括至少一個第一晶片堆疊結構和至少一個第二晶片堆疊結構，該第一晶片堆疊結構和該第二晶片堆疊結構沿第一方向並列排布於該第一半導體晶片上；該第一晶片堆疊結構和該第二晶片堆疊結構包括多個沿第一方向依次堆疊的第二半導體晶片；該第一晶片堆疊結構和該第二晶片堆疊結構分別在沿第一方向遠離對方的一側形成有多個第二導電凸塊；其中，該第一方向為平行於該第一基板的平面的方向； 多個第二基板，該第二基板內的訊號線與該第二導電凸塊連接；沿垂直於該第一基板的平面的方向，該第二基板與該第一基板連接。
- 如請求項1所述的半導體封裝結構，其中，該第一半導體晶片包括邏輯晶片，該第二半導體晶片堆疊結構包括DRAM晶片。
- 如請求項1所述的半導體封裝結構，其中，還包括： 黏附膜，位於該第一半導體晶片與該第二半導體晶片堆疊結構之間，以及位於該第一晶片堆疊結構和該第二晶片堆疊結構之間，其中，該黏附膜包括第一黏附膜和位於該第一黏附膜上的第二黏附膜，該第二黏附膜的彈性模量大於該第一黏附膜的彈性模量。
- 如請求項1所述的半導體封裝結構，其中，該第一半導體晶片與該第二半導體晶片堆疊結構之間透過無線進行通訊。
- 如請求項1所述的半導體封裝結構，其中，該第一基板內形成有凹槽，該第一半導體晶片位於該凹槽內，該第一半導體晶片與該第一基板透過第一導電凸塊連接，該第二基板與該第一基板透過第三導電凸塊連接。
- 如請求項1所述的半導體封裝結構，其中，該第一半導體晶片位於該第一基板上，該第一半導體晶片與該第一基板透過第一導電凸塊連接，該第二基板與該第一基板透過第三導電凸塊連接。
- 如請求項1所述的半導體封裝結構，其中，還包括： 多個矽通孔，該矽通孔沿第一方向貫穿該第二半導體晶片； 多個第四導電凸塊，位於相鄰兩個該第二半導體晶片之間，且與該矽通孔對應連接； 該第二導電凸塊與該矽通孔以及該第四導電凸塊對應連接。
- 如請求項1所述的半導體封裝結構，其中， 該訊號線包括接地線和電源線，該第二導電凸塊包括第一子導電凸塊和第二子導電凸塊； 該接地線與該第一子導電凸塊電連接，該電源線與該第二子導電凸塊電連接，其中，相鄰兩個第二子導電凸塊之間至少間隔一個第一子導電凸塊，該第一子導電凸塊包圍該第二子導電凸塊。
- 如請求項1所述的半導體封裝結構，其中，還包括： 填充層，位於該第二半導體晶片堆疊結構與該第二基板之間，和/或，該第一半導體晶片和該第一基板之間， 其中，該半導體封裝結構還包括： 封裝化合物結構，位於該第一基板上；該封裝化合物結構至少包裹該第二半導體晶片堆疊結構和該第二基板； 該填充層的楊氏模量大於該封裝化合物結構的楊氏模量。
- 一種如請求項1-9中任一項所述的半導體封裝結構的製備方法，包括： 形成第二半導體晶片堆疊結構，第二半導體晶片堆疊結構包括至少一個第一晶片堆疊結構和至少一個第二晶片堆疊結構，該第一晶片堆疊結構和該第二晶片堆疊結構包括多個依次堆疊的第二半導體晶片；在該第一晶片堆疊結構和 該第二晶片堆疊結構的沿堆疊方向的一側形成多個第二導電凸塊； 形成第一半導體晶片； 將該第一晶片堆疊結構和該第二晶片堆疊結構沿堆疊方向的遠離該第二導電凸塊的表面相對設置，並將該第一晶片堆疊結構和該第二晶片堆疊結構的垂直於該堆疊方向的表面與該第一半導體晶片表面連接； 提供多個第二基板；該第二基板沿堆疊方向位於該第一晶片堆疊結構和該第二晶片堆疊結構形成有第二導電凸塊的一側，該第二基板內的訊號線與該第二導電凸塊連接； 提供第一基板；將該第一半導體晶片與該第一基板連接，以及將該第二基板與該第一基板連接。
- 如請求項10所述的方法，其中，該形成第二半導體晶片堆疊結構，包括： 沿堆疊方向，形成貫穿該第二半導體晶片的矽通孔； 在相鄰兩個該第二半導體晶片之間形成第四導電凸塊，該第四導電凸塊與該矽通孔對應連接； 將多個該第二半導體晶片透過混合鍵合連接，形成第二半導體晶片堆疊體； 將該第二半導體晶片堆疊體形成為多個第二半導體晶片堆疊結構， 其中，該提供第二基板，包括： 對該第二基板進行切割，在該第二基板上形成第三導電凸塊，使該第二基板形成有第三導電凸塊的表面與該第二半導體晶片堆疊結構的靠近該第一半導體晶片的表面齊平。
- 如請求項10所述的方法，其中，還包括： 在該第一基板內形成凹槽； 將該第一半導體晶片放置於該凹槽內。
- 如請求項10所述的方法，其中，還包括： 形成黏附膜，透過該黏附膜將該第二半導體晶片堆疊結構和該第一半導體晶片進行連接，以及將該第一晶片堆疊結構和該第二晶片堆疊結構進行連接。
- 如請求項10所述的方法，其中，還包括： 形成填充層，該填充層位於該第二半導體晶片堆疊結構與該第二基板之間，和/或，該第一半導體晶片和該第一基板之間。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210956809.6A CN117650124A (zh) | 2022-08-10 | 2022-08-10 | 一种半导体封装结构及其制备方法 |
| CN2022109568096 | 2022-08-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202407964A true TW202407964A (zh) | 2024-02-16 |
Family
ID=89850443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112129997A TW202407964A (zh) | 2022-08-10 | 2023-08-09 | 一種半導體封裝結構及其製備方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN117650124A (zh) |
| TW (1) | TW202407964A (zh) |
| WO (1) | WO2024031745A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9432298B1 (en) * | 2011-12-09 | 2016-08-30 | P4tents1, LLC | System, method, and computer program product for improving memory systems |
| KR101784507B1 (ko) * | 2011-12-14 | 2017-10-12 | 에스케이하이닉스 주식회사 | 반도체 적층 패키지 및 제조 방법, 이를 포함하는 전자 시스템 |
| JP2015046569A (ja) * | 2013-07-31 | 2015-03-12 | マイクロン テクノロジー， インク． | 半導体装置の製造方法 |
| CN206727065U (zh) * | 2017-05-17 | 2017-12-08 | 衢州福创工业设计有限公司 | 一种用于多组半导体芯片堆叠封装的结构 |
| KR102587976B1 (ko) * | 2018-02-06 | 2023-10-12 | 삼성전자주식회사 | 반도체 패키지 |
| KR102653893B1 (ko) * | 2018-03-22 | 2024-04-02 | 삼성전자주식회사 | 반도체 패키지 |
-
2022
- 2022-08-10 CN CN202210956809.6A patent/CN117650124A/zh active Pending
- 2022-08-25 WO PCT/CN2022/114825 patent/WO2024031745A1/zh unknown
-
2023
- 2023-08-09 TW TW112129997A patent/TW202407964A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024031745A1 (zh) | 2024-02-15 |
| CN117650124A (zh) | 2024-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102033865B1 (ko) | 독립적인 3d 적층 | |
| TWI720801B (zh) | 具有封裝面積縮減的高頻寬晶粒對晶粒互連 | |
| US8729690B2 (en) | Assembly having stacked die mounted on substrate | |
| KR100871382B1 (ko) | 관통 실리콘 비아 스택 패키지 및 그의 제조 방법 | |
| TWI496270B (zh) | 半導體封裝件及其製法 | |
| TW201143008A (en) | Semiconductor chip and semiconductor package with stack chip structure | |
| TW201913828A (zh) | 在所有溫度下具有低翹曲之雙面扇出封裝 | |
| TW201440186A (zh) | 堆疊式晶圓雙倍資料率封裝 | |
| KR101046253B1 (ko) | Ｔｓｖ를 이용한 적층 칩 반도체 패키지 | |
| CN114400219A (zh) | 半导体器件及其制造方法、封装器件和电子装置 | |
| KR20160047841A (ko) | 반도체 패키지 | |
| CN110867385A (zh) | 一种封装结构及其制备方法 | |
| WO2024031745A1 (zh) | 一种半导体封装结构及其制备方法 | |
| WO2024031812A1 (zh) | 一种半导体封装结构及其制备方法 | |
| WO2024031740A1 (zh) | 一种半导体封装结构及其制备方法 | |
| CN107993997B (zh) | 半导体器件 | |
| WO2022246603A1 (zh) | 一种芯片封装结构、其制作方法及电子设备 | |
| US20240057353A1 (en) | Semiconductor package structure and method for manufacturing same | |
| US20240055408A1 (en) | Semiconductor package structure and method for preparing semiconductor package structure | |
| US20240057349A1 (en) | Semiconductor package structure and manufacturing method thereof | |
| KR20090011568A (ko) | 반도체 패키지 및 그의 제조 방법 | |
| KR101099587B1 (ko) | Ｔｓｖ를 이용한 적층 칩 반도체 패키지 | |
| KR20130077627A (ko) | 반도체 장치 및 그의 제조방법 | |
| US20240055420A1 (en) | Semiconductor package structure and manufacturing method therefor | |
| CN210692483U (zh) | 一种封装结构 |