TW202405881A - 可變硬度非晶形碳遮罩 - Google Patents

可變硬度非晶形碳遮罩 Download PDF

Info

Publication number
TW202405881A
TW202405881A TW112113783A TW112113783A TW202405881A TW 202405881 A TW202405881 A TW 202405881A TW 112113783 A TW112113783 A TW 112113783A TW 112113783 A TW112113783 A TW 112113783A TW 202405881 A TW202405881 A TW 202405881A
Authority
TW
Taiwan
Prior art keywords
acl
layer
mask
hardness
soft
Prior art date
Application number
TW112113783A
Other languages
English (en)
Inventor
仕昇 張
安祖 梅茲
蘊 韓
陳亞明
凱鴻 尤
志方 劉
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202405881A publication Critical patent/TW202405881A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

一種非晶形碳層(ACL)遮罩的製造方法包括在底層上形成ACL。此ACL包括具有第一硬度的軟ACL部分和具有第二硬度的硬ACL部分。軟ACL部分位於硬ACL部分之下。第二硬度大於第一硬度。該方法還包括在ACL上形成圖案化層，並使用圖案化層作為蝕刻遮罩，藉由蝕刻通過ACL的軟ACL部分和硬ACL部分兩者以暴露底層而形成ACL遮罩。形成ACL之步驟可以包括沉積軟ACL部分和硬ACL部分之一者或兩者。在形成ACL時也可以改變製程條件，以產生從較軟處過渡至較硬處的硬度梯度。

Description

可變硬度非晶形碳遮罩
本申請案主張以下優先權：2022年4月21日提交的美國非臨時申請案第17/660,111號的優先權和權益，該申請案的全部內容通過引用併入本文。
本發明總體關於蝕刻製程，且在特定實施例中，關於可變硬度非晶形碳遮罩及其方法。
微電子裝置形成可以包括一系列製造技術，包括基板上的多個材料層的形成、圖案化和去除。可以形成(例如沉積)蝕刻遮罩以保護基板的區域並允許藉由蝕刻進行圖案轉移。在蝕刻過程中獲得高縱橫比對於各種半導體製程非常重要，例如在高縱橫比接點(HARC)形成、NAND形成(例如3D-NAND)、NOR形成、記憶體形成等。
當將圖案轉移到底層時可能會發生變形。例如，轉移到底層的特徵部可能具有任意數量不期望的缺陷，例如變寬或變窄、尺寸或位置不一致以及非垂直側壁。扭曲是一個特殊問題，其包括與期望的垂直輪廓之偏差，導致特徵部向側面漂移。隨著底層厚度的增加，扭曲可能會變得越來越明顯。因此，可能需要使蝕刻遮罩具有改善的輪廓控制同時維持期望的遮罩厚度和產率。
根據本發明的實施例，一種非晶形碳層(ACL)遮罩的製造方法包括在底層上形成ACL。ACL包括具有第一硬度的軟ACL部分和具有第二硬度的硬ACL部分。軟ACL部分位於硬ACL部分之下。第二硬度大於第一硬度。該方法還包括在ACL上形成圖案化層，並使用圖案化層作為蝕刻遮罩，藉由蝕刻通過ACL的軟ACL部分和硬ACL部分兩者以暴露底層而形成ACL遮罩。
根據本發明的另一實施例，一種ACL遮罩的製造方法包括在底層上沉積多層ACL堆疊的軟ACL層及在軟ACL層上沉積多層ACL堆疊的硬ACL層。軟ACL層具有小於10GPa的第一硬度和至少0.5 µm的第一厚度。硬ACL層具有第二硬度大於或等於10GPa。該方法還包括在多層ACL堆疊上形成圖案化層，並使用圖案化層作為蝕刻遮罩，藉由蝕刻通過多層ACL堆疊以暴露底層而形成ACL遮罩。
根據本發明的又一實施例，ACL遮罩包括軟ACL層、設置在軟ACL層上的硬ACL層、及延伸穿過軟ACL層和硬ACL層兩者的高縱橫比圖案。軟ACL層的厚度至少為0.5 µm且包括第一硬度。硬ACL層的厚度至少為0.5 µm且包括大於第一硬度的第二硬度。
下面詳細討論各種實施例的製作和使用。然而，應當理解，本文描述的各種實施例可應用於廣泛不同的具體環境中。所討論的具體實施例僅是說明製造和使用各種實施例的具體方式，且不應被解釋為限制範圍。
非晶形碳遮罩可用於蝕刻工件的底層，例如在微電子裝置形成期間。具體地，硬非晶形碳層(ACL)遮罩可以用於高縱橫比製程，例如HARC製程。例如，在記憶體製造期間可以使用高縱橫比製程，包括動態隨機存取記憶體(DRAM)、NAND快閃記憶體、NOR快閃記憶體等。在蝕刻製程期間，硬ACL遮罩的圖案可以轉移至底層(例如介電層或包括氧化物、氮化物等的層)。蝕刻接觸孔是ACL硬遮罩的高縱橫比蝕刻的一種具體應用。
幾微米的非晶形碳通常在裝置形成(例如3D-NAND裝置)期間用作介電質(例如氧化物、氮化物、ONO)開口的硬遮罩，因為其對介電質具有良好的蝕刻選擇性。由於高縱橫比，厚ACL層的開口可能需要很長時間。蝕刻可以發生在電漿處理室中，例如感應耦合電漿(ICP)室。
具有較高硬度的非晶形碳(即硬ACL)可以用於蝕刻製程，例如用於蝕刻介電質，因為與具有較低硬度的非晶形碳(即軟ACL)相比具有更好的蝕刻選擇性。在硬ACL形成過程中，可以藉由提高溫度來提高硬度。因此，硬ACL也可以稱為高溫ACL(儘管高溫並不是決定ACL硬度的唯一因素)。高溫ACL的一個示例是Applied Materials販售的APF ®系列膜。由於溫度影響ACL的硬度，因此可以控制溫度和其他變量以形成具有不同特性的ACL。例如，低溫ACL(例如在450°C下形成)可能會導致軟ACL。
然而，儘管硬ACL比軟ACL更耐蝕刻，但它也更難打開且在高縱橫比下可能遭受輪廓變形。例如，當蝕刻硬ACL時，可能在1.5 µm之相對淺的深度處或甚至在1.5 µm之相對淺的深度之前開始扭曲(可能是指特徵部從期望的垂直蝕刻輪廓彎曲)。此與可被視為中等縱橫比者相關。此外，隨著蝕刻深度的增加，扭曲化合物的影響使得硬ACL中的輪廓變形對於高縱橫比製程而言更加明顯。在許多情況中，硬ACL遮罩必須比1.5 µm厚得多，以確保ACL在蝕刻過程中不會被完全消耗。
單純繼續增加ACL的硬度可以進一步改善選擇性，使得更薄的遮罩可以被使用。然而，增加的硬度也會增加打開的時間，並導致更快地發生變形，從而使得這種解決方案不可行。另外，出於多種原因，可能不期望改變遮罩的厚度。將ACL的硬度增加到超過某一點也可能存在實際限制(例如難度、成本、收益遞減)。
相對而言，與較硬的ACL相比，軟ACL可以更容易打開並獲得更好的輪廓，同時具有降低的蝕刻抗性(例如，在介電質打開期間)。軟ACL中諸如扭曲等變形之開始的深度可能在更深處，例如2.5 µm或其以上。因此，對於軟ACL即使是輕微的輪廓變形亦可能不會開始發生，直到完全進入高縱橫比範圍。然而，就其本身而言，由於其選擇性較低，軟ACL需要過厚許多才能進行高縱橫比蝕刻。
在各種實施例中，ACL遮罩包括軟ACL部分和硬ACL部分。硬ACL部分位於ACL遮罩的上部且具有比軟ACL部分更高的硬度。用於轉移至底層的圖案延伸穿過ACL遮罩的硬ACL部分和軟ACL部分。可以藉由形成覆蓋ACL遮罩的圖案化層及使用圖案化層作為蝕刻遮罩而蝕刻通過軟ACL部分和硬ACL部分兩者而製造ACL遮罩。
本文描述的實施例之ACL遮罩有利地結合了軟ACL和硬ACL兩者的優點，以改善輪廓變形和產率，同時保持高蝕刻選擇性。既控制蝕刻輪廓又保持高蝕刻選擇性係理想的。所提出的方法在單個ACL遮罩中使用至少兩個不同硬度的ACL部分，其中較硬的ACL部分位於較軟的ACL部分之上。藉由以可變硬度ACL取代均勻ACL，高縱橫比蝕刻的低至中等縱橫比部分可以有利地利用較硬的ACL，而中等至高縱橫比部分則利用較軟的ACL。通過這種方式，當過渡至高縱橫比時，蝕刻ACL變得更容易(即更快且較少變形)。
實施例之ACL遮罩的另一個潛在優勢是有利地允許ACL遮罩的厚度可被控制。具體地，使用位於軟ACL部分上方的硬ACL部分可以有利地允許ACL遮罩的厚度保持相同，同時實現改善的輪廓控制和產率。實施例之ACL遮罩的可變硬度可以促進遮罩厚度、產率和輪廓變形的最佳化。即使在ACL遮罩的下部處具有軟ACL部分，蝕刻性能也不會降低，因為蝕刻後可以保留足夠量的ACL。通過仔細的設計和最佳化，該剩餘的ACL可以有利地主要為軟ACL。即，硬ACL部分可以在蝕刻開始時作為針對蝕刻的保護，而軟ACL部分可以在蝕刻結束時作為蝕刻保護。
下面提供的實施例描述各種蝕刻製程和結構，特別是包括可變硬度非晶形碳遮罩的蝕刻製程和結構。以下說明描述實施例。圖1A和1B用於描述輪廓變形的示例。使用圖2來描述實施例之ACL遮罩。使用圖3至5來描述另外三個實施例之ACL遮罩。使用圖6A至6F描述實施例之蝕刻製程。使用圖7A-7C描述另一個實施例之蝕刻製程。使用圖8來描述實施例之ACL遮罩的製造方法。
圖1A和1B繪示根據本發明實施例之示例性遮罩層的剖面圖，其中圖1A繪示具有垂直特徵部的遮罩層，而圖1B繪示具有變形特徵部的遮罩層。
參照圖1，工件100包括由基板10支撐的底層20。在一些情況下，底層20可以是基板，且當然可以包括其他附加層。遮罩層102(例如硬遮罩層)設置在底層20上。此處顯示遮罩層102具有垂直特徵部103。即，設置在遮罩層102上的圖案化層30的特徵部被準確地轉移至遮罩層102而作為垂直特徵部。
相對而言，工件105包括遮罩層106，遮罩層106在將特徵部從圖案化層30轉移至遮罩層106期間經歷變形(例如，如圖所示的扭曲)。結果是變形特徵部107，其不能準確地反映圖案化層30的特徵部的期望定位。這種不期望的變形可能由於多種原因而發生，例如，如上所述之增加的遮罩厚度或增加的遮罩硬度。
具體而言，在較高的縱橫比下更可能發生變形。小於1.5 µm的蝕刻深度可被認為是低縱橫比，而大於1.5 µm的蝕刻深度可被認為是中等至高縱橫比。在硬非晶形碳遮罩(例如用於高縱橫比介電質蝕刻)的具體示例中，在中等至高縱橫比(例如大於或等於1.5 µm)時可能會發生不期望的變形程度。由於經常需要大於1.5 µm的蝕刻深度，因此可能需要減輕於高縱橫比蝕刻之中的變形的策略。下面的說明詳細描述使得特徵部從圖案化層轉移至遮罩層的各種技術，使其能夠近似遮罩層102的理想垂直特徵部103而不是遮罩層106的變形特徵部107。
圖2繪示根據本發明實施例之包括軟ACL部分和硬ACL部分的示例性ACL遮罩的剖面圖。類似標號的元件可以如先前所描述的。
參照圖2，ACL遮罩212包括ACL 214，ACL 214包括軟ACL部分216和硬ACL部分218。硬ACL部分218比軟ACL部分216硬且覆蓋軟ACL部分216。例如，軟ACL部分216可具有硬度 H s，而硬ACL部分218具有大於 H s的硬度 H h。高縱橫比圖案213延伸穿過硬ACL部分218和軟ACL部分216兩者。
軟ACL部分216還具有厚度 d s且硬ACL部分218具有厚度 d h。在一個實施例中， d s約等於 d h。在另一實施例中， d s大於 d h。例如，減小硬ACL部分218的厚度 d h以增加產率並減輕輪廓變形可能是有利的。然而，在一些情況下，如果例如需要更高的選擇性而減小ACL 214的總厚度 d t(即， d s+ d h)並因此減小ACL遮罩212的總厚度，則相反的情況可能成立。
在一些實施例中， d s至少為0.5 µm，而在各種實施例中 d s至少為1 µm。在一個實施例中， d s小於約3 µm。類似地，在一些實施例中， d h至少為0.5 µm，而在各種實施例中 d h至少為1 µm。在一個實施例中， d h小於約2 µm，而在另一實施例中小於1.5 µm。在各種實施例中， d t至少為1 µm而在一個實施例中至少為2 µm。在一個實施例中， d t小於約4 µm。然而，這些範圍僅僅是反映各種潛在考慮因素的示例。取決於給定應用的具體情況，本文描述的概念也適用於其他厚度。
軟ACL部分216和硬ACL部分218之一者或兩者可以被實施為層體(例如，分別為下層和上層)。具體地，如圖所示，軟ACL部分216可以在整個厚度 d s具有實質上均勻的硬度，且具有將其與硬ACL部分218分開的可界定邊界。例如，ACL 214可以是多層ACL堆疊(即，至少2層)，其中最硬的ACL層位於ACL遮罩212的頂部。然而，均勻性不是必要條件。例如，在一些實施例中，ACL 214的一些或全部可以併入梯度硬度過渡，如下面將更詳細地說明。
作為一個示例，ACL可以使用任何合適的製程形成，諸如電漿增強化學氣相沉積(PECVD)。然而，其他方法也是可能的，包括電子迴旋共振(ECR)、反應性濺射、電子迴旋波共振(ECWR)、電漿光源(PBS)、過濾陰極真空電弧(FCVA)等。
ACL的性質，例如硬度，可以在ACL形成製程期間控制。ACL形成期間的溫度是區分軟ACL和硬ACL的一種方法。例如，軟ACL(低溫ACL)可以在比硬ACL(高溫ACL)更低的溫度(例如450℃)下形成。然而，溫度並不是影響ACL硬度的唯一變量。因此，藉由改變其他製程條件，在「低」溫下形成硬ACL以及在「高」溫下形成軟ACL係可能的。
硬ACL可以具有區別其於軟ACL的特定物理特性。這些區別特性可能包括sp 3鍵合碳的原子百分比、氫原子百分比、密度和(當然地)硬度。例如，硬ACL可以具有小於約40% sp 3鍵合的碳、約20%–40%的氫，且具有約1.6–2.2g/cm 3範圍之密度。在一個實施例中，所得硬度 H h可以大於10GPa且在約10GPa-20GPa之範圍。在一個實施例中，硬ACL是四面體非晶形碳層(ta-C:H)且展現出甚至更高的硬度(高達50GPa的 H h)。
相對而言，軟ACL可以包括至少60% sp 3鍵合的碳(例如高達70%)、約40%-50%氫，且具有約1.2-1.6g/cm 3範圍之密度。軟ACL的硬度 H s相應地低於 H h。例如，軟ACL的硬度 H s可以小於約10GPa。
圖3繪示根據本發明實施例之包括中間ACL層的示例性ACL遮罩的剖面圖。圖3的ACL遮罩可以例如是本文描述的其他ACL遮罩(諸如圖2的ACL遮罩)的具體實施方式。類似標號的元件可以為如先前所描述的。
參照圖3，ACL遮罩312包括ACL 314，ACL 314包括作為軟ACL層和硬ACL層實施的軟ACL部分316和硬ACL部分318。應當注意的是，此處和下文中為了簡潔和清楚起見已經採用了常規，其中依據型態[x12]的元件可以是各個實施例中的ACL遮罩的相關實施方式。例如，除非另有說明，ACL遮罩312可以類似於ACL遮罩212。對於其他元件也採用了類似的常規，藉由使用類似術語並結合上述三位數編號系統可以使其清楚。
ACL遮罩312是中間ACL層317包含在硬ACL部分318和軟ACL部分316之間的具體實施方式。高縱橫比圖案313延伸穿過硬ACL部分318、中間ACL層317和軟ACL部分316。中間ACL層317具有大於 H s且小於 H h的硬度 H i。中間ACL層317也具有厚度 d i。中間ACL層317的厚度 d i可以是任何合適的厚度且可以取決於給定應用的具體情況。在各種實施例中，ACL遮罩312的總厚度 d t保持在先前描述的範圍內，同時選擇 d s、 d i和 d h(以及各層的硬度)以適合所需的參數。
圖4繪示根據本發明實施例之包括至少一個中間ACL層的示例性ACL遮罩的剖面圖。圖4的ACL遮罩可以例如是本文描述的其他ACL遮罩(諸如圖2的ACL遮罩)的具體實施方式。類似標號的元件可以如先前所描述的。
參照圖4，ACL遮罩412包括ACL 414，ACL 414包括軟ACL部分416和硬ACL部分418(實施作為軟ACL層和硬ACL層，如圖所示)。ACL遮罩412是ACL遮罩312的廣義版本，其中除了中間ACL層417之外，還可以包括任何合適數量的額外中間ACL層，每個中間ACL層具有介於 H s和 H h之間的適當硬度。高縱橫比圖案413延伸穿過硬ACL部分418、所有所包含的中間ACL層417以及軟ACL部分416。如前所述，ACL遮罩412的總厚度 d t可維持在先前描述之範圍，同時根據需要選擇ACL層的厚度。
圖5繪示根據本發明實施例之包括從軟ACL部分至硬ACL部分的梯度過渡的示例性ACL遮罩的剖面圖。圖5的ACL遮罩可以例如是本文描述的其他ACL遮罩(諸如圖2的ACL遮罩)的具體實施方式。類似標號的元件可以如先前所描述的。
參照圖5，ACL遮罩512包括ACL 514，ACL 514包括軟ACL部分516和硬ACL部分518。ACL遮罩512是ACL遮罩412在概念上更廣義的版本，其在無可界定的層的情況下實施。更準確來說，ACL遮罩512包括從軟ACL部分516至硬ACL部分518的梯度硬度過渡。高縱橫比圖案513延伸穿過硬ACL部分518及該梯度而至軟ACL部分516。ACL遮罩512的總厚度 d t可以是先前描述的範圍。ACL遮罩512的各種特性可以藉由選擇適當的硬度過渡曲線(例如線性等)來有利地控制。
圖6A-6F繪示根據本發明實施例之使用ACL遮罩對底層進行蝕刻製程期間的示例性工件的剖面圖，其中圖6A顯示軟ACL層的形成，圖6B顯示硬ACL層的形成，圖6C顯示圖案化層的形成，圖6D顯示ACL遮罩的形成，圖6E顯示底層的蝕刻，而圖6F顯示轉移至底層的圖案。圖6A-6F的蝕刻製程可以與其他方法組合且使用本文描述的系統和設備來執行。例如，圖6A-6F的蝕刻製程可以與圖1A-5、圖7A-7C和圖8的實施例之任一者組合。類似標號的元件可以如前所述。
參照圖6A，工件600包括可以由基板10支撐的底層20。在一些情況下，底層20可以是基板10而不是分開定義的層。基板10可以是任何合適的基板，例如半導體基板、金屬基板、絕緣基板等。底層20可以是對於給定製程相對於非晶形碳展現足夠的蝕刻選擇性的任何層。
在各種實施例中，底層20包括介電質。在一個實施例中，底層20包含氧化物。在一個實施例中，底層20包括氮化物。例如，底層20可以是氧化物、氮化物和氮氧化物，或者它們的各種組合等。在一個具體示例中，底層20是氧化物-氮化物-氧化物堆疊(ONO)，其可以具有任何合適數量的層。在另一個實施例中，底層20包括多晶矽。
如圖6所示，軟ACL層616形成在底層20上。在一個實施例中，軟ACL層616可以使用任何合適的製程來形成且使用PECVD來沉積。軟ACL層616的硬度 H s可以藉由選擇諸如溫度、氫含量、偏壓和壓力等的各種參數的特定值來控制。在一種實施例中， H s小於10GPa。軟ACL層616的厚度 d s可以至少為0.5 µm。
如圖6B所示，硬ACL層618形成為覆蓋軟ACL層616。軟ACL層616和硬ACL層618的組合是設置在底層20上的多層ACL堆疊614。硬ACL層618的硬度 H h在形成期間類似地被控制且其大於 H s。在一種實施方式中， H h大於10GPa。
在一些實施例中，還可以在形成硬ACL層618之前形成具有中間硬度 H i的附加中間層。也就是說，形成多層ACL堆疊614還可以包括在沉積硬ACL層618之前在下層(軟ACL層616)上沉積中間ACL層。中間ACL層可以具有大於 H s且小於 H h的硬度 H i。
如圖6C所示，圖案化層30(其可以包括阻劑且還可以使用多個層來限定特徵部，例如PR/SiARC/ODL/SiON，PR：15-60nm，SiARC：20-40nm，ODL：200-400nm，SiON：135-340nm)形成在多層ACL堆疊614的硬ACL層618上。使用蝕刻製程(例如高縱橫比製程)將圖案化層30的圖案轉移至多層ACL堆疊614，以形成具有高縱橫比特徵部613的ACL遮罩612(圖6D)。ACL電漿蝕刻化學物質可以包括含氧(例如O 2)及/或含硫(例如SO 2或COS)氣體。隨後移除圖案化層30。
如圖6E所示，ACL遮罩612用作蝕刻遮罩以將高縱橫比特徵部613轉移至底層20。硬ACL層618在底層20的蝕刻期間被緩慢消耗。在一些實施例中，如繪示的，在底層20被打開之後硬ACL層618之一些可以保留。然而，在其他實施例中，軟ACL層616(以及任何其他潛在的中介層)也可以在蝕刻底層20期間被部分消耗。值得注意的是，軟ACL層616的一些(或梯度實施例之部分)在蝕刻之後保留下來，使得底層20的完整性得以有利地保持。
ACL層(包括軟ACL層616、硬ACL層618和ACL遮罩612的任何其他ACL層)在蝕刻底層20之後可有利地去除。例如，ACL遮罩612可能會被灰化，以便於將其移除。最終結果如圖6F所示，係藉由有利地減少ACL遮罩612中的變形來反映圖案化層30之期望位置和輪廓的轉印圖案40。
圖7A-7C繪示根據本發明實施例之使用ACL遮罩對底層進行另一蝕刻製程期間之示例性工件的剖面圖，其中圖7A顯示ACL的軟ACL部分之形成，圖7B顯示ACL的硬ACL部分之形成，而圖7C顯示ACL遮罩的形成。圖7A-7C的蝕刻製程可以與其他方法組合且使用本文描述的系統和設備來執行。例如，圖7A-7C的蝕刻製程可以與圖1A-6F和圖8的任何實施例組合。類似標號的元件可以如前所述。類似標號的元件可以如先前所述。
參考圖7A-7C，工件700包括可以由基板10支撐的底層20。包括軟ACL部分716和硬ACL部分718的ACL 714形成在底層20上。圖7A-7C的蝕刻製程與圖6A-6F的蝕刻製程相似，除了梯度硬度過渡係藉由在ACL 714形成期間改變製程條件形成。
例如，在沉積製程期間可以可控方式改變(例如增加)溫度，以在ACL 714形成時逐漸(例如線性)增加ACL 714的硬度。其他參數也可以在沉積期間可控地改變，例如氫濃度(例如，藉由前驅物成分)、偏壓和壓力。
在各種實施例中，形成ACL 714之步驟包括在沉積ACL 714時改變製程條件以產生從底層20處的 H s過渡至ACL 714的上表面處的 H h的硬度梯度。在一個實施例中，在沉積ACL 714時改變處理條件之步驟包括在沉積ACL時升高溫度。在一個實施例中，在沉積ACL 714時改變製程條件包括在沉積ACL 714時增加偏壓。
類似於圖6C和圖6D，接著在ACL 714上形成圖案化層30，且蝕刻ACL 714以將圖案化層30的圖案轉移至ACL 714，從而形成具有高縱橫比特徵部713的ACL遮罩712(圖7C)。
圖8繪示根據本發明實施例之製造ACL遮罩的示例性方法的流程圖。圖8的方法可以與其他方法組合且使用本文描述的系統和設備來執行。例如，圖8的方法可以與圖1至圖7C的任何實施例組合。儘管以合理的順序顯示，但是圖8的步驟的配置和編號並不旨在限制。圖8的方法步驟可以任何合適的順序執行或者彼此同時執行，其對所屬技術領域中具有通常知識者而言是顯而易見的。
參照圖8，製造ACL遮罩的方法800包括在底層上形成ACL的步驟801。ACL包括具有第一硬度的軟ACL部分，該軟ACL部分位於具有大於第一硬度的第二硬度的硬ACL部分之下。步驟801可以多種方式完成。在步驟802中，軟ACL部分可以沉積在底層上作為ACL的下層。硬ACL部分可以沉積在軟ACL部分上作為ACL的上層，如步驟803所示。可選地，在步驟806中，至少一個中間ACL層可以沉積在下層上。該至少一個中間ACL層可具有大於第一硬度且小於第二硬度的第三硬度。
附加地或替代地，形成ACL的步驟801可以使用步驟807來完成，步驟807是在沉積ACL時改變製程條件以產生從下層處的第一硬度過渡至ACL的上表面的第二硬度的硬度梯度。如圖7C所示，例如，這可能是形成ACL的唯一方法。然而，如使用虛線箭頭所示，層和梯度也可以根據給定應用的具體細節以任何合適的配置進行組合。
在步驟801中形成ACL之後，在步驟804中在ACL上形成圖案化層。然後步驟805係使用圖案化層作為蝕刻遮罩，蝕刻通過ACL的軟ACL部分和硬ACL部分以暴露底層而形成ACL遮罩。然後，ACL遮罩可以用作針對底層的蝕刻遮罩，如本文所述。
此處總結了本發明的示例性實施例。還可以從整個說明書以及本文提交的申請專利範圍來理解其他實施例。
示例1. 一種非晶形碳層(ACL)遮罩的製造方法，該方法包括：在一底層上形成一ACL，該ACL包括具有第一硬度的軟ACL部分，該軟ACL部分位於具有大於該第一硬度的第二硬度的硬ACL部分之下；在該ACL上形成一圖案化層；以及使用該圖案化層作為蝕刻遮罩，藉由蝕刻通過該ACL的該軟ACL部分和該硬ACL部分兩者以暴露該底層而形成一ACL遮罩。
示例2. 如示例1之方法，其中形成該ACL之步驟包括：將該軟ACL部分沉積在該底層上作為該ACL的下層，以及將該硬ACL部分沉積在該軟ACL部分上作為該ACL的上層。
示例3. 如示例2之方法，其中形成該ACL之步驟還包括：在沉積該硬ACL部分之前，在該下層上沉積一中間ACL層，該中間ACL層具有大於該第一硬度且小於該第二硬度的第三硬度。
示例4. 如示例1至3之一者之方法，其中形成該ACL之步驟包括：在沉積該ACL以產生從該底層處的該軟ACL部分的該第一硬度過渡至該ACL的上表面處的該硬ACL部分的該第二硬度的一硬度梯度時改變製程條件。
示例5. 如示例4之方法，其中在沉積該ACL時改變該製程條件之步驟包括在沉積該ACL時增加溫度。
示例6. 如示例4和5之一者之方法，其中在沉積該ACL時改變該製程條件之步驟包括在沉積該ACL時增加偏壓。
示例7. 如示例1至6之一者之方法，其中形成該ACL遮罩之步驟包括執行高縱橫比碳蝕刻以蝕刻通過該軟ACL部分及該硬ACL部分兩者。
示例8. 如示例1至7之一者之方法，其中該第一硬度小於10GPa，且其中該第二硬度大於或等於10GPa。
示例9. 如示例1至8之一者之方法，其中該軟ACL部分包括大於或等於60%之原子百分比的sp 3鍵合碳，且其中該硬ACL部分包括大於約20%且小於40%之原子百分比的sp 3鍵合碳。
示例10. 一種非晶形碳層(ACL)遮罩的製造方法，該方法包括：將一多層ACL堆疊的軟ACL層沉積在一底層上，該軟ACL層具有小於10GPa的第一硬度及至少0.5μm的第一厚度，將該多層ACL堆疊的硬ACL層沉積在該軟ACL層上，該硬ACL層具有大於或等於10GPa的第二硬度；在該多層ACL堆疊上形成一圖案化層；以及使用該圖案化層作為蝕刻遮罩，蝕刻通過該多層ACL堆疊以暴露該底層而形成一ACL遮罩。
示例11. 如示例10之方法，還包括：在沉積該硬ACL層之前，在該軟ACL層上沉積一中間ACL層，該中間ACL層具有大於該第一硬度且小於該第二硬度的第三硬度。
示例12. 如示例10和11之一者之方法，其中形成該ACL遮罩之步驟包括執行高縱橫比碳蝕刻以蝕刻通過該多層ACL堆疊。
示例13. 如示例10至12之一者之方法，其中該軟ACL層包括大於或等於60%之原子百分比的sp 3鍵合碳，且其中該硬ACL層包括大於約20%且小於40%之原子百分比的sp 3鍵合碳。
示例14. 如示例10至13之一者之方法，其中該第一厚度至少為1 µm，且其中該硬ACL層具有小於或等於該第一厚度的第二厚度。
示例15. 一種非晶形碳層(ACL)遮罩，包括：一軟ACL層，厚度至少為0.5 µm，且包括第一硬度；一硬ACL層，設置在該軟ACL層上，該硬ACL層的厚度至少0.5 µm且包括大於該第一硬度的第二硬度；以及一高縱橫比圖案，延伸穿過該軟ACL層和該硬ACL層。
示例16. 如示例15之ACL遮罩，還包括：一中間ACL層，設置在該軟ACL層上且位於該硬ACL層下方，該中間ACL層包括大於該第一硬度且小於該第二硬度的第三硬度。
示例17. 如示例15和16之一者之ACL遮罩，其中該第一硬度小於10GPa，且其中該第二硬度大於或等於10GPa。
示例18. 如示例15至17之一者之ACL遮罩，其中該軟ACL層包括大於或等於60％之原子百分比的sp 3鍵合碳，且其中該硬ACL層包括大於約20%且小於40%之原子百分比的sp 3鍵合碳。
示例19. 如示例15至18之一者之ACL遮罩，其中該軟ACL層的厚度至少為1 µm，且其中該硬ACL層的厚度小於或等於1 µm。
示例20. 如示例19之ACL遮罩，其中該ACL遮罩的厚度大於2 µm。
雖然本發明已經參考示例性實施例進行了描述，但是說明書不旨在被解釋為限制意義。示例性實施例的各種調整和組合以及本揭露的其他實施例對於所屬技術領域中具有通常知識者在參考說明書後將是顯而易見的。因此，所附申請專利範圍旨在涵蓋任何此類調整或實施例。
10:基板 20:底層 30:圖案化層 40:轉印圖案 100:工件 102:遮罩層 103:垂直特徵部 105:工件 106:遮罩層 107:變形特徵部 212:ACL遮罩 213:高縱橫比圖案 214:ACL 216:軟ACL部分 218:硬ACL部分 312:ACL遮罩 313:高縱橫比圖案 314:ACL 316:軟ACL部分 317:中間ACL層 318:硬ACL部分 412:ACL遮罩 413:高縱橫比圖案 414:ACL 416:軟ACL部分 417:中間ACL層 418:硬ACL部分 512:ACL遮罩 513:高縱橫比圖案 514:ACL 516:軟ACL部分 518:硬ACL部分 600:工件 612:ACL遮罩 613:高縱橫比特徵部 614:多層ACL堆疊 616:軟ACL層 618:硬ACL層 700:工件 712:ACL遮罩 713:高縱橫比特徵部 714:ACL 716:軟ACL部分 718:硬ACL部分 d h:厚度 d i:厚度 d s:厚度 d t:厚度
為了更全面地理解本發明及其優點，現在結合附圖參考以下描述，其中：
圖1A和1B繪示根據本發明實施例的示例性遮罩層的剖面圖，其中圖1A繪示具有垂直特徵部的遮罩層，圖1B繪示具有變形特徵部的遮罩層；
圖2繪示根據本發明實施例之包括軟ACL部分和硬ACL部分的示例性非晶形碳層(ACL)遮罩的剖面圖；
圖3繪示根據本發明實施例之包括中間ACL層的示例性ACL遮罩的剖面圖；
圖4繪示根據本發明實施例之包括至少一個中間ACL層的示例性ACL遮罩的剖面圖；
圖5繪示根據本發明實施例之包括從軟ACL部分過渡至硬ACL部分的梯度的示例性ACL遮罩的剖面圖；
圖6A-6F繪示根據本發明實施例之使用ACL遮罩對底層進行蝕刻製程期間之示例性工件的剖面圖，其中圖6A顯示軟ACL層的形成，圖6B顯示硬ACL層的形成，圖6C顯示圖案化層的形成，圖6D顯示ACL遮罩的形成，圖6E顯示底層的蝕刻，而圖6F顯示轉移至底層的圖案。
圖7A-7C繪示根據本發明實施例之使用ACL遮罩對底層進行另一蝕刻製程期間之示例性工件的剖面圖，其中圖7A顯示ACL的軟ACL部分的形成，圖7B顯示ACL的硬ACL部分的形成，而圖7C顯示ACL遮罩的形成；以及
圖8繪示根據本發明實施例之ACL遮罩的示例性製造方法的流程圖。
除非另有說明，不同圖式中的相應標號和符號通常指相應的部件。繪製圖式係為了清楚地說明實施例的相關態樣，且不一定按比例繪製。圖式中繪製的特徵部的邊緣不一定指特徵部範圍的終止。
212:ACL遮罩
213:高縱橫比圖案
214:ACL
216:軟ACL部分
218:硬ACL部分
d h:厚度
d s:厚度
d t:厚度

Claims (20)

  1. 一種非晶形碳層(ACL)遮罩的製造方法，該方法包括： 在一底層上形成一ACL，該ACL包括具有第一硬度的軟ACL部分，該軟ACL部分位於具有大於該第一硬度的第二硬度的硬ACL部分之下； 在該ACL上形成一圖案化層；以及 使用該圖案化層作為蝕刻遮罩，藉由蝕刻通過該ACL的該軟ACL部分和該硬ACL部分兩者以暴露該底層而形成一ACL遮罩。
  2. 如請求項1之非晶形碳層遮罩的製造方法，其中形成該ACL之步驟包括： 將該軟ACL部分沉積在該底層上作為該ACL的下層，以及 將該硬ACL部分沉積在該軟ACL部分上作為該ACL的上層。
  3. 如請求項2之非晶形碳層遮罩的製造方法，其中形成該ACL之步驟還包括： 在沉積該硬ACL部分之前，在該下層上沉積一中間ACL層，該中間ACL層具有大於該第一硬度且小於該第二硬度的第三硬度。
  4. 如請求項1之非晶形碳層遮罩的製造方法，其中形成該ACL之步驟包括： 在沉積該ACL以產生從該底層處的該軟ACL部分的該第一硬度過渡至該ACL的上表面處的該硬ACL部分的該第二硬度的一硬度梯度時改變製程條件。
  5. 如請求項4之非晶形碳層遮罩的製造方法，其中在沉積該ACL時改變該製程條件之步驟包括在沉積該ACL時增加溫度。
  6. 如請求項4之非晶形碳層遮罩的製造方法，其中在沉積該ACL時改變該製程條件之步驟包括在沉積該ACL時增加偏壓。
  7. 如請求項1之非晶形碳層遮罩的製造方法，其中形成該ACL遮罩之步驟包括執行高縱橫比碳蝕刻以蝕刻通過該軟ACL部分及該硬ACL部分兩者。
  8. 如請求項1之非晶形碳層遮罩的製造方法，其中該第一硬度小於10GPa，且其中該第二硬度大於或等於10GPa。
  9. 如請求項1之非晶形碳層遮罩的製造方法，其中該軟ACL部分包括大於或等於60%之原子百分比的sp 3鍵合碳，且其中該硬ACL部分包括大於約20%且小於40%之原子百分比的sp 3鍵合碳。
  10. 一種非晶形碳層(ACL)遮罩的製造方法，該方法包括： 將一多層ACL堆疊的軟ACL層沉積在一底層上，該軟ACL層具有小於10GPa的第一硬度及至少0.5μm的第一厚度， 將該多層ACL堆疊的硬ACL層沉積在該軟ACL層上，該硬ACL層具有大於或等於10GPa的第二硬度； 在該多層ACL堆疊上形成一圖案化層；以及 使用該圖案化層作為蝕刻遮罩，藉由蝕刻通過該多層ACL堆疊以暴露該底層而形成一ACL遮罩。
  11. 如請求項10之非晶形碳層遮罩的製造方法，還包括： 在沉積該硬ACL層之前，在該軟ACL層上沉積一中間ACL層，該中間ACL層具有大於該第一硬度且小於該第二硬度的第三硬度。
  12. 如請求項10之非晶形碳層遮罩的製造方法，其中形成該ACL遮罩之步驟包括執行高縱橫比碳蝕刻以蝕刻通過該多層ACL堆疊。
  13. 如請求項10之非晶形碳層遮罩的製造方法，其中該軟ACL層包括大於或等於60%之原子百分比的sp 3鍵合碳，且其中該硬ACL層包括大於約20%且小於40%之原子百分比的sp 3鍵合碳。
  14. 如請求項10之非晶形碳層遮罩的製造方法，其中該第一厚度至少為1µm，且其中該硬ACL層具有小於或等於該第一厚度的第二厚度。
  15. 一種非晶形碳層(ACL)遮罩，包括： 一軟ACL層，厚度至少為0.5µm，且包括第一硬度； 一硬ACL層，設置在該軟ACL層上，該硬ACL層的厚度至少0.5µm且包括大於該第一硬度的第二硬度；以及 一高縱橫比圖案，延伸穿過該軟ACL層和該硬ACL層。
  16. 如請求項15之ACL遮罩，還包括： 一中間ACL層，設置在該軟ACL層上且位於該硬ACL層下方，該中間ACL層包括大於該第一硬度且小於該第二硬度的第三硬度。
  17. 如請求項15之ACL遮罩，其中該第一硬度小於10GPa，且其中該第二硬度大於或等於10GPa。
  18. 如請求項15之ACL遮罩，其中該軟ACL層包括大於或等於60％之原子百分比的sp 3鍵合碳，且其中該硬ACL層包括大於約20%且小於40%之原子百分比的sp 3鍵合碳。
  19. 如請求項15之ACL遮罩，其中該軟ACL層的厚度至少為1µm，且其中該硬ACL層的厚度小於或等於1µm。
  20. 如請求項19之ACL遮罩，其中該ACL遮罩的厚度大於2µm。
TW112113783A 2022-04-21 2023-04-13 可變硬度非晶形碳遮罩 TW202405881A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/660,111 2022-04-21
US17/660,111 US20230343592A1 (en) 2022-04-21 2022-04-21 Variable Hardness Amorphous Carbon Mask

Publications (1)

Publication Number Publication Date
TW202405881A true TW202405881A (zh) 2024-02-01

Family

ID=88415972

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112113783A TW202405881A (zh) 2022-04-21 2023-04-13 可變硬度非晶形碳遮罩

Country Status (3)

Country Link
US (1) US20230343592A1 (zh)
TW (1) TW202405881A (zh)
WO (1) WO2023204971A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3609591B2 (ja) * 1997-09-25 2005-01-12 三洋電機株式会社 硬質炭素薄膜及びその製造方法
US8252699B2 (en) * 2010-11-22 2012-08-28 Applied Materials, Inc. Composite removable hardmask
KR101330516B1 (ko) * 2012-04-24 2013-11-18 주식회사 테스 비정질 탄소막의 형성방법
US10867795B2 (en) * 2017-05-18 2020-12-15 Applied Materials, Inc. Method of etching hardmasks containing high hardness materials
CN115485811A (zh) * 2020-05-05 2022-12-16 朗姆研究公司 用于提高硬掩模的选择性的惰性气体注入

Also Published As

Publication number Publication date
WO2023204971A1 (en) 2023-10-26
US20230343592A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
JP3912990B2 (ja) 集積回路構造およびその製造方法
TW202105462A (zh) 基板處理方法
US6448192B1 (en) Method for forming a high dielectric constant material
US7037862B2 (en) Dielectric layer forming method and devices formed therewith
KR100881730B1 (ko) 캐패시터 및 그 제조 방법
WO2022193462A1 (zh) 电容阵列及其制造方法和存储器
JP2007073926A (ja) 誘電膜及びその形成方法並びに誘電膜を備えた半導体メモリ素子及びその製造方法
US20160233105A1 (en) Method of forming a trench in a semiconductor device
KR20050021943A (ko) 높은 ｋ 값의 게이트 유전체를 갖는 반도체 장치를제조하는 선택적 에칭 공정
KR100442885B1 (ko) 반도체 소자의 다중 두께 게이트 유전층 제조 방법
TW202405881A (zh) 可變硬度非晶形碳遮罩
KR101234690B1 (ko) 유전막을 갖는 반도체 소자 및 그 형성방법
US20080026584A1 (en) LPCVD gate hard mask
KR20080060363A (ko) 반도체 소자의 패턴 형성 방법
JP2007027180A (ja) 半導体装置及びその製造方法
KR20090048189A (ko) 반도체 소자의 트랜지스터 제조방법
US20080070417A1 (en) Method of etching semiconductor device and method of fabricating semiconductor device using the same
US20230260800A1 (en) Methods to reduce uncd film roughness
KR100504554B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100631949B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20020046466A (ko) 반도체소자의 커패시터 형성방법
KR20060001128A (ko) 비휘발성 메모리 소자 제조방법
KR20080061524A (ko) 반도체 소자의 유전체막 형성 방법
US6680256B2 (en) Process for planarization of flash memory cell
KR100875674B1 (ko) 캐패시터 누설을 방지하는 반도체소자 제조 방법