TW202348785A - 釕蝕刻液組合物、使用其的圖案形成方法和陣列基板製造方法以及由此製造的陣列基板 - Google Patents

釕蝕刻液組合物、使用其的圖案形成方法和陣列基板製造方法以及由此製造的陣列基板 Download PDF

Info

Publication number
TW202348785A
TW202348785A TW112106958A TW112106958A TW202348785A TW 202348785 A TW202348785 A TW 202348785A TW 112106958 A TW112106958 A TW 112106958A TW 112106958 A TW112106958 A TW 112106958A TW 202348785 A TW202348785 A TW 202348785A
Authority
TW
Taiwan
Prior art keywords
ruthenium
etching
liquid composition
array substrate
etching liquid
Prior art date
Application number
TW112106958A
Other languages
English (en)
Inventor
金志原
魯珍圭
尹嚆重
朴漢雨
成旼哉
金秀珍
吳政玟
裴相元
Original Assignee
南韓商東友精細化工有限公司
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商東友精細化工有限公司, 南韓商三星電子股份有限公司 filed Critical 南韓商東友精細化工有限公司
Publication of TW202348785A publication Critical patent/TW202348785A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C23F1/40—Alkaline compositions for etching other metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Weting (AREA)

Abstract

一種含有高碘酸和銨離子且具有6至7.5的pH值的釕蝕刻液組合物、一種包括使用該蝕刻液組合物來蝕刻釕金屬膜的圖案形成方法、一種包括該圖案形成方法的製造用於顯示裝置的陣列基板的方法、以及一種根據該製造方法製造的用於顯示裝置的陣列基板。

Description

釕蝕刻液組合物、使用其的圖案形成方法和陣列基板製造方法以及由此製造的陣列基板
本發明涉及一種釕蝕刻液組合物、一種包括使用該蝕刻液組合物來蝕刻釕金屬膜的圖案形成方法、一種包括該圖案形成方法的製造用於顯示裝置的陣列基板的方法、以及一種根據該製造方法製造的用於顯示裝置的陣列基板。
釕（Ru）具有即使在氧化後也能保持導電性而不會引起容量下降，而且價格相對較低的特性，因此最近作為一種以前用於埋置薄膜電晶體的閘極電極、佈線、阻擋層、接觸孔、過孔等的鎢（W）的可替代金屬而受到關注。
為了在半導體基板上形成佈線或過孔等，需要一種去除不需要的部分而僅留下需要的部分的製程。特別是為了縮小電容器的佔有面積，最近經常採用在細孔內形成電極膜的製程，因此需要開發能夠在細孔內均勻地形成釕金屬膜的蝕刻液組合物。
同時，當使用酸性蝕刻液組合物來蝕刻釕金屬膜時，可能形成作為有毒氣體的RuO4氣體，因此較佳地在中性至鹼性區域蝕刻釕金屬膜。然而，當為了防止這種RuO4氣體的形成而將蝕刻液組合物的pH調節得過高時，會降低用作氧化劑的高碘酸的穩定性，從而降低蝕刻速率。因此，也可以考慮提高反應溫度以防止蝕刻速率降低的方法，但存在即使在高溫下進行反應也可能產生RuO4氣體的問題。因此，需要開發一種具有在適當範圍內的pH值且能夠在室溫下蝕刻釕金屬膜的組合物。
此外，在半導體產業的情況下具有通過提前確保數月的原材料來維持製程連續性的特性，因此需要能夠在室溫下長期穩定地儲存蝕刻液組合物。尤其是在釕蝕刻製程的情況下具有如下特殊性：可能在單片式（single type）設備中執行，並且由於一次蝕刻所使用的蝕刻液的量相對較少，因此釕蝕刻液可能會在設備箱中長期儲存3個月以上。因此，在釕蝕刻液組合物的情況下，與其他金屬的蝕刻液組合物相比特別需要具有優異的儲存穩定性。
例如，韓國專利公開第10-2022-0051230號揭露了一種含鎓鹽且具有8至14的pH值的RuO4氣體生成抑制劑。
然而，當用pH值為8以上的鹼性蝕刻液組合物蝕刻釕金屬膜時，能夠抑制RuO4氣體的產生，但對釕金屬膜的蝕刻速率和在室溫下的儲存穩定性顯著降低，因此存在對釕金屬膜的選擇性和實用性差的問題。
因此，目前仍然需要一種具有合適的pH值以在為抑制RuO4氣體的產生而呈現中性至鹼性的同時確保對釕金屬膜的蝕刻速率和在室溫下的儲存穩定性的釕蝕刻液組合物。
[現有技術文獻]
[專利文獻]
韓國專利公開第10-2022-0051230號
［技術問題］
本發明的目的在於提供一種釕蝕刻液組合物，其能夠僅快速蝕刻釕金屬膜而不產生RuO4氣體並且在室溫下具有優異的儲存穩定性。
［技術方案］
為了達到上述目的，本發明提供一種釕蝕刻液組合物，其含有高碘酸和銨離子且具有6至7.5的pH值。
［發明效果］
根據本發明的一實施例的釕蝕刻液組合物藉由包含高碘酸和銨離子且將組合物的pH值調節至6至7.5，即使不包含RuO4生成抑制劑也能夠抑制RuO4生成。
此外，根據本發明的一實施例的釕蝕刻液組合物藉由包含高碘酸和銨離子且將組合物的pH值調節至6至7.5，能夠進一步提高對釕金屬膜的蝕刻速率。
此外，根據本發明的一實施例的釕蝕刻液組合物藉由將組合物的pH值調節至6至7.5，能夠進一步提高在室溫下的儲存穩定性。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例詳細說明如下：
本發明涉及釕蝕刻液組合物，其藉由含有高碘酸和銨離子且將組合物的pH值調節為6至7.5，即使不含有RuO4生成抑制劑也能夠抑制RuO4生成，且能夠進一步提高對釕金屬膜的蝕刻速率和在室溫下的儲存穩定性。
更具體地，涉及包含高碘酸和銨離子的釕蝕刻液組合物。
此外，本發明涉及包括使用上述蝕刻液組合物來蝕刻釕金屬膜的圖案形成方法、包括該圖案形成方法的製造用於顯示裝置的陣列基板的方法、以及根據該製造方法製造的用於顯示裝置的陣列基板。
本發明的釕蝕刻液組合物特別適用於需要選擇性蝕刻去除釕金屬膜的技術領域，例如可用於從除釕金屬膜之外還包括氧化矽膜和絕緣材料等的微電子裝置中選擇性地僅將釕金屬膜快速去除。
具體地，在使用本發明的釕蝕刻液組合物蝕刻釕金屬膜時，釕金屬膜蝕刻速率可以為200Å（埃）/分鐘以上，且在20℃至25°C下經過3個月後，釕金屬膜蝕刻速率下降率可以為5%以下。
作為本發明的蝕刻液組合物的蝕刻物件，釕金屬膜可以是指含有釕的金屬膜，例如可以理解為包括單層膜（由釕膜、釕合金膜或釕氧化膜構成）以及多層膜（包括選自由單層膜、矽膜和阻擋膜組成的組中的至少一種）的概念。
此外，矽膜可以包括選自由氧化矽膜、氮化矽膜、碳氧化矽膜、碳化矽膜和氮化矽膜組成的組中的至少一種，並且阻擋膜可以包括選自由氮化鈦膜和氮化鉭膜組成的組中的至少一種。
在下文中，將更詳細地描述本發明。
本說明書中使用的術語用於描述實施方式，並不旨在限制本發明。
本說明書中使用的“包括”和/或“包含”用於表示不排除除了所提及的組成部分、步驟、操作和/或元件之外還存在或添加至少一個其它組成部分、步驟、操作和/或元件。在整個說明書中，相同的參考標記表示相同的組成部分。
＜釕蝕刻液組合物＞
本發明的釕蝕刻液組合物包含高碘酸和銨離子且可以具有6至7.5的pH值。此外，本發明的釕蝕刻液組合物還可包含季烷基銨的氫氧化物。
高碘酸用於氧化釕以蝕刻釕金屬膜，可使釕氧化成RuO4-或RuO42-形態。當使用酸性蝕刻液組合物來蝕刻釕金屬膜時，可能產生有毒氣體RuO4，但根據本發明的蝕刻液組合物的特徵在於具有6至7.5的pH值以呈現中性至鹼性，因此即使不包含單獨的RuO4生成抑制劑也能夠選擇性地蝕刻釕金屬膜而不產生RuO4。
在一個或多個實施例中，高碘酸包括高碘酸（H5IO6或HIO4）及其鹽的形態，高碘酸的鹽形態的實例可包括高碘酸鉀（KIO3）、四乙基高碘酸銨（N(CH2CH3)4IO3）和四丁基高碘酸銨（N(CH2CH2CH2CH3)4IO3），但不限於此。
在一個或多個實施例中，基於蝕刻液組合物的總重量，高碘酸的含量可以是0.1至5重量％，較佳為0.5至3重量％。基於蝕刻液組合物的總重量，如果高碘酸的含量小於0.1重量％，則可能因高碘酸的氧化能力下降而導致對釕金屬膜的蝕刻速率降低，如果高碘酸的含量超過5重量％，可能導致混合穩定性降低。
銨離子作為可由NH4+表示的陽離子，用於調節根據本發明的蝕刻液組合物的pH值，且藉由與釕氧化膜表面的陰離子的電相互作用促進高碘酸對釕金屬膜的蝕刻。
在一個或多個實施例中，銨離子可以理解為包括銨離子與陰離子鍵合成使得能夠在水溶液中解離生成銨離子的形態的概念，該陰離子的實例可包括乙酸鹽（C2H3O4-）、硫酸鹽（SO42-）、氨基磺酸鹽（H2NO3S-）、甲酸鹽（CHO2-）、草酸鹽（C2O42-）、苯甲酸鹽（C7H5O2-）、過硫酸鹽（SO52-或S2O82-）、碳酸鹽（CO32-）、氨基甲酸酯（NH2COO-）、氯化物（Cl-）和磷酸鹽（PO42-），但不限於此。
在一個或多個實施例中，銨離子與陰離子鍵合的形態可以是乙酸銨、硫酸銨、氨基磺酸銨、甲酸銨、草酸銨、苯甲酸銨、過硫酸銨、碳酸銨、氨基甲酸銨、氯化銨和磷酸銨）中的至少一種。
在一個或多個實施例中，銨離子可以不包括氨（NH3）和/或氫氧化銨（NH4OH）。即，銨離子僅指可以表示為NH4+的陽離子，可以不包括藉由酸鹼反應產生的氨（NH3）或氫氧化銨（NH4OH）。當添加氨（NH3）和/或氫氧化銨（NH4OH）作為銨離子時，氨（NH3）和/或從氫氧化銨解離的羥基（OH-）可能影響蝕刻液組合物的pH增加，導致對釕金屬膜的蝕刻速率下降。
在一個或多個實施例中，基於蝕刻液組合物的總重量，銨離子或其與陰離子鍵合而成的化合物的含量可為0.1至5重量％，較佳為0.5至3重量％。當基於蝕刻液組合物的總重量，銨離子（或其與陰離子鍵合而成的化合物）的含量小於0.1重量％時，會使與釕氧化膜表面負電荷的電相互作用不足，可能導致高碘酸對釕金屬膜的蝕刻速率降低。當銨離子（或其與陰離子鍵合而成的化合物）基於蝕刻液組合物的總重量的含量超過5重量％時，為了將蝕刻液組合物的pH值調節至6至7.5，需要增加後述的季烷基銨的氫氧化物含量，但季烷基銨的氫氧化物的大位阻會使釕氧化膜表面防蝕，可能導致對釕金屬膜的蝕刻速率降低。
本發明的釕蝕刻液組合物的pH值可以為6至7.5。當本發明的釕蝕刻液組合物的pH值呈現小於6的酸性時，可能導致高碘酸將釕氧化成有毒且易揮發的RuO4形態。相反，當pH值超過7.5時，會使高碘酸的穩定性迅速下降，可能導致對釕膜的蝕刻速率降低，且隨著高碘酸被還原為H3IO62-、H2I2O104-、H2IO63-等，可能導致蝕刻液組合物在室溫下的蝕刻性能和儲存穩定性降低。其中，“室溫”可以是指20℃至25℃。
現有的釕蝕刻液組合物通常具有在中性至鹼性區域內的8以上的pH值以抑制RuO4氣體的產生。然而，當pH值為8以上的釕蝕刻液組合物在室溫下儲存一定時間以上時，對釕膜的蝕刻速率會與初始階段相比顯著下降，導致存在釕膜蝕刻製程的成本增加的問題。因此，本發明的釕蝕刻液組合物的特徵在於，即使具有小於pH8的6至7.5的pH值也不會在蝕刻釕金屬膜時產生RuO4氣體，而且提高在室溫下的儲存穩定性。具體地，當使用本發明的釕蝕刻液組合物蝕刻釕金屬膜時，蝕刻速率可以為200Å/分鐘以上，較佳為300Å/分鐘以上，甚至在20°C至25°C下經過72小時後，對釕金屬膜的蝕刻速率的下降率也可以為10％以下，較佳為5％以下。
在一實施例中，pH值可以藉由高碘酸和銨離子來控制。具體地，在單獨使用高碘酸時，pH值約為2，且銨離子在25℃下的pKa約為9.3，因此本領域具有通常知識者可將高碘酸和銨離子分別以1至5重量％（基於蝕刻液組合物的總重量）的含量範圍適當混合，使得蝕刻液組合物的pH值調節到6到7.5。
在另一實施例中，本發明的釕蝕刻液組合物還可以包含季烷基銨的氫氧化物，以將pH值調節至6至7.5。具體地，季烷基銨的氫氧化物會在水溶液中解離產生氫氧根離子（OH-），因此能夠與高碘酸和銨離子一同調節蝕刻液組合物的pH值。
在一個或多個實施例中，季烷基銨的氫氧化物的實例可包括四甲基氫氧化銨、四乙基氫氧化銨、四丙基氫氧化銨、四丁基氫氧化銨、四己基氫氧化銨、四辛基氫氧化銨、苄基三甲基氫氧化銨、二乙基二甲基氫氧化銨、十六烷基三甲基氫氧化銨和甲基三丁基氫氧化銨，但不限於此。
此外，季烷基銨的氫氧化物還可藉由利用烷基的大位阻干擾銨離子（NH4+）與釕氧化膜表面陰離子的電相互作用來使釕金屬膜防蝕。
在一個或多個實施例中，基於釕蝕刻液組合物的總重量，季烷基銨的氫氧化物的含量可為0.1至2重量％，較佳為0.5至1重量％。當季烷基銨的氫氧化物的含量不在上述範圍內時，可能導致蝕刻性能下降且處理時間增加。
本發明的釕蝕刻液組合物可以為含水的水溶液形態，水較佳為用於半導體製程的去離子水，進一步較佳為18MΩ/cm以上的去離子水。
在一個或多個實施例中，水的含量可以為餘量。本說明書中使用的術語“餘量”可以是指使得還包含本發明的必要組分以及之外其它組分的組合物的總重量成為100重量％的量。
另外，本發明的釕蝕刻液組合物在不影響本發明的目的的範圍內還可以含有其它化合物，但較佳地不含有氟化氫（HF）等產生氟離子（F-）的化合物。當蝕刻液組合物包含產生氟離子（F-）的化合物時，可能發生作為下層的矽層和阻擋層受損的問題。
本發明除了上述釕蝕刻液組合物以外，還包括一種包括使用該釕蝕刻液組合物來蝕刻釕金屬膜的圖案形成方法、一種包括該圖案形成方法的製造用於顯示裝置的陣列基板的方法、以及一種根據該製造方法製造的用於顯示裝置的陣列基板。
＜圖案形成方法＞
本發明提供一種圖案形成方法，其包括使用根據本發明的蝕刻液組合物來蝕刻釕金屬膜。
圖案形成方法可以由本領域具有通常知識者使用本領域已知的方法適當地執行，並且例如可以包括：在基板上形成金屬膜；以及在批量式（batch type）或單片式蝕刻裝置中沉積和/或噴塗本發明的蝕刻液組合物。
＜用於顯示裝置的陣列基板及其製造方法＞
本發明提供一種包括根據本發明的圖案形成方法的製造用於顯示裝置的陣列基板的方法、以及根據該方法製造的用於顯示裝置的陣列基板。
用於顯示裝置的陣列基板可以根據已知的製造陣列基板方法製造，除了使用根據本發明的蝕刻液組合物來製造之外。例如，製造陣列基板方法包括a)在基板上形成閘極電極；b)在包括閘極電極的基板上形成閘極絕緣層；c)在閘極絕緣層上形成半導體層（a-Si:H）；d)在半導體層上形成源/漏電極；以及e)形成與漏電極連接的圖元電極，其中步驟a)或d)可以包括在基板上形成釕金屬膜以及使用根據本發明的蝕刻液組合物蝕刻所形成的釕金屬膜。
用於顯示裝置的陣列基板可以包括根據上述製造方法製造的基板以及包括該基板的任何元件，其實例可以包括薄膜電晶體（TFT）陣列基板。
以下，具體描述了本發明的實施例。然而，本發明不限於以下所述的實施例並且可以以多種不同的形態實施，且本實施例僅旨在使本發明的內容完整並且幫助本發明所屬領域的具有通常知識者完整地瞭解本發明的範圍，而且本發明僅由權利要求的範圍限定。
釕蝕刻液組合物的製備：實施例1至31和比較例1至17
分別製備了實施例1至31和比較例1至17的釕蝕刻液組合物，其含有如下表1和2中所示的組成和余量的水（單位：wt％）。
[表1]
高碘酸 銨離子 季烷基铵的氢氧化物 pH
組分 含量 組分 含量 組分 含量
實施例1 A-1 0.5 B-1 1 D-1 0.7 7
實施例2 A-2 0.5 B-1 1 D-1 0.7 7
實施例3 A-2 1 B-1 1 D-1 0.7 7
實施例4 A-2 3 B-1 1 D-1 0.7 7
實施例5 A-3 0.5 B-1 1 D-1 0.7 7
實施例6 A-3 1 B-1 1 D-1 0.7 7
實施例7 A-3 3 B-1 1 D-1 0.7 7
實施例8 A-4 0.5 B-1 1 D-1 0.7 7
實施例9 A-4 1 B-1 1 D-1 0.7 7
實施例10 A-4 3 B-1 1 D-1 0.7 7
實施例11 A-1 1 B-2 0.5 D-1 0.7 7
實施例12 A-1 1 B-3 3 D-1 0.7 7
實施例13 A-1 1 B-4 2 D-1 0.7 7
實施例14 A-1 1 B-4 1 D-1 0.7 7
實施例15 A-1 1 B-5 1 D-1 0.7 7
實施例16 A-1 1 B-6 0.5 D-1 0.7 7
實施例17 A-1 1 B-7 0.7 D-1 0.7 7
實施例18 A-1 1 B-8 1 D-1 0.7 7
實施例19 A-1 1 B-9 3 D-1 0.7 7
實施例20 A-1 1 B-10 3 D-1 0.7 7
實施例21 A-1 1 B-11 2 D-1 0.7 7
實施例22 A-1 0.1 B-1 1 D-1 0.7 7
實施例23 A-1 0.3 B-1 1 D-1 0.7 7
實施例24 A-1 4 B-1 1 D-1 0.7 7
實施例25 A-1 5 B-1 1 D-1 0.7 7
實施例26 A-1 1 B-1 0.1 D-1 0.7 7
實施例27 A-1 1 B-1 0.3 D-1 0.7 7
實施例28 A-1 1 B-1 4 D-1 0.7 7
實施例29 A-1 1 B-1 5 D-1 0.7 7
實施例30 A-1 1 B-1 1 D-1 0.5 6
實施例31 A-1 1 B-1 1 D-1 1 7.5
[表2]
高碘酸 陽離子 季烷基铵的氢氧化物 pH
組分 含量 組分 含量 組分 含量
比較例1 A-1 1 C-1 1 D-1 0.7 7
比較例2 A-1 1 C-2 1 D-1 0.7 7
比較例3 A-1 1 C-3 1 D-1 0.7 7
比較例4 A-1 1 C-4 1 D-1 0.7 7
比較例5 A-1 1 C-5 1 D-1 0.7 7
比較例6 A-1 1 - - - - 2
比較例7 A-1 1 - - D-1 0.7 7
比較例8 A-1 0.05 B-1 1 D-1 0.7 7
比較例9 A-1 7 B-1 1 D-1 1 7
比較例10 - - B-1 1 D-1 0.5 7
比較例11 A-1 1 B-1 1 D-1 0.01 3
比較例12 A-1 1 B-1 1 D-1 0.05 5
比較例13 A-1 1 B-1 1 D-1 0.07 5.5
比較例14 A-1 1 B-1 1 D-1 2.3 8
比較例15 A-1 1 B-1 1 D-1 3 10
比較例16 A-1 1 B-1 0.05 D-1 0.7 7
比較例17 A-1 1 B-1 7 D-1 0.7 7
A-1：高碘酸 A-2：高碘酸鉀 A-3：四乙基高碘酸銨 A-4：四丁基高碘酸銨 B-1：乙酸銨 B-2：硫酸銨 B-3：氨基磺酸銨 B-4：甲酸銨 B-5：草酸銨 B-6：苯甲酸銨 B-7：過硫酸銨 B-8：碳酸銨 B-9：氨基甲酸銨 B-10：氯化銨 B-11：磷酸銨 C-1：四甲基乙酸銨 C-2：四乙基乙酸銨 C-3：四丁基乙酸銨 C-4：乙酸乙酯 C-5：乙酸苄酯 D-1：四甲基氫氧化銨
實驗例
（ 1 ）釕膜蝕刻速率的評價
將在晶片上沉積300Å厚度的釕而成的釕晶片切割成3.0×3.0cm的尺寸，由此製備了試樣。在23℃和400rpm的條件下將試樣浸入實施例1至31和比較例1至17的蝕刻液組合物中持續了1分鐘。然後，取出試樣並進行水洗，之後用空氣進行乾燥，並藉由XRF分析測定了蝕刻後釕膜的厚度，之後根據膜厚的變化值計算了釕膜的蝕刻速率。其中根據以下標準評價了蝕刻速率，其結果示於下方表3和表4中。
＜評價標準＞ ◎：蝕刻速率為300Å/分鐘以上 ○：蝕刻速率小於300Å/分鐘且為250Å/分鐘以上 △：蝕刻速率小於250Å/分鐘且200Å/分鐘以上 X：蝕刻速率小於200Å/分鐘
（ 2 ） RuO4 氣體生成評價
將實施例1至31以及具有200Å/分鐘以上的釕膜蝕刻速率的比較例的蝕刻液組合物50mL分別放入瓶中，並且向每個瓶中添加了將沉積有300Å厚度釕的晶片以1.5×1.5cm尺寸切割而成的試樣。在添加試樣後，用貼有銅膜的蓋子密封瓶口並在室溫下放置了3小時，然後肉眼確認了銅膜的變色。在釕膜蝕刻速率小於200Å/分鐘的組合物的情況下，視為實質地不發生釕膜蝕刻，從而不會產生包括RuO4的蝕刻副產物，因此在評價物件中將其排除。根據以下標準評價了RuO4氣體產生與否，其結果示於表3和表4中。
＜評價標準＞ ○：銅膜變色（產生RuO4氣體） X：銅膜無變色（未產生RuO4氣體）
（ 3 ）儲存穩定性評價
將實驗例（1）中使用的實施例1至31和比較例1至17的蝕刻液組合物在23℃下儲存了3個月。經過3個月後，再次測定了實施例1至31和比較例1至17的蝕刻液組合物的釕膜蝕刻速率，然後藉由計算儲存前後的釕膜蝕刻速率的下降率來評價了儲存穩定性。其中，根據以下標準評價了蝕刻液組合物的儲存穩定性，其結果示於下方表3和表4中。
＜評價標準＞ ◎：蝕刻速率下降率為0% ○：蝕刻速率下降率大於0％且為3％以下 △：蝕刻速率下降率大於3%且5%以下 X：蝕刻速率下降率大於5%
（ 4 ）溶解性評價
確認了實施例1至31和比較例1至17的蝕刻液組合物中含有的組分的溶解性。如果因各組分的含量比例不合適而導致溶解度下降，則可能誘發再結晶/沉澱，並且這種降低的混合穩定性可能導致在蝕刻製程中產生雜質的可能性增加。其中，藉由紫外-可見光譜儀（UV-Vis spectroscopy）實施了各蝕刻液組合物的透明度分析，由此評價了蝕刻液組合物中各組分的溶解度，具體評價標準如下。評價結果示於下方表3和表4中。
＜評價標準＞ ◎:100% ○：98％以上且小於100％ △：95%以上且小於98% Х：小於95%
[表3]
釕膜蝕刻速率 RuO 4氣體生成 儲存穩定性 溶解性
實施例1 ◎ X ◎ ◎
實施例2 ◎ X ◎ ◎
實施例3 ◎ X ◎ ◎
實施例4 ◎ X ◎ ◎
實施例5 ◎ X ◎ ◎
實施例6 ◎ X ◎ ◎
實施例7 ◎ X ◎ ◎
實施例8 ◎ X ◎ ◎
實施例9 ◎ X ◎ ◎
實施例10 ◎ X ◎ ◎
實施例11 ◎ X ◎ ◎
實施例12 ◎ X ◎ ◎
實施例13 ◎ X ◎ ◎
實施例14 ◎ X ◎ ◎
實施例15 ◎ X ◎ ◎
實施例16 ◎ X ◎ ◎
實施例17 ◎ X ◎ ◎
實施例18 ◎ X ◎ ◎
實施例19 ◎ X ◎ ◎
實施例20 ◎ X ◎ ◎
實施例21 ◎ X ◎ ◎
實施例22 ○ X ◎ ◎
實施例23 ○ X ◎ ◎
實施例24 ◎ X ○ ○
實施例25 ◎ X ○ ○
實施例26 ○ X ◎ ◎
實施例27 ○ X ◎ ◎
實施例28 ◎ X ○ ○
實施例29 ◎ X ○ ○
實施例30 ◎ X ◎ ◎
實施例31 ◎ X ◎ ◎
[表4]
釕膜蝕刻速率 RuO 4氣體生成 儲存穩定性 溶解性
比較例1 X - △ ○
比較例2 X - △ ○
比較例3 X - △ ○
比較例4 X - △ ○
比較例5 X - △ ○
比較例6 △ ○ △ ○
比較例7 X - △ ◎
比較例8 X - ◎ ◎
比較例9 ◎ ○ ◎ ○
比較例10 X - ○ ○
比較例11 △ ○ ○ ○
比較例12 △ ○ ○ ○
比較例13 △ ○ ○ ○
比較例14 X - △ ◎
比較例15 X - X ◎
比較例16 X - ◎ ◎
比較例17 X - ○ ◎
參見表3和表4可見，實施例1至31的蝕刻液組合物包含高碘酸和銨離子且具有6至7.5的pH值，使得釕膜蝕刻速率快到250Å/分鐘以上，但也不產生RuO4氣體，同時具有優異的儲存穩定性和溶解性。
相反，在高碘酸的含量不在0.1至5重量％（基於蝕刻液組合物的總重量）的範圍內或銨離子的含量不在0.1至5重量％（基於蝕刻液組合物的總重量）的範圍內或pH值不在6至7的範圍內的比較例1至17的蝕刻液組合物的情況下可見，釕膜蝕刻速率慢到小於200Å/分鐘，或產生RuO4氣體，或儲存穩定性或溶解性不良。
因此，在本發明的釕蝕刻液組合物的情況下具有如下優點：對釕金屬膜的蝕刻速率顯著提高而不產生RuO4氣體，並且在20℃至25℃的室溫下的儲存穩定性也顯著提高。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (8)

  1. 一種釕蝕刻液組合物，包含高碘酸和銨離子且具有6至7.5的pH值。
  2. 如請求項1所述的釕蝕刻液組合物，還包含季烷基銨的氫氧化物。
  3. 如請求項1所述的釕蝕刻液組合物，其中釕金屬膜蝕刻速率為200Å/分鐘以上。
  4. 如請求項1所述的釕蝕刻液組合物，其中在20℃至25°C下經過3個月後，釕金屬膜蝕刻速率下降率為5%以下。
  5. 如請求項1所述的釕蝕刻液組合物，其中基於所述釕蝕刻液組合物的總重量，所述高碘酸的含量為0.1重量％至5重量％，且所述銨離子的含量為0.1重量％至5重量％。
  6. 一種圖案形成方法，包括使用如請求項1至5中任一項所述的釕蝕刻液組合物來蝕刻釕金屬膜。
  7. 一種製造用於顯示裝置的陣列基板的方法，包括如請求項6所述的圖案形成方法。
  8. 一種經由如請求項7所述的方法製造的用於顯示裝置的陣列基板。
TW112106958A 2022-02-28 2023-02-24 釕蝕刻液組合物、使用其的圖案形成方法和陣列基板製造方法以及由此製造的陣列基板 TW202348785A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220025677 2022-02-28
KR10-2022-0025677 2022-02-28

Publications (1)

Publication Number Publication Date
TW202348785A true TW202348785A (zh) 2023-12-16

Family

ID=87762167

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112106958A TW202348785A (zh) 2022-02-28 2023-02-24 釕蝕刻液組合物、使用其的圖案形成方法和陣列基板製造方法以及由此製造的陣列基板

Country Status (5)

Country Link
US (1) US20230272279A1 (zh)
JP (1) JP2023126198A (zh)
KR (1) KR20230128967A (zh)
CN (1) CN116904990A (zh)
TW (1) TW202348785A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120256122A1 (en) * 2009-12-17 2012-10-11 Showa Denko K. K. Composition for etching of ruthenium-based metal, and process for preparation of the same
CN111630632B (zh) * 2018-01-12 2023-09-08 富士胶片株式会社 药液、基板的处理方法
JP6670917B1 (ja) * 2018-12-18 2020-03-25 東京応化工業株式会社 エッチング液、被処理体の処理方法、及び半導体素子の製造方法。
JPWO2021005980A1 (zh) * 2019-07-05 2021-01-14
KR20220051230A (ko) 2019-09-27 2022-04-26 가부시끼가이샤 도꾸야마 RuO4 가스의 발생 억제제 및 RuO4 가스의 발생 억제 방법
JP6895577B2 (ja) * 2019-11-21 2021-06-30 東京応化工業株式会社 エッチング液、エッチング液の製造方法、被処理体の処理方法、及びルテニウム含有配線の製造方法
TW202208323A (zh) * 2020-08-07 2022-03-01 日商德山股份有限公司 半導體晶圓用處理液
JP7531343B2 (ja) * 2020-08-11 2024-08-09 東京応化工業株式会社 ルテニウム配線の製造方法

Also Published As

Publication number Publication date
KR20230128967A (ko) 2023-09-05
US20230272279A1 (en) 2023-08-31
JP2023126198A (ja) 2023-09-07
CN116904990A (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
CN107148664B (zh) 用于清洗半导体元件的包含碱土金属的清洗液、和使用其的半导体元件的清洗方法
TWI846685B (zh) 藥液、藥液的製造方法、基板的處理方法
TWI702648B (zh) 基板處理方法及半導體元件的製造方法
US20130200040A1 (en) Titanium nitride removal
US8835326B2 (en) Titanium-nitride removal
JP7531047B2 (ja) タングステン膜に対する窒化チタン膜のエッチング選択比を調節するためのエッチング液組成物、及びこれを用いたエッチング方法
JP4776191B2 (ja) フォトレジスト残渣及びポリマー残渣除去組成物、並びにそれを用いた残渣除去方法
KR100946636B1 (ko) 포토레지스트 잔사제거액 조성물
US20070293048A1 (en) Polishing slurry
JP2018121086A (ja) ルテニウム含有膜が形成された基板におけるルテニウム付着物除去用除去液
KR20170084008A (ko) 탄탈을 포함하는 재료의 데미지를 억제한 반도체소자의 세정액, 및 이를 이용한 세정방법
KR20220039353A (ko) 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법
CN1645259B (zh) 抗蚀剂残渣去除液组合物及半导体电路元件的制造方法
TW202348785A (zh) 釕蝕刻液組合物、使用其的圖案形成方法和陣列基板製造方法以及由此製造的陣列基板
KR20230075433A (ko) 반도체기판 세정용 조성물 및 세정방법
JP7363078B2 (ja) 底部反射防止膜の除去液、及び半導体素子の製造方法
TW202210617A (zh) 矽蝕刻劑組合物、使用該矽蝕刻劑組合物之圖案形成方法與陣列基板的製造方法及其所製造之陣列基板
KR102469936B1 (ko) Ti-Al계 합금막의 식각액 조성물 및 그를 이용한 금속배선의 형성 방법
KR20230032470A (ko) 루테늄 함유막 식각액 조성물 및 이를 사용한 도전 패턴 형성 방법
KR20230033319A (ko) 실리콘 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20220043520A (ko) 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법
KR20240044088A (ko) 루테늄 금속막 식각액 조성물, 이를 이용한 패턴의 형성 방법, 어레이 기판의 제조방법, 및 이에 따라 제조된 어레이 기판
KR20240076737A (ko) 실리콘 에칭액, 기판의 처리 방법 및 실리콘 디바이스의 제조 방법
KR20230155441A (ko) 반도체기판 세정용 조성물 및 세정방법
JP2008243857A (ja) 研磨組成物