TW202343729A - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TW202343729A
TW202343729A TW112107940A TW112107940A TW202343729A TW 202343729 A TW202343729 A TW 202343729A TW 112107940 A TW112107940 A TW 112107940A TW 112107940 A TW112107940 A TW 112107940A TW 202343729 A TW202343729 A TW 202343729A
Authority
TW
Taiwan
Prior art keywords
layer
die
conductive pattern
adhesion promoter
tiv
Prior art date
Application number
TW112107940A
Other languages
English (en)
Inventor
卓鴻鈞
郭宏瑞
胡毓祥
廖思豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/687,688 external-priority patent/US11594472B2/en
Priority claimed from US18/150,552 external-priority patent/US20230154830A1/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202343729A publication Critical patent/TW202343729A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明實施例的一種半導體裝置包括第一晶粒、第二晶粒、第一重佈線層（RDL）結構及連接件。第一重佈線層結構設置於第一晶粒與第二晶粒之間且電性連接至第一晶粒及第二晶粒，且包括第一聚合物層、第二聚合物層、第一導電圖案及黏性促進劑層。黏性促進劑層位於第二聚合物層與第一導電圖案之間且與第二聚合物層及第一導電圖案直接接觸。連接件設置於第一聚合物層中且與第二晶粒及第一導電圖案直接接觸。

Description

半導體裝置及其形成方法
由於各種電子組件（即，電晶體、二極體、電阻器、電容器等）的積體密度的持續改善，半導體行業已經歷快速增長。在很大程度上，積體密度的此種改善來自於最小特徵大小（feature size）的持續減小，此使得更多更小的組件能夠整合至給定面積中。該些更小的電子組件亦需要相較於先前的封裝利用更少面積的更小的封裝。用於半導體組件的一些較小類型的封裝包括四邊形扁平封裝（quad flat package，QFP）、針格陣列（pin grid array，PGA）封裝、球格陣列（ball grid array，BGA）封裝、覆晶（flip chip，FC）、三維積體電路（three-dimensional integrated circuit，3DIC）、晶圓級封裝（wafer level package，WLP）及疊層封裝（package on package，PoP）裝置等。
當前，積體扇出型（integrated fan-out）封裝因其緊緻性（compactness）而正變得日漸流行。
以下揭露內容提供用於實施所提供標的物的不同特徵的諸多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第二特徵形成於第一特徵之上或第一特徵上可包括其中第二特徵與第一特徵被形成為直接接觸的實施例，且亦可包括其中第二特徵與第一特徵之間可形成有附加特徵進而使得第二特徵與第一特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡明及清晰的目的，而非自身指示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於…之下（beneath）」、「位於…下方（below）」、「下部的（lower）」、「位於…上（on）」、「位於…上方（above）」、「上部的（upper）」及類似用語等空間相對性用語來闡述圖中所示一個元件或特徵與另一（其他）元件或特徵的關係。除圖中所繪示的定向外，所述空間相對性用語亦旨在囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或處於其他定向），且本文所使用的空間相對性描述語可同樣相應地進行解釋。
亦可包括其他特徵及製程。舉例而言，可包括測試結構以幫助對三維（3D）封裝或3DIC裝置進行驗證測試。所述測試結構可包括例如在重佈線層中或在基底上形成的測試接墊，以使得能夠對3D封裝或3DIC裝置進行測試、對探針及/或探針卡（probe card）進行使用以及進行類似操作。可對中間結構以及最終結構執行驗證測試。另外，可將本文中所揭露的結構及方法與包括對已知良好晶粒（known good die）進行中間驗證的測試方法結合使用，以提高良率（yield）並降低成本。
圖1A至圖1M是示出根據本揭露一些實施例的形成封裝結構及PoP裝置的方法的示意性剖視圖。圖2A至圖2C是示出封裝結構的聚合物層、TIV、黏性促進劑層及包封體的放大剖視圖。
參見圖1A，提供載體10。載體10可為玻璃載體、陶瓷載體或類似載體。藉由例如旋轉塗佈方法在載體10上形成剝離層11。在一些實施例中，剝離層11可由例如紫外（Ultra-Violet，UV）膠、光熱轉換（Light-to-Heat Conversion，LTHC）膠或類似膠等黏合劑或其他類型的黏合劑形成。剝離層11在光的熱量下可分解，藉此將載體10自將在隨後的步驟中形成的上覆結構釋放。
在剝離層11上形成聚合物層12。聚合物層12包含例如聚醯亞胺（polyimide，PI）、聚苯並噁唑（polybenzoxazole，PBO）、苯並環丁烯（benzocyclobutene，BCB）、味之素構成膜（Ajinomoto Buildup Film，ABF）或類似物或其組合。聚合物層12藉由合適的製作技術（例如旋轉塗佈、疊層、沉積或類似技術）形成。
仍參照圖1A，在聚合物層12上形成多個積體扇出型穿孔（TIV）15。在一些實施例中，TIV 15包括晶種層13及位於晶種層13上的導電層（例如導電柱）14。晶種層13是金屬晶種層（例如銅晶種層）。舉例而言，晶種層13可包含鈦、銅、類似材料或其組合。在一些實施例中，晶種層包括第一晶種層13a及位於第一晶種層13a之上的第二晶種層13b（圖2A）。第一晶種層13a及第二晶種層13b可包含不同的材料。舉例而言，第一晶種層13a是鈦層，且第二晶種層13b是銅層。在一些實施例中，導電層14包含與第二晶種層13b相同且與第一晶種層13a不同的材料。導電層14包含合適的金屬（例如銅）。然而，本揭露不限於此。導電層14的側壁可與晶種層13的側壁實質上對齊。TIV 15的側壁可實質上是直的、傾斜的、弧形的或類似形態。
TIV 15可藉由以下製程形成：藉由物理氣相沉積（physical vapor deposition，PVD）製程（例如濺射）在聚合物層12上形成晶種材料層。然後在晶種材料層上形成圖案化罩幕層，圖案化罩幕層具有多個開口，所述多個開口在隨後形成的TIV 15的預定位置處暴露出晶種材料層的一部分。此後，藉由鍍覆製程（例如電鍍）在開口內的晶種材料層上形成導電層14。此後，藉由例如灰化製程將圖案化罩幕層剝除。藉由使用導電層14作為蝕刻罩幕的蝕刻製程將未被導電層14覆蓋的晶種材料層移除。如此一來，位於導電層14之下的晶種層13被保留，晶種層13與導電層14構成TIV 15。
參照圖1B，在一些實施例中，在TIV 15上形成黏性促進劑材料層18以覆蓋TIV 15的頂表面及側壁。黏性促進劑材料層18可包含金屬螯合化合物（例如銅螯合物）。黏性促進劑材料層18中所包含的金屬螯合化合物與TIV 15中所包含的金屬對應。亦即，黏性促進劑材料層18與TIV 15包含相同的金屬元素。在一些實施例中，可藉由在螯合劑與TIV 15之間進行螯合反應來形成黏性促進劑材料層18。
參照圖1B及圖4，例如可藉由以下製程形成黏性促進劑材料層18：在形成TIV 15之後，在步驟S10中，對TIV 15實行預清潔製程以對TIV 15的表面進行清潔。在預清潔製程中使用的清潔劑可包括酸，例如檸檬酸（CX-100）、鹽酸、硫酸、乙酸或類似酸或其組合。舉例而言，預清潔製程可在室溫下實行達5秒至10分鐘（例如1分鐘），但本揭露不限於此。預清潔製程可移除TIV 15的表面上的不期望物質（例如雜質或金屬氧化物）。在一些實施例中，在形成TIV 15之後，TIV 15中包含的金屬在暴露於濕氣或空氣一段時間時可被氧化，且可在TIV 15的表面上形成金屬氧化物（例如氧化銅）。在TIV 15的表面被氧化的實施例中，藉由預清潔製程移除TIV 15的表面上的金屬氧化物。
此後，在步驟S20中，進一步實行第一清潔製程以對TIV 15的表面進行清潔。在一些實施例中，第一清潔製程可移除自預清潔製程產生的殘餘物（例如清潔劑與金屬氧化物的反應產物、殘留的清潔劑、雜質或其組合）。舉例而言，第一清潔製程可為去離子水沖洗製程（deionized water rinsing process），且可實行達5秒至10分鐘（例如1分鐘）。然而，本揭露不限於此。
在實行第一清潔製程之後，在步驟S30中，實行乾燥製程以對TIV 15的表面進行乾燥。在一些實施例中，將圖1B中所示的結構放置在乾燥設備中，且藉由將例如乾燥氮氣等惰性氣體引入至乾燥設備中來實行乾燥製程，以對TIV 15的表面進行乾燥，且亦防止TIV 15再次被氧化。在一些實施例中，舉例而言，在室溫下實行乾燥製程達5秒至10分鐘（例如1分鐘）。
然後，在步驟S40中，藉由在TIV 15上施加處理劑（treatment agent）（步驟S41）並在TIV 15與處理劑之間進行反應（例如螯合反應）（步驟S42）來對TIV 15實行處理製程。施加處理劑的方法可包括浸漬、噴塗、旋轉塗佈、類似製程或其組合。處理製程可在介於室溫至80℃的範圍內的溫度下或在40℃下實行。在一些實施例中，處理製程在鹼性環境、弱酸環境或中性pH環境中實行，但本揭露不限於此。舉例而言，處理劑的pH可處於5至12或8至12的範圍內。處理劑包括螯合劑，且螯合劑的濃度可介於0.01重量%至100重量%的範圍內。在一些實施例中，螯合劑包括能夠與TIV 15的金屬（例如銅）形成配位鍵（coordination bond）的螯合配位體（chelating ligand）。舉例而言，螯合配位體的配位體原子可包括N、O、S或其組合。
在一些實施例中，螯合劑可由以下通式（I）表示： （I）
在式（I）中，A可包括單環（例如單雜環）、雙環、三環、四環或類似結構，且每一環可為五元環或六元環。在一些實施例中，A包括共軛雙鍵。在一些實施例中，A包括一或多個雜環（例如芳香雜環）。雜環可為單雜環或稠合雜環。雜環包括雜原子，例如N、S、O或其組合。然而，本揭露不限於此。
在一些實施例中，通式（I）可包括例如以下式（II）-（XII）。
在以上式中，官能基X、Y、Z可彼此相同或不同。X可分別為-CH、-CR’、-NH、-NR’、-S、-O。Y及Z可分別為-CH 3、-CR’、-NH 2、-RNH 2、-NHR’、-RNHR’、-SH、-RSH、-SR’、-RSR’、-OH、-ROH、-OR’、-R-OR’。在每一式中，Y與Z可彼此相同或不同。R可為碳鏈，且碳鏈可為線性側鏈 或分支側鏈，例如 。R’可為 或 。
仍參照圖1B，在處理製程期間，在TIV 15的金屬與螯合劑之間進行螯合反應，且在TIV 15的表面上形成金屬螯合化合物（即，黏性促進劑材料層18）。在螯合反應期間，TIV 15的表面上或自TIV 15擴散的金屬原子或金屬陽離子與螯合劑螯合，且在金屬原子或陽離子與螯合劑的螯合配位體之間形成配位鍵。在TIV 15包含銅的一些實施例中，金屬陽離子可為Cu +或Cu 2+。在一些實施例中，可在相應的金屬原子或陽離子與螯合劑的相同或不同類型的螯合配位體之間形成配位鍵。
參照圖1B，在一些實施例中，螯合劑對TIV 15中包含的金屬具有特定的親和力，且僅與TIV 15反應而不與聚合物層12反應。因此，藉由處理製程在TIV 15的表面上選擇性地形成黏性促進劑材料層18。
在一些實施例中，舉例而言，處理製程的持續時間可介於5秒至10分鐘的範圍內。然而，本揭露不限於此。根據產品設計，可依據黏性促進劑材料層18的所需厚度來調節處理製程的持續時間。在一些實施例中，黏性促進劑材料層18的厚度隨著處理製程的持續時間增加而增加。黏性促進劑材料層18的厚度增長率可隨著時間而降低。此乃因隨著黏性促進劑材料層18的厚度增加，金屬陽離子擴散至金屬螯合物外部進而與螯合劑反應所需的時間增加。
在一些實施例中，如圖4的步驟S50所示，然後實行第二清潔製程以對黏性促進劑材料層18的表面進行清潔。第二清潔製程可為去離子水沖洗製程，且可實行達5秒至10分鐘（例如1分鐘）。此後，在步驟S60中，可實行乾燥製程以對黏性促進劑材料層18的表面進行乾燥。乾燥製程可使用乾燥空氣來實行。在一些實施例中，舉例而言，在室溫下實行乾燥製程達5秒至10分鐘（例如1分鐘）。如此一來，黏性促進劑材料層18的形成就完成了。
參照圖1B及圖2A，在一些實施例中，導電層14的側壁及頂表面被覆蓋（例如被黏性促進劑材料層18完全覆蓋）。晶種層13的側壁可被黏性促進劑材料層18部分覆蓋或完全覆蓋。在晶種層13包括第一晶種層13a及第二晶種層13b、且導電層14與第二晶種層13b包含相同的金屬（例如銅）、且第一晶種層13a包含與第二晶種層13b不同的金屬（例如鈦）的一些實施例中，螯合劑可與導電層14及第二晶種層13b中所包含的銅反應，而不與第一晶種層13a中所包含的鈦反應。在一些實施例中，藉由螯合反應產生的金屬螯合物形成於導電層14的側壁及第二晶種層13b的側壁上且覆蓋導電層14的側壁及第二晶種層13b的側壁，且可進一步延伸以（部分或完全）覆蓋第一晶種層13a的側壁。換言之，黏性促進劑材料層18與TIV 15的第一晶種層13a、第二晶種層13b及導電層14實體接觸。化學鍵（例如配位鍵）形成於第二晶種層13b與黏性促進劑材料層18之間以及導電層14與黏性促進劑材料層18之間，而在第一晶種層13a與黏性促進劑材料層18之間不形成化學鍵。
參照圖1C，藉由拾取及放置製程（pick and place process）將晶粒25安裝於聚合物層12上。在一些實施例中，藉由黏合層19（例如晶粒貼合膜（die attach film，DAF）、銀漿料或類似結構）將晶粒25貼合至聚合物層12。在一些實施例中，舉例而言，晶粒25是自晶圓切割開的多個晶粒中的一者。晶粒25可為應用專用積體電路（application-specific integrated circuit，ASIC）晶片、類比晶片、感測器晶片、無線及射頻晶片、電壓調節器晶片或記憶體（例如動態隨機存取記憶體（dynamic random access memory，DRAM））晶片。圖1C所示的晶粒25的數目僅用於例示，且本揭露不限於此。在一些實施例中，二或更多個晶粒25可在載體10之上並排設置於聚合物層12上，且所述二或更多個晶粒25可為相同類型的晶粒或不同類型的晶粒。
仍參照圖1C，晶粒25設置於聚合物層12上且在側向上位於TIV 15之間，亦即，TIV 15在側向上位於晶粒25旁邊或周圍。在一些實施例中，晶粒25包括基底20、多個接墊21、鈍化層22、多個連接件23及鈍化層24。在一些實施例中，基底20由矽或其他半導體材料製成。作為另外一種選擇或附加地，基底20包含其他基礎半導體材料（例如鍺、砷化鎵）或其他合適的半導體材料。在一些實施例中，基底20可更包括例如各種摻雜區、掩埋層及/或磊晶層等其他特徵。此外，在一些實施例中，基底20由合金半導體（例如矽鍺、碳化矽鍺、磷化鎵砷、或磷化鎵銦）製成。此外，基底20可為絕緣體上半導體（例如絕緣體上矽（silicon on insulator，SOI）或藍寶石上矽）。
在一些實施例中，在基底20中或在基底20上形成多個裝置。所述裝置可為主動裝置、被動裝置或其組合。在一些實施例中，裝置為積體電路裝置。所述裝置是例如電晶體、電容器、電阻器、二極體、光二極體、熔絲裝置、或類似裝置、或其組合。
在一些實施例中，在基底20上的裝置之上形成內連線結構及介電結構。內線連結構形成於介電結構中且連接至不同的裝置以形成功能電路。在一些實施例中，介電結構包括層間介電層（inter-layer dielectric layer，ILD）及一或多個金屬間介電層（inter-metal dielectric layer，IMD）。在一些實施例中，內連線結構包括多層金屬線及插塞（未示出）。金屬線及插塞包含例如金屬、金屬合金或其組合等導電材料。舉例而言，導電材料可包含鎢（W）、銅（Cu）、銅合金、鋁（Al）、鋁合金或其組合。插塞包括接觸插塞及通孔插塞。接觸插塞位於ILD中，以連接至金屬線及裝置。通孔插塞位於IMD中，以連接至不同層中的金屬線。
接墊21可為或電性連接至內連線結構的頂部導電特徵，且進一步藉由內連線結構電性連接至形成於基底20上的裝置。接墊21的材料可包括金屬或金屬合金，例如鋁、銅、鎳或其合金。
鈍化層22形成於基底20之上且覆蓋接墊21的一部分。接墊21的另一部分被鈍化層22暴露出且用作晶粒25的外部連接。連接件23形成於未被鈍化層22覆蓋的接墊21上且電性連接至接墊21。連接件23包括焊料凸塊、金凸塊、銅凸塊、銅柱、銅支柱或類似結構。鈍化層24形成於鈍化層22之上且在側向上位於連接件23旁邊，以覆蓋連接件23的側壁。鈍化層22及24分別包含絕緣材料（例如氧化矽、氮化矽、聚合物或其組合）。聚合物可包括聚苯並噁唑（PBO）、聚醯亞胺（PI）、苯並環丁烯（BCB）、類似材料或其組合。鈍化層22的材料與鈍化層24的材料可相同或不同。在一些實施例中，鈍化層24的頂表面與連接件23的頂表面實質上彼此共面。
參照圖1D，然後在載體10之上形成包封體材料層28，以將晶粒25、TIV 15及黏性促進劑材料層18包封。具體而言，在聚合物層12上形成包封體材料層28，對晶粒25的側壁及頂表面、黏性促進劑材料層18的側壁及頂表面進行包封。黏性促進劑材料層18夾在TIV 15與包封體材料層28之間。在一些實施例中，黏性促進劑材料層18包括可與包封體材料層28反應的官能基（例如以上式中的官能基X、Y、Z），且可在黏性促進劑材料層18與包封體材料層28之間形成化學鍵。
在一些實施例中，包封體材料層28包含模製化合物、模製底部填充膠、例如環氧樹脂等樹脂、其組合或類似材料。在一些其他實施例中，包封體材料層28包含感光性材料（例如聚苯並噁唑（PBO）、聚醯亞胺（PI）、苯並環丁烯（BCB）、其組合或類似材料），所述材料可易於藉由曝光及顯影製程或雷射鑽孔製程（laser drilling process）被圖案化。在替代性實施例中，包封體材料層28包含氮化物（例如，氮化矽）、氧化物（例如，氧化矽）、磷矽酸鹽玻璃（phosphosilicate glass，PSG）、硼矽酸鹽玻璃（borosilicate glass，BSG）、硼摻雜磷矽酸鹽玻璃（boron-doped phosphosilicate glass，BPSG）、其組合或類似材料。
在一些實施例中，包封體材料層28包含複合材料，所述複合材料包括基材（例如，聚合物）以及分佈於所述基材中的多種填料。填料可為單一元素、化合物（例如，氮化物、氧化物）或其組合。舉例而言，填料可包含氧化矽、氧化鋁、氮化硼、氧化鋁、二氧化矽或類似材料。在一些實施例中，填料可為球狀填料，但本揭露不限於此。填料的剖面形狀可為圓形、橢圓形或任何其他形狀。在一些實施例中，包封體材料層28藉由合適的製作技術（例如模製、旋轉塗佈、疊層、沉積或類似製程）形成。
參照圖1E，在一些實施例中，實行平坦化製程以移除包封體材料層28的位於晶粒25的頂表面及TIV 15的頂表面之上的部分以及黏性促進劑材料層18的位於TIV 15的頂表面上的部分，使得晶粒25的連接件23的頂表面及TIV 15的頂表面被暴露出。平坦化製程包括磨製或研磨製程（例如化學機械研磨（chemical mechanical polishing，CMP）製程）。
仍參照圖1E，在實行平坦化製程之後，形成多個黏性促進劑層18a及包封體28a。黏性促進劑層18a位於聚合物層12上且在側向上位於TIV 15旁邊，環繞TIV 15的側壁。包封體28a位於聚合物層12上且在側向上位於晶粒25、黏性促進劑層18a及TIV 15旁邊，對晶粒25的側壁、黏性促進劑層18a的側壁及TIV 15的側壁進行包封。黏性促進劑層18a夾在TIV 15與包封體28a之間且與TIV 15及包封體28a實體接觸。換言之，包封體28a不與TIV 15直接實體接觸，且藉由其間的黏性促進劑層18a與TIV 15分離。在一些實施例中，晶粒25的頂表面、TIV 15的頂表面、黏性促進劑層18a的頂表面及包封體28a的頂表面實質上彼此共面。
參照圖1F，在晶粒25、TIV 15及包封體28a上形成重佈線層（redistribution layer，RDL）結構32。RDL結構32電性連接至晶粒25及TIV 15。在一些實施例中，RDL結構32被稱為晶粒25的前側RDL結構。藉由說明書，其中「前側」是指接近晶粒的連接件的一側。
在一些實施例中，RDL結構32包括交替堆疊的多個聚合物層PM1、PM2及PM3與多個重佈線層RDL1及RDL2。圖1F所示的聚合物層或重佈線層的數目僅用於例示，且本揭露不限於此。
重佈線層RDL1穿透聚合物層PM1且電性連接至晶粒25的連接件23及TIV 15。重佈線層RDL2穿透聚合物層PM2且電性連接至重佈線層RDL1。聚合物層PM3位於聚合物層PM2及重佈線層RDL2上且覆蓋聚合物層PM2及重佈線層RDL2。
在一些實施例中，聚合物層PM1、PM2及PM3中的每一者包含感光性材料（例如聚苯並噁唑（PBO）、聚醯亞胺（PI）、苯並環丁烯（BCB）、其組合或類似材料）。在一些實施例中，重佈線層RDL1及RDL2中的每一者包含導電材料。導電材料包括例如銅、鋁、鎳、鈦、其合金、其組合或類似材料等金屬，且藉由物理氣相沉積（PVD）製程（例如濺射）、鍍覆製程（例如電鍍）或其組合形成。在一些實施例中，重佈線層RDL1及RDL2分別包括晶種層SL及在其上形成的導電層CL。晶種層SL可為金屬晶種層（例如銅晶種層）。在一些實施例中，晶種層SL包括第一晶種層（例如鈦層）及位於第一晶種層之上的第二晶種層（例如銅層）。導電層CL可為銅或其他合適的金屬。
在一些實施例中，重佈線層RDL1及RDL2分別包括彼此連接的多個通孔V及多條導線T。通孔V嵌入聚合物層PM1及PM2中並穿透聚合物層PM1及PM2，以連接重佈線層RDL1及RDL2的導線T，且導線T位於聚合物層PM1及PM2上且分別在聚合物層PM1及PM2的頂表面上延伸。
仍參照圖1F，在一些實施例中，對聚合物層PM3進行圖案化以形成多個開口34。開口34暴露出重佈線層RDL2的頂表面的一部分。在一些實施例中，導電端子可形成在被開口34暴露出的重佈線層RDL2上，但本揭露不限於此。在替代性實施例中，多個TIV可形成在重佈線層RDL2上，且一或多個晶粒可進一步堆疊於RDL結構32上。
參照圖1G，在一些實施例中，在被聚合物層PM3的開口34暴露出的重佈線層RDL2上形成多個TIV 37。TIV 37包括晶種層35及位於晶種層35上的導電柱36。TIV 37的材料及形成方法相似於TIV 15的材料及形成方法，且可與TIV 15的材料及形成方法相同或不同。在一些實施例中，晶種層35是金屬晶種層（例如銅晶種層）。舉例而言，晶種層35可包含鈦、銅、類似材料或其組合。在一些實施例中，晶種層35包括第一晶種層35a（例如鈦層）及位於第一晶種層35a之上的第二晶種層35b（例如銅層）（圖2B）。導電柱36包含合適的金屬（例如銅）。晶種層35覆蓋開口34的表面及聚合物層PM3的頂表面的一部分。導電柱36覆蓋晶種層35的表面，填充開口34且自聚合物層PM3的頂表面突出。注意，圖1G所示的TIV 37的數目僅用於例示，且本揭露不限於此。
參照圖1H，然後形成黏性促進劑材料層38以覆蓋TIV 37的側壁及頂表面。在一些實施例中，黏性促進劑材料層38包含金屬螯合物（例如銅螯合物）。黏性促進劑材料層38的形成方法相似於黏性促進劑材料層18的形成方法，且可與黏性促進劑材料層18的形成方法實質上相同或不同，此處不再闡述。
黏性促進劑材料層38覆蓋導電柱36的側壁及頂表面以及晶種層35的位於聚合物層PM3的頂表面上的側壁。
參照圖1I，藉由拾取及放置製程將晶粒45安裝於RDL結構32的聚合物層PM3上。在一些實施例中，晶粒45藉由黏合層39（例如晶粒貼合膜（DAF）、銀漿料或類似結構）貼合至聚合物層PM3。晶粒45可為應用專用積體電路（ASIC）晶片、類比晶片、感測器晶片、無線及射頻晶片、電壓調節器晶片或記憶體晶片。圖1I所示的晶粒45的數目僅用於例示，且本揭露不限於此。在一些實施例中，可在RDL結構32的聚合物層PM3上安裝二或更多個晶粒45，且所述二或更多個晶粒45可為相同類型的晶粒或不同類型的晶粒。晶粒45與晶粒25可為相同類型的晶粒或不同類型的晶粒。晶粒45的結構相似於晶粒25的結構，且可與晶粒25的結構相同或不同。
在一些實施例中，晶粒45包括基底40、多個接墊41、鈍化層42、多個連接件43及鈍化層44。晶粒45的基底40、接墊41、鈍化層42、連接件43及鈍化層44的材料、形成方法及結構特徵實質上與晶粒25的基底、接墊、鈍化層、連接件及鈍化層的材料、形成方法及結構特徵相同，此處不再闡述。
仍參照圖1I，然後在RDL結構32上形成包封體材料層48，以對晶粒45、TIV 37及黏性促進劑材料層38的側壁及頂表面進行包封。包封體材料層48的材料及形成方法相似於包封體材料層28的材料及形成方法，且可與包封體材料層28（圖1D）的材料及形成方法相同或不同。
參照圖1J，在一些實施例中，然後實行平坦化製程以暴露出晶粒45的連接件43的頂表面及TIV 37的頂表面。平坦化製程可包括磨製或研磨製程（例如CMP製程）。在一些實施例中，藉由平坦化製程移除包封體材料層48的位於晶粒45的頂表面及TIV 37的頂表面之上的部分以及黏性促進劑材料層38的位於TIV 37的頂表面上的部分，且包封體48a及黏性促進劑層38a被保留。在一些實施例中，在實行平坦化製程之後，晶粒45的頂表面、TIV 37的頂表面、黏性促進劑層38a的頂表面及包封體48a的頂表面實質上彼此共面。
參照圖1K，然後在晶粒45、TIV 37及包封體48a上形成RDL結構52。將RDL結構52電性連接至晶粒45及TIV 37。在一些實施例中，RDL結構52包括交替堆疊的多個聚合物層PM10、PM20、PM30及PM40與多個重佈線層RDL10、RDL20、RDL30及RDL40。圖1K所示的聚合物層或重佈線層的數目僅用於例示，且本揭露不限於此。RDL結構52的聚合物層及重佈線層的材料及形成方法相似於RDL結構32的材料及形成方法，且可與RDL結構32的材料及形成方法相同或不同。
重佈線層RDL10穿透聚合物層PM10且電性連接至晶粒45的連接件43及TIV 37。重佈線層RDL20穿透聚合物層PM20且電性連接至重佈線層RDL10。重佈線層RDL30穿透聚合物層PM30且電性連接至重佈線層RDL20。重佈線層RDL40穿透聚合物層PM40且電性連接至重佈線層RDL30。
在一些實施例中，與重佈線層RDL1及RDL2相似，重佈線層RDL10、RDL20、RDL30及RDL40分別包括晶種層SL及在其上形成的導電層CL。在一些實施例中，重佈線層RDL10、RDL20、RDL30分別包括彼此連接的多個通孔V與多條導線T。通孔V嵌入聚合物層PM10、PM20、PM30中且穿透聚合物層PM10、PM20、PM30，以連接重佈線層RDL10、RDL20、RDL30的導線T，導線T位於聚合物層PM10、PM20、PM30上，且分別在聚合物層PM10、PM20、PM30的頂表面上延伸。
在一些實施例中，重佈線層RDL40是RDL結構52的最頂部重佈線層，且被稱為用於球安裝的球下金屬（under-ball metallurgy，UBM）層。
仍參照圖1K，在RDL結構52的重佈線層RDL40之上形成電性連接至重佈線層RDL40的多個連接件56。在一些實施例中，連接件56被稱為導電端子。在一些實施例中，連接件56可為球格陣列（BGA）連接件、焊料球、受控塌陷晶片連接（controlled collapse chip connection，C4）凸塊或其組合。在一些實施例中，連接件56的材料包括銅、鋁、無鉛合金（例如，金、錫、銀、鋁或銅合金）或鉛合金（例如，鉛錫合金）。連接件56可藉由合適的製程（例如蒸鍍、鍍覆、落球（balldropping）、絲網印刷及迴焊製程、球安裝製程或C4製程）形成。在一些實施例中，金屬柱或金屬支柱（未示出）可進一步形成於重佈線層RDL40與連接件56之間，但本揭露不限於此。連接件56藉由RDL結構52電性連接至晶粒45的連接件43及TIV 37，且進一步藉由RDL結構32電性連接至晶粒25的連接件23及TIV 15。
參照圖1K及圖1L，在一些實施例中，剝離層11在光的熱量下分解，且然後將載體10自上覆結構釋放，且因此形成封裝結構100a。在一些實施例中，封裝結構100a可進一步耦合至其他封裝結構以形成疊層封裝（package on package，PoP）裝置。
參照圖1L及圖1M，可藉由雷射鑽孔製程移除聚合物層12的部分以在聚合物層12中形成開口OP。開口OP暴露出TIV 15的底表面的部分。此後，封裝結構100a藉由多個連接件54電性連接至封裝結構200以形成PoP裝置300。連接件54填充在開口OP中且電性連接至TIV 15。封裝結構100a與封裝結構200可包括相同類型的裝置或不同類型的裝置。封裝結構200可包括主動裝置、被動裝置或其組合。在一些實施例中，封裝結構200是記憶體，例如動態隨機存取記憶體（DRAM）、靜態隨機存取記憶體（static random access memory，SRAM）或其他類型的記憶體。在一些實施例中，可進一步形成底部填充層UF，以填充封裝結構100a與封裝結構200之間的空間且環繞連接件54。
參照圖1L，在一些實施例中，封裝結構100a包括聚合物層12、晶粒25、TIV 15、黏性促進劑層18a、包封體28a、RDL結構32、晶粒45、TIV 37、黏性促進劑層38a、包封體48a、RDL結構52及連接件56。晶粒25與晶粒45藉由RDL結構32、TIV 37及RDL結構52彼此電性連接。在一些實施例中，聚合物層12設置於晶粒25的後側上，RDL結構32設置於晶粒25的前側上及晶粒45的後側上，且RDL結構52設置於晶粒45的前側上。
TIV 15在側向上位於晶粒25旁邊，且包封體28a在側向上位於晶粒25及TIV 15旁邊，對晶粒25的側壁及TIV 15的側壁進行包封。在一些實施例中，黏性促進劑層18a夾在TIV 15與包封體28a之間且與TIV 15及包封體28a實體接觸。換言之，TIV 15的側壁被黏性促進劑層18a覆蓋，且藉由其間的黏性促進劑層18a與包封體28a分離。黏性促進劑層18a的側壁在側向上被包封體28a包封。
參照圖1L及圖2A，在一些實施例中，TIV 15包括晶種層13及導電層14。晶種層13包括第一晶種層13a（例如鈦層）及第二晶種層13b（例如銅層）。在一些實施例中，黏性促進劑層18a包括第一部分P1及位於第一部分P1上的第二部分P2。舉例而言，第一部分P1在側向上位於TIV 15的第一晶種層13a的側壁上，第二部分P2在側向上位於TIV 15的第二晶種層13b的側壁及導電層14的側壁上。在一些實施例中，第二部分P2與TIV 15的第二晶種層13b及導電層14共形，而第一部分P1與TIV 15的第一晶種層13a不共形。圖2A所示的第一部分P1及第二部分P2的形狀僅用於例示，且本揭露不限於此。
在一些實施例中，第一部分P1的厚度T1與第二部分P2的厚度T2不同。在本文中，厚度T1及厚度T2分別是指第一部分P1及第二部分P2沿著與晶粒25的頂表面或底表面平行的水平方向的厚度。在一些實施例中，第二部分P2的厚度T2可為均勻的，而第一部分P1的厚度T1可自第二部分P2的底部朝向聚合物層12的頂表面逐漸減小。換言之，第一部分P1遠離第二部分P2逐漸變細，且朝向聚合物層12的頂表面逐漸變細。第一部分P1的厚度（即平均厚度）T1小於第二部分P2的厚度T2。
在一些實施例中，第一部分P1具有弧形表面，所述弧形表面亦可被稱為黏性促進劑層18a的底表面BS。在一些實施例中，TIV 15的底表面與包封體28a的底表面實質上彼此共面且與聚合物層12接觸。TIV 15的底表面不與黏性促進劑層18a接觸。黏性促進劑層18a的底表面BS高於TIV 15的底表面及包封體28a的底表面，且被包封體28a覆蓋且與包封體28a實體接觸。換言之，包封體28a的一部分在垂直方向上夾在黏性促進劑層18a與聚合物層12之間。黏性促進劑層18a在聚合物層12的頂表面上的正投影（orthographic projection）與包封體28a在聚合物層12的頂表面上的部分的正投影交疊。注意，第一部分P1的形狀僅用於例示，且本揭露不限於此。
在示出的實施例中，黏性促進劑層18a延伸至第一晶種層13a的底部，且可完全覆蓋第一晶種層13a的側壁，但本揭露不限於此。在替代性實施例中，黏性促進劑層18a的第一部分P1可覆蓋第一晶種層13a的側壁的一部分，且第一晶種層13a的側壁的另一部分可被包封體28a覆蓋且與包封體28a實體接觸，如圖2C所示。
圖2B示出TIV 37的放大剖視圖。在一些實施例中，TIV 37包括第一晶種層35a、第二晶種層35b及導電柱36。黏性促進劑層38a在側向上夾在TIV 37與包封體48a之間。在一些實施例中，黏性促進劑層38a包括位於第一晶種層35a的側壁上的第一部分P10及位於第二晶種層35b的側壁及導電柱36的側壁上的第二部分P20。除了TIV 37的一部分嵌入聚合物層PM3中之外，TIV 37及黏性促進劑層38a的其他結構特徵與TIV 15及黏性促進劑層18a的結構特徵實質上相同，此處不再闡述。
在本揭露的實施例中，黏性促進劑層形成於TIV與包封體之間，此可有助於改善TIV與包封體之間的黏附性。另一方面，黏性促進劑層可有助於避免或減少TIV接觸空氣或濕氣，且因此可避免或減少TIV的氧化。在一些實施例中，封裝結構100a的TIV 15及37在黏性促進劑層18a/38a的保護下不被氧化，但本揭露不限於此。在替代性實施例中，TIV 15及37的部分仍可能被氧化。以下將TIV 15作為實例闡述細節。
圖3A至圖3C示出TIV 15的氧化的實例。
參照圖3A至圖3C，在一些實施例中，TIV 15中所包含的金屬或自TIV 15擴散的金屬陽離子可被氧化，且可在TIV 15旁邊形成氧化物層50。氧化物層50包含金屬氧化物（例如氧化銅）。在一些實施例中，如圖3A所示，氧化物層50形成於TIV 15的側壁上且位於TIV 15與黏性促進劑層18a之間。在一些實施例中，可隨時間發生氧化物層50的遷移。亦即，氧化物層50的位置可隨時間改變。舉例而言，氧化物層50可遷移離開TIV 15的側壁，且可分佈於黏性促進劑層18a內，如圖3B所示。在一些實施例中，氧化物層50可進一步遷移出黏性促進劑層18a且位於黏性促進劑層18與包封體28a之間，如圖3C所示。儘管氧化物層50被示為連續層，但本揭露不限於此。在替代性實施例中，氧化物層50可為不連續層。氧化物層50可具有均勻的厚度或包括具有不同厚度的多個氧化物部分。
圖5A至圖5I是示出根據本揭露一些實施例的形成封裝結構及PoP裝置的方法的示意性剖視圖。圖6A至圖6C是示出聚合物層、導電圖案及黏性促進劑層的放大剖視圖。
參照圖5A，提供載體10。載體10可為玻璃載體、陶瓷載體或類似載體。藉由例如旋轉塗佈方法在載體10上形成剝離層11。在一些實施例中，剝離層11可由例如紫外（UV）膠、光熱轉換（LTHC）膠或類似膠等黏合劑或其他類型的黏合劑形成。剝離層11在光的熱量下可分解，藉此將載體10自將在隨後的步驟中形成的上覆結構釋放。
參照圖5A至圖5C，於剝離層11上形成重佈線層（RDL）結構32。在一些實施例中，RDL結構32被稱為後側RDL結構。在整個說明書中，其中「後側」是指接近封裝結構200的一側（如圖5I所示）。
在一些實施例中，RDL結構32包括多個聚合物層PM1、PM2及PM3以及多個重佈線層RDL1及RDL2。圖5C所示的聚合物層或重佈線層的數目僅用於例示，且本揭露不限於此。
如圖5A所示，首先，在剝離層11上形成聚合物層PM1。在一些實施例中，聚合物層PM1包含感光性材料（例如聚苯並噁唑（PBO）、聚醯亞胺（PI）、苯並環丁烯（BCB）、其組合或類似材料）。
然後，在聚合物層PM1上形成重佈線層RDL1的多個導電圖案CP1。在一些實施例中，導電圖案CP1包括晶種層13及位於晶種層13上的導電層14。晶種層13是金屬晶種層（例如銅晶種層）。舉例而言，晶種層13可包含鈦、銅、類似材料或其組合。在一些實施例中，晶種層包括第一晶種層13a及位於第一晶種層13a之上的第二晶種層13b（圖6A）。第一晶種層13a與第二晶種層13b可包含不同的材料。舉例而言，第一晶種層13a是鈦層，且第二晶種層13b是銅層。在一些實施例中，導電層14包含與第二晶種層13b相同且與第一晶種層13a不同的材料。導電層14包含合適的金屬（例如銅）。然而，本揭露不限於此。導電層14的側壁可與晶種層13的側壁實質上對齊。導電圖案CP1的側壁可實質上是直的、傾斜的、弧形的或類似形態。
導電圖案CP1可藉由以下製程形成：藉由物理氣相沉積（PVD）製程（例如濺射）在聚合物層PM1上形成晶種材料層。然後在晶種材料層上形成圖案化罩幕層，圖案化罩幕層具有多個開口，所述多個開口在隨後形成的導電圖案CP1的預期位置處暴露出晶種材料層的一部分。此後，藉由鍍覆製程（例如電鍍）在開口內的晶種材料層上形成導電層14。此後，藉由例如灰化製程將圖案化罩幕層剝除。藉由使用導電層14作為蝕刻罩幕的蝕刻製程移除未被導電層14覆蓋的晶種材料層。如此一來，位於導電層14之下的晶種層13被保留，晶種層13及導電層14構成導電圖案CP1。
參照圖5B，在一些實施例中，在導電圖案CP1上形成黏性促進劑材料層18，以覆蓋導電圖案CP1的頂表面及側壁。黏性促進劑材料層18可包含金屬螯合化合物（例如銅螯合物）。黏性促進劑材料層18中所包含的金屬螯合化合物與導電圖案CP1中所包含的金屬對應。亦即，黏性促進劑材料層18與導電圖案CP1包含相同的金屬元素。在一些實施例中，可藉由在螯合劑與導電圖案CP1之間進行螯合反應來形成黏性促進劑材料層18。
參照圖5B及圖11，舉例而言，黏性促進劑材料層18可藉由以下製程形成：在形成導電圖案CP1之後，在步驟S10’中，對導電圖案CP1實行預清潔製程，以對導電圖案CP1的表面進行清潔。在預清潔製程中使用的清潔劑可包括酸，例如檸檬酸（CX-100）、鹽酸、硫酸、乙酸或類似酸或其組合。舉例而言，預清潔製程可在室溫下實行達5秒至10分鐘（例如1分鐘），但本揭露不限於此。預清潔製程可移除導電圖案CP1的表面上的不期望物質（例如雜質或金屬氧化物）。在一些實施例中，在形成導電圖案CP1之後，當暴露於濕氣或空氣一段時間時，導電圖案CP1中所包含的金屬可能被氧化，且可能在導電圖案CP1的表面上形成金屬氧化物（例如氧化銅）。在導電圖案CP1的表面被氧化的實施例中，藉由預清潔製程移除導電圖案CP1的表面上的金屬氧化物。
此後，在步驟S20’中，進一步實行第一清潔製程以對導電圖案CP1的表面進行清潔。在一些實施例中，第一清潔製程可移除自預清潔製程產生的殘餘物（例如清潔劑與金屬氧化物的反應產物、殘留的清潔劑、雜質或其組合）。舉例而言，第一清潔製程可為去離子水沖洗製程，且可實行達5秒至10分鐘（例如1分鐘）。然而，本揭露不限於此。
在實行第一清潔製程之後，在步驟S30’中，實行乾燥製程以對導電圖案CP1的表面進行乾燥。在一些實施例中，將圖5B所示的結構放置在乾燥設備中，且藉由將例如乾燥氮氣等惰性氣體引入至乾燥設備中來實行乾燥製程，以對導電圖案CP1的表面進行乾燥，且亦防止導電圖案CP1再次被氧化。在一些實施例中，舉例而言，在室溫下實行乾燥製程達5秒至10分鐘（例如1分鐘）。
此後，在步驟S40’中，藉由在導電圖案CP1上施加處理劑（步驟S41’）且在導電圖案CP1與處理劑之間進行反應（例如螯合反應）（步驟S42’）來對導電圖案CP1實行處理製程。施加處理劑的方法可包括浸漬、噴塗、旋轉塗佈、類似製程或其組合。處理製程可在介於室溫至80℃的範圍內的溫度下或在40℃下實行。在一些實施例中，處理製程在鹼性環境、弱酸環境或中性pH環境中實行，但本揭露不限於此。舉例而言，處理劑的pH可處於5至12或8至12的範圍內。處理劑包括螯合劑，且螯合劑的濃度可介於0.01重量%至100重量%的範圍內。在一些實施例中，螯合劑包括能夠與導電圖案CP1的金屬（例如銅）形成配位鍵的螯合配位體。舉例而言，螯合配位體的配位體原子可包括N、O、S或其組合。在一些實施例中，螯合劑可由上述通式（I）表示。
仍參照圖5B，在處理製程期間，在導電圖案CP1的金屬與螯合劑之間進行螯合反應，且在導電圖案CP1的表面上形成金屬螯合化合物（即，黏性促進劑材料層18）。在螯合反應期間，在導電圖案CP1的表面上或自導電圖案CP1擴散的金屬原子或金屬陽離子與螯合劑螯合，且在金屬原子或陽離子與螯合劑的螯合配位體之間形成配位鍵。在導電圖案CP1包含銅的一些實施例中，金屬陽離子可為Cu +或Cu 2+。在一些實施例中，可在相應的金屬原子或陽離子與螯合劑的相同或不同類型的螯合配位體之間形成配位鍵。
參照圖5B，在一些實施例中，螯合劑對導電圖案CP1中包含的金屬具有特定親和力，且僅與導電圖案CP1反應而不與聚合物層PM1反應。因此，藉由處理製程在導電圖案CP1的表面上選擇性地形成黏性促進劑材料層18。
在一些實施例中，舉例而言，處理製程的持續時間可介於5秒至10分鐘的範圍內。然而，本揭露不限於此。根據產品設計，可依據黏性促進劑材料層18的所需厚度來調節處理製程的持續時間。在一些實施例中，黏性促進劑材料層18的厚度隨著處理製程的持續時間增加而增加。黏性促進劑材料層18的厚度增長率可隨著時間而降低。此乃因隨著黏性促進劑材料層18的厚度增加，金屬陽離子擴散至金屬螯合物外部進而與螯合劑反應所需的時間增加。
在一些實施例中，如圖11的步驟S50’所示，然後實行第二清潔製程以對黏性促進劑材料層18的表面進行清潔。第二清潔製程可為去離子水沖洗製程，且可實行達5秒至10分鐘（例如1分鐘）。此後，在步驟S60’中，可實行乾燥製程以對黏性促進劑材料層18的表面進行乾燥。乾燥製程可使用乾燥空氣來實行。在一些實施例中，舉例而言，在室溫下實行乾燥製程達5秒至10分鐘（例如1分鐘）。如此一來，黏性促進劑材料層18的形成就完成了。
參照圖5B及圖6A，在一些實施例中，導電層14的側壁及頂表面被覆蓋（例如被黏性促進劑材料層18完全覆蓋）。晶種層13的側壁可被黏性促進劑材料層18部分覆蓋或完全覆蓋。在晶種層13包括第一晶種層13a及第二晶種層13b、且導電層14與第二晶種層13b包含相同的金屬（例如銅）、且第一晶種層13a包含與第二晶種層13b不同的金屬（例如鈦）的一些實施例中，螯合劑可與導電層14及第二晶種層13b中所包含的銅反應而不與第一晶種層13a中所包含的鈦反應。在一些實施例中，藉由螯合反應產生的金屬螯合物形成在導電層14的側壁及第二晶種層13b的側壁上且覆蓋導電層14的側壁及第二晶種層13b的側壁，且可進一步延伸以（部分或完全）覆蓋第一晶種層13a的側壁。換言之，黏性促進劑材料層18與導電圖案CP1的第一晶種層13a、第二晶種層13b及導電層14實體接觸。化學鍵（例如配位鍵）形成在第二晶種層13b與黏性促進劑材料層18之間以及導電層14與黏性促進劑材料層18之間，而在第一晶種層13a與黏性促進劑材料層18之間不形成化學鍵。
參照圖5C，在重佈線層RDL1的導電圖案CP1之間形成聚合物層PM2。在一些實施例中，聚合物層PM2包含感光性材料（例如聚苯並噁唑（PBO）、聚醯亞胺（PI）、苯並環丁烯（BCB）、其組合或類似材料）。
然後，可在重佈線層RDL1之上形成重佈線層RDL2，以電性連接至重佈線層RDL1。在一些實施例中，重佈線層RDL2包括形成在聚合物層PM3中的多個導電圖案CP2及形成於導電圖案CP1與導電圖案CP2之間以將重佈線層RDL1與重佈線層RDL2電性連接的多個通孔V。在一些實施例中，通孔V與位於其之上的導電圖案CP2一體地形成。舉例而言，通孔V及導電圖案CP2藉由雙鑲嵌製程（dual damascene process）形成。在一些實施例中，通孔V的寬度隨著通孔V變得更接近於導電圖案CP1而減小。
在一些實施例中，如圖5C及圖6A所示，導電圖案CP2及通孔V分別包括晶種層13及位於晶種層13上的導電層14。在導電圖案CP2與通孔V一體地形成的一些實施例中，導電圖案CP2的晶種層13與通孔V的晶種層13連續，且導電圖案CP2的導電層14與通孔V的導電層14連續。然而，本揭露不限於此。在替代性實施例中，分別形成通孔V及導電圖案CP2。在此種實施例中，導電圖案CP2的晶種層13連續地設置於導電圖案CP2的導電層14與通孔V的導電層14之間。
導電層14的側壁可與晶種層13的側壁實質上對齊。導電圖案CP1的側壁可實質上是直的、傾斜的、弧形的或類似形態。晶種層13是金屬晶種層（例如銅晶種層）。舉例而言，晶種層13可包含鈦、銅、類似材料或其組合。在一些實施例中，晶種層13包括第一晶種層13a及位於第一晶種層13a之上的第二晶種層13b。第一晶種層13a與第二晶種層13b可包含不同的材料。舉例而言，第一晶種層13a是鈦層，且第二晶種層13b是銅層。在一些實施例中，導電層14包含與第二晶種層13b相同且與第一晶種層13a不同的材料。導電層14包含合適的金屬（例如銅）。
在一些實施例中，在形成重佈線層RDL2之後，在聚合物層PM2之上形成聚合物層PM3以覆蓋重佈線層RDL2。重佈線層RDL1穿透至聚合物層PM2中，且重佈線層RDL2穿透聚合物層PM2的部分以電性連接至重佈線層RDL1。在一些實施例中，導電圖案CP1、CP2例如是導線。導電圖案CP1嵌入聚合物層PM2中，且分別位於聚合物層PM1的頂表面上且在所述頂表面上延伸。導電圖案CP2嵌入聚合物層PM3中，且分別位於聚合物層PM2的頂表面上且在所述頂表面上延伸。通孔V穿透導電圖案CP1與導電圖案CP2之間的聚合物層PM2。聚合物層PM3位於聚合物層PM2及重佈線層RDL2上且覆蓋聚合物層PM2及重佈線層RDL2。
仍參照圖5C，在一些實施例中，對聚合物層PM3進行圖案化以形成多個開口34。開口34暴露出重佈線層RDL2的頂表面的一部分。在一些實施例中，導電端子可形成在被開口34暴露出的重佈線層RDL2上。
參照圖5D，在被聚合物層PM3的開口34暴露出的重佈線層RDL2上形成多個積體扇出型穿孔（TIV）37。在一些實施例中，TIV 37包括晶種層35及位於晶種層35上的導電柱36。晶種層35是金屬晶種層（例如銅晶種層）。舉例而言，晶種層35可包含鈦、銅、類似材料或其組合。在一些實施例中，晶種層35包括第一晶種層35a及位於第一晶種層35a之上的第二晶種層35b（圖7A）。第一晶種層35a與第二晶種層35b可包含不同的材料。舉例而言，第一晶種層是鈦層，且第二晶種層是銅層。在一些實施例中，導電柱36包含與第二晶種層35b相同且與第一晶種層35a不同的材料。導電柱36包含合適的金屬（例如銅）。然而，本揭露不限於此。導電柱36的側壁可與晶種層35的側壁實質上對齊。TIV 37的側壁可實質上是直的、傾斜的、弧形的或類似形態。TIV 37亦可被稱為穿孔（through via，TV）。
TIV 37可藉由以下製程形成：藉由物理氣相沉積（PVD）製程（例如濺射）在聚合物層PM3的暴露表面上形成晶種材料層。然後在晶種材料層上形成圖案化罩幕層，圖案化罩幕層具有多個開口，所述多個開口在隨後形成的TIV 37的預定位置處暴露出晶種材料層的一部分。此後，藉由鍍覆製程（例如電鍍）在開口內的晶種材料層上形成導電柱36。此後，藉由例如灰化製程將圖案化罩幕層剝除。藉由使用導電柱36作為蝕刻罩幕的蝕刻製程將未被導電柱36覆蓋的晶種材料層移除。如此一來，位於導電柱36之下的晶種層35被保留，且晶種層35及導電柱36構成TIV 37。注意，圖5D所示的TIV 37的數目及位置僅用於例示，且本揭露不限於此。在替代性實施例（未示出）中，TIV 37可直接設置於導電圖案CP1上方。
仍參照圖5D，然後形成黏性促進劑材料層38以覆蓋TIV 37的側壁及頂表面。在一些實施例中，黏性促進劑材料層38包含金屬螯合物（例如銅螯合物）。黏性促進劑材料層38的形成方法相似於黏性促進劑材料層18的形成方法，且可與黏性促進劑材料層18的形成方法實質上相同或不同，此處不再闡述。黏性促進劑材料層38覆蓋導電柱36的側壁及頂表面以及晶種層35位於聚合物層PM3的頂表面上的側壁。
參照圖5E，藉由拾取及放置製程將晶粒45安裝於聚合物層PM3上。在一些實施例中，藉由黏合層39（例如晶粒貼合膜（DAF）、銀漿料或類似結構）將晶粒45貼合至聚合物層PM3。在一些實施例中，舉例而言，晶粒45是自晶圓切割開的多個晶粒中的一者。晶粒45可為應用專用積體電路（ASIC）晶片、類比晶片、感測器晶片、無線及射頻晶片、電壓調節器晶片或記憶體（例如DRAM）晶片。圖5D所示的晶粒45的數目僅用於例示，且本揭露不限於此。在一些實施例中，二或更多個晶粒45可在載體10之上並排設置於聚合物層PM3上，且所述二或更多個晶粒45可為相同類型的晶粒或不同類型的晶粒。
仍參照圖5E，晶粒45設置於聚合物層PM3上且在側向上位於TIV 37之間，即，TIV 37在側向上位於晶粒45旁邊或周圍。在一些實施例中，晶粒45包括基底40、多個接墊41、鈍化層42、多個連接件43及鈍化層44。在一些實施例中，基底40由矽或其他半導體材料製成。作為另外一種選擇或附加地，基底40包含其他基礎半導體材料（例如鍺、砷化鎵）或其他合適的半導體材料。在一些實施例中，基底40可更包括例如各種摻雜區、掩埋層及/或磊晶層等其他特徵。此外，在一些實施例中，基底40由合金半導體（例如矽鍺、碳化矽鍺、磷化鎵砷、或磷化鎵銦）製成。此外，基底40可為絕緣體上半導體（例如絕緣體上矽（SOI）或藍寶石上矽）。
在一些實施例中，在基底40中或在基底40上形成多個裝置。所述裝置可為主動裝置、被動裝置或其組合。在一些實施例中，裝置為積體電路裝置。所述裝置是例如電晶體、電容器、電阻器、二極體、光二極體、熔絲裝置、或類似裝置、或其組合。
在一些實施例中，在基底40上的裝置之上形成內連線結構及介電結構。內線連結構形成於介電結構中且連接至不同的裝置以形成功能電路。在一些實施例中，介電結構包括層間介電層（ILD）及一或多個金屬間介電層（IMD）。在一些實施例中，內連線結構包括多層金屬線及插塞（未示出）。金屬線及插塞包含例如金屬、金屬合金或其組合等導電材料。舉例而言，導電材料可包含鎢（W）、銅（Cu）、銅合金、鋁（Al）、鋁合金或其組合。插塞包括接觸插塞及通孔插塞。接觸插塞位於ILD中，以連接至金屬線及裝置。通孔插塞位於IMD中，以連接至不同層中的金屬線。
接墊41可為或電性連接至內連線結構的頂部導電特徵，且進一步藉由內連線結構電性連接至形成於基底40上的裝置。接墊41的材料可包括金屬或金屬合金，例如鋁、銅、鎳或其合金。
鈍化層42形成於基底40之上且覆蓋接墊41的一部分。接墊41的另一部分被鈍化層42暴露出且用作晶粒45的外部連接。連接件43形成於未被鈍化層42覆蓋的接墊41上且電性連接至接墊41。連接件43包括焊料凸塊、金凸塊、銅凸塊、銅柱、銅支柱或類似結構。鈍化層44形成於鈍化層42之上，且在側向上位於連接件43旁邊，以覆蓋連接件43的側壁。鈍化層42及44分別包含絕緣材料（例如氧化矽、氮化矽、聚合物或其組合）。聚合物可包括聚苯並噁唑（PBO）、聚醯亞胺（PI）、苯並環丁烯（BCB）、類似材料或其組合。鈍化層42的材料與鈍化層44的材料可相同或不同。在一些實施例中，鈍化層44的頂表面與連接件43的頂表面實質上彼此共面。
仍參照圖5E，然後在載體10之上形成包封體材料層48，以對晶粒45、TIV 37及黏性促進劑材料層38進行包封。具體而言，包封體材料層48形成於聚合物層PM3上，對晶粒45的側壁及頂表面、黏性促進劑材料層38的側壁及頂表面進行包封。黏性促進劑材料層38夾在TIV 37與包封體材料層48之間。在一些實施例中，黏性促進劑材料層38包括可與包封體材料層48反應的官能基（例如上述式中的官能基X、Y、Z），且可在黏性促進劑材料層38與包封體材料層48之間形成化學鍵。
在一些實施例中，包封體材料層48包含模製化合物、模製底部填充膠、例如環氧樹脂等樹脂、其組合或類似材料。在一些其他實施例中，包封體材料層48包含感光性材料（例如聚苯並噁唑（PBO）、聚醯亞胺（PI）、苯並環丁烯（BCB）、其組合或類似材料），所述材料可易於藉由曝光及顯影製程或雷射鑽孔製程被圖案化。在替代性實施例中，包封體材料層48包含氮化物（例如，氮化矽）、氧化物（例如，氧化矽）、磷矽酸鹽玻璃（PSG）、硼矽酸鹽玻璃（BSG）、硼摻雜磷矽酸鹽玻璃（BPSG）、其組合或類似材料。
在一些實施例中，包封體材料層48包含複合材料，所述複合材料包括基材（例如，聚合物）以及分佈於所述基材中的多種填料。填料可為單一元素、化合物（例如，氮化物、氧化物）或其組合。舉例而言，填料可包含氧化矽、氧化鋁、氮化硼、氧化鋁、二氧化矽或類似材料。在一些實施例中，填料可為球狀填料，但本揭露不限於此。填料的剖面形狀可為圓形、橢圓形或任何其他形狀。在一些實施例中，包封體材料層48藉由合適的製作技術（例如模製、旋轉塗佈、疊層、沉積或類似製程）形成。
參照圖5F，在一些實施例中，實行平坦化製程以移除包封體材料層48的位於晶粒45的頂表面及TIV 37的頂表面之上的部分以及黏性促進劑材料層38的位於TIV 37的頂表面上的部分，使得晶粒45的連接件43的頂表面及TIV 37的頂表面被暴露出。平坦化製程包括磨製或研磨製程（例如化學機械研磨（CMP）製程）。
在實行平坦化製程之後，形成多個黏性促進劑層38a及包封體48a。黏性促進劑層38a位於聚合物層PM3上且在側向上位於TIV 37旁邊，且環繞TIV 37的側壁。包封體48a位於聚合物層PM3上且在側向上位於晶粒45、黏性促進劑層38a及TIV 37旁邊，且對晶粒45的側壁、黏性促進劑層38a的側壁及TIV 37的側壁進行包封。黏性促進劑層38a夾在TIV 37與包封體48a之間且與TIV 37及包封體48a實體接觸。換言之，包封體48a不與TIV 37直接實體接觸，且藉由其間的黏性促進劑層38a與TIV 37分離。在一些實施例中，如圖5F及圖7A所示，藉由平坦化製程移除TIV 37的部分，且因此TIV 37的頂表面37t低於黏性促進劑層38a的頂表面及包封體48a的頂表面。然而，本揭露不限於此。在替代性實施例中，晶粒45的頂表面、TIV 37的頂表面、黏性促進劑層38a的頂表面及包封體48a的頂表面實質上彼此共面。
參照圖5G，在晶粒45、TIV 37及包封體48a上形成重佈線層（RDL）結構52。RDL結構52電性連接至晶粒45及TIV 37。在一些實施例中，RDL結構52包括交替堆疊的多個聚合物層PM10、PM20、PM30及PM40與多個重佈線層RDL10、RDL20、RDL30及RDL40。圖5K所示的聚合物層或重佈線層的數目僅用於例示，且本揭露不限於此。RDL結構52的聚合物層及重佈線層的材料及形成方法相似於RDL結構32的材料及形成方法，且可與RDL結構32的材料及形成方法相同或不同。
重佈線層RDL10穿透聚合物層PM10並電性連接至晶粒45的連接件43及TIV 37。重佈線層RDL20穿透聚合物層PM20且電性連接至重佈線層RDL10。重佈線層RDL30穿透聚合物層PM30且電性連接至重佈線層RDL20。重佈線層RDL40穿透聚合物層PM40且電性連接至重佈線層RDL30。
在一些實施例中，與重佈線層RDL1及RDL2相似，重佈線層RDL10、RDL20、RDL30及RDL40分別包括晶種層SL及在其上形成的導電層CL。在一些實施例中，重佈線層RDL10、RDL20、RDL30分別包括彼此連接的多個通孔V及多條導線T。通孔V嵌入聚合物層PM30、PM20、PM10中並穿透聚合物層PM30、PM20、PM10，以連接重佈線層RDL10、RDL20、RDL30的導線T，導線T位於聚合物層PM30、PM20、PM10上，並分別在聚合物層PM30、PM20、PM10的頂表面上延伸。在一些實施例中，重佈線層RDL40是RDL結構52的最頂部重佈線層，且被稱為用於球安裝的球下金屬（UBM）層。
仍參照圖5G，在RDL結構52的重佈線層RDL40之上形成電性連接至RDL結構52的重佈線層RDL40的多個連接件56。在一些實施例中，連接件56被稱為導電端子。在一些實施例中，連接件56可為球格陣列（BGA）連接件、焊料球、受控塌陷晶片連接（C4）凸塊或其組合。在一些實施例中，連接件56的材料包括銅、鋁、無鉛合金（例如，金、錫、銀、鋁或銅合金）或鉛合金（例如，鉛錫合金）。連接件56可藉由合適的製程（例如蒸鍍、鍍覆、落球、絲網印刷及迴焊製程、球安裝製程或C4製程）形成。在一些實施例中，金屬柱或金屬支柱（未示出）可進一步形成於重佈線層RDL40與連接件56之間，但本揭露不限於此。連接件56藉由RDL結構52電性連接至晶粒45的連接件43及TIV 37，且進一步藉由TIV 37電性連接至RDL結構32。
參照圖5G及圖5H，在一些實施例中，剝離層11在光的熱量下分解，且然後將載體10自上覆結構釋放，且因此形成封裝結構100b。在一些實施例中，封裝結構100b可進一步耦合至其他封裝結構以形成疊層封裝（PoP）裝置。
參照圖5H及圖5I，可藉由雷射鑽孔製程移除聚合物層PM1的部分，以在聚合物層PM1中形成開口OP。在一些實施例中，在聚合物層PM1之上形成介電層58，且在聚合物層PM1及介電層58中形成開口OP。介電層58包括基底介電層（例如味之素構成膜（ABF）或類似結構）。開口OP暴露出導電圖案CP1的底表面的部分。此後，封裝結構100b藉由多個連接件60電性連接至封裝結構200以形成PoP裝置300。連接件60填充在開口OP中且電性連接至導電圖案CP1。舉例而言，連接件60穿過聚合物層PM1及介電層58，以接觸導電圖案CP1。封裝結構100b與封裝結構200可包括相同類型的裝置或不同類型的裝置。封裝結構200可包括具有與晶粒45相似的結構的至少一個晶粒。封裝結構200可包括主動裝置、被動裝置或其組合。在一些實施例中，封裝結構200是記憶體，例如動態隨機存取記憶體（DRAM）、靜態隨機存取記憶體（SRAM）或其他類型的記憶體。在一些實施例中，可進一步形成底部填充層62，以填充封裝結構100b與封裝結構200之間的空間並環繞連接件60。
參照圖5I，在一些實施例中，封裝結構100b包括RDL結構32、RDL結構52及連接件56，RDL結構32包括導電圖案CP1、位於導電圖案CP1旁邊的黏性促進劑層18a、晶粒45、TIV 37、位於TIV 37旁邊的黏性促進劑層38a。RDL結構32與RDL結構52藉由TIV 37彼此電性連接。在一些實施例中，RDL結構32設置於晶粒45的後側上，且RDL結構52設置於晶粒45的前側上。
在一些實施例中，導電圖案CP1緊鄰於封裝結構200，且聚合物層PM2環繞導電圖案CP1。在一些實施例中，黏性促進劑層18a夾在導電圖案CP1與聚合物層PM2之間且與導電圖案CP1及聚合物層PM2實體接觸。換言之，導電圖案CP1的頂表面及側壁被黏性促進劑層18a覆蓋，且藉由其間的黏性促進劑層18a與聚合物層PM2分離。
參照圖5I及圖6A，在一些實施例中，導電圖案CP1包括晶種層13及導電層14。晶種層13包括第一晶種層13a（例如鈦層）及第二晶種層13b（例如銅層）。在一些實施例中，黏性促進劑層18a在側向上位於導電圖案CP1的導電層14的側壁、第一晶種層13a的側壁及第二晶種層13b的側壁上。舉例而言，黏性促進劑層18a連續地覆蓋導電圖案CP1的導電層14的側壁、第一晶種層13a的側壁及第二晶種層13b的側壁。在一些實施例中，黏性促進劑層18a的底表面與聚合物層PM1完全直接接觸。
參照圖6B，在替代性實施例中，黏性促進劑層18a包括第一部分P1及位於第一部分P1上的第二部分P2。舉例而言，第一部分P1在側向上位於導電圖案CP1的第一晶種層13a的側壁上，且第二部分P2在側向上位於導電圖案CP1的第二晶種層13b的側壁及導電層14的側壁上。在一些實施例中，第二部分P2是位於導電圖案CP1的第二晶種層13b及導電層14上的共形層，而第一部分P1並非位於導電圖案CP1的第一晶種層13a上的共形層。圖6B所示的第一部分P1及第二部分P2的形狀僅用於例示，且本揭露不限於此。
在一些實施例中，第一部分P1的厚度T1與第二部分P2的厚度T2不同。在本文中，厚度T1及厚度T2分別是指第一部分P1及第二部分P2沿著與晶粒45的頂表面或底表面平行的水平方向的厚度。在一些實施例中，第二部分P2的厚度T2可為均勻的，而第一部分P1的厚度T1可自第二部分P2的底部朝向聚合物層PM1的頂表面逐漸減小。換言之，第一部分P1遠離第二部分P2逐漸變細，且朝向聚合物層PM1的頂表面逐漸變細。第一部分P1的厚度（例如，平均厚度）T1小於第二部分P2的厚度T2。
在一些實施例中，第一部分P1具有弧形表面，所述弧形表面亦可被稱為黏性促進劑層18a的底表面BS。在一些實施例中，導電圖案CP1的底表面與聚合物層PM2的底表面實質上彼此共面且與聚合物層PM1接觸。舉例而言，導電圖案CP1的底表面不與黏性促進劑層18a接觸。黏性促進劑層18a的底表面BS的至少一部分高於導電圖案CP1的底表面及聚合物層PM2的底表面，且被聚合物層PM2覆蓋且與聚合物層PM2實體接觸。換言之，聚合物層PM2的一部分直接位於黏性促進劑層18a的底表面BS的一部分下，且在垂直方向上夾在黏性促進劑層18a與聚合物層PM1之間。黏性促進劑層18a在聚合物層PM1的頂表面上的正投影與聚合物層PM2在聚合物層PM1的頂表面上的部分的正投影交疊。注意，第一部分P1的形狀僅用於例示，且本揭露不限於此。
在示出的實施例中，黏性促進劑層18a延伸至第一晶種層13a的底部，且可完全覆蓋第一晶種層13a的側壁，但本揭露不限於此。在替代性實施例中，黏性促進劑層18a的第一部分P1可覆蓋第一晶種層13a的側壁的一部分，且第一晶種層13a的側壁的另一部分可被包封體28a覆蓋且與包封體28a實體接觸，如圖6C所示。
在一些實施例中，TIV 37在側向上位於晶粒45旁邊，且包封體48a在側向上位於晶粒45及TIV 37旁邊並對晶粒45的側壁及TIV 37的側壁進行包封。在一些實施例中，黏性促進劑層38a夾在TIV 37與包封體48a之間且與TIV 37及包封體48a實體接觸。換言之，TIV 37的側壁被黏性促進劑層38a覆蓋，且藉由其間的黏性促進劑層38a與包封體48a分離。黏性促進劑層38a的側壁被包封體48a在側向上包封。
參照圖5I及圖7A，在一些實施例中，TIV 37包括晶種層35及導電柱36。晶種層35包括第一晶種層35a（例如鈦層）及第二晶種層35b（例如銅層）。TIV 37的一部分嵌入聚合物層PM3中。舉例而言，第一晶種層35a的部分及第二晶種層35b的部分嵌入聚合物層PM3中。在一些實施例中，TIV 37的頂表面37t低於包封體48a的頂表面及黏性促進劑層38a的頂表面。舉例而言，包封體48a的頂表面與黏性促進劑層38a的頂表面實質上共面。在一些實施例中，黏性促進劑層38a連續地覆蓋TIV 37的導電柱36的側壁、第一晶種層35a的側壁及第二晶種層35b的側壁。在一些實施例中，黏性促進劑層38a的底表面與聚合物層PM3完全直接接觸。
參照圖5L及圖7B，在一些實施例中，黏性促進劑層38a包括第一部分P10及位於第一部分P10上的第二部分P20。舉例而言，第一部分P10在側向上位於TIV 37的第一晶種層35a的側壁上，第二部分P20在側向上位於TIV 37的第二晶種層35b的側壁及導電柱36的側壁上。在一些實施例中，第二部分P20是位於TIV 37的第二晶種層35b及導電柱36上的共形層，而第一部分P10並非位於TIV 37的第一晶種層35a上的共形層。圖7B所示的第一部分P10及第二部分P20的形狀僅用於例示，且本揭露不限於此。
在一些實施例中，第一部分P10的厚度T3與第二部分P20的厚度T4不同。在本文中，厚度T3及厚度T4分別是指第一部分P10及第二部分P20沿著與晶粒45的頂表面或底表面平行的水平方向的厚度。在一些實施例中，第二部分P20的厚度T4可為均勻的，而第一部分P10的厚度T3可自第二部分P20的底部朝向聚合物層PM3的頂表面逐漸減小。換言之，第一部分P10遠離第二部分P20逐漸變細，且朝向聚合物層PM3的頂表面逐漸變細。第一部分P10的厚度（例如平均厚度）T3小於第二部分P20的厚度T4。
在一些實施例中，第一部分P10具有弧形表面，所述弧形表面亦可被稱為黏性促進劑層38a的底表面BS’。在一些實施例中，TIV 37的底表面與包封體48a的底表面實質上彼此共面並與聚合物層PM3接觸。TIV 37的底表面不與黏性促進劑層38a接觸。黏性促進劑層38a的底表面BS’的至少一部分高於TIV 37的底表面及包封體48a的底表面，且被包封體48a覆蓋且與包封體48a實體接觸。換言之，包封體48a的一部分在垂直方向上夾在黏性促進劑層38a與聚合物層PM3之間。黏性促進劑層38a在聚合物層PM3的頂表面上的正投影與包封體48a在聚合物層PM3的頂表面上的部分的正投影交疊。注意，第一部分P10的形狀僅用於例示，且本揭露不限於此。
在示出的實施例中，黏性促進劑層38a延伸至第一晶種層35a的底部，且可完全覆蓋第一晶種層35a的側壁，但本揭露不限於此。在替代性實施例中，黏性促進劑層38a的第一部分P10可覆蓋第一晶種層35a的側壁的一部分，且第一晶種層35a的側壁的另一部分可被包封體48a覆蓋且與包封體48a實體接觸，如圖7C所示。
在一些實施例中，TIV 37的側壁被示為實質上直的。然而，本揭露不限於此。在替代性實施例中，TIV 37具有彎曲的側壁及/或傾斜的側壁。舉例而言，如圖8所示，TIV 37設置在包封體48a的開口49中。在一些實施例中，TIV 37、黏性促進劑層38a及開口49具有彎曲的側壁。開口49具有彎曲的側壁49s1、49s2（亦被稱為包封體48a的內側壁49s1、49s2），且黏性促進劑層38a是包封體48a的側壁49s1、49s2與TIV 37之間的共形層。在此種實施例中，當內側壁49s1、49s2變得更接近RDL結構32時，內側壁49s1、49s2之間的距離d減小且然後增大。相似地，TIV 37的寬度w亦隨著TIV 37自上表面朝向RDL結構32延伸而減小且然後增大。
在一些實施例中，黏性促進劑層18a、38a被示為單層。然而，黏性促進劑層18a、38a可具有多層式結構。舉例而言，如圖9A所示，黏性促進劑層18a包括第一黏性促進劑層19a及共形地設置於第一黏性促進劑層19a上的第二黏性促進劑層19b。第一黏性促進劑層19a的材料與第二黏性促進劑層19b的材料不同，且第一黏性促進劑層19a與第二黏性促進劑層19b可分別包含如上所述的金屬螯合化合物。第二黏性促進劑層19b包括對第一黏性促進劑層19a及/或聚合物層PM2具有特定親和力的材料。舉例而言，與第一黏性促進劑層19a相比，第二黏性促進劑層19b對聚合物層PM2具有更大的親和力。在一些實施例中，第一黏性促進劑層19a的底表面及第二黏性促進劑層19b的底表面例如部分地高於導電圖案CP1的底表面及聚合物層PM2的底表面，且被聚合物層PM2覆蓋且與聚合物層PM2實體接觸。然而，本揭露不限於此。第一黏性促進劑層19a的底表面及第二黏性促進劑層19b的底表面可如圖6A所示般完全與聚合物層PM1接觸，或如圖6C所示般完全高於導電圖案CP1的底表面。相似地，位於TIV 37上的黏性促進劑層38a可具有多層式結構。
在一些實施例中，黏性促進劑層18a、38a被示為連續層。然而，本揭露不限於此。在替代性實施例中，黏性促進劑層18a、38a中的一或二者是非連續層。舉例而言，如圖9B所示，黏性促進劑層18a包括位於導電圖案CP1的頂表面及/或側壁上的多個黏性促進劑圖案19p。黏性促進劑圖案19p可分別包括如上所述的金屬螯合化合物。在一些實施例中，黏性促進劑圖案19p同時形成且具有相同的材料。與在實行如圖5B所示的預清潔製程之後形成的黏性促進劑層18a相比，可藉由省略或實行較上述少的預清潔製程來形成島狀黏性促進劑圖案19p。黏性促進劑圖案19p可具有實質上相同或不同的大小（例如，高度及/或寬度），且具有相似或不同的形狀。黏性促進劑圖案19p可分別成形為部分球體、合併球體或任何合適的形狀。黏性促進劑圖案19p彼此在實體上分離，且因此導電圖案CP1的部分被黏性促進劑圖案19p暴露出。黏性促進劑圖案19p可隨機或規則地分散於導電圖案CP1的暴露表面上。亦即，黏性促進劑圖案19p之間的距離可為恆定的或不同的。在一些實施例中，導電圖案CP1包括晶種層13及導電層14，且黏性促進劑圖案19p可設置於晶種層13及/或導電層14上。舉例而言，如圖9B所示，黏性促進劑圖案19p被示出為位於導電圖案CP1的導電層14的側壁及頂表面上。然而，本揭露不受限制。黏性促進劑圖案19p可設置於導電圖案CP1的第一晶種層13a、第二晶種層13b及導電層14中的至少一者上且與導電圖案CP1的第一晶種層13a、第二晶種層13b及導電層14中的至少一者實體接觸。
在一些實施例中，黏性促進劑圖案19p向聚合物層PM2提供較大的接觸面積，而此可有助於改善導電圖案CP1與聚合物層PM2之間的黏附性。相似地，TIV 37上的黏性促進劑層38a可為非連續層，且包括多個黏性促進劑圖案。因此，黏性促進劑圖案有助於改善TIV 37與包封體48a之間的黏附性。
在本揭露的實施例中，黏性促進劑層形成於導電圖案與聚合物層之間，而此可有助於改善導電圖案與聚合物層之間的黏附性。舉例而言，用於在聚合物層PM1中形成開口OP的雷射鑽孔製程可能造成導電圖案CP1與聚合物層PM2之間的分層或裂紋，且藉由導電圖案CP1與聚合物層PM2之間的黏性促進劑層18a防止或減少該問題。另一方面，黏性促進劑層可有助於避免或減少導電圖案接觸空氣或濕氣，且因此可避免或減少導電圖案的氧化。因此，可防止由於銅氧化而形成枝晶。在一些實施例中，封裝結構100b的導電圖案CP1在黏性促進劑層18a的保護下不被氧化，但本揭露不限於此。
相似地，在本揭露的實施例中，黏性促進劑層38a位於TIV與包封體之間，此可有助於改善TIV與包封體之間的黏附性。另外，如圖5I所示，TIV 37藉由聚合物層PM2的位於TIV 37正下方的部分WP與導電圖案CP1在實體上分離。在一些實施例中，TIV 37在實體上連接至導電圖案CP2，且導電圖案CP2藉由在TIV 37下方的區中位於導電圖案CP2與導電圖案CP1間的聚合物層PM2的部分WP與導電圖案CP1分離。舉例而言，部分WP在聚合物層PM1的頂表面上的正投影與TIV 37在聚合物層PM1的頂表面上的正投影完全交疊。在一些實施例中，在聚合物層PM2的部分WP中不存在導電圖案。亦即，在TIV 37下方的區及導電圖案CP2在TIV 37下方的對應部分中不存在導電圖案，進而在實體上連接導電圖案CP2與下伏導電圖案CP1。聚合物層PM2的部分WP被稱為弱點（weak point），由於它可能導致其之上的TIV 37自包封體48a分層。然而，在一些實施例中，TIV 37與包封體48a之間的黏附性得到增強，且因此防止或減少由於弱點引起的分層。另一方面，黏性促進劑層38a可有助於避免或減少TIV 37接觸空氣或濕氣，且因此可避免或減少TIV 37的氧化。在一些實施例中，封裝結構100b的TIV 37在黏性促進劑層38a的保護下不被氧化，但本揭露不限於此。在替代性實施例中，導電圖案CP1的部分及TIV 37的部分可能被氧化。以下將TIV 37作為實例闡述細節。
圖10A至圖10C示出TIV 37的氧化的實例。
參照圖10A至圖10C，在一些實施例中，TIV 37中包含的金屬或自TIV 37擴散的金屬陽離子可被氧化，且可在TIV 37旁邊形成氧化物層50。氧化物層50包括金屬氧化物（例如氧化銅）。在一些實施例中，如圖10A所示，氧化物層50形成於TIV 37的側壁上且位於TIV 37與黏性促進劑層38a之間。在一些實施例中，可隨時間發生氧化物層50的遷移。亦即，氧化物層50的位置可隨時間改變。舉例而言，氧化物層50可遷移離開TIV 37的側壁，且可分佈於黏性促進劑層38a內，如圖10B所示。在一些實施例中，氧化物層50可自黏性促進劑層38a遷移至黏性促進劑層38a與包封體48a之間，如圖10C所示。儘管氧化物層50被示為連續層，但本揭露不限於此。在替代性實施例中，氧化物層50可為不連續層。氧化物層50可具有均勻的厚度或包括具有不同厚度的多個氧化物部分。
儘管僅導電圖案CP1及位於包封體48a旁邊的TIV 37上被示出為分別具有黏性促進劑層18a、38a，但本揭露不限於此。若需要，可在RDL結構或內連線結構的任何導線、通孔或任何位置的穿孔的表面上形成黏性促進劑層，以改善對相鄰層的黏附性。
圖12示出根據一些實施例的半導體裝置的製造方法。儘管所述方法被示出及/或被闡述為一系列動作或事件，但應理解，所述方法不限於所示出的次序或動作。因此，在一些實施例中，所述動作可以與所示不同的次序來施行，及/或可同時施行。此外，在一些實施例中，所示的動作或事件可被細分成可在單獨的時間施行或者與其他動作或子動作同時施行的多個動作或事件。在一些實施例中，可省略一些所示的動作或事件，且可包括其他未示出的動作或事件。
在動作S100處，在第一聚合物層上形成第一導電圖案。圖5A、圖6A至圖6C、圖9A及圖9B示出與動作S100的一些實施例對應的圖。
在動作S102處，在第一導電圖案上形成第一黏性促進劑層，其中第一黏性促進劑層與第一導電圖案直接接觸。圖5B、圖6A至圖6C、圖9A及圖9B示出與動作S102的一些實施例對應的圖。
在動作S104處，在第一聚合物層上形成第二聚合物層，其中第二聚合物層與第一黏性促進劑層直接接觸。圖5C、圖6A至圖6C、圖9A及圖9B示出與動作S104的一些實施例對應的圖。
在動作S106處，將第一晶粒放置在第一聚合物層的第一側之上。圖5E示出與動作S106的一些實施例對應的圖。
在動作S108處，將第二晶粒放置在第一聚合物層的第二側處，第一聚合物層的第二側與第一聚合物層的第一側相對，其中第二晶粒藉由第一導電圖案電性連接至第一晶粒。圖5I示出與動作S108的一些實施例對應的圖。
在本揭露的實施例中，在導電層與聚合物層之間以及TIV與包封體之間分別形成黏性促進劑層，且在導電層與黏性促進劑層之間以及TIV與黏性促進劑層之間分別形成化學鍵。因此，改善導電層與聚合物層之間以及TIV與包封體之間的黏附性，且避免或減少導電層與聚合物層之間以及TIV與包封體之間的分層或裂紋。因此，亦防止或減少由於分層或裂紋引起的凹痕問題。此外，可避免或減少導電層及TIV的氧化。因此，改善封裝結構的產品良率及可靠性。
在本揭露的實施例中，在TIV與包封體之間形成黏性促進劑層，且在TIV與黏性促進劑層之間形成化學鍵，以改善TIV與包封體之間的黏附性，且避免或減少TIV與包封體之間的分層或裂紋。此外，可避免或減少TIV的氧化。因此，改善封裝結構的產品良率及可靠性。
根據本揭露的一些實施例，一種封裝結構包括晶粒、TIV、包封體、黏性促進劑層、RDL結構及導電端子。TIV在側向上位於晶粒旁邊。包封體在側向上對晶粒及TIV進行包封。黏性促進劑層夾在TIV與包封體之間。RDL結構電性連接至晶粒及TIV。導電端子藉由RDL結構電性連接至晶粒。
根據替代性實施例，一種封裝結構包括晶粒、TIV、黏性促進劑層、包封體、第一RDL結構、第二RDL結構及導電端子。TIV在側向上位於晶粒旁邊。黏性促進劑層在側向上環繞TIV。包封體在側向上對晶粒、黏性促進劑層及TIV進行包封。第一RDL結構位於晶粒的後側上。第二RDL結構位於晶粒的前側上。導電端子藉由第二RDL結構電性連接至晶粒。
根據本揭露的一些實施例，一種形成封裝結構的方法包括以下製程。在側向上在晶粒旁邊形成TIV。在TIV的側壁上形成黏性促進劑層。形成包封體以在側向上對晶粒、黏性促進劑層及TIV進行包封。在晶粒及包封體上形成RDL結構。形成導電端子以電性連接至晶粒及RDL結構。
根據本揭露的一些實施例，一種半導體裝置包括第一晶粒、第二晶粒、第一重佈線層（RDL）結構及連接件。第一RDL結構位於所述第一晶粒與所述第二晶粒之間且電性連接至所述第一晶粒及所述第二晶粒，且所述第一RDL結構包括第一聚合物層、第二聚合物層、第一導電圖案及黏性促進劑層。黏性促進劑層位於所述第二聚合物層與所述第一導電圖案之間且與所述第二聚合物層及所述第一導電圖案直接接觸。連接件設置於所述第一聚合物層中且與所述第二晶粒及所述第一導電圖案直接接觸。根據本揭露的一些實施例，一種半導體裝置包括第一重佈線層（RDL）結構、第一晶粒、穿孔及包封體。第一RDL結構包括第一聚合物層、第一導電圖案及黏性促進劑層。第一晶粒位於所述第一RDL結構之上。穿孔位於所述第一RDL結構之上，且所述穿孔與所述第一晶粒相鄰，其中所述穿孔藉由所述第一聚合物層在所述穿孔與所述第一導電圖案之間的部分而與所述第一導電圖案在實體上分離。包封體位於所述第一RDL結構之上且位於所述第一晶粒與所述穿孔之間。所述黏性促進劑層在所述穿孔的側壁與所述包封體之間延伸。根據本揭露的一些實施例，一種形成半導體裝置的方法如下所示。在第一聚合物層上形成第一導電圖案。在所述第一導電圖案上形成第一黏性促進劑層，其中所述第一黏性促進劑層與所述第一導電圖案直接接觸。在所述第一聚合物層上形成第二聚合物層，其中所述第二聚合物層與所述第一黏性促進劑層直接接觸。將第一晶粒放置於所述第一聚合物層的第一側之上。將第二晶粒放置於所述第一聚合物層的第二側處，所述第一聚合物層的所述第二側與所述第一聚合物層的所述第一側相對，其中所述第二晶粒藉由所述第一導電圖案電性連接至所述第一晶粒。
以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中作出各種改變、取代及變更。
10:載體 11:剝離層 12、PM1、PM2、PM3、PM10、PM20、PM30、PM40:聚合物層 13、35、SL:晶種層 13a、35a:第一晶種層 13b、35b:第二晶種層 14:導電層 15、37:積體扇出型穿孔（TIV） 18、38:黏性促進劑材料層 18a、38a:黏性促進劑層 19、39:黏合層 19a:第一黏性促進劑層 19b:第二黏性促進劑層 19p:黏性促進劑圖案 20、40:基底 21、41:接墊 22、24、42、44:鈍化層 23、43、54、56、60:連接件 25、45:晶粒 28、48:包封體材料層 28a、48a:包封體 32、52:重佈線層（RDL）結構 34、49、OP:開口 36:導電柱 37t:頂表面 49s1、49s2:側壁 50:氧化物層 58:介電層 62、UF:底部填充層 100a、100b、200:封裝結構 300:PoP裝置 BS、BS’:底表面 CL:導電層 CP1、CP2:導電圖案 d:距離 P1、P10:第一部分 P2、P20:第二部分 RDL1、RDL2、RDL10、RDL20、RDL30、RDL40:重佈線層 S10、S10’、S20、S20’、S30、S30’、S40、S40’、S41、S41’、S42、S42’、S50、S50’、S60、S60’:步驟 S100、S102、S104、S106、S108:動作 T:導線 T1、T2、T3、T4:厚度 V:通孔 WP:部分
圖1A至圖1M是示出根據本揭露一些實施例的形成封裝結構的方法的示意性剖視圖。 圖2A至圖2C是示出根據本揭露一些實施例的封裝結構的一部分的放大剖視圖。 圖3A至圖3C是示出根據本揭露一些實施例的封裝結構的一部分的放大剖視圖。 圖4是示出根據本揭露一些實施例的在積體扇出型穿孔（through integrated fan-out via，TIV）上形成黏性促進劑層的方法的流程圖。 圖5A至圖5I是示出根據本揭露一些實施例的形成封裝結構的方法的示意性剖視圖。 圖6A至圖6C是示出根據本揭露一些實施例的封裝結構的一部分的放大剖視圖。 圖7A至圖7C是示出根據本揭露一些實施例的封裝結構的一部分的放大剖視圖。 圖8是示出根據本揭露一些實施例的封裝結構的一部分的放大剖視圖。 圖9A及圖9B是示出根據本揭露一些實施例的封裝結構的一部分的放大剖視圖。 圖10A至圖10C是示出根據本揭露一些實施例的封裝結構的一部分的放大剖視圖。 圖11是示出根據本揭露一些實施例的在導電圖案上形成黏性促進劑層的方法的流程圖。 圖12示出根據一些實施例的半導體裝置的製造方法。
32、52:重佈線層(RDL)結構
37:積體扇出型穿孔(TIV)
38a:黏性促進劑層
39:黏合層
40:基底
41:接墊
42、44:鈍化層
43、56、60:連接件
45:晶粒
48a:包封體
58:介電層
62:底部填充層
100b、200:封裝結構
300:PoP裝置
CL:導電層
CP1、CP2:導電圖案
OP:開口
PM1、PM2、PM3、PM10、PM20、PM30、PM40:聚合物層
RDL1、RDL2、RDL10、RDL20、RDL30、RDL40:重佈線層
T:導線
V:通孔
WP:部分

Claims (20)

  1. 一種半導體裝置，包括： 第一晶粒及第二晶粒； 第一重佈線層結構，位於所述第一晶粒與所述第二晶粒之間，所述第一重佈線層結構電性連接至所述第一晶粒及所述第二晶粒，所述第一重佈線層結構包括第一聚合物層、第二聚合物層、第一導電圖案及黏性促進劑層，其中所述黏性促進劑層位於所述第二聚合物層與所述第一導電圖案之間且與所述第二聚合物層及所述第一導電圖案直接接觸；以及 連接件，位於所述第一聚合物層中且與所述第二晶粒及所述第一導電圖案直接接觸。
  2. 如請求項1所述的半導體裝置，其中所述黏性促進劑層與所述第一聚合物層直接接觸。
  3. 如請求項1所述的半導體裝置，其中所述第二聚合物層包括位於所述黏性促進劑層與所述第一聚合物層之間的部分。
  4. 如請求項3所述的半導體裝置，其中所述黏性促進劑層藉由所述第二聚合物層的所述部分與所述第一聚合物層完全分離。
  5. 如請求項1所述的半導體裝置，其中所述第一導電圖案包括晶種層及位於所述晶種層上的導電層，其中所述黏性促進劑層位於所述第二聚合物層與所述導電層之間，且其中所述黏性促進劑層位於所述第二聚合物層與所述晶種層之間。
  6. 如請求項5所述的半導體裝置，其中所述晶種層的部分與所述第二聚合物層直接接觸。
  7. 如請求項1所述的半導體裝置，其中所述第一重佈線層結構更包括位於所述第一晶粒與所述第一導電圖案之間的所述第二聚合物層中的通孔，且所述通孔的寬度隨著所述通孔變得更接近於所述第一導電圖案而減小。
  8. 如請求項1所述的半導體裝置，其中所述黏性促進劑層包括彼此分離的多個黏性促進劑圖案。
  9. 一種半導體裝置，包括： 第一重佈線層結構，包括第一聚合物層、第一導電圖案及黏性促進劑層； 第一晶粒，位於所述第一重佈線層結構之上； 穿孔，位於所述第一重佈線層結構之上，所述穿孔與所述第一晶粒相鄰，其中所述穿孔藉由所述第一聚合物層在所述穿孔與所述第一導電圖案之間的部分而與所述第一導電圖案在實體上分離；以及 包封體，位於所述第一重佈線層結構之上，所述包封體位於所述第一晶粒與所述穿孔之間，其中所述黏性促進劑層在所述穿孔的側壁與所述包封體之間延伸。
  10. 如請求項9所述的半導體裝置，其中所述包封體在所述黏性促進劑層與所述第一重佈線層結構的最頂部聚合物層之間延伸。
  11. 如請求項9所述的半導體裝置，其中所述黏性促進劑層的頂表面高於所述穿孔的頂表面，且與所述包封體的頂表面實質上共面。
  12. 如請求項9所述的半導體裝置，其中所述穿孔位於所述包封體的內側壁之間，且所述內側壁之間的距離隨著所述內側壁變得更接近於所述第一重佈線層結構而減小且然後增大。
  13. 如請求項9所述的半導體裝置，其中所述穿孔包括晶種層及位於所述晶種層上的導電層，其中所述黏性促進劑層與所述晶種層的側壁及所述導電層的側壁直接接觸。
  14. 如請求項9所述的半導體裝置，其中所述第一重佈線層結構更包括直接接觸所述穿孔的第二導電圖案，其中所述第一聚合物層的一部分直接位於所述穿孔之下且位於所述第二導電圖案與所述第一導電圖案之間。
  15. 一種形成半導體裝置的方法，所述方法包括： 在第一聚合物層上形成第一導電圖案； 在所述第一導電圖案上形成第一黏性促進劑層，其中所述第一黏性促進劑層與所述第一導電圖案直接接觸； 在所述第一聚合物層上形成第二聚合物層，其中所述第二聚合物層與所述第一黏性促進劑層直接接觸； 將第一晶粒放置於所述第一聚合物層的第一側之上；以及 將第二晶粒放置於所述第一聚合物層的第二側處，所述第一聚合物層的所述第二側與所述第一聚合物層的所述第一側相對，其中所述第二晶粒藉由所述第一導電圖案電性連接至所述第一晶粒。
  16. 如請求項15所述的方法，其中所述第一黏性促進劑層形成於所述第一導電圖案的側壁及頂表面上。
  17. 如請求項16所述的方法，其中所述第一黏性促進劑層完全覆蓋所述第一導電圖案的所述側壁。
  18. 如請求項15所述的方法，更包括： 在所述第二聚合物層之上形成穿孔；以及 在所述穿孔的側壁上形成第二黏性促進劑層。
  19. 如請求項18所述的方法，更包括形成包封體以對所述第一晶粒及所述穿孔進行包封，其中所述第二黏性促進劑層與所述包封體直接接觸。
  20. 如請求項15所述的方法，其中所述第二聚合物層形成於所述第一黏性促進劑層與所述第一聚合物層之間。
TW112107940A 2022-03-07 2023-03-03 半導體裝置及其形成方法 TW202343729A (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US17/687,688 2022-03-07
US17/687,688 US11594472B2 (en) 2019-08-22 2022-03-07 Package structure and method of forming the same
US202263370716P 2022-08-08 2022-08-08
US63/370,716 2022-08-08
US18/150,552 US20230154830A1 (en) 2019-08-22 2023-01-05 Semiconductor device and method of forming the same
US18/150,552 2023-01-05
US18/165,929 2023-02-08
US18/165,929 US11948863B2 (en) 2019-08-22 2023-02-08 Package structure and method of forming the same

Publications (1)

Publication Number Publication Date
TW202343729A true TW202343729A (zh) 2023-11-01

Family

ID=88014051

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112107940A TW202343729A (zh) 2022-03-07 2023-03-03 半導體裝置及其形成方法

Country Status (3)

Country Link
KR (1) KR20230131776A (zh)
DE (1) DE102023109817A1 (zh)
TW (1) TW202343729A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270927B2 (en) 2019-08-22 2022-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming the same

Also Published As

Publication number Publication date
KR20230131776A (ko) 2023-09-14
DE102023109817A1 (de) 2024-02-08

Similar Documents

Publication Publication Date Title
US11817437B2 (en) Method of forming package structure
TWI683378B (zh) 半導體封裝及其製造方法
TWI683410B (zh) 半導體封裝及其形成方法
US11862469B2 (en) Package structure and method of manufacturing the same
US10510732B2 (en) PoP device and method of forming the same
TW202017131A (zh) 封裝結構、晶粒及其製造方法
TWI721225B (zh) 封裝結構及其製造方法
US11217518B2 (en) Package structure and method of forming the same
US10790212B2 (en) Method of manufacturing package structure
US10923421B2 (en) Package structure and method of manufacturing the same
TW201801271A (zh) 半導體裝置
TW202134713A (zh) 積體電路封裝及其形成方法
TWI803310B (zh) 積體電路元件和其形成方法
CN117542836A (zh) 半导体器件及其形成方法
US20230154830A1 (en) Semiconductor device and method of forming the same
TWI779741B (zh) 半導體元件及其製作方法
TW202343729A (zh) 半導體裝置及其形成方法
US20240072029A1 (en) Semiconductor package and manufacturing method thereof
US20220359468A1 (en) Semiconductor device and manufacturing method thereof
TW202410366A (zh) 半導體封裝及其製造方法
TW202329377A (zh) 半導體封裝及其製造方法
TW202416396A (zh) 積體電路封裝及其形成方法
TW202401695A (zh) 半導體封裝及方法