TW202320601A - 包括超微通孔的多層電路板的製造方法以及該多層電路板 - Google Patents

包括超微通孔的多層電路板的製造方法以及該多層電路板 Download PDF

Info

Publication number
TW202320601A
TW202320601A TW111142959A TW111142959A TW202320601A TW 202320601 A TW202320601 A TW 202320601A TW 111142959 A TW111142959 A TW 111142959A TW 111142959 A TW111142959 A TW 111142959A TW 202320601 A TW202320601 A TW 202320601A
Authority
TW
Taiwan
Prior art keywords
layer
circuit board
multilayer circuit
forming
manufacturing
Prior art date
Application number
TW111142959A
Other languages
English (en)
Inventor
李秉庸
朴銀河
張元彬
徐建源
朴今先
金忠玄
Original Assignee
南韓商Ｔｓｅ有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｔｓｅ有限公司 filed Critical 南韓商Ｔｓｅ有限公司
Publication of TW202320601A publication Critical patent/TW202320601A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

根據本發明的一實施例的包括超微通孔的多層電路板的製造方法，可以包括：提供在一面的至少一部分形成上部導電層，在另一面的至少一部分形成下部導電層的基板的步驟；在基板的另一面形成下部金屬層的步驟；通過光刻工藝在所述基板的一面形成第一阻擋層，在所述第一阻擋層形成第一開口的步驟；利用電解鍍覆方式鍍覆所述第一開口，從而形成金屬柱的步驟；去除所述第一阻擋層的步驟；在去除所述第一阻擋層的位置形成絕緣層的步驟；以及將所述金屬柱以及所述絕緣層研磨平坦的步驟。

Description

包括超微通孔的多層電路板的製造方法以及該多層電路板
本發明的一實施例涉及包括超微通孔的多層電路板的製造方法以及由此製造的多層電路板。
根據現有技術的多層電路板製造方法，為了在電路板內部形成通孔（via），包括絕緣層接合工藝、鐳射鑽孔工藝、電解鍍覆工藝。例如，現有的製造方法在基板的上部通過熱壓方式接合絕緣層。現有的製造方法在基板的上部接合絕緣層之後，利用鐳射鑽孔在絕緣層內部形成通孔（via）。現有的製造方法在利用鐳射鑽孔形成通孔（via）之後，通過電解鍍覆方式鍍覆通孔（via）內部。
要解決的技術問題
根據現有技術的多層電路板製造方法，因利用鐳射鑽孔的工藝能力的限制，難以形成超微通孔（extreme fine via）。
根據現有技術的多層電路板製造方法，因利用鐳射鑽孔的工藝能力的限制，難以實現微間距（pitch；例如，多層電路板中包括的通孔中心之間的間距）。
根據本發明的各種實施例的包括超微通孔的多層電路板的製造方法以及由此製造的多層電路板，可以提供實現超微通孔以及微間距的多層電路板。
問題的解決手段
根據本發明的一實施例的包括超微通孔的多層電路板的製造方法，可以包括：提供在一面的至少一部分形成上部導電層，在另一面的至少一部分形成下部導電層的基板的步驟；在基板的另一面形成下部金屬層的步驟；通過光刻工藝在所述基板的一面形成第一阻擋層，在所述第一阻擋層形成第一開口的步驟；利用電解鍍覆方式鍍覆所述第一開口，從而形成金屬柱的步驟；去除所述第一阻擋層的步驟；在去除所述第一阻擋層的位置形成絕緣層的步驟；以及將所述金屬柱以及所述絕緣層研磨平坦的步驟。
根據本發明的一實施例的包括超微通孔的多層電路板，可以通過包括以下步驟的多層電路板的製造方法來製造：提供在一面的至少一部分形成上部導電層，在另一面的至少一部分形成下部導電層的基板的步驟；在基板的另一面形成下部金屬層的步驟；通過光刻工藝在所述基板的一面形成第一阻擋層，在所述第一阻擋層形成第一開口的步驟；利用電解鍍覆方式鍍覆所述第一開口，從而形成金屬柱的步驟；去除所述第一阻擋層的步驟；在去除所述第一阻擋層的位置形成絕緣層的步驟；以及將所述金屬柱以及所述絕緣層研磨平坦的步驟。
發明效果
根據本發明的一實施例的包括超微通孔的多層電路板的製造方法以及由此製造的多層電路板，可以通過利用光刻工藝形成金屬柱的方法，提供包括超微通孔的多層電路板。
根據本發明的一實施例的包括超微通孔的多層電路板的製造方法以及由此製造的多層電路板，可以通過利用光刻工藝形成金屬柱的方法，提供實現微間距（例如，通孔中心之間的間距）的多層電路板。
根據本發明的一實施例的包括超微通孔的多層電路板的製造方法以及由此製造的多層電路板，是融合現有的通孔形成工藝和光刻工藝來形成微通孔的製造方法，因此無需另外投資設備就能提供包括超微通孔的多層電路板。
圖1a是示出形成根據本發明的一實施例的包括超微通孔（extreme fine via）的多層電路板100的第一開口135以及絕緣層145的過程的流程圖。
圖1b是示出根據本發明的一實施例的包括超微通孔的多層電路板100的製造方法的說明圖。
在說明本發明的一實施例時，超微通孔可以是指形成微直徑的通孔。例如，超微通孔可以是指形成直徑不足25 um的通孔。
參考圖1a以及圖1b，根據本發明的一實施例的包括超微通孔的多層電路板100的製造方法，可以包括以下步驟S100：提供形成上部導電層115以及下部導電層120的基板105的步驟S101；形成下部金屬層125的步驟S102；通過光刻工藝在基板105的一面形成第一阻擋層130，在第一阻擋層130形成第一開口135的步驟S103；在第一開口135形成金屬柱140的步驟S104；去除第一阻擋層130的步驟S105；在去除第一阻擋層130的位置形成絕緣層145的步驟S106；以及將金屬柱140以及絕緣層145研磨平坦的步驟S107。
在步驟S101中，可以提供形成上部導電層115以及下部導電層120的基板105。基板105可以是事先製作的產品。
在說明根據本發明的一實施例的包括超微通孔的多層電路板100時，可以是基板105的一面表示基板105的上部面，基板105的另一面表示基板105的下部面。
參考圖1b，上部導電層115以及下部導電層120可以位於基板105的至少一部分上。上部導電層115可以形成在基板105的一面（例如，基板105的上部面）的至少一部分上。下部導電層120可以形成在基板105的另一面（例如，基板105的下部面）的至少一部分上。
根據本發明的一實施例的上部導電層115以及下部導電層120可以包括傳導性物質。上部導電層115以及下部導電層120可以由銅、鎳、金中的任一種金屬或者其合金構成，綜合考慮導電性、耐久性、經濟性等，可以優選由銅構成。
根據本發明的一實施例的上部導電層115以及下部導電層120可以經光刻工藝、鍍覆工藝以及蝕刻工藝等來形成。例如，可以通過光刻工藝形成上部導電層115以及下部導電層120的圖形，可以通過鍍覆工藝並利用具有導電性的物質形成上部導電層115以及下部導電層120。在形成上部導電層115以及下部導電層120之後，可以通過蝕刻工藝去除光刻工藝時使用過的感光層（未圖示）。
參考圖1b，基板105可以在至少一部分包括導通孔110（via hole）。導通孔110可以在導通孔110的一端與上部導電層115連接，在導通孔110的另一端與下部導電層120連接。導通孔110可以起到電連接上部導電層115和下部導電層120的作用。
根據本發明的一實施例的導通孔110可以在基板105內部形成多個。圖1b示出在基板105內部形成2個導通孔110，然而導通孔110的數量不限於此，可以形成2個以上的多個。
根據本發明的一實施例的導通孔110的一部分可以通過機械鑽孔加工來形成，導通孔110的剩餘一部分可以通過鐳射加工來形成。可以在基板105內部形成多個導通孔110。
根據本發明的一實施例的導通孔110可以是至少一部分被傳導性物質填充。例如，導通孔110可以是僅內壁由傳導性物質鍍覆而剩餘的中空空間被非傳導性物質填充的形態，或者是導通孔110的整個內部被傳導性物質填充的形態。
在步驟S102中，可以在基板105的另一面（例如，基板105的下部面）形成下部金屬層125。下部金屬層125可以是為了通過電解鍍覆方式形成金屬柱140而形成的層。
參考圖1b，下部金屬層125可以是經基板105的整個另一面（例如，基板105的下部面）來形成。下部導電層120可以位於基板105的另一面中的至少一部分上，因此下部金屬層125可以在至少一部分上與下部導電層120相接形成。
參考圖1b，在步驟S102中，下部導電層120可以在至少一部分上與導通孔110以及下部金屬層125相接配置。例如，導通孔110可以配置在下部導電層120的一面（例如，下部導電層120的上部面），下部金屬層125可以配置在下部導電層120的另一面（例如，下部導電層120的下部面）。
根據本發明的一實施例的下部金屬層125可以通過濺射（sputtering）工藝來形成。濺射工藝作為在目標物件的表面形成薄膜的方法之一，使離子朝向待形成薄膜的目標物件加速撞擊之後，在目標物件的表面貼附以及堆積離子，從而形成薄膜。
根據本發明的一實施例的下部金屬層125是在步驟S104中用於施加鍍覆用電源中的一個極的層，因此可以包括具有導電性的物質。
根據本發明的一實施例的下部金屬層125可以是暫時形成之後，在步驟S112中去除。下部金屬層125可以在步驟S112中去除，因此可以優選為具有相比下部導電層120薄的厚度。
在步驟S103中，可以通過光刻工藝在基板105的另一面形成第一阻擋層130。可以是形成第一阻擋層130之後，在第一阻擋層130形成第一開口135。
光刻（photolithography）工藝可以包括阻擋（resist）形成工藝、曝光工藝、顯影工藝。阻擋形成工藝可以包括形成可以通過光改變化學特性的第一阻擋層130的工藝。例如，在阻擋形成工藝中，可以在基板105的一面（例如，基板105的上部面）形成受光就變硬或者能夠變成容易融化的形態和性質的第一阻擋層130。第一阻擋層130可以包括乾膜光致抗蝕劑（dry film photoresist）以及用於貼附乾膜光致抗蝕劑的沉積物質。
曝光工藝可以包括在阻擋層覆蓋形成有圖形的掩膜之後，選擇性地照射光的工藝。例如，在曝光工藝中，可以在第一阻擋層130覆蓋形成有表示第一開口135的圖形的掩膜之後，選擇性地照射光。形成在掩膜上的圖形可以是根據正片（positive）方式或者負片（negative）方式來形成。正片方式是去除通過掩膜暴露光的區域的方式，負片方式是去除沒有受到光的區域的方式。可以根據形成在掩膜上的圖形的方式，通過曝光工藝向形成有第一開口135的區域照射光，或者向沒有形成第一開口135的區域照射光。
顯影工藝是通過顯影液在第一阻擋層130選擇性地去除照射光的部分或者沒有照射光的部分的工藝。可以通過顯影工藝，在第一阻擋層130選擇性地去除屬於第一開口135的區域。光刻工藝可以包括去除顯影工藝以後殘留的沉積物質的蝕刻工藝。
在步驟S104中，可以利用電解鍍覆方式在第一開口135形成金屬柱140。
在一實施例中，為了通過電解鍍覆方式形成金屬柱140，可以向下部金屬層125施加鍍覆用電源中的一個極，向鍍覆材料側施加鍍覆用電源中的另一個極。例如，金屬柱140可以通過向下部金屬層125施加鍍覆用電源的負極，向鍍覆材料施加鍍覆用電源的正極的形態的電解鍍覆方式來形成。
作為構成根據本發明的一實施例的金屬柱140的鍍覆材料，可以使用銅（Cu）。綜合考慮導電性、耐久性、經濟性等，金屬柱140可以優選由銅（Cu）構成。金屬柱140可以形成為由銅（Cu）構成的銅柱（Cu pillar）形態。
參考圖1b，多層電路板100可以包括多個金屬柱140。多個金屬柱140各自可以形成在第一開口135的位置。例如，多層電路板100可以包括多個第一開口135，在多個第一開口135各自形成金屬柱140。
參考圖1b，金屬柱140可以與上部導電層115的至少一部分連接。金屬柱140和上部導電層115可以包括具有導電性的物質，從而相互之間電連接。
在一實施例中，可以是上部導電層115的一面為上部導電層115的上部面，上部導電層115的另一面為上部導電層115的下部面。金屬柱140可以位於上部導電層115的一面（例如，上部導電層115的上部面）。導通孔110可以位於上部導電層115的另一面（例如，上部導電層115的下部面）。
在步驟S105中，可以去除第一阻擋層130。
參考圖1b，可以通過步驟S104在第一開口135的位置形成金屬柱140，第一阻擋層130的至少一部分殘留在基板105的一面（例如，基板105的上部面）。例如，可以是第一阻擋層130的至少一部分位於金屬柱140周圍，殘留在基板105的一面（例如，基板105的上部面）以及上部導電層115的一面（上部導電層115的上部面）。
在步驟S105中，可以去除殘留在基板105的一面（例如，基板105的上部面）的第一阻擋層130。去除第一阻擋層130之後，金屬柱140可以殘留為向遠離基板105的一面（例如，基板105的上部面）的方向突出的形態。
通過步驟S101至S105形成金屬柱140的方法相比利用鐳射形成通孔（via）的方法，可以將通孔（via）的直徑形成為更小。例如，如果利用鐳射鑽孔形成通孔（via），則難以將通孔（via）直徑形成為不足25um，然而當為通過步驟S101至S105形成金屬柱140的方法時，可以將通孔（via）的直徑形成為14um至25um。
參考圖1b，在步驟S105中，金屬柱140可以形成為多個。多個金屬柱140可以各自隔開事先規定的間隔來配置。
通過步驟S101至S105形成多個金屬柱140的方法相比利用鐳射形成多個通孔（via）的方法，可以將通孔（via）中心之間的間隔形成為更小。例如，當利用鐳射形成多個通孔（via）時，難以將各個通孔（via）中心之間的間隔形成為不足50um，然而當為通過步驟S101至S105形成多個金屬柱140的方法時，可以將各個通孔（via）中心之間的間隔形成為30um至50um。
根據本發明的一實施例的通過包括超微通孔的多層電路板100的製造方法製造的多層電路板100，可以是多個金屬柱140各自的直徑形成為14um至25um。多層電路板100可以是多個金屬柱140中心之間的間隔形成為30um至50um。
在步驟S106中，可以在去除第一阻擋層130的位置形成絕緣層145。
參考圖1b，可以在步驟S105步驟中去除的第一阻擋層130所處的區域形成絕緣層145。例如，絕緣層145可以形成在基板105以及上部導電層115的一面。絕緣層145可以形成為包圍金屬柱140的周圍的形態。
根據本發明的一實施例的絕緣層145可以包括絕緣物質。絕緣層145可以通過在基板105的一面（例如，基板105的上部面）通過熱壓（hot press）工藝接合絕緣物質的方式來形成。
在一實施例中，可以是絕緣層145的一面為絕緣層145的上部面，絕緣層145的另一面為絕緣層145的下部面。可以是基板105的一面為基板105的上部面，基板105的另一面為基板105的下部面。
在一實施例中，熱壓工藝可以是通過使外部的衝壓裝置（未圖示）位於絕緣層145的一面（例如，絕緣層145的上部面）以及基板105的另一面（例如，基板105的下部面），並朝向絕緣層145施加熱和壓力的方式來完成。
在步驟S107中，可以研磨金屬柱140以及絕緣層145以平坦形成。
在一實施例中，金屬柱140以及絕緣層145可以是通過化學機械研磨工藝（CMP：chemical mechanical polishing）進行研磨，從而平坦形成。
化學機械研磨工藝（CMP：chemical mechanical polishing）可以包括將包括細微研磨劑的漿體（slurry）分散到焊盤上，引導化學反應的工藝。化學機械研磨工藝（CMP：chemical mechanical polishing）可以包括使需要平坦化過程的一面位於焊盤上之後，施加壓力來旋轉的機械研磨工藝。
在步驟S107中，金屬柱140以及絕緣層145可以是通過化學機械研磨工藝而相對突出的部位被高壓力研磨，從而形成為平坦的形態。可以通過化學機械研磨工藝去除包圍金屬柱140的絕緣層145的至少一部分，金屬柱140可以向外部露出。
參考圖1b，經歷步驟S107的化學機械研磨工藝的金屬柱140以及絕緣層145可以從基板105的一面（例如，基板105的上部面）向垂直遠離的方向具有事先規定的厚度。
參考圖1b，根據本發明的一實施例的包括超微通孔的多層電路板100的製造方法，在結束研磨金屬柱140以及絕緣層145，從而平坦形成的步驟S107之後，還可以包括：在金屬柱140以及絕緣層145的一面形成上部金屬層150的步驟S108；通過光刻工藝在上部金屬層150的一面形成第二阻擋層155，在第二阻擋層155形成第二開口160的步驟S109；鍍覆第二開口160，從而形成鍍覆層165的步驟S110；去除第二阻擋層155的步驟S111；以及去除上部金屬層150以及下部金屬層125的步驟S112。
在結束圖1b中圖示的步驟S107的情況下，可以在基板105的一面（例如，基板105的上部面）形成金屬柱140以及絕緣層145。金屬柱140以及絕緣層145可以形成為從基板105的一面（例如，基板105的上部面）向垂直遠離的方向具有事先規定的長度。結束步驟S107之後，為了製造包括鍍覆層165的多層電路板100，可以進行步驟S108至S112。
在步驟S108中，可以在金屬柱140的一面（例如，金屬柱140的上部面）以及絕緣層145的一面（例如，絕緣層145的上部面）形成上部金屬層150。上部金屬層150可以是為了通過電解鍍覆方式鍍覆鍍覆層165而形成的層。
參考圖1b，上部金屬層150可以形成為在金屬柱140的一面（例如，金屬柱140的上部面）以及絕緣層145的一面（例如，絕緣層145的上部面）具有事先規定的厚度。
根據本發明的一實施例的上部金屬層150可以通過濺射（sputtering）工藝來形成。濺射工藝作為在目標物件的表面形成薄膜的方法之一，使離子朝向待形成薄膜的目標物件加速撞擊之後，在目標物件的表面貼附以及堆積離子，從而形成薄膜。
根據本發明的一實施例的上部金屬層150是在步驟S104中用於施加鍍覆用電源中的一個極的層，因此可以包括具有導電性的物質。例如，上部金屬層150可以由銅（Cu）構成。
根據本發明的一實施例的上部金屬層150可以是暫時形成之後，在步驟S112中去除。上部金屬層150可以在步驟S112中去除，因此可以優選為具有相比鍍覆層165薄的厚度。
在步驟S109中，可以通過光刻工藝在上部金屬層150的一面形成第二阻擋層155。可以是形成第二阻擋層155之後，在第二阻擋層155形成第二開口160。
在一實施例中，可以是上部金屬層150的一面為上部金屬層150的上部面，上部金屬層150的另一面為上部金屬層150的下部面。第二阻擋層155可以形成在上部金屬層150的一面（例如，上部金屬層150的上部面）。
在一實施例中，第二阻擋層155可以由光刻工藝形成。光刻（photolithography）工藝可以包括阻擋形成工藝、曝光工藝、顯影工藝。在阻擋形成工藝中，可以在上部金屬層150的一面（例如，上部金屬層150的上部面）形成受光就變硬或者能夠變成容易融化的形態和性質的第二阻擋層155。第二阻擋層155可以包括與第一阻擋層130相同的材質。例如，第二阻擋層155可以包括乾膜光致抗蝕劑（dry film photoresist）以及用於貼附乾膜光致抗蝕劑的沉積物質。
可以通過曝光以及顯影工藝，在第二阻擋層155的至少一部分形成第二開口160。在曝光工藝中，可以在第二阻擋層155覆蓋形成有圖形的掩膜之後，選擇性地照射光。可以通過曝光工藝僅向形成有第二開口160的區域照射光，或者僅向沒有形成第二開口160的區域照射光。
可以通過顯影工藝，在第二阻擋層155選擇性地去除屬於第二開口160的區域。光刻工藝可以包括去除顯影工藝以後殘留的沉積物質的蝕刻工藝。
根據本發明的一實施例的第二開口160可以通過光刻工藝形成多個第二阻擋層155。參考圖1b，在步驟S109中，示出第二開口160形成為3個，然而第二開口160的數量不限於此，第二開口160也可以形成為3個以上的多個。多個第二開口160各自可以隔開事先規定的間隔來配置。
在步驟S110中，可以通過電解鍍覆方式在第二開口160位置形成鍍覆層165。
為了通過電解鍍覆方式形成根據本發明的一實施例的鍍覆層165，可以向上部金屬層150施加鍍覆用電源中的一個極，向鍍覆材料側施加鍍覆用電源中的另一個極。例如，鍍覆層165可以是利用鍍覆材料來形成，為了鍍覆鍍覆層165，向上部金屬層150施加鍍覆用電源的負極，向鍍覆材料施加鍍覆用電源的正極。
作為構成根據本發明的一實施例的鍍覆層165的鍍覆材料，可以使用銅（Cu）。綜合考慮導電性、耐久性、經濟性等，鍍覆層165可以優選由銅構成。
參考圖1b，鍍覆層165可以形成多個。例如，可以在形成多個第二開口160的位置通過電解鍍覆方式形成多個鍍覆層165。
參考圖1b，鍍覆層165可以形成在上部金屬層150的一面（例如，上部金屬層150的上部面）。例如，鍍覆層165可以在形成第二開口160的位置形成為在上部金屬層150的一面（例如，上部金屬層150的上部面）具有事先規定的厚度。
在步驟S111中，可以去除第二阻擋層155。
參考圖1b，可以通過步驟S110在去除第二阻擋層155的一部分的部分形成鍍覆層165，第二阻擋層155的至少一部分殘留為包圍鍍覆層165的形態。在步驟S111中，可以去除殘留的第二阻擋層155。在去除第二阻擋層155之後，鍍覆層165可以殘留為向遠離上部金屬層150的一面的方向突出的形態。
參考圖1b，可以通過步驟S110在第二開口160的位置形成鍍覆層165，第二阻擋層155的至少一部分殘留在上部金屬層150的一面（例如，上部金屬層150的上部面）。例如，可以是第二阻擋層155的至少一部分位於鍍覆層165的周圍，殘留在上部金屬層150的一面（例如，上部金屬層150的上部面）。
在步驟S111中，可以去除殘留在上部金屬層150的一面（例如，上部金屬層150的上部面）的第二阻擋層155。在去除第二阻擋層155之後，鍍覆層165可以殘留為從上部金屬層150的一面（例如，上部金屬層150的上部面）向遠離的方向具有事先規定的厚度的形態。
在步驟S112中，可以去除上部金屬層150以及下部金屬層125。
根據本發明的一實施例的上部金屬層150以及下部金屬層125的去除可以是通過向完成步驟S111的多層電路板100噴射刻蝕溶液（未圖示）的方式來完成。刻蝕溶液（未圖示）可以通過化學作用從多層電路板100去除上部金屬層150以及下部金屬層125。
上部金屬層150以及下部金屬層125可以形成為比下部導電層120或鍍覆層165薄。即便通過刻蝕溶液（未圖示）去除上部金屬層150以及下部金屬層125，下部導電層120以及鍍覆層165可以不被去除而殘留。
圖2是示出通過化學機械研磨工藝，使根據本發明的一實施例的絕緣層145以及金屬柱140變平坦的過程的說明圖。
參考圖2，可以在去除第一阻擋層130的位置形成絕緣層145。可以在步驟S105（參考圖1b）中去除第一阻擋層130，可以在步驟S106中，在去除第一阻擋層130的位置形成絕緣層145。
在一實施例中，上部導電層115以及下部導電層120（參考圖1b）可以位於基板105的至少一部分上。可以是基板105的一面為基板105的上部面，基板105的另一面為基板105的下部面。上部導電層115可以位於基板105的一面（例如，基板105的上部面）。下部導電層120（參考圖1b）可以位於基板105的另一面（例如，基板105的下部面，參考圖1b）。
根據本發明的一實施例的絕緣層145可以通過熱壓（hot press）工藝形成在基板105的一面（例如，基板105的上部面）。
在一實施例中，熱壓（hot press）工藝可以是通過使外部的衝壓裝置（未圖示）位於絕緣層145的一面（例如，絕緣層145的上部面）以及基板105的另一面（例如，基板105的下部面），並朝向絕緣層145施加熱和壓力的方式來完成。
絕緣層145可以包括絕緣材質。參考圖2，絕緣層145可以位於基板105的一面（例如，基板105的上部面），形成為在周圍包圍上部導電層115以及金屬柱140的形態。
在步驟S106中，金屬柱140可以位於上部導電層115的至少一部分上。例如，金屬柱140可以位於上部導電層115的一面（例如，上部導電層115的上部面）的至少一部分上。
參考圖2，金屬柱140可以形成為從基板105的一面（例如，基板105的上部面）向垂直遠離的方向具有事先規定的長度。絕緣層145可以形成為從基板105的一面（例如，基板105的上部面）向垂直遠離的方向具有事先規定的長度。
參考圖2，絕緣層145可以在基板105的一面（例如，基板105的上部面）形成為向垂直遠離的方向比金屬柱140長。絕緣層145配置在金屬柱140周圍，從而金屬柱140可以不向外部露出。
參考圖2，示出在步驟S106中，絕緣層145形成一定的厚度（在基板105的一面向垂直遠離的方向具有一定長度），但不限於此，絕緣層145的厚度也可以不相同而形成為不均勻。
在步驟S107中，可以研磨金屬柱140以及絕緣層145以平坦形成。
根據本發明的一實施例的金屬柱140可以包括具有導電性的物質，通過金屬柱140傳遞電信號。在步驟S106中，金屬柱140可以配置為被絕緣層145包圍的形態，從而不向外部露出。當金屬柱140不向外部露出時，不能通過金屬柱140向其他區域傳遞電信號，因此可以去除包圍金屬柱140的絕緣層145的至少一部分。
在步驟S107中，為了去除配置在金屬柱140周圍的絕緣層145的至少一部分，可以進行化學機械研磨工藝（CMP：chemical mechanical polishing）。
在一實施例中，金屬柱140以及絕緣層145可以是通過化學機械研磨工藝（CMP：chemical mechanical polishing）進行研磨，從而平坦形成。
化學機械研磨工藝（CMP：chemical mechanical polishing）可以包括將包括細微研磨劑的漿體（slurry）分散到焊盤上，引導化學反應的工藝。化學機械研磨工藝（CMP：chemical mechanical polishing）可以包括使需要平坦化過程的一面位於焊盤上之後，施加壓力來旋轉的機械研磨工藝。
在步驟S107中，根據本發明的一實施例的金屬柱140以及絕緣層145可以通過化學機械研磨工藝形成為平坦的形狀。例如，經歷化學機械研磨工藝的金屬柱140以及絕緣層145可以從基板105的一面（例如，基板105的上部面）向垂直遠離的方向具有事先規定的長度。
在步驟S107中，可以通過化學機械研磨工藝去除包圍金屬柱140的絕緣層145的至少一部分，金屬柱140可以向外部露出。在步驟S107中，金屬柱140可以向外部露出，在金屬柱140和不同的區域之間完成電信號傳遞。
圖3是示出根據本發明的一實施例的多層電路板100（參考圖1）的層疊過程的說明圖。
在完成圖1中圖示的步驟S101至S112的情況下，可以完成包括1層絕緣層145的多層電路板100（參考圖1）的製造。
在完成包括1層絕緣層145的多層電路板100（參考圖1）的製造之後，再次反復步驟S101至S112多次時，可以製造包括多個絕緣層145、多個金屬柱140以及多個鍍覆層165的多層電路板（例如：100-1、100-2）。
當在根據本發明的一實施例的多層電路板100（參考圖1）進一步層疊絕緣層145時，可以在每次層疊絕緣層145時進行熱壓（hot press）工藝。例如，並不是完成多個絕緣層145的層疊之後，在最終步驟僅進行一次熱壓工藝，而是多個絕緣層145在每次層疊時，進行熱壓工藝。
在一實施例中，熱壓工藝可以是通過使外部的衝壓裝置（未圖示）位於絕緣層145的一面（例如，絕緣層145的上部面）以及基板105的另一面（例如，基板105的下部面），並朝向絕緣層145施加熱和壓力的方式來完成。
參考圖3，在步驟S200中，可以在完成步驟S101至S112的多層電路板100（參考圖1）進一步形成絕緣層145。例如，可以在完成步驟S101至S112之後，在步驟S200也反復圖1b中圖示的步驟S102至S112。
當在步驟S200也反復圖1b中圖示的步驟S102至S112時，可以在圖1中圖示的多層電路板100（參考圖1）的一面進一步層疊絕緣層145。絕緣層145可以通過熱壓（hot press）工藝接合在多層電路板100（參考圖1）的一面。
完成步驟S200製造的多層電路板100-2可以包括基板105、導通孔110、上部導電層115、下部導電層120、金屬柱140、絕緣層145以及/或者鍍覆層165。完成步驟S200的多層電路板100-2可以包括2個絕緣層145。
參考圖3，在步驟S300中，可以在完成步驟S200的多層電路板100-2進一步形成絕緣層145。絕緣層145可以通過熱壓（hot press）工藝接合在多層電路板100-2的一面。
完成步驟S300製造的多層電路板100-3可以包括基板105、導通孔110、上部導電層115、下部導電層120、金屬柱140、絕緣層145以及/或者鍍覆層165。完成步驟S300的多層電路板100-3可以包括3個絕緣層145。
在一實施例中，可以是多層電路板100-3中包括的基板105的一面為基板105的上部面，基板105的另一面為基板105的下部面。
參考圖3，上部導電層115可以配置在基板105的一面（例如，基板105的上部面）。下部導電層120可以配置在基板105的另一面（例如，基板105的下部面）。基板105可以在基板105的內部包括導通孔110。
參考圖3，多層電路板100-3可以包括多個絕緣層145。多個絕緣層145各自可以在內部包括多個金屬柱140。
參考圖3，鍍覆層165可以配置在多個絕緣層145的至少一部分上。可以是多個絕緣層145各自的一面為絕緣層145的上部面，多個絕緣層145各自的另一面為絕緣層145的下部面。鍍覆層165可以配置在多個絕緣層145各自的一面（例如，絕緣層145的上部面）。鍍覆層165可以在多個絕緣層145各自的一面配置多個。
根據本發明的一實施例的包括超微通孔的多層電路板100的製造方法，可以包括：提供在一面的至少一部分形成上部導電層115，在另一面的至少一部分形成下部導電層120的基板105的步驟S101；在基板105的另一面形成下部金屬層125的步驟S102；通過光刻工藝在基板105的一面形成第一阻擋層130，在第一阻擋層130形成第一開口135的步驟S103；利用電解鍍覆方式鍍覆第一開口135，從而形成金屬柱140的步驟S104；去除第一阻擋層130的步驟S105；在去除第一阻擋層130的位置形成絕緣層145的步驟S106；以及將金屬柱140以及絕緣層145研磨平坦的步驟S107。
在一實施例中，多層電路板100的製造方法在完成將金屬柱140以及絕緣層145研磨平坦的步驟S107之後，還可以包括：在金屬柱140以及絕緣層145的一面形成上部金屬層150的步驟S108。
在一實施例中，多層電路板100的製造方法在完成在金屬柱140以及絕緣層145的一面形成上部金屬層150的步驟S108之後，還可以包括：通過光刻工藝在上部金屬層150的一面形成第二阻擋層155，在第二阻擋層155形成第二開口160的步驟S109；鍍覆第二開口160，從而形成鍍覆層165的步驟S110；以及去除第二阻擋層155的步驟S111。
在一實施例中，多層電路板100的製造方法在完成去除第二阻擋層155的步驟S111之後，還可以包括：去除向外部露出的上部金屬層150以及向外部露出的下部金屬層125的步驟S112。
在一實施例中，利用電解鍍覆方式鍍覆第一開口135，從而形成金屬柱140的步驟S104可以是，向下部金屬層125施加鍍覆用電源中的一個極，向鍍覆材料側施加鍍覆用電源中的另一個極。
在一實施例中，鍍覆第二開口160，從而形成鍍覆層165的步驟S110可以是，向上部金屬層150施加鍍覆用電源中的一個極，向鍍覆材料側施加鍍覆用電源中的另一個極。
在一實施例中，金屬柱140可以由銅（Cu）構成。
在一實施例中，下部金屬層125可以由銅（Cu）構成。
在一實施例中，鍍覆層165以及上部金屬層150可以由銅（Cu）構成。
在一實施例中，將金屬柱140以及絕緣層145研磨平坦的步驟S107可以是通過化學機械研磨工藝（CMP：chemical mechanical polishing）將金屬柱140以及絕緣層145研磨平坦。
在一實施例中，在去除第一阻擋層130的位置形成絕緣層145的步驟S106可以是通過熱壓（hot press）工藝在基板105接合絕緣層145。
在一實施例中，在基板105的另一面形成下部金屬層125的步驟S102可以是通過濺射（sputtering）工藝形成下部金屬層125。
在一實施例中，在金屬柱140以及絕緣層145的一面形成上部金屬層150的步驟S108可以是通過濺射（sputtering）工藝形成上部金屬層150。
在一實施例中，去除向外部露出的上部金屬層150以及向外部露出的下部金屬層125的步驟S112可以是通過刻蝕溶液去除下部金屬層125以及上部金屬層150。
在一實施例中，下部金屬層125可以具有相比下部導電層120薄的厚度。
在一實施例中，上部金屬層150可以具有相比鍍覆層165薄的厚度。
根據本發明的一實施例的包括超微通孔的多層電路板100可以是通過包括以下步驟的多層電路板100的製造方法來製造：提供在一面的至少一部分形成上部導電層115，在另一面的至少一部分形成下部導電層120的基板105的步驟S101；在基板105的另一面形成下部金屬層125的步驟S102；通過光刻工藝在基板105的一面形成第一阻擋層130，在第一阻擋層130形成第一開口135的步驟S103；利用電解鍍覆方式鍍覆第一開口135，從而形成金屬柱140的步驟S104；去除第一阻擋層130的步驟S105；在去除第一阻擋層130的位置形成絕緣層145的步驟S106；以及將金屬柱140以及絕緣層145研磨平坦的步驟S107。
在一實施例中，多層電路板100可以是通過在完成將金屬柱140以及絕緣層145研磨平坦的步驟S107之後，還包括在金屬柱140以及絕緣層145的一面形成上部金屬層150的步驟S108的多層電路板100的製造方法來製造。
在一實施例中，多層電路板100可以是通過在完成在金屬柱140以及絕緣層145的一面形成上部金屬層150的步驟S108之後，還包括：通過光刻工藝在上部金屬層150的一面形成第二阻擋層155，在第二阻擋層155形成第二開口160的步驟S109；鍍覆第二開口160，從而形成鍍覆層165的步驟S110；以及去除第二阻擋層155的步驟S111的多層電路板100的製造方法來製造。
在一實施例中，多層電路板100可以是通過在完成去除第二阻擋層155的步驟S111之後，還包括去除向外部露出的上部金屬層150以及向外部露出的下部金屬層125的步驟S112的多層電路板100的製造方法來製造。
以上舉出實施例說明了本發明，然而不是一定局限於此，可以在本發明的技術構思的範疇內進行任何修改以及變形實施。
100:多層電路板 100-2:多層電路板 100-3:多層電路板 105:基板 110:導通孔 115:上部導電層 120:下部導電層 125:下部金屬層 130:第一阻擋層 135:第一開口 140:金屬柱 145:絕緣層 150:上部金屬層 155:第二阻擋層 160:第二開口 165:鍍覆層 S100~S112:步驟 S200:步驟 S300:步驟
[圖1a]以及[圖1b]是示出根據本發明的一實施例的包括超微通孔的多層電路板的製造方法的流程圖以及說明圖。 [圖2]是示出通過化學機械研磨工藝，使根據本發明的一實施例的絕緣層以及金屬柱變平坦的過程的說明圖。 [圖3]是示出根據本發明的一實施例的多層電路板的層疊過程的說明圖。
100:多層電路板
105:基板
110:導通孔
115:上部導電層
120:下部導電層
125:下部金屬層
130:第一阻擋層
135:第一開口
140:金屬柱
145:絕緣層
150:上部金屬層
155:第二阻擋層
160:第二開口
165:鍍覆層
S100~S112:步驟

Claims (20)

  1. 一種多層電路板的製造方法，其為包括超微通孔的多層電路板的製造方法，其中，所述製造方法包括： 提供在一面的至少一部分形成上部導電層，在另一面的至少一部分形成下部導電層的基板的步驟； 在基板的另一面形成下部金屬層的步驟； 通過光刻工藝在所述基板的一面形成第一阻擋層，在所述第一阻擋層形成第一開口的步驟； 利用電解鍍覆方式鍍覆所述第一開口，從而形成金屬柱的步驟； 去除所述第一阻擋層的步驟； 在去除所述第一阻擋層的位置形成絕緣層的步驟；以及 將所述金屬柱以及所述絕緣層研磨平坦的步驟。
  2. 如請求項1所述的多層電路板的製造方法，其中，在完成將所述金屬柱以及所述絕緣層研磨平坦的步驟之後，還包括： 在所述金屬柱以及所述絕緣層的一面形成上部金屬層的步驟。
  3. 如請求項2所述的多層電路板的製造方法，其中，在完成在所述金屬柱以及所述絕緣層的一面形成上部金屬層的步驟之後，還包括： 通過光刻工藝在所述上部金屬層的一面形成第二阻擋層，在所述第二阻擋層形成第二開口的步驟； 鍍覆所述第二開口，從而形成鍍覆層的步驟；以及 去除所述第二阻擋層的步驟。
  4. 如請求項3所述的多層電路板的製造方法，其中，在完成去除所述第二阻擋層的步驟之後，還包括： 去除向外部露出的所述上部金屬層以及向外部露出的所述下部金屬層的步驟。
  5. 如請求項1所述的多層電路板的製造方法，其中，利用電解鍍覆方式鍍覆所述第一開口，從而形成金屬柱的步驟是，向所述下部金屬層施加鍍覆用電源中的一個極，向鍍覆材料側施加鍍覆用電源中的另一個極，從而形成所述金屬柱。
  6. 如請求項3所述的多層電路板的製造方法，其中，鍍覆所述第二開口，從而形成鍍覆層的步驟是，向所述上部金屬層施加鍍覆用電源中的一個極，向鍍覆材料側施加鍍覆用電源中的另一個極，從而形成所述鍍覆層。
  7. 如請求項1所述的多層電路板的製造方法，其中，所述金屬柱由銅構成。
  8. 如請求項1所述的多層電路板的製造方法，其中，所述下部金屬層由銅構成。
  9. 如請求項3所述的多層電路板的製造方法，其中，所述鍍覆層以及所述上部金屬層由銅構成。
  10. 如請求項1所述的多層電路板的製造方法，其中，將所述金屬柱以及所述絕緣層研磨平坦的步驟是通過化學機械研磨工藝，將所述金屬柱以及所述絕緣層研磨平坦。
  11. 如請求項1所述的多層電路板的製造方法，其中，在去除所述第一阻擋層的位置形成絕緣層的步驟是通過熱壓工藝在所述基板接合所述絕緣層。
  12. 如請求項1所述的多層電路板的製造方法，其中，在所述基板的另一面形成下部金屬層的步驟是通過濺射工藝形成所述下部金屬層。
  13. 如請求項2所述的多層電路板的製造方法，其中，在所述金屬柱以及所述絕緣層的一面形成上部金屬層的步驟是通過濺射工藝形成所述上部金屬層。
  14. 如請求項4所述的多層電路板的製造方法，其中，去除向所述外部露出的所述上部金屬層以及向外部露出的所述下部金屬層的步驟是通過刻蝕溶液去除所述下部金屬層以及所述上部金屬層。
  15. 如請求項1所述的多層電路板的製造方法，其中，所述下部金屬層具有相比所述下部導電層薄的厚度。
  16. 如請求項3所述的多層電路板的製造方法，其中，所述上部金屬層具有相比所述鍍覆層薄的厚度。
  17. 一種通過多層電路板的製造方法製造的多層電路板，所述多層電路板為包括超微通孔的多層電路板，其中，所述多層電路板的製造方法包括： 提供在一面的至少一部分形成上部導電層，在另一面的至少一部分形成下部導電層的基板的步驟； 在基板的另一面形成下部金屬層的步驟； 通過光刻工藝在所述基板的一面形成第一阻擋層，在所述第一阻擋層形成第一開口的步驟； 利用電解鍍覆方式鍍覆所述第一開口，從而形成金屬柱的步驟； 去除所述第一阻擋層的步驟； 在去除所述第一阻擋層的位置形成絕緣層的步驟；以及 將所述金屬柱以及所述絕緣層研磨平坦的步驟。
  18. 如請求項17所述的通過多層電路板的製造方法製造的多層電路板，其中，所述多層電路板的製造方法在完成將所述金屬柱以及所述絕緣層研磨平坦的步驟之後，還包括：在所述金屬柱以及所述絕緣層的一面形成上部金屬層的步驟。
  19. 如請求項18所述的通過多層電路板的製造方法製造的多層電路板，其中，所述多層電路板的製造方法在完成在所述金屬柱以及所述絕緣層的一面形成上部金屬層的步驟之後，還包括： 通過光刻工藝在所述上部金屬層的一面形成第二阻擋層，在所述第二阻擋層形成第二開口的步驟； 鍍覆所述第二開口，從而形成鍍覆層的步驟；以及 去除所述第二阻擋層的步驟。
  20. 如請求項19所述的通過多層電路板的製造方法製造的多層電路板，其中，所述多層電路板的製造方法在完成去除所述第二阻擋層的步驟之後，還包括：去除向外部露出的所述上部金屬層以及向外部露出的所述下部金屬層的步驟。
TW111142959A 2021-11-10 2022-11-10 包括超微通孔的多層電路板的製造方法以及該多層電路板 TW202320601A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0153808 2021-11-10
KR1020210153808A KR20230067984A (ko) 2021-11-10 2021-11-10 극미세 비아를 포함하는 다층 회로 기판의 제조 방법 및 이에 의해 제조된 다층 회로 기판

Publications (1)

Publication Number Publication Date
TW202320601A true TW202320601A (zh) 2023-05-16

Family

ID=86228703

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111142959A TW202320601A (zh) 2021-11-10 2022-11-10 包括超微通孔的多層電路板的製造方法以及該多層電路板

Country Status (4)

Country Link
US (1) US20230147650A1 (zh)
KR (1) KR20230067984A (zh)
CN (1) CN116113176A (zh)
TW (1) TW202320601A (zh)

Also Published As

Publication number Publication date
KR20230067984A (ko) 2023-05-17
US20230147650A1 (en) 2023-05-11
CN116113176A (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
TWI380428B (zh)
JP3945483B2 (ja) 半導体装置の製造方法
TW201507567A (zh) 具有嵌入式濾波器的多層電子結構
CN104332414A (zh) 嵌入式芯片的制造方法
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
KR20200029088A (ko) 반도체 패키지 및 그 제조방법
TWI639215B (zh) Substrate with protruding copper terminal posts
CN106658977B (zh) 电路板的线路制作方法及利用该方法制作的电路板
KR100891334B1 (ko) 회로기판, 이를 구비하는 반도체 패키지, 회로기판의제조방법 및 반도체 패키지 제조방법
TWI463931B (zh) 電路板及其製作方法
JP4048019B2 (ja) 多層配線基板及びその製造方法
TW201446084A (zh) 電路板及其製作方法
JP4268560B2 (ja) 電子部品内蔵モジュールおよびその製造方法
TW202320601A (zh) 包括超微通孔的多層電路板的製造方法以及該多層電路板
TWI606770B (zh) 超微間距測試介面板及其製造方法
TW200522826A (en) Semiconductor multilayer wiring substrate of coaxial wiring structure and method of fabricating the same
JP4401527B2 (ja) 半導体チップの製造方法
JP2012104521A (ja) 回路基板の製造方法
JP5640613B2 (ja) 半導体パッケージ基板の製造方法
TWI728410B (zh) 電路板結構及其製作方法
TW202241230A (zh) 封裝載板及其製作方法
TWM590843U (zh) 具有層間導孔的線路結構
TWI656605B (zh) 線路板的製造方法
WO2022202552A1 (ja) 配線転写版、配線付き配線転写版、配線体用中間材、及び、配線体の製造方法
CN101087494A (zh) 制作电路板的方法