TW202310292A - 半導體封裝結構及其形成方法 - Google Patents

半導體封裝結構及其形成方法 Download PDF

Info

Publication number
TW202310292A
TW202310292A TW111112967A TW111112967A TW202310292A TW 202310292 A TW202310292 A TW 202310292A TW 111112967 A TW111112967 A TW 111112967A TW 111112967 A TW111112967 A TW 111112967A TW 202310292 A TW202310292 A TW 202310292A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor package
interposer
rdl
forming
Prior art date
Application number
TW111112967A
Other languages
English (en)
Inventor
蔡柏豪
林威宏
鄭明達
李明機
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310292A publication Critical patent/TW202310292A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體封裝結構包括通過核心基板形成的多個第一通孔結構。所述結構也包括嵌入核心基板中且位於第一通孔結構之間的中介層。中介層包括通過中介層基板形成的多個第二通孔結構。所述結構也包括形成在核心基板之上的第一重分佈層結構。所述結構也包括形成在核心基板之下的第二重分佈層結構。所述結構也包括形成在中介層的側壁與核心基板的側壁之間的第一密封層。

Description

半導體封裝結構及其形成方法
本發明實施例係關於一種半導體製造技術，特別係有關於一種在核心基板中嵌入中介層的半導體封裝結構及其形成方法。
半導體裝置被用於各式電子應用中，例如個人電腦、手機、數位相機以及其他電子設備。通常，通過在一半導體基板之上依序沉積絕緣或介電層、導電層及半導體材料層，並使用微影製程對各個材料層進行圖案化以在其上形成電路部件和元件，來製造半導體裝置。多個積體電路通常是在單個半導體晶圓上製造，且晶圓上的各個晶粒通過沿著劃線在積體電路之間進行鋸切而被分割。各個晶粒通常單獨封裝在例如多晶片模組(multi-chip modules)或其他類型的封裝中。
晶片封裝不僅可保護半導體裝置免受環境汙染物的影響，還可以為封裝在其中的半導體裝置提供連接介面。已開發出佔用較少面積或高度較低的較小的封裝結構來封裝半導體裝置。
已開發出新的封裝技術以進一步提高半導體晶粒的密封和功能。這些相對較新的封裝技術面臨製造挑戰。
本揭露的一些實施例提供一種半導體封裝結構，包括複數個第一通孔結構、一中介層、一第一重分佈層結構以及一第二重分佈層結構。所述第一通孔結構通過一核心基板形成。中介層嵌入核心基板中且位於所述第一通孔結構之間。其中，中介層包括通過一矽中介層基板形成的複數個第二通孔結構。第一重分佈層結構形成在核心基板之上。第二重分佈層結構形成在核心基板之下。其中，矽中介層基板的熱膨脹係數低於核心基板的熱膨脹係數。
本揭露的一些實施例提供一種半導體封裝結構，包括一第一基板、複數個第一通孔結構、一第二基板、複數個第二通孔結構以及一密封層。第一基板夾在一頂部重分佈層結構與一底部重分佈層結構之間。所述第一通孔結構形成在第一基板中且電連接到頂部重分佈層結構和底部重分佈層結構。第二基板設置在第一基板中。所述第二通孔結構形成在第二基板中且電連接到頂部重分佈層結構和底部重分佈層結構。密封層圍繞第二基板，並覆蓋位於頂部重分佈層結構與底部重分佈層結構之間的第一基板。
本揭露的一些實施例提供一種形成半導體封裝結構的方法。所述方法包括在一基板中形成一第一通孔結構。所述方法也包括在基板中和第一通孔結構旁邊形成一空腔。所述方法也包括在空腔中附接一中介層。所述方法也包括在中介層周圍和基板之上填充一第一密封材料。此外，所述方法包括平坦化第一密封材料以暴露第一通孔結構的頂表面。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下描述具體的構件及其排列方式的實施例以闡述本揭露。當然，這些實施例僅作為範例，而不該以此限定本揭露的範圍。例如，在說明書中敘述了一第一特徵形成於一第二特徵之上或上方，其可能包含第一特徵與第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於第一特徵與第二特徵之間，而使得第一特徵與第二特徵可能未直接接觸的實施例。另外，在本揭露不同範例中可能使用重複的參考符號及/或標記，此重複係為了簡化與清晰的目的，並非用以限定所討論的各個實施例及/或結構之間有特定的關係。
再者，空間相關用語，例如“在…下方”、“下方”、“較低的”、“在…上方”、“較高的”及類似的用語，是為了便於描述圖式中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用語意欲包含使用中或操作中的裝置之不同方位。設備可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
一些實施例的變體被描述。在各個視圖和說明性實施例中，相同的參考符號用於表示相同的元件。應瞭解的是，可以在所述方法之前、期間和之後提供額外的操作，且在所述方法的其他實施例中可以替換或消除所描述的一些操作。
還可以包括其他特徵和製程。例如，可以包括測試結構以幫助對3D封裝或3DIC裝置進行驗證測試。測試結構可以包括例如形成在一重分佈層中或一基板上的測試墊，其允許測試3D封裝或3DIC、使用探針及/或探針卡等。可以對中間結構以及最終結構進行驗證測試。此外，本文中揭露的結構和方法可以與結合已知良品晶粒(known good dies)的中間驗證的測試方法結合使用，以提高產量並降低成本。
在此，用語「左右」、「大約」、「基本上」通常是指在給定值或範圍的20%內，更佳的是在10%、5%、或3%、或2%、或1%或0.5%內。需要說明的是，在此描述的數量是一個基本上的(substantial)數量，其表示即使沒有具體提及“左右”、“大約”、“實質性”等用語，仍然是隱含“左右”、“大約”、“實質性”的含義。
提供形成一半導體封裝結構的實施例。形成所述半導體封裝結構的方法可包括設置嵌入一核心基板中的一中介層。由於中介層的通孔(vias)的間距與核心基板中的通孔的間距不同，因此可以實現混合間距垂直連接(mixed pitch vertical connection)，並且可以有更多的輸入/輸出(input/output，I/O)端子用於晶粒整合，且可以降低半導體封裝結構的高度。此外，中介層基板的剛性高於核心基板的剛性，從而可防止翹曲。
如第1A圖所示，根據一些實施例，提供一核心基板102。核心基板102可以由預浸漬的複合纖維(“預浸料(prepreg)”)、絕緣膜或積層膜(build-up film)、紙、玻璃纖維、玻璃不織布(non-woven glass fabric)、矽等製成。核心基板102可以由包括玻璃纖維和樹脂的預浸料製成。核心基板102可以是包覆銅(copper-clad)環氧樹脂浸漬玻璃布層壓板、包覆銅聚酰亞胺浸漬玻璃布層壓板等。
接著，可以形成通過核心基板102的開口(未顯示)。開口可以定義隨後形成的通孔結構的位置。開口可以通過雷射鑽孔製程形成。開口可以通過光微影和蝕刻製程形成。光微影製程可以包括光阻劑塗布(例如旋塗)、軟烘烤、光罩對準、圖案曝光、曝光後烘烤、光阻劑顯影以及漂洗和乾燥(例如硬烘烤)等。蝕刻製程可以包括乾蝕刻製程(例如，反應離子蝕刻(reactive ion etching，RIE)、非等向性電漿蝕刻方法)、濕蝕刻製程或其組合。
接著，如第1A圖所示，根據一些實施例，在開口的側壁之上形成一鍍覆層104。鍍覆層104可以覆蓋靠近開口的核心基板102的頂表面和底表面的部分。鍍覆層104可以通過例如化學鍍製程的鍍覆(plating)製程形成。鍍覆層104可以由無電解鎳浸金(electroless nickel immersion gold，ENIG)、無電解鎳無電解鈀浸金(electroless nickel electroless palladium immersion gold，ENEPIG)、銅、鋁、其他合適的材料或其組合形成。
之後，如第1A圖所示，根據一些實施例，第一通孔結構106形成在核心基板102中所形成的開口中。第一通孔結構106可以填充到開口中。第一通孔結構106可以由金屬製成，例如銅(Cu)、鋁(Al)、鎢(W)、鎳(Ni)、其合金、或其組合。第一通孔結構106可以通過例如電鍍製程的鍍覆製程形成。如第1A圖所示，根據一些實施例，在形成第一通孔結構106之後，第一通孔結構106的側壁可以被鍍覆層104包圍。
如第1A圖所示，根據一些實施例，提供一第一載體基板108a。第一載體基板108a可以在後續處理步驟期間提供暫時的機械和結構性支撐。第一載體基板108a可以包括玻璃、矽、氧化矽、氧化鋁、金屬等或其組合。第一載體基板108a可以包括金屬框架。
接著，如第1A圖所示，根據一些實施例，一緩衝層110形成在第一載體基板108a之上，且核心基板102通過緩衝層110接合到第一載體基板108a。緩衝層110可以是聚合物基(polymer-based)層。緩衝層110可以由聚對苯並雙噻唑(poly-p-phenylenebenzobisthiazole，PBO)層、聚酰亞胺(polyimide，PI)層、阻焊劑(solder resist，SR)層、味之素積層膜(Ajinomoto buildup film，ABF)、晶粒附接膜(die attach film，DAF)、其他適用的材料或其組合製成。
接著，如第1B圖所示，根據一些實施例，在第一通孔結構106之間的核心基板102中形成一空腔112。如第1B圖所示，緩衝層110從空腔112中暴露。空腔112可以通過雷射鑽孔製程、蝕刻製程、其他適用的製程或其組合形成。
接著，如第1C圖所示，根據一些實施例，提供一中介層114。在一些實施例中，中介層114包括通過一中介層基板118形成的第二通孔結構116。中介層基板118可以由纖維材料、聚合物材料、半導體材料、玻璃材料、金屬材料、其他合適的材料或其組合製成。半導體材料可以包括矽或鍺。在一些實施例中，中介層基板118由矽製成。纖維材料可以包括玻璃纖維材料。在一些實施例中，中介層基板118與核心基板102由不同的材料製成。在一些實施例中，中介層基板118的剛性(rigidity)大於核心基板102的剛性。在一些實施例中，中介層基板118是堅硬的(rigid)，並具有約4 ppm的低熱膨脹係數(coefficient of thermal expansion，CTE)。
第二通孔結構116可以通過首先通過蝕刻製程(例如，反應離子蝕刻(RIE)製程)在中介基板118中形成開口來形成。在填充第二通孔結構116的導電材料之前，可以在所述的側壁和底部上形成一阻擋層，以防止第二通孔結構116的導電材料擴散到中介層基板118中。阻擋層也可以用作一黏合劑或膠水層。阻擋層的材料可以是TiN、Ti、Ta、TaN、W、WN、其他適用的材料或其組合。阻擋層可以通過物理氣相沉積製程(physical vapor deposition process，PVD)(例如，蒸鍍或濺鍍)、原子層沉積製程(atomic layer deposition process，ALD)、電鍍製程、其他適用的製程或其組合來沉積阻擋層材料而形成。
第二通孔結構116可以包括銅、多晶矽、鎢、其他導電材料或其組合。可以通過例如亞大氣壓化學氣相沉積(sub-atmospheric chemical vapor deposition，SACVD)製程、物理氣相沉積(PVD)製程、原子層沉積(ALD)製程或其組合的沉積製程用導電材料來填充開口。第二通孔結構116也可以稱為基板穿孔(through substrate vias，TSVs)116。
接著，如第1C圖所示，根據一些實施例，中介層114設置在第一載體基板108a之上的緩衝層110之上。中介層114可以形成在第一通孔結構106之間。如第1C圖所示，中介層114通過一黏合劑層120設置在緩衝層110之上。黏合劑層120可以是一晶粒附接膜(DAF)。中介層114可以通過取放機器製程(pick-and-place machine process)放置在空腔112中。如第1C圖所示，在一些實施例中，空腔112比中介層114寬，因此中介層114的側壁與核心基板102的側壁之間可能存在間隙。如第1C圖所示，在一些實施例中，中介層114的高度大於核心基板102的高度。
接著，如第1D圖所示，根據一些實施例，在中介層114周圍和核心基板102之上填充一第一密封材料122。第一密封材料122可以包括模塑料(molding compound)，例如液態環氧樹脂、可變形凝膠、矽橡膠等。第一密封材料122可以為第一通孔結構106提供機械支撐和電性隔離，並保護主動電路免受環境影響。第一密封材料122可以通過毛細流動製程分配在核心基板102之上和核心基板102與中介層114之間的間隙中。接著，第一密封材料122可以通過熱固化製程、紅外(infrared，IR)能量固化製程、UV固化製程或其組合來固化。
之後，如第1D圖所示，根據本揭露的一些實施例，對第一密封材料122進行平坦化製程以暴露中介層114和第一通孔結構106。在平坦化製程之後，可以暴露第一通孔結構106和第二通孔結構116，且中介層114的頂表面可以與第一通孔結構106的頂表面基本上齊平。中介層114的頂表面可以與覆蓋核心基板102的第一密封材料122的頂表面基本上齊平。如第1D圖所示，第一密封材料122形成在中介層114的側壁與核心基板102的側壁之間。由於中介層114高於核心基板102，因此第一密封材料122也覆蓋核心基板102的部分頂表面。平坦化製程可以包括研磨製程、化學機械拋光(chemical mechanical polishing，CMP)製程、蝕刻製程、其他適用的製程或其組合。
接著，如第1E圖、第2圖及第3圖所示，形成一第一重分佈層結構(redistribution layer structure，RDL)126a，其包括重分佈層墊和重分佈層通孔結構125。第2圖和第3圖是根據本揭露的一些實施例之半導體封裝結構的放大剖面圖。
首先，一導電層(未顯示)形成在核心基板102和中介層114之上。導電層可以由金屬材料製成，例如鋁(Al)、銅(Cu)、鎢(W)、金(Au)、其他合適的材料或其組合。導電層可以通過電鍍製程、濺鍍製程、其他適用的製程或其組合來沉積。之後，根據本揭露的一些實施例，可以使用一或多個蝕刻製程來圖案化導電層以形成重分佈層墊123，如第3圖所示。
接著，根據本揭露的一些實施例，一鈍化層124可以形成在重分佈層墊123、核心基板102及中介層114之上，如第3圖所示。鈍化層124可以首先共形地(conformally)形成在重分佈層墊123、核心基板102及中介層114之上。鈍化層124可以由聚合物材料製成，例如聚酰亞胺、聚苯並噁唑(polybenzoxazole，PBO)、苯並環丁烯(benzocyclobutene，BCB)、矽樹脂、丙烯酸酯、矽氧烷、其他合適的材料或其組合。鈍化層124也可以包括非有機材料，例如氧化矽、未摻雜的矽酸鹽玻璃、氮氧化矽、阻焊劑(SR)、氮化矽、碳化矽、六甲基二矽氮烷(hexamethyldisilazane，HMDS)、其他合適的材料或其組合。鈍化層124可以通過化學氣相沉積(CVD)製程或旋塗製程來沉積。
接著，鈍化層124可以被圖案化以形成暴露下面的重分佈層墊123的開口(未顯示)。開口可以通過光微影和蝕刻製程來形成。光微影製程可以包括光阻劑塗布(例如旋塗)、軟烘烤、光罩對準、圖案曝光、曝光後烘烤、光阻劑顯影以及漂洗和乾燥(例如硬烘烤)等。蝕刻製程可以包括乾蝕刻製程(例如，反應離子蝕刻(RIE)、非等向性電漿蝕刻方法)、濕蝕刻製程或其組合。
之後，如第2圖和第3圖所示，根據一些實施例，重分佈層通孔結構125形成在重分佈層墊123之上的開口中。重分佈層通孔結構125可以通過化學氣相沉積(CVD)、物理氣相沉積(PVD)(例如，蒸鍍或濺鍍)、原子層沉積製程(ALD)、電鍍製程、其他合適的製程或其組合以沉積重分佈層通孔結構125的導電材料，然後可選地進行例如化學機械拋光(CMP)製程或回蝕製程的平坦化製程以去除多餘的導電材料來形成。重分佈層通孔結構125可以包括銅、鋁、無電解鎳浸金(ENIG)、無電解鎳無電解鈀浸金(ENEPIG)、其他合適的材料或其組合。在一些實施例中，重分佈層通孔結構125由銅製成。重分佈層通孔結構125可以與第一通孔結構106和第二通孔結構116接觸。在一些實施例中，重分佈層通孔結構125電連接到第一通孔結構106和第二通孔結構116。
接著，如第1E圖所示，根據本揭露的一些實施例，在中介層114和核心基板102之上形成一聚合物層124a。在聚合物層124a中形成開口以暴露重分佈層通孔結構125。之後，可以在聚合物層124a之上和聚合物層124a中的開口中形成一第一重分佈層結構126a。因此，包括重分佈層墊和重分佈層通孔結構125的第一重分佈層結構126a可以與第一通孔結構106和第二通孔結構116接觸，且第一重分佈層結構126a電連接到第一通孔結構106和第二通孔結構116。此外，第一重分佈層結構126a可以在核心基板102和中介層114上佈線(routed)。此外，第一密封層122形成在第一重分佈層結構126a與核心基板102之間。
聚合物層124a可以由聚苯並噁唑(PBO)、苯並環丁烯(BCB)、矽樹脂、丙烯酸酯、矽氧烷或其組合製成。聚合物層124a可以由非有機材料製成，例如氧化矽、未摻雜的矽酸鹽玻璃、氮氧化矽、阻焊劑(SR)、氮化矽、HMDS(六甲基二矽氮烷)。
第一重分佈層結構126a可以由金屬製成，例如銅(Cu)、銅合金、鋁(Al)、鋁合金、鎢(W)、鎢合金、鈦(Ti)、鈦合金、鉭(Ta)、或鉭合金。第一重分佈層結構126a可以通過鍍覆、無電解鍍覆、濺鍍或化學氣相沉積(CVD)來形成。在一些實施例中，第一重分佈層結構126a與第一通孔結構106由相同的材料形成。在一些實施例中，第一重分佈層結構126a由銅製成。
如第1E圖所示，重複形成聚合物層124a和第一重分佈層結構126a。因此，多個重分佈層結構126a可以形成在中介層114和核心基板102之上。需要說明的是，第1E圖中所示的聚合物層124a和第一重分佈層結構126a的層數僅為示例，本揭露並不限於此。
接著，可以通過頂部聚合物層124a或在頂部聚合物層124a上形成一凸塊下金屬層(under bump metallurgy，UBM)(未顯示)，以提供第一重分佈層結構126a與隨後形成的電連接件之間的電性連接。凸塊下金屬層可以具有可焊接的金屬表面以用作焊料凸塊和第一重分佈層結構126a之間的界面。凸塊下金屬層可以由金屬製成，例如銅、鎳、鈦、鎢、鋁、其他合適的導電材料或其組合。凸塊下金屬層可以通過鍍覆(例如電鍍或無電解鍍覆)、其他合適的製程或其組合形成。
之後，如第1F圖所示，根據一些實施例，在聚合物層124a之上形成第一電連接件128。第一電連接件128可以包括焊球、金屬柱、其他適用的連接件或其組合。凸塊下金屬層可以形成在第一電連接件128與第一重分佈層結構126a之間以作為界面。
之後，一封裝130和一晶片132可以接合到第一電連接件128。封裝130可以包括封裝晶粒(packaged die)、中介層、天線封裝(antenna-in-package，AIP)、微機電系統(micro-electro-mechanical system，MEMS)封裝或其組合。晶片132可以包括記憶體晶粒，例如靜態隨機存取記憶體(Static Random Access Memory，SRAM)晶粒、動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)晶粒、積體被動裝置(integrated passive device，IPD)等。
需要說明的是，第1F圖中所示的封裝130和晶片132的數量僅為示例，本揭露並不限於此。取決於封裝的需要，可以有任意數量的封裝130和晶片132。
之後，如第1F圖所示，根據一些實施例，在封裝130與晶片132之間填充一底部填充層134。如第1F圖所示，底部填充層134圍繞封裝130和晶片132以及連接封裝130和晶片132與第一重分佈層結構126a的第一電連接件128。底部填充層134可以包括底部填充材料，例如環氧樹脂、聚合物材料或填充材料。底部填充層134可以為第一電連接件128提供機械支撐和電性隔離，並保護主動電路免受環境影響。底部填充層134可以通過毛細流動製程形成。
之後，如第1F圖所示，根據一些實施例，在封裝130或晶片132之上形成一第二密封材料136。第二密封材料136可以覆蓋並圍繞封裝130和晶片132。第二密封材料136也可以覆蓋第一重分佈層結構126a。用於形成第二密封材料136的形成製程和材料可以與形成第一密封材料122時使用的形成製程和材料相同或相似。為簡潔起見，這些製程的描述在此不再贅述。第一密封材料122與第二密封材料136的材料可以相同。
如第1F圖所示，根據本揭露的一些實施例，在沉積第二密封材料136之後，進行平坦化製程以暴露封裝130和晶片132。在平坦化製程之後，封裝130和晶片132的頂表面可以與第二密封材料136的頂表面基本上齊平。此外，封裝130和晶片132的頂表面可以被暴露。如第1F圖所示，底部填充層134被第二密封材料136包圍。平坦化製程可以包括研磨製程、化學機械拋光(CMP)製程、蝕刻製程、其他適用的製程或其組合。
之後，如第1G圖所示，根據本揭露的一些實施例，移除第一載體基板108a和緩衝層110，並翻轉第1F圖所示的結構。結果，核心基板102和第一通孔結構106可以面朝上並且被暴露。
接著，如第1G圖所示，根據本揭露的一些實施例，第1F圖的翻轉結構通過一緩衝層110接合到一第二載體基板108b。如第1G圖所示，封裝130、晶片132及第二密封材料136接合到第二載體基板108b。
可以選擇性地進行平坦化製程，並且可以選擇性地形成第二載體基板108b。在一些實施例中，不進行平坦化製程且第二密封材料136保留在封裝130和晶片132之上。在第二密封材料136形成在封裝130和晶片132之上的情況下翻轉所述結構之後，第二密封材料136可以為後續製程提供足夠的機械支撐，因此可以不形成第二載體基板108b。
接著，如第1H圖所示，根據本揭露的一些實施例，在核心基板102之上形成一聚合物層124b，以及在聚合物層124b之上和聚合物層124b中的開口中形成一第二重分佈層結構126b。可以重複形成聚合物層124b和第二重分佈層結構126b。因此，可以形成多個重分佈層結構126b。用於形成聚合物層124b和第二重分佈層結構126b的形成製程和材料可以與形成聚合物層124a和第一重分佈層結構126a時使用的形成製程和材料相同或相似。為簡潔起見，這些製程的描述在此不再贅述。
如第1H圖所示，核心基板102和中介層114夾在第一重分佈層結構126a與第二重分佈層結構126b之間。如第1H圖所示，核心基板102中的第一通孔結構106以及中介層114的第二通孔結構116與第一重分佈層結構126a和第二重分佈層結構126b接觸。核心基板102中的第一通孔結構106以及中介層114的第二通孔結構116可以電連接到第一重分佈層結構126a和第二重分佈層結構126b。
之後，如第1H圖所示，根據一些實施例，在聚合物層124b之上形成第二電連接件138。第二電連接件138可以包括焊球、金屬柱、其他適用的連接件或其組合。第二電連接件138可以安裝在第二重分佈層結構126b上。因此，第二電連接件138可以與第二重分佈層結構126b直接接觸，並可以電連接到第二重分佈層結構126b。
之後，如第1I圖所示，根據本揭露的一些實施例，移除第二載體基板108b和緩衝層110，並翻轉第1H圖所示的結構且將其附接到一載體140。結果，封裝130、晶片132及第二密封層136可以面朝上並且被暴露。載體140可以包括一膠帶，其是光敏的或熱敏的且容易與第二電連接件138分離。
之後，根據本揭露的一些實施例，將第1I圖所示的結構與載體140分離，並形成如第1J圖所示的一半導體封裝結構10a。進行切割製程以將半導體封裝結構分開為多個晶片封裝。第1J圖顯示切割製程後的一個示例封裝。
相較於中介層114與核心基板102彼此堆疊的情況，中介層114嵌入核心基板102中可以降低半導體封裝結構10a的高度。在一些實施例中，第一重分佈層結構126a和第二重分佈層結構126b的高度減少了60%。通過較薄的半導體封裝結構10a可以提高功率傳輸效率。此外，第一重分佈層結構126a可以著陸(land)在不同的材料上，例如核心基板102、中介層基板118及第一密封層122的材料。因此，可以在第一重分佈層結構126a與核心基板102、中介層基板118及第一密封層122之間形成異質界面。
由於中介層114嵌入核心基板102中，第一重分佈層結構126a和第二重分佈層結構126b可以形成在核心基板102的兩側。因此，可以提供更多的佈線靈活性。
如第1J圖所示，核心基板102的高度為H1，中介層114的高度為H2。在一些實施例中，核心基板102的高度H1在約50微米至約150微米的範圍內。如果核心基板102的高度H1太高，功率傳輸效率可能會變差。如果核心基板102的高度H1太低，則機械強度可能不夠。在一些實施例中，中介層114的高度H2與核心基板102的高度H1的高度比在約1至約1.5的範圍內。因此，需要第一密封層122來填充核心基板120與第一重分佈層結構126a之間的空間。
如第1J圖所示，形成在核心基板102中的空腔112的寬度為W1，中介層114的寬度為W2。在一些實施例中，核心基板102中的空腔112的寬度W1大於中介層114的寬度W2。因此，中介層114可以設置在空腔112中，且第一密封層122可以填充在中介層114的側壁與核心基板102的側壁之間。第一密封層122可以圍繞中介層114。中介層114可以嵌入核心基板102中。
如第2圖所示，第一通孔結構106的寬度為d1，重分佈層通孔結構125的寬度為d1’。在一些實施例中，第一通孔結構106的寬度d1在約30微米至約50微米的範圍內。如果第一通孔結構106的寬度d1太寬，可能會增加佈線面積。如果第一通孔結構106的寬度dl太窄，則第一重分佈層結構126a可能難以著陸在第一通孔結構106之上。在一些實施例中，重分佈層通孔結構125的寬度d1’在約5微米至約10微米的範圍內。如果重分佈層通孔結構125的寬度d1’太寬，可能會增加佈線面積。如果重分佈層通孔結構125的寬度d1’太窄，則可能難以形成重分佈層通孔結構125並且容易引起接觸不良。如第2圖所示，第一通孔結構106的寬度dl大於重分佈層通孔結構125的寬度d1’。因此，第一重分佈層結構126a可以較容易著陸在第一通孔結構106之上。
如第3圖所示，第二通孔結構116的寬度為d2，重分佈層墊123的寬度為d2’。在一些實施例中，第二通孔結構116的寬度d2在約10微米至約50微米的範圍內。如果第二通孔結構116的寬度d2太寬，則第二通孔結構116所產生的應力可能會過大，且第二通孔結構116中的導電材料可能在後續製程中凸出。如果第二通孔結構116的寬度d2太窄，則可能難以形成第二通孔結構116。如第3圖所示，第二通孔結構116的寬度d2小於重分佈層墊123的寬度d2’。通過重分佈層墊123，第一重分佈層結構126a可能較容易著陸在第二通孔結構116之上。
由於第一通孔結構106的寬度d1與第二通孔結構116的寬度d2不同，因此可以形成不同的重分佈層結構，例如重分佈層通孔結構125和重分佈層墊123，以使第一重分佈層結構126a的著陸更容易。
通過在核心基板102中設置中介層114，提供更多用於晶粒整合的輸入/輸出(I/O)端子。由於半導體封裝結構的高度降低，可以提高功率傳輸效率。此外，中介層基板118的剛性高於核心基板102的剛性，從而可防止翹曲。
可以對本揭露的實施例進行許多變化及/或修改。第4圖是根據本揭露的一些實施例之一修改的半導體封裝結構10b的剖面圖。一些製程或裝置與上述實施例中描述的相同或相似，因此這些製程和裝置的描述在此不再贅述。與上述實施例的不同之處在於，如第4圖所示，根據一些實施例，第一通孔結構106的數量增加了。
如第4圖所示，核心基板102中的第一通孔結構106的間距為P1，中介層114的第二通孔結構116的間距為P2。在一些實施例中，核心基板102中的第一通孔結構106的間距P1與中介層114的第二通孔結構116的間距P2不同。在一些實施例中，核心基板102中的第一通孔結構106的間距P1大於中介層114的第二通孔結構116的間距P2。因此，嵌入核心基板102中的中介層114可以提供混合間距垂直互連(mixed pitch vertical interconnection)而不增加佈線面積。在一些實施例中，核心基板102中的第一通孔結構106的間距P1與中介層114的第二通孔結構116的間距P2的比率在約1.5至約4的範圍內。如果第一通孔結構106的間距P1與第二通孔結構116的間距P2的比率太高，則中介層面積會減小，剛性會變差。此外，可能需要中介層114中更多的重分佈層結構的佈線層來匹配封裝130和晶片132的輸入/輸出端子。如果第一通孔結構106的間距P1與第二通孔結構116的間距P2的比率太低，則可能需要中介層114中更多的重分佈層結構的佈線層來匹配封裝130和晶片132的輸入/輸出端子。
需要說明的是，第一通孔結構106和第二通孔結構116的數量僅為示例，本揭露並不限於此。取決於佈線的需求，第一通孔結構106和第二通孔結構116的數量可以是任何合適的數量。
通過在核心基板102中設置中介層114，提供更多用於晶粒整合的輸入/輸出(I/O)端子。由於半導體封裝結構的高度降低，可以提高功率傳輸效率。此外，中介層基板118的剛性高於核心基板102的剛性，從而可防止翹曲。中介層114和核心基板102可以提供混合間距用於垂直互連，且佈線面積可以保持相同。
可以對本揭露的實施例進行許多變化及/或修改。第5圖是根據本揭露的一些實施例之一修改的半導體封裝結構10c的剖面圖。一些製程或裝置與上述實施例中描述的相同或相似，因此這些製程和裝置的描述在此不再贅述。與上述實施例的不同之處在於，如第5圖所示，根據一些實施例，核心基板102中的第一通孔結構106的寬度d1小於中介層114的第二通孔結構116的寬度d2。
在一些實施例中，核心基板102中的第一通孔結構106的寬度d1與中介層114的第二通孔結構116的寬度d2的比率為約0.7至約4。如果第一通孔結構106的寬度d1與中介層114的第二通孔結構116的寬度d2的比率太高，可能會減少輸入/輸出端子的數量，進而影響對應的堆疊晶片132的輸入/輸出端子。如果第一通孔結構106的寬度d1與中介層114的第二通孔結構116的寬度d2的比率太低，則中介層114可能需要更多個面積來滿足輸入/輸出端子佈線要求。取決於佈線的需求，核心基板102中的第一通孔結構106的寬度d1可能小於中介層114的第二通孔結構116的寬度d2。
通過在核心基板102中設置中介層114，提供更多用於晶粒整合的輸入/輸出(I/O)端子。由於半導體封裝結構的高度降低，可以提高功率傳輸效率。此外，中介層基板118的剛性高於核心基板102的剛性，從而可防止翹曲。取決於佈線的需求，可以修改第一通孔結構106與第二通孔結構116的寬度比率。
可以對本揭露的實施例進行許多變化及/或修改。第6A至6C圖是根據本揭露的一些實施例之形成一半導體封裝結構10d的各個階段的剖面代表圖。一些製程或裝置與上述實施例中描述的相同或相似，因此這些製程和裝置的描述在此不再贅述。與上述實施例的不同之處在於，如第6A圖所示，根據一些實施例，第二密封層136覆蓋封裝130和晶片132的頂表面。
如第6A圖所示，在封裝130和晶片132之上形成第二密封層136之後，第二密封層136的頂表面是平坦的。因此，可以跳過後面的平坦化製程。
接著，如第6B圖所示，根據本揭露的一些實施例，翻轉第6A圖所示的結構。第二密封層136所提供的機械強度足以滿足後續製程的需要，因此可不必將第6B圖所示的結構接合到第二載體基板108b。因此，可以減少生產所需的成本和時間。
通過在核心基板102中設置中介層114，提供更多用於晶粒整合的輸入/輸出(I/O)端子。由於半導體封裝結構的高度降低，可以提高功率傳輸效率。此外，中介層基板118的剛性高於核心基板102的剛性，從而可防止翹曲。由於第二密封層136的頂表面是平坦的，因此可以跳過隨後的平坦化製程及與第二載體基板108b的接合製程。因此，可以減少生產所需的成本和時間。
可以對本揭露的實施例進行許多變化及/或修改。第7A至7B圖是根據本揭露的一些實施例之形成一半導體封裝結構10e的各個階段的剖面代表圖。一些製程或裝置與上述實施例中描述的相同或相似，因此這些製程和裝置的描述在此不再贅述。與上述實施例的不同之處在於，如第7A圖所示，根據一些實施例，中介層114包括主動裝置144。
如第7A圖所示，導電墊146形成在主動裝置144的兩側之上，且鈍化層148可以共形地形成在導電墊146和主動裝置144之上。用於形成導電墊146和鈍化層148的形成製程和材料可以與形成重分佈層墊123和鈍化層124時使用的形成製程和材料相同或相似。為簡潔起見，這些製程的描述在此不再贅述。
主動裝置144可以是通過凸塊(未顯示)面對面接合的多個主動裝置144。凸塊可以是受控塌陷晶片連接(controlled collapse chip connection，C4)凸塊。凸塊可以提供多個主動裝置144之間的電性連接。凸塊可以由焊接材料製成，例如Sn、Ag、Au或其他合適的導電材料。可以通過蒸鍍、電鍍、焊料轉移、其他合適的製程或其組合來形成凸塊。
通孔結構116可以通過中介層114中的主動裝置144形成，且聚合物層或介電層圍繞通孔結構116形成(未顯示)。圍繞通孔結構116形成的聚合物層或介電層可以增加機械強度。通孔結構116可以電連接到連接多個主動裝置144的凸塊。
如第7B圖所示，根據一些實施例，與主動裝置144電連接的通孔結構116電連接到第一重分佈層結構126a和第二重分佈層結構126b。
通過在核心基板102中設置中介層114，提供更多用於晶粒整合的輸入/輸出(I/O)端子。由於半導體封裝結構的高度降低，可以提高功率傳輸效率。此外，中介層基板118的剛性高於核心基板102的剛性，從而可防止翹曲。取決於設計需求，中介層114也可以包括主動裝置144。
可以對本揭露的實施例進行許多變化及/或修改。第8A至8C圖是根據本揭露的一些實施例之形成一半導體封裝結構10f的各個階段的剖面代表圖。一些製程或裝置與上述實施例中描述的相同或相似，因此這些製程和裝置的描述在此不再贅述。與上述實施例的不同之處在於，如第8A圖所示，根據一些實施例，多個空腔112形成在核心基板102中和第一通孔結構106旁邊。
如第8B圖所示，虛設(dummy)基板150設置在沒有中介層114的空腔112中。用於形成虛設基板150的形成製程和材料可以與形成中介層基板118時使用的形成製程和材料相同或相似。為簡潔起見，這些製程的描述在此不再贅述。在一些實施例中，虛設基板150與中介層基板118的材料相同。因此，虛設基板150與中介層基板118的剛性可以基本上相同。
如第8B圖所示，在虛設基板150中沒有通孔結構116。由於虛設基板150也具有較大的剛性，因此虛設基板150也可以最小化核心基板102的翹曲。
如第8C圖所示，第一密封層122填充核心基板102與虛設基板150之間的空間。在一些實施例中，虛設基板150的高度基本上等於中介層114的高度。如第8C圖所示，虛設基板150與聚合物層124a和124b直接接觸，而不與第一重分佈層結構126a和第二重分佈層結構126b電連接。
通過在核心基板102中設置中介層114，提供更多用於晶粒整合的輸入/輸出(I/O)端子。由於半導體封裝結構的高度降低，可以提高功率傳輸效率。此外，中介層基板118的剛性高於核心基板102的剛性，從而可防止翹曲。使用與中介層基板118相同材料製程的虛設基板150，可以增加半導體封裝結構的剛性，並可以最小化翹曲。
如前所述，在核心基板102中設置中介層114可以提供混合間距垂直互連，而不增加佈線面積。半導體封裝結構的高度可以降低，功率傳輸效率可以提高。可以有更多的輸入/輸出端子用於晶粒整合。由於中介層基板118的較大剛性，也可以減少基板翹曲問題。在第4圖所示的實施例中，有多個第一通孔結構106形成在核心基板102中。在第5圖所示的實施例中，中介層114的第二通孔結構116比核心基板102中的第一通孔結構106寬。在第6A至6C圖所示的實施例中，第二密封層136形成在封裝130和晶片132之上。由於第二密封層136提供足夠的強度，因此結構不需要被接合到第二載體基板108b。在第7A至7B圖所示的實施例中，中介層114包括主動裝置144，從而可提供更大的設計靈活性。在第8A至8C圖所示的實施例中，在核心基板102中還嵌入具有較大剛性的虛設基板150，可以進一步減少基板翹曲問題。
提供一種半導體封裝結構及其形成方法的實施例。半導體封裝結構包括設置在核心基板中的中介層。提供不增加佈線面積的混合間距垂直互連。半導體封裝結構的高度可以降低，功率傳輸效率可以提高。可以有更多的輸入/輸出端子用於晶粒整合。由於中介層基板的剛性，可以最小化基板翹曲。
根據本揭露的一些實施例，一種半導體封裝結構包括複數個第一通孔結構、一中介層、一第一重分佈層結構以及一第二重分佈層結構。所述第一通孔結構通過一核心基板形成。中介層嵌入核心基板中且位於所述第一通孔結構之間。其中，中介層包括通過一矽中介層基板形成的複數個第二通孔結構。第一重分佈層結構形成在核心基板之上。第二重分佈層結構形成在核心基板之下。其中，矽中介層基板的熱膨脹係數低於核心基板的熱膨脹係數。
在一實施例中，所述半導體封裝結構更包括一第一密封層，形成在中介層的側壁與核心基板的側壁之間。在一實施例中，所述第一通孔結構的間距與所述第二通孔結構的間距不同。在一實施例中，第一重分佈層結構包括複數個第三通孔結構，與所述第一通孔結構接觸，其中所述第三通孔結構中的每一者的寬度小於所述第一通孔結構中的每一者的寬度。在一實施例中，矽中介層基板的剛性大於核心基板的剛性。在一實施例中，所述第一通孔結構中的每一者的寬度小於所述第二通孔結構中的每一者的寬度。在一實施例中，所述半導體封裝結構更包括一晶片以及一第二密封層，晶片設置於第一重分佈層結構之上，第二密封層圍繞晶片且位於第一重分佈層結構之上，其中第二密封層覆蓋晶片的頂表面。
根據本揭露的另一些實施例，一種半導體封裝結構包括一第一基板、複數個第一通孔結構、一第二基板、複數個第二通孔結構以及一密封層。第一基板夾在一頂部重分佈層結構與一底部重分佈層結構之間。所述第一通孔結構形成在第一基板中且電連接到頂部重分佈層結構和底部重分佈層結構。第二基板設置在第一基板中。所述第二通孔結構形成在第二基板中且電連接到頂部重分佈層結構和底部重分佈層結構。密封層圍繞第二基板，並覆蓋位於頂部重分佈層結構與底部重分佈層結構之間的第一基板。
在一實施例中，頂部重分佈層結構包括複數個導電墊，與所述第二通孔結構接觸，其中所述導電墊中的每一者的寬度大於所述第二通孔結構中的每一者的寬度。在一實施例中，所述半導體封裝結構更包括一主動裝置，嵌入第二基板中且電連接到頂部重分佈層結構和底部重分佈層結構。在一實施例中，所述半導體封裝結構更包括一第三基板，設置在第一基板中且位於所述第一通孔結構旁邊，其中第三基板的剛性與第二基板的剛性基本上相同。在一實施例中，第二基板的高度大於第一基板的高度。在一實施例中，所述第一通孔結構的間距大於所述第二通孔結構的間距。
根據本揭露的又另一些實施例，一種形成半導體封裝結構的方法包括：在一基板中形成一第一通孔結構；在基板中和第一通孔結構旁邊形成一空腔；在空腔中附接一中介層；在中介層周圍和基板之上填充一第一密封材料；以及平坦化第一密封材料以暴露第一通孔結構的頂表面。
在一實施例中，空腔的寬度大於中介層的寬度。在一實施例中，所述形成半導體封裝結構的方法更包括：在基板之上形成一第一重分佈層結構；以及在基板之下形成一第二重分佈層結構，其中第一重分佈層結構和第二重分佈層結構與第一通孔結構接觸。在一實施例中，所述形成半導體封裝結構的方法更包括：在第一重分佈層結構之上形成一晶片；以及形成覆蓋晶片的一第二密封材料。在一實施例中，所述形成半導體封裝結構的方法更包括：平坦化第二密封材料以暴露晶片的頂表面。在一實施例中，所述形成半導體封裝結構的方法更包括：在形成空腔之前，將基板接合在一第一載體基板之上；以及在形成第二重分佈層結構之前，翻轉基板並移除第一載體基板。在一實施例中，所述形成半導體封裝結構的方法更包括：在第一重分佈層結構之上形成一晶片；在翻轉基板之後，將晶片接合到一第二載體基板；在第二重分佈層結構之下安裝一電連接件；以及移除第二載體基板。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
10a, 10b, 10c, 10d, 10e, 10f:半導體封裝結構 102:核心基板 104:鍍覆層 106:第一通孔結構 108a:第一載體基板 108b:第二載體基板 110:緩衝層 112:空腔 114:中介層 116:第二通孔結構/通孔結構 118:中介層基板 120:黏合劑層 122:第一密封材料/第一密封層 123:重分佈層墊 124:鈍化層 124a, 124b:聚合物層 125:重分佈層通孔結構 126a:(第一)重分佈層結構 126b:(第二)重分佈層結構 128:第一電連接件 130:封裝 132:晶片 134:底部填充層 136:第二密封材料/第二密封層 138:第二電連接件 140:載體 144:主動裝置 146:導電墊 148:鈍化層 150:虛設基板 d1, d1’:寬度 d2, d2’:寬度 H1, H2:高度 P1, P2:間距 W1, W2:寬度
根據以下的詳細說明並配合所附圖式做完整揭露。應被強調的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。 第1A至1J圖是根據本揭露的一些實施例之形成一半導體封裝結構的各個階段的剖面代表圖。 第2圖是根據本揭露的一些實施例之一半導體封裝結構的放大剖面圖。 第3圖是根據本揭露的一些實施例之一半導體封裝結構的放大剖面圖。 第4圖是根據本揭露的一些實施例之一修改的半導體封裝結構的剖面圖。 第5圖是根據本揭露的一些實施例之一修改的半導體封裝結構的剖面圖。 第6A至6C圖是根據本揭露的一些實施例之形成一修改的半導體封裝結構的各個階段的剖面代表圖。 第7A至7B圖是根據本揭露的一些實施例之形成一修改的半導體封裝結構的各個階段的剖面代表圖。 第8A至8C圖是根據本揭露的一些實施例之形成一修改的半導體封裝結構的各個階段的剖面代表圖。
10a:半導體封裝結構
102:核心基板
104:鍍覆層
106:第一通孔結構
114:中介層
116:第二通孔結構
118:中介層基板
122:第一密封材料/第一密封層
124a,124b:聚合物層
126a:(第一)重分佈層結構
126b:(第二)重分佈層結構
128:第一電連接件
130:封裝
132:晶片
134:底部填充層
136:第二密封材料/第二密封層
138:第二電連接件
H1,H2:高度
W1,W2:寬度

Claims (20)

  1. 一種半導體封裝結構，包括： 複數個第一通孔結構，通過一核心基板形成； 一中介層，嵌入該核心基板中且位於該些第一通孔結構之間，其中該中介層包括通過一矽中介層基板形成的複數個第二通孔結構； 一第一重分佈層結構，形成在該核心基板之上；以及 一第二重分佈層結構，形成在該核心基板之下，其中該矽中介層基板的熱膨脹係數低於該核心基板的熱膨脹係數。
  2. 如請求項1之半導體封裝結構，更包括： 一第一密封層，形成在該中介層的一側壁與該核心基板的一側壁之間。
  3. 如請求項1之半導體封裝結構，其中該些第一通孔結構的間距與該些第二通孔結構的間距不同。
  4. 如請求項1之半導體封裝結構，其中該第一重分佈層結構包括： 複數個第三通孔結構，與該些第一通孔結構接觸，其中該些第三通孔結構中的每一者的寬度小於該些第一通孔結構中的每一者的寬度。
  5. 如請求項1之半導體封裝結構，其中該矽中介層基板的剛性大於該核心基板的剛性。
  6. 如請求項1之半導體封裝結構，其中該些第一通孔結構中的每一者的寬度小於該些第二通孔結構中的每一者的寬度。
  7. 如請求項1之半導體封裝結構，更包括： 一晶片，設置於該第一重分佈層結構之上；以及 一第二密封層，圍繞該晶片且位於該第一重分佈層結構之上，其中該第二密封層覆蓋該晶片的一頂表面。
  8. 一種半導體封裝結構，包括： 一第一基板，夾在一頂部重分佈層結構與一底部重分佈層結構之間； 複數個第一通孔結構，形成在該第一基板中且電連接到該頂部重分佈層結構和該底部重分佈層結構； 一第二基板，設置在該第一基板中； 複數個第二通孔結構，形成在該第二基板中且電連接到該頂部重分佈層結構和該底部重分佈層結構；以及 一密封層，圍繞該第二基板，並覆蓋位於該頂部重分佈層結構與該底部重分佈層結構之間的該第一基板。
  9. 如請求項8之半導體封裝結構，其中該頂部重分佈層結構包括： 複數個導電墊，與該些第二通孔結構接觸，其中該些導電墊中的每一者的寬度大於該些第二通孔結構中的每一者的寬度。
  10. 如請求項8之半導體封裝結構，更包括： 一主動裝置，嵌入該第二基板中且電連接到該頂部重分佈層結構和該底部重分佈層結構。
  11. 如請求項8之半導體封裝結構，更包括： 一第三基板，設置在該第一基板中且位於該些第一通孔結構旁邊，其中該第三基板的剛性與該第二基板的剛性基本上相同。
  12. 如請求項8之半導體封裝結構，其中該第二基板的高度大於該第一基板的高度。
  13. 如請求項8之半導體封裝結構，其中該些第一通孔結構的間距大於該些第二通孔結構的間距。
  14. 一種形成半導體封裝結構的方法，包括： 在一基板中形成一第一通孔結構； 在該基板中和該第一通孔結構旁邊形成一空腔； 在該空腔中附接一中介層； 在該中介層周圍和該基板之上填充一第一密封材料；以及 平坦化該第一密封材料以暴露該第一通孔結構的一頂表面。
  15. 如請求項14之形成半導體封裝結構的方法，其中該空腔的寬度大於該中介層的寬度。
  16. 如請求項14之形成半導體封裝結構的方法，更包括： 在該基板之上形成一第一重分佈層結構；以及 在該基板之下形成一第二重分佈層結構，其中該第一重分佈層結構和該第二重分佈層結構與該第一通孔結構接觸。
  17. 如請求項16之形成半導體封裝結構的方法，更包括： 在該第一重分佈層結構之上形成一晶片；以及 形成覆蓋該晶片的一第二密封材料。
  18. 如請求項17之形成半導體封裝結構的方法，更包括： 平坦化該第二密封材料以暴露該晶片的一頂表面。
  19. 如請求項16之形成半導體封裝結構的方法，更包括： 在形成該空腔之前，將該基板接合在一第一載體基板之上；以及 在形成該第二重分佈層結構之前，翻轉該基板並移除該第一載體基板。
  20. 如請求項19之形成半導體封裝結構的方法，更包括： 在該第一重分佈層結構之上形成一晶片； 在翻轉該基板之後，將該晶片接合到一第二載體基板； 在該第二重分佈層結構之下安裝一電連接件；以及 移除該第二載體基板。
TW111112967A 2021-08-30 2022-04-06 半導體封裝結構及其形成方法 TW202310292A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/460,868 2021-08-30
US17/460,868 US20230062138A1 (en) 2021-08-30 2021-08-30 Semiconductor package structure and method for forming the same

Publications (1)

Publication Number Publication Date
TW202310292A true TW202310292A (zh) 2023-03-01

Family

ID=84738695

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111112967A TW202310292A (zh) 2021-08-30 2022-04-06 半導體封裝結構及其形成方法

Country Status (3)

Country Link
US (1) US20230062138A1 (zh)
CN (1) CN115565960A (zh)
TW (1) TW202310292A (zh)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
JP5079475B2 (ja) * 2007-12-05 2012-11-21 新光電気工業株式会社 電子部品実装用パッケージ
KR20100037300A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 내장형 인터포저를 갖는 반도체장치의 형성방법
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
KR20130007371A (ko) * 2011-07-01 2013-01-18 삼성전자주식회사 반도체 패키지
TWI492680B (zh) * 2011-08-05 2015-07-11 Unimicron Technology Corp 嵌埋有中介層之封裝基板及其製法
US8587132B2 (en) * 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
US20130337648A1 (en) * 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
US20140246227A1 (en) * 2013-03-01 2014-09-04 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
CN108780785A (zh) * 2016-03-30 2018-11-09 英特尔公司 混合微电子基底
KR102504293B1 (ko) * 2017-11-29 2023-02-27 삼성전자 주식회사 패키지 온 패키지 형태의 반도체 패키지
US10163798B1 (en) * 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same
US11342305B2 (en) * 2017-12-29 2022-05-24 Intel Corporation Microelectronic assemblies with communication networks
KR102003840B1 (ko) * 2018-03-12 2019-07-25 삼성전자주식회사 안테나 모듈
US10804254B2 (en) * 2018-06-29 2020-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with cavity substrate
US11798865B2 (en) * 2019-03-04 2023-10-24 Intel Corporation Nested architectures for enhanced heterogeneous integration
TWI698966B (zh) * 2019-05-14 2020-07-11 矽品精密工業股份有限公司 電子封裝件及其製法
US11164817B2 (en) * 2019-11-01 2021-11-02 International Business Machines Corporation Multi-chip package structures with discrete redistribution layers
KR20220019186A (ko) * 2020-08-07 2022-02-16 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US20220278032A1 (en) * 2021-02-26 2022-09-01 Intel Corporation Nested interposer with through-silicon via bridge die
US20220352076A1 (en) * 2021-04-29 2022-11-03 Intel Corporation Electronic substrate having an embedded etch stop to control cavity depth in glass layers therein

Also Published As

Publication number Publication date
US20230062138A1 (en) 2023-03-02
CN115565960A (zh) 2023-01-03

Similar Documents

Publication Publication Date Title
CN110504247B (zh) 集成电路封装件及其形成方法
US10720409B2 (en) Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
US10325879B2 (en) Fan-out stacked system in package (SIP) and the methods of making the same
US10510674B2 (en) Fan-out package having a main die and a dummy die, and method of forming
CN111799227B (zh) 半导体器件及其形成方法
CN112242367A (zh) 封装件结构及其形成方法
US20090212420A1 (en) integrated circuit device and method for fabricating same
KR20190055692A (ko) 반도체 패키지들 내의 금속화 패턴들 및 그 형성 방법들
KR102309989B1 (ko) 집적 회로 패키지 및 이의 형성 방법
KR20190024570A (ko) 반도체 패키지 내의 도전성 비아 및 그 형성 방법
KR102585621B1 (ko) 집적 회로 패키지 및 방법
CN111261608B (zh) 半导体器件及其形成方法
KR102524244B1 (ko) 반도체 패키지들에서의 방열 및 그 형성 방법
TWI771870B (zh) 半導體封裝及其形成方法
US20240021597A1 (en) Molded Dies in Semiconductor Packages and Methods of Forming Same
US20230369274A1 (en) Integrated circuit package and method of forming same
TW202038396A (zh) 積體電路封裝體及其製造方法
TWI778694B (zh) 半導體封裝
TWI790702B (zh) 半導體封裝及製造半導體封裝的方法
TWI752627B (zh) 半導體元件及其製造方法
KR102450735B1 (ko) 반도체 디바이스 및 제조 방법
KR20220051780A (ko) 반도체 디바이스 및 제조 방법
US20230062138A1 (en) Semiconductor package structure and method for forming the same
US12033976B2 (en) Semiconductor package having a through intervia through the molding compound and fan-out redistribution layers disposed over the respective die of the stacked fan-out system-in-package
KR102596105B1 (ko) 패키지 구조체 및 방법