TW202305072A - 研磨用組合物、研磨方法及半導體基板之製造方法 - Google Patents

研磨用組合物、研磨方法及半導體基板之製造方法 Download PDF

Info

Publication number
TW202305072A
TW202305072A TW111110558A TW111110558A TW202305072A TW 202305072 A TW202305072 A TW 202305072A TW 111110558 A TW111110558 A TW 111110558A TW 111110558 A TW111110558 A TW 111110558A TW 202305072 A TW202305072 A TW 202305072A
Authority
TW
Taiwan
Prior art keywords
polishing
polishing composition
less
acid
abrasive grains
Prior art date
Application number
TW111110558A
Other languages
English (en)
Inventor
前僚太
Original Assignee
日商福吉米股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商福吉米股份有限公司 filed Critical 日商福吉米股份有限公司
Publication of TW202305072A publication Critical patent/TW202305072A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1436—Composite particles, e.g. coated particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Abstract

本發明提供一種研磨用組合物，其能夠以較高之研磨速度對多晶矽膜及氧化矽膜進行研磨，且多晶矽膜之研磨速度之選擇比較高。 本發明之研磨用組合物係包含研磨粒、鹼性化合物、及分散介質者，且上述研磨粒包含矽烷醇基密度超過0個/nm 2且為4個/nm 2以下之二氧化矽粒子，上述研磨用組合物之導電率為0.5 mS/cm以上10 mS/cm以下，pH值為10以上12以下。

Description

研磨用組合物、研磨方法及半導體基板之製造方法
本發明係關於一種研磨用組合物、研磨方法及半導體基板之製造方法。
本申請案係基於在2021年3月24日提出申請之日本專利申請號第2021-049533號，藉由參照將其全部揭示內容組入本說明書中。
近年來，隨著LSI(Large Scale Integration，大型積體電路)之高積體化、高性能化，正在開發新的微細加工技術。化學機械研磨(chemical mechanical polishing，CMP)法亦係其中之一，該技術頻繁地利用於LSI製造步驟、尤其是多層佈線形成步驟中之層間絕緣膜之平坦化、金屬插塞之形成、嵌入佈線(鑲嵌佈線)之形成。
該CMP被應用於半導體製造之各步驟中，作為其態樣之一，例如可例舉應用於電晶體製作過程中之閘極形成步驟。當製作電晶體時，有時會對金屬、矽、氧化矽、多晶矽、矽氮化膜等材料進行研磨，為了提高生產性，存在對各材料以高速進行研磨之要求。為了應對此種要求，例如，專利文獻1中存在一種欲提高多晶矽之研磨速度之技術。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2013-041992號公報
[發明所欲解決之問題]
本發明人在研究將CMP應用於半導體製造之各步驟之過程中，發現存在如下情況：不僅對多晶矽膜以高速進行研磨，對氧化矽膜亦以高速進行研磨於製造上較佳；及於此種情形時，多晶矽膜之研磨速度相對於氧化矽膜之研磨速度之比(以下，亦稱為「多晶矽膜之研磨速度之選擇比」)較高時於製造上更佳。然而，迄今為止，幾乎未針對此種新的見解進行研究。
因此，本發明所欲解決之課題在於提供一種研磨用組合物，其能夠以較高之研磨速度對多晶矽膜及氧化矽膜進行研磨，且多晶矽膜之研磨速度之選擇比較高。 [解決問題之技術手段]
為了解決上述課題，本發明人反覆進行了銳意研究。其結果為，發現藉由一種研磨用組合物，會解決上述課題，從而完成本發明，上述研磨用組合物係包含研磨粒、鹼性化合物、及分散介質者，且上述研磨粒包含矽烷醇基密度超過0個/nm 2且為4個/nm 2以下之二氧化矽粒子，上述研磨用組合物之導電率為0.5 mS/cm以上10 mS/cm以下，pH值為10以上12以下。 [發明之效果]
根據本發明，提供一種研磨用組合物，其能夠以較高之研磨速度對多晶矽膜及氧化矽膜進行研磨，且多晶矽膜之研磨速度之選擇比較高。
以下，對本發明之實施方式進行說明，但本發明並不僅限定於以下之實施方式。再者，只要無特別記載，則操作及物性等之測定係於室溫(20～25℃)/相對濕度40～50%RH之條件下進行測定。又，於本說明書中，表示範圍之「X～Y」係指「X以上Y以下」。
＜研磨用組合物＞ 本發明係一種研磨用組合物，其係用於對研磨對象物進行研磨，且包含研磨粒、鹼性化合物、及分散介質者，且上述研磨粒包含矽烷醇基密度超過0個/nm 2且為4個/nm 2以下之二氧化矽粒子，上述研磨用組合物之導電率為0.5 mS/cm以上10 mS/cm以下，pH值為10以上12以下。具有此種構成之本發明之研磨用組合物能夠以較高之研磨速度對多晶矽膜及氧化矽膜進行研磨，且多晶矽膜之研磨速度之選擇比(多晶矽膜之研磨速度相對於氧化矽膜之研磨速度之比)較高。
藉由本發明之研磨用組合物而發揮上述效果之原因雖未必明確，但考慮如下。但，以下之機制僅為推測，當然不會限制本發明之技術範圍。
一般而言，研磨用組合物係藉由摩擦基板表面所產生之物理作用、及研磨粒以外之成分賦予基板表面之化學作用、以及其等之組合來對研磨對象物進行研磨。藉此，研磨粒之形態或種類會對研磨速度帶來較大之影響。
本發明之研磨用組合物包含矽烷醇基密度超過0個/nm 2且為4個/nm 2以下之二氧化矽粒子(以下，亦稱為「低矽烷醇基密度之二氧化矽粒子」)作為研磨粒。多晶矽之疏水性較高，又，一般而言，研磨粒之矽烷醇基密度越低，則疏水性越好，越容易靠近疏水性之研磨對象物。因此，當進行研磨時，研磨用組合物中所含之低矽烷醇基密度之二氧化矽粒子靠近作為研磨對象物之多晶矽膜，能夠向多晶矽膜之表面(研磨面)充分地施加機械力，從而能夠較合適地進行研磨。
又，本發明之研磨用組合物之導電率為0.5 mS/cm以上10 mS/cm以下，pH值為10以上12以下。一般而言，藉由設為鹼性，會提高氧化矽膜之研磨速度，但隨之多晶矽膜之研磨速度之選擇比容易下降。於本發明中，由於要求亦提高多晶矽膜之研磨速度之選擇比，因此需要均衡多晶矽膜之研磨速度與氧化矽膜之研磨速度。於本發明中，研磨用組合物之導電率只要為0.5 mS/cm以上10 mS/cm以下，則可藉由電雙層之壓縮而抑制研磨粒與氧化矽膜(例如，TEOS膜)之間之靜電排斥，使得兩者容易靠近，從而容易進行研磨。研磨用組合物之pH值只要為10以上12以下，則能夠對多晶矽膜之表面進行蝕刻而使其脆化，因此容易對多晶矽膜進行研磨。綜上所述，本發明可謂發現了一種新穎之研磨用組合物，其藉由使導電率與pH值為特定之範圍，從而能夠對氧化矽膜有效率地進行研磨，且低矽烷醇基密度之二氧化矽粒子靠近多晶矽膜而亦有助於多晶矽膜之研磨。
[研磨對象物] 本發明之研磨對象物包含多晶矽(Polysilicon)膜及氧化矽膜。即，本發明之研磨用組合物係用於對包含多晶矽膜及氧化矽膜之研磨對象物進行研磨之用途。
作為氧化矽膜之例，例如可例舉：使用原矽酸四乙酯作為前驅物而生成之TEOS(Tetraethyl Orthosilicate，正矽酸四乙酯)類型之氧化矽膜(以下，亦簡稱為「TEOS膜」)、HDP(High Density Plasma，高密度電漿)膜、USG(Undoped Silicate Glass，未摻雜之矽酸鹽玻璃)膜、PSG(Phosphorus Silicate Glass，磷矽酸鹽玻璃)膜、BPSG(Boron-Phospho Silicate Glass，硼磷矽酸鹽玻璃)膜、RTO(Rapid Thermal Oxidation，快速熱氧化)膜等。
本發明之研磨對象物除了包含多晶矽(Polysilicon)膜及氧化矽膜以外，亦可包含其他材料。作為其他材料之例，可例舉：氮化矽(SiN)、碳氮化矽(SiCN)、非晶矽(amorphous silicon)、金屬、SiGe等。
作為上述金屬，例如可例舉：鎢、銅、鋁、鈷、鉿、鎳、金、銀、鉑、鈀、銠、釕、銥、鋨等。
[研磨粒] 本發明之研磨用組合物包含研磨粒。本發明之研磨用組合物中，研磨粒包含矽烷醇基密度超過0個/nm 2且為4個/nm 2以下之二氧化矽粒子。於一實施方式中，研磨粒係由矽烷醇基密度超過0個/nm 2且為4個/nm 2以下之二氧化矽粒子所構成。於本說明書中，所謂「矽烷醇基密度」，係指二氧化矽粒子表面每單位面積中之矽烷醇基之數量。矽烷醇基密度係用於表示二氧化矽粒子表面之電特性或化學特性之指標。
於本說明書中，矽烷醇基密度係基於利用BET(Brunauer-Emmett-Teller，布厄特)法所測得之比表面積、及藉由滴定所測得之矽烷醇基之數量來進行計算而求出。例如，利用G.W.Sears之「Analytical Chemistry, vol. 28, No. 12, 1956, 1982～1983」中所記載之使用中和滴定之Sears滴定法，可算出二氧化矽(研磨粒)表面之平均矽烷醇基密度(單位：個/nm 2)。所謂「Sears滴定法」，係膠體二氧化矽製造商在對矽烷醇基密度進行評價時通常所使用之分析方法，且該方法係基於使pH值自4變為9所需之氫氧化鈉水溶液之量來進行計算。關於矽烷醇基密度測定之詳情，將在以下之實施例中進行詳細說明。
於本發明之一實施方式中，為了使研磨粒之每單位表面積之矽烷醇基之數量超過0個/nm 2且為4個/nm 2以下，較有效的是對研磨粒之製造方法進行選擇等，例如適宜進行焙燒等熱處理。於本發明之一實施方式中，例如藉由將研磨粒(例如，二氧化矽)於120～200℃之環境下保持30分鐘以上來進行焙燒。藉由實施此種熱處理，從而能夠使得研磨粒表面之矽烷醇基之數量成為超過0個/nm 2且4個/nm 2以下等所需之數值。據此，本發明中，藉由對研磨粒施以此種特殊處理，從而能夠使得研磨粒表面之矽烷醇基之數量超過0個/nm 2且為4個/nm 2以下。
於一實施方式中，二氧化矽粒子之矽烷醇基密度超過0個/nm 2且為4個/nm 2以下。又，二氧化矽粒子之矽烷醇基密度較佳為0.5個/nm 2以上4個/nm 2以下，更佳為0.6個/nm 2以上3.8個/nm 2以下，進而較佳為0.8個/nm 2以上3.6個/nm 2以下，特佳為0.9個/nm 2以上3.5個/nm 2以下，最佳為1個/nm 2以上3個/nm 2以下。藉由二氧化矽粒子之矽烷醇基密度處於上述範圍內，從而當進行研磨時，二氧化矽粒可靠近多晶矽膜，從而向多晶矽膜有效地賦予二氧化矽粒子所產生之機械力。
二氧化矽粒子較佳為膠體二氧化矽。作為膠體二氧化矽之製造方法，可例舉：矽酸鈉法、溶膠凝膠法，利用任一製造方法所製得之膠體二氧化矽均適宜用作本發明之二氧化矽粒子。然而，基於減少金屬雜質之觀點而言，較佳為利用能夠以高純度進行製造之溶膠凝膠法所製得之膠體二氧化矽。
進而，二氧化矽粒子只要矽烷醇基密度分別滿足上述範圍，則亦可經表面修飾。例如，二氧化矽粒子亦可為固定化了有機酸之膠體二氧化矽。研磨用組合物中所含之膠體二氧化矽之表面上之有機酸之固定化例如係藉由有機酸之官能基與膠體二氧化矽之表面化學鍵結來進行。僅使膠體二氧化矽與有機酸共存並不能實現膠體二氧化矽上之有機酸之固定化。若將作為有機酸之一種之磺酸固定於膠體二氧化矽，例如可利用「Sulfonic acid-functionalized silica through quantitative oxidation of thiol groups」, Chem. Commun. 246-247 (2003)中所記載之方法來進行。具體而言，藉由使3-巰丙基三甲氧基矽烷等具有硫醇基之矽烷偶合劑與膠體二氧化矽偶合之後，利用過氧化氫使硫醇基氧化，從而可獲得表面固定有磺酸之膠體二氧化矽。或者，若將羧酸固定於膠體二氧化矽，例如可利用「Novel Silane Coupling Agents Containing a Photolabile 2-Nitrobenzyl Ester for Introduction of a Carboxy Group on the Surface of Silica Gel」, Chemistry Letters, 3, 228-229 (2000)中所記載之方法來進行。具體而言，藉由在使包含光反應性2-硝基苄基酯之矽烷偶合劑與膠體二氧化矽偶合之後進行光照射，從而可獲得表面固定有羧酸之膠體二氧化矽。
本發明之研磨用組合物中，研磨粒亦可包含除了矽烷醇基數超過0個/nm 2且為4個/nm 2以下之二氧化矽粒子以外之研磨粒(以下，稱為其他研磨粒)。作為本發明之研磨用組合物中所含之其他研磨粒之種類，並無特別限制，例如可例舉：除了矽烷醇基數超過0個/nm 2且為4個/nm 2以下之二氧化矽粒子以外之二氧化矽、氧化鋁、氧化鋯、二氧化鈦等氧化物。其他研磨粒可單獨地使用，或組合2種以上來使用。其他研磨粒分別可使用市售品，亦可使用合成品。
再者，以下之說明中，於稱為「研磨粒」之情形時，即，只要未特別記載為二氧化矽粒子，則無特別區分地指矽烷醇基數超過0個/nm 2且為4個/nm 2以下之二氧化矽粒子及其他研磨粒。
本發明之研磨用組合物中，二氧化矽粒子較佳為具有負ζ電位。此處，所謂「ζ(Zeta)電位」，係指彼此相接之固體與液體進行相對運動時於兩者之界面所產生之電位差。本發明之研磨用組合物中，藉由研磨粒具有負電荷，從而能夠提高對研磨對象物之研磨速度。二氧化矽粒子之ζ電位較佳為-80 mV以上-10 mV以下，更佳為-70 mV以上-15 mV以下，進而較佳為-65 mV以上-20 mV以下，特佳為-60 mV以上-25 mV以下。藉由二氧化矽粒子具有此種範圍之ζ電位，從而能夠高效率地發揮本發明所期待之效果。
研磨用組合物中之研磨粒之ζ電位係藉由將研磨用組合物供於大塚電子股份有限公司製造之ELS-Z2，於測定溫度25℃下，使用流槽並利用雷射都卜勒法(電泳光散射測定法)進行測定，根據Smoluchowski之式對所獲得之資料進行解析而算出。
二氧化矽粒子之平均一次粒徑之下限較佳為5 nm以上，更佳為7 nm以上，進而較佳為10 nm以上，特佳為15 nm以上，最佳為20 nm以上。二氧化矽粒子之平均一次粒徑之上限較佳為300 nm以下，更佳為250 nm以下，進而較佳為200 nm以下，特佳為180 nm以下，最佳為150 nm以下。只要為此種範圍，則能夠高效率地發揮本發明所期待之效果。
研磨粒之平均一次粒徑之值可基於使用BET法所測得之比表面積來算出。
二氧化矽粒子之平均二次粒徑之下限較佳為10 nm以上，更佳為20 nm以上，進而較佳為30 nm以上，特佳為40 nm以上，最佳為50 nm以上。又，二氧化矽粒子之平均二次粒徑之上限較佳為200 nm以下，更佳為180 nm以下，進而較佳為150 nm以下，特佳為100 nm以下，最佳為80 nm以下。即，二氧化矽粒子之平均二次粒徑較佳為10 nm以上200 nm以下，更佳為20 nm以上180 nm以下，進而較佳為30 nm以上150 nm以下，特佳為40 nm以上100 nm以下，最佳為10 nm以上250 nm以下。只要為此種範圍，則能夠高效率地發揮本發明所期待之效果。
再者，研磨粒之平均二次粒徑例如可利用以雷射繞射散射法為代表之動態光散射法來進行測定。即，研磨粒之平均二次粒徑在利用雷射繞射散射法所求出之研磨粒之粒度分佈中，相當於自微粒子側累計粒子質量達到粒子總質量之50%時之粒子之直徑D50。
研磨粒之平均締合度較佳為4.0以下，更佳為3.0以下，進而較佳為2.5以下。隨著研磨粒之平均締合度變小，能夠更加減少研磨對象物表面發生缺陷。又，研磨粒之平均締合度較佳為1.5以上，更佳為1.8以上。隨著研磨粒之平均締合度變大，具有研磨用組合物之研磨速度變高之優點。再者，研磨粒之平均締合度係將研磨粒之平均二次粒徑之值除以平均一次粒徑之值而獲得。
研磨粒之大小(平均一次粒徑、平均二次粒徑等)能夠藉由對研磨粒之製造方法進行選擇等而恰當地進行控制。
本發明之一實施方式之研磨用組合物中之研磨粒之含量(濃度)之下限相對於研磨用組合物，較佳為0.2質量%以上，更佳為0.3質量%以上，進而較佳為0.5質量%以上。又，本發明之研磨用組合物中，研磨粒之含量之上限相對於研磨用組合物，較佳為20質量%以下，更佳為15質量%以下，進而較佳為10質量%以下，進而更佳為5質量%以下。若為此種範圍，則能夠更加提高研磨速度。再者，於研磨用組合物包含2種以上之研磨粒之情形時，研磨粒之含量係指其等之合計量。
[鹼性化合物] 於一實施方式中，本發明之研磨用組合物包含鹼性化合物。本發明之研磨用組合物中，鹼性化合物具有調整pH值、及調整導電率之作用。作為鹼性化合物，例如可例舉：氫氧化鈉、氫氧化鉀等鹼金屬之氫氧化物；碳酸鈉、碳酸鉀等碳酸鹽；乙二胺、二甘醇胺、哌𠯤、胺基乙基哌𠯤等胺；氨。鹼性化合物可單獨地使用，或混合2種以上來使用。藉由使用該等鹼性化合物，從而能夠將pH值調整為研磨對象物中所含之多晶矽及氧化矽容易溶解之鹼性區域。又，藉由使用該等鹼性化合物，從而能夠將研磨用組合物之導電率調整為如下範圍，即，將研磨粒及晶圓(多晶矽膜或氧化矽膜)之界面所產生之電雙層壓縮而減小兩者間開始發生靜電排斥之區域。藉此，研磨粒容易靠近晶圓，研磨速度提高。由於鹼性化合物在研磨過程中幾乎不會吸附於研磨粒表面或研磨對象物表面，大部分溶解於分散介質中，因此幾乎不存在或不存在阻礙多晶矽膜及氧化矽膜之研磨之情況。據此，根據本發明之包含鹼性化合物之研磨用組合物，能夠實現有效率之研磨，能夠高效率地發揮本發明所期待之效果。
於本發明中，基於調整pH值與調整導電率之觀點而言，較佳為使用氫氧化鉀作為鹼性化合物。又，基於導電率之觀點而言，較佳為包含碳酸鉀作為鹼性化合物。基於研磨速度之觀點而言，較佳為包含二甘醇胺、胺基乙基哌𠯤、氨作為鹼性化合物。據此，作為較佳之實施方式，較佳為包含選自由碳酸鉀、二甘醇胺、胺基乙基哌𠯤及氨所組成之群中之1種以上作為鹼性化合物。
又，藉由包含選自由二甘醇胺、胺基乙基哌𠯤及氨所組成之群中之1種以上作為鹼性化合物，從而能夠更進一步提高多晶矽膜及氧化矽膜之研磨速度。
於一實施方式中，鹼性化合物係選自由氫氧化鉀、碳酸鉀、二甘醇胺、胺基乙基哌𠯤及氨所組成之群中之1種以上。又，於一實施方式中，鹼性化合物包含：氫氧化鉀；以及選自由碳酸鉀、二甘醇胺、胺基乙基哌𠯤及氨所組成之群中之1種以上。於一實施方式中，鹼性化合物包含：氫氧化鉀；以及選自由胺基乙基哌𠯤及二甘醇胺所組成之群中之1種以上。藉由研磨用組合物包含此種鹼性化合物，從而能夠高效率地發揮本發明所期待之效果。又，於一實施方式中，本發明之研磨用組合物中，鹼性化合物實質上是由氫氧化鉀以及選自由碳酸鉀、二甘醇胺、胺基乙基哌𠯤及氨所組成之群中之1種以上所構成。藉此，能夠進一步高效率地發揮本發明所期待之效果。
鹼性化合物之含量(濃度)並無特別限制，可以研磨用組合物成為所需之pH值及導電率之方式適當地調整含量。例如，鹼性化合物之含量相對於研磨用組合物之總質量，較佳為0.01質量%以上，更佳為0.05質量%以上，進而較佳為0.15質量%以上。又，鹼性化合物之含量之上限相對於研磨用組合物之總質量，較佳為10質量%以下，更佳為5質量%以下，進而較佳為2質量%以下，進而更佳為1質量%，最佳為0.5質量%以下。再者，於研磨用組合物包含2種以上之鹼性化合物之情形時，鹼性化合物之含量係指其等之合計量。於一實施方式中，於使用氫氧化鉀以及選自由碳酸鉀、二甘醇胺、胺基乙基哌𠯤及氨所組成之群中之1種以上作為鹼性化合物之情形時，碳酸鉀、二甘醇胺、胺基乙基哌𠯤或氨之含量(當為2種以上時係其等之合計量)相對於研磨用組合物之總質量，較佳為0.01質量%以上1質量%以下，更佳為0.02質量%以上1質量%以下，進而較佳為0.05質量%以上0.5質量%以下。
[導電率] 本發明之研磨用組合物之導電率為0.5 mS/cm以上10 mS/cm以下。於一實施方式中，本發明之研磨用組合物之導電率為3 mS/cm以上8 mS/cm以下。若研磨用組合物之導電率未達0.5 mS/cm，則於研磨粒及晶圓(多晶矽膜或氧化矽膜)之界面所產生之電雙層變大，發生靜電排斥之範圍變廣。藉此，總靜電排斥增多，研磨粒不易靠近晶圓，導致研磨速度下降。另一方面，若研磨用組合物之導電率超過10 mS/cm，則研磨粒間之靜電排斥變小，研磨粒發生凝聚，因此保管穩定性存在問題。
研磨用組合物之導電率之下限較佳為1 mS/cm以上，更佳為2 mS/cm以上，進而較佳為3 mS/cm以上，特佳為4 mS/cm以上，最佳為5 mS/cm以上。又，本發明之研磨用組合物之導電率之上限較佳為9 mS/cm以下，更佳為8 mS/cm以下，進而較佳為7.5 mS/cm以下，特佳為7 mS/cm以下，最佳為6 mS/cm以下。即，本發明之研磨用組合物之導電率較佳為1 mS/cm以上9 mS/cm以下，更佳為2 mS/cm以上8 mS/cm以下，進而較佳為3 mS/cm以上7.5 mS/cm以下，特佳為4 mS/cm以上7 mS/cm以下，最佳為5 mS/cm以上6 mS/cm以下。藉由研磨用組合物之導電率為上述範圍，從而能夠高效率地發揮本發明所期待之效果。再者，研磨用組合物之導電率係藉由桌上型電導計(堀場製作所股份有限公司製造、型號：DS-71)來進行測定之值。
[pH值及pH值調整劑] 本發明之研磨用組合物之pH值為10以上12以下。若研磨用組合物之pH值未達10，則無法提高作為研磨對象物之多晶矽膜與氧化矽膜之研磨速度，無法發揮本發明所期待之效果。本發明之研磨用組合物之pH值只要為10以上即可，較佳為pH值10.5以上，更佳為pH值10.9以上，進而較佳為pH值11以上，進而更佳為pH值超過11，特佳為pH值11.1以上，最佳為pH值11.2以上。若研磨用組合物之pH值超過12，則對作為研磨對象物之多晶矽膜與氧化矽膜發生過度研磨，導致多晶矽膜之研磨速度之選擇比下降。本發明之研磨用組合物之pH值只要為12以下即可，較佳為pH值未達12，更佳為pH值11.9以下，進而較佳為pH值未達11.9，進而更佳為pH值11.8以下，特佳為pH值11.7以下，最佳為pH值11.6以下。
再者，研磨用組合物之pH值例如可藉由pH計來進行測定。具體而言，利用pH計(例如，堀場製作所股份有限公司製造、型號：LAQUA)等，使用標準緩衝液(鄰苯二甲酸鹽pH值緩衝液之pH值：4.01(25℃)、中性磷酸鹽pH值緩衝液之pH值：6.86(25℃)、碳酸鹽pH值緩衝液之pH值：10.01(25℃))進行三點校正之後，在研磨用組合物中放入玻璃電極，經過2分鐘以上使其穩定之後測定其值，藉此可測定研磨用組合物之pH值。
本發明之研磨用組合物雖以研磨粒、鹼性化合物、及分散介質作為必須成分，但當僅憑該等成分較難獲得所需之pH值時，在不會損害本發明之效果之範圍內，亦可添加pH值調整劑來調整pH值。
pH值調整劑可為除上述鹼性化合物以外之鹼、無機酸、有機酸，該等可單獨地使用1種，或組合2種以上來使用。
作為可用作pH值調整劑之鹼之具體例，可例舉除了上述鹼性化合物以外之化合物，例如可例舉：氫氧化四級銨或其鹽等。作為鹽之具體例，可例舉：硫酸鹽、乙酸鹽等。
作為可用作pH值調整劑之無機酸之具體例，例如可例舉：鹽酸、硫酸、硝酸、氫氟酸、硼酸、碳酸、次磷酸、亞磷酸及磷酸。其中，較佳為鹽酸、硫酸、硝酸或磷酸。
作為可用作pH值調整劑之有機酸之具體例，例如可例舉：甲酸、乙酸、丙酸、丁酸、戊酸、2-甲基丁酸、正己酸、3,3-二甲基丁酸、2-乙基丁酸、4-甲基戊酸、正庚酸、2-甲基己酸、正辛酸、2-乙基己酸、苯甲酸、乙醇酸、水楊酸、甘油酸、草酸、丙二酸、琥珀酸、戊二酸、己二酸、庚二酸、馬來酸、鄰苯二甲酸、蘋果酸、酒石酸、檸檬酸、乳酸、二乙醇酸、2-呋喃羧酸、2,5-呋喃二羧酸、3-呋喃羧酸、2-四氫呋喃羧酸、甲氧基乙酸、甲氧基苯基乙酸及苯氧基乙酸。亦可使用甲磺酸、乙磺酸及羥乙磺酸等有機硫酸。其中，較佳為丙二酸、琥珀酸、戊二酸、己二酸、庚二酸、馬來酸、鄰苯二甲酸、蘋果酸及酒石酸等二羧酸、以及檸檬酸等三羧酸。
亦可使用無機酸或有機酸之鹼金屬鹽等鹽來代替無機酸或有機酸作為pH值調整劑，或者將無機酸或有機酸之鹼金屬鹽等鹽與無機酸或有機酸組合來作為pH值調整劑。於組合弱酸與強鹼、強酸與弱鹼、或弱酸與弱鹼之情形時，可期待pH值之緩衝作用。
pH值調整劑之添加量並無特別限制，只要以研磨用組合物變為所需之pH值之方式，適當地進行調整即可。
[分散介質] 本發明之研磨用組合物包含用於使各成分分散之分散介質。作為分散介質，可例示：水；甲醇、乙醇、乙二醇等醇類；丙酮等酮類等；或其等之混合物等。該等之中，作為分散介質，較佳為水。即，根據本發明之較佳之形態，分散介質包含水。根據本發明之更佳之形態，分散介質實質上由水所組成。再者，上述所謂「實質上」，意指只要能夠達成本發明之目標效果，則可包含除了水以外之分散介質，更加具體而言，分散介質較佳為由90質量%以上100質量%以下之水、及0質量%以上10質量%以下之除了水以外之分散介質所組成，更佳為由99質量%以上100質量%以下之水、及0質量%以上1質量%以下之除了水以外之分散介質所組成。分散介質最佳為水。
基於不會損害研磨用組合物中所含之成分之作用之觀點而言，作為分散介質，較佳為儘可能不含雜質之水，具體而言，更佳為在藉由離子交換樹脂去除雜質離子之後，經由過濾器而去除異物之純水或超純水、或者蒸餾水。
[其他成分] 本發明之研磨用組合物亦可在不會明顯妨礙本發明之效果之範圍內，亦可視需要進而含有錯合劑、防腐劑、防黴劑等能夠用於研磨用組合物之公知添加劑。但，根據本發明之實施方式，研磨用組合物實質上不含氧化劑。根據該實施方式，即便是對包含多晶矽膜、及氧化矽膜(較佳為TEOS膜)之研磨對象物進行研磨時，亦能夠以較高之研磨速度對多晶矽膜及氧化矽膜進行研磨，且多晶矽膜之研磨速度之選擇比(多晶矽膜之研磨速度相對於氧化矽膜之研磨速度之比)較高。再者，所謂「實質上不含」，除了研磨用組合物中完全不含之概念以外，還包括研磨用組合物中含有0.1質量%以下之情形。本發明之研磨用組合物中，研磨粒、鹼性化合物、及分散介質之合計含量相對於研磨用組合物之總質量(100質量%)，較佳為超過99質量%(上限：100質量%)。本發明之研磨用組合物亦可由研磨粒、鹼性化合物、分散介質、及防黴劑所構成(上述合計含量＝100質量%)。研磨用組合物更佳為由研磨粒、鹼性化合物、及分散介質所構成(上述合計含量＝100質量%)。
[研磨用組合物之製造方法] 本發明之研磨用組合物之製造方法並無特別限制，例如可藉由於分散介質(例如，水)中攪拌混合研磨粒、及視需要之其他成分而獲得。各成分之詳情如上所述。
混合各成分時之溫度並無特別限制，較佳為10℃以上40℃以下，為了提高溶解速度，亦可進行加熱。又，只要能夠均勻混合，則混合時間亦無特別限制。
[研磨方法及半導體基板之製造方法] 如上所述，本發明之研磨用組合物適宜用於包含多晶矽膜及氧化矽膜之研磨對象物之研磨。據此，本發明提供一種研磨方法，其係藉由本發明之研磨用組合物對包含多晶矽膜及氧化矽膜之研磨對象物進行研磨。即，本發明中包括一種研磨方法，其包括使用本發明之研磨用組合物來對包含多晶矽膜及氧化矽膜之研磨對象物進行研磨之步驟。又，本發明提供一種半導體基板之製造方法，其包括利用上述研磨方法，對包含多晶矽膜及氧化矽膜之半導體基板進行研磨之步驟。
作為研磨裝置，可使用普通之研磨裝置，其安裝有保持具有研磨對象物之基板等之保持器、及能夠改變轉速之馬達等，且具有能夠貼附研磨墊(研磨布)之研磨壓盤。
作為研磨墊，可無特別限制地使用普通之不織布、聚胺基甲酸酯、及多孔質氟樹脂等。較佳為對研磨墊實施槽加工以蓄積研磨液。
關於研磨條件，例如，研磨壓盤之轉速較佳為10 rpm(0.17 s -1)以上500 rpm(8.3 s -1)以下。施加於具有研磨對象物之基板之壓力(研磨壓力)較佳為0.5 psi(3.4 kPa)以上10 psi(68.9 kPa)以下。向研磨墊供應研磨用組合物之方法亦無特別限制，例如採用藉由泵等連續地供應之方法。其供應量並無限制，較佳為使得研磨墊之表面始終被本發明之研磨用組合物所覆蓋。
研磨結束後，於流水中洗淨基板，藉由旋轉乾燥器等去除附著於基板上之水滴而使其乾燥，藉此能夠獲得具有多晶矽膜及氧化矽膜之基板。
本發明之研磨用組合物可為一液型，亦可為以二液型為代表之多液型。又，本發明之研磨用組合物亦可藉由使用水等稀釋液使研磨用組合物之原液稀釋為例如10倍以上來進行製備。
[對多晶矽膜及氧化矽膜以較高之研磨速度進行研磨，且提高多晶矽膜之研磨速度之選擇比之方法] 根據本發明，亦提供一種能夠以較高之研磨速度對多晶矽膜及氧化矽膜進行研磨，且提高多晶矽之研磨速度之選擇比之方法。上述研磨用組合物之具體之說明可應用上述說明。
[研磨速度] 於本發明中，多晶矽膜之研磨速度較佳為2000 Å/min以上7000 Å/min以下，更佳為2200 Å/min以上6800 Å/min以下，進而較佳為2500 Å/min以上6500 Å/min以下，特佳為3000 Å/min以上6000 Å/min以下。氧化矽膜(TEOS膜)之研磨速度較佳為35 Å/min以上500 Å/min以下，更佳為50 Å/min以上300 Å/min以下，進而較佳為80 Å/min以上250 Å/min以下，特佳為100 Å/min以上200 Å/min以下。再者，1 Å＝0.1 nm。
[選擇比] 若將多晶矽膜(poly-Si)之研磨速度(Å/min)除以氧化矽膜(TEOS)之研磨速度(Å/min)所算出之值作為選擇比，則本發明中選擇比(poly-Si/TEOS)較佳為10以上50以下，更佳為11以上45以下，進而較佳為15以上40以下。
對本發明之實施方式詳細地進行了說明，但其係說明性且例示性之內容，並無限定性，顯然，本發明之範圍應由隨附之發明申請專利範圍解釋。
本發明包含下述態樣及形態。
1.一種研磨用組合物，其係包含研磨粒、鹼性化合物、及分散介質者，且 上述研磨粒包含矽烷醇基密度超過0個/nm 2且為4個/nm 2以下之二氧化矽粒子， 上述研磨用組合物之導電率為0.5 mS/cm以上10 mS/cm以下， pH值為10以上12以下。
2.如上述1.所記載之研磨用組合物，其中上述鹼性化合物係選自由氫氧化鉀、碳酸鉀、二甘醇胺、胺基乙基哌𠯤及氨所組成之群中之1種以上。
3.如上述1.或2.所記載之研磨用組合物，其中上述二氧化矽粒子之矽烷醇基密度超過0個/nm 2且為2個/nm 2以下。
4.如上述1.至3.中任一項所記載之研磨用組合物，其中 上述鹼性化合物包含： 氫氧化鉀；以及 選自由碳酸鉀、二甘醇胺、胺基乙基哌𠯤及氨所組成之群中之1種以上。
5.如上述1.至4.中任一項所記載之研磨用組合物，其上述導電率為3 mS/cm以上8 mS/cm以下。
6.如上述1.至5.中任一項所記載之研磨用組合物，其中 上述鹼性化合物包含： 氫氧化鉀；以及 選自由二甘醇胺及胺基乙基哌𠯤所組成之群中之1種以上。
7.如上述1.至6.中任一項所記載之研磨用組合物，其pH值超過11。
8.如上述1.至7.中任一項所記載之研磨用組合物，其實質上不含氧化劑。
9.如上述1.至8.中任一項所記載之研磨用組合物，其係用於對包含多晶矽膜及氧化矽膜之研磨對象物進行研磨之用途。
10.一種研磨方法，其包括使用如上述1.至9.中任一項所記載之研磨用組合物，對包含多晶矽膜及氧化矽膜之研磨對象物進行研磨之步驟。
11.一種半導體基板之製造方法，其具有利用如上述10.所記載之研磨方法，對包含多晶矽膜及氧化矽膜之半導體基板進行研磨之步驟。 [實施例]
使用以下之實施例及比較例，對本發明進而詳細地進行說明。但，本發明之技術範圍並非僅限制於以下之實施例。再者，只要無特別記載，則「%」及「份」分別表示「質量%」及「質量份」。又，於下述實施例中，只要無特別記載，則操作係於室溫(20～25℃)/相對濕度40～50%RH之條件下進行。
[研磨粒之製備] (二氧化矽粒子之製備) 準備具有表1中所記載之矽烷醇基密度之二氧化矽粒子作為二氧化矽粒子。即，關於二氧化矽粒子，例如藉由將二氧化矽於120～200℃之環境下保持30分鐘以上來進行焙燒，從而將二氧化矽粒子表面之矽烷醇基之數量調整為超過0個/nm 2且4個/nm 2以下等所需之數值。 ・二氧化矽粒子a：矽烷醇基密度：1.6個/nm 2、平均一次粒徑：30 nm、平均二次粒徑：70 nm、平均締合度：2.3 ・二氧化矽粒子b：矽烷醇基密度：3.5個/nm 2、平均一次粒徑：30 nm、平均二次粒徑：70 nm、平均締合度：2.3 ・二氧化矽粒子c：矽烷醇基密度：5.7個/nm 2、平均一次粒徑：35 nm、平均二次粒徑：70 nm、平均締合度：2 再者，二氧化矽粒子之矽烷醇基密度(單位：個/nm 2)係利用以下之測定方法及計算方法，測定及算出各參數之後，利用下述之方法算出。
[矽烷醇基密度之計算方法] 二氧化矽粒子之矽烷醇基密度係利用G.W.Sears之Analytical Chemistry, vol. 28, No. 12, 1956, 1982～1983中所記載之使用中和滴定之Sears法來算出。
更加具體而言，二氧化矽粒子之矽烷醇基密度係將二氧化矽粒子分別作為測定樣品，利用上述方法進行滴定，並根據下述式1算出。
ρ＝(c×V×NA×10 -21)/(C×S)                式1 上述式1中， ρ表示矽烷醇基密度(個/nm 2)； c表示用於滴定之氫氧化鈉溶液之濃度(mol/L)； V表示pH值自4.0上升至9.0所需之氫氧化鈉溶液之容量(L)； N A表示阿佛加德羅常數(個/mol)； S表示二氧化矽粒子之BET比表面積(nm/g)。
[二氧化矽粒子之粒徑] 研磨粒(二氧化矽粒子)之平均一次粒徑係根據使用Micromeritics公司製造之「Flow SorbII 2300」測得之基於BET法之研磨粒之比表面積、研磨粒之密度來算出。又，研磨粒(二氧化矽粒子)之平均二次粒徑係藉由日機裝股份有限公司製造之動態光散射式粒徑、粒度分佈裝置UPA-UTI151來進行測定。
[研磨用組合物之製備] (實施例1) 將作為研磨粒之上述所獲得之二氧化矽粒子a(矽烷醇基密度：1.6個/nm 2、平均一次粒徑：30 nm、平均二次粒徑：70 nm、平均締合度：2.3)以最終濃度成為2質量%、以及將作為鹼性化合物之胺基乙基哌𠯤以最終濃度成為0.1質量%之方式，分別於室溫(25℃)下加入至作為分散介質之純水中，從而獲得混合液。
其後，為了調整pH值，在混合液中添加氫氧化鉀作為鹼性化合物，使得pH值變為11.3，並於室溫(25℃)下攪拌混合30分鐘，從而製得研磨用組合物。研磨用組合物(液溫：25℃)之pH值係藉由pH計(堀場製作所股份有限公司製造、型號：LAQUA)來進行確認。
[二氧化矽粒子之粒徑] 所獲得之研磨用組合物中之研磨粒之粒徑(平均一次粒徑、平均二次粒徑)與粉末狀之研磨粒之粒徑相同。再者，粒徑之測定方法與上述測定方法相同。
[ζ電位] 關於研磨用組合物中之研磨粒(二氧化矽粒子)之ζ電位，係使用大塚電子股份有限公司製造之ζ電位測定裝置(機器名「ELS-Z2」)來進行測定。
[導電率] 研磨用組合物(液溫：25℃)之導電率(單位：mS/cm)係使用桌上型電導計(堀場製作所股份有限公司製造、型號：DS-71)來進行測定。
(實施例2～9、比較例1～3) 如下述表1般變更二氧化矽粒子之種類、鹼性化合物之種類及含量(pH值及導電率)，除此以外，與實施例1同樣地進行操作，從而製得實施例2～9、比較例1～3之各研磨用組合物。再者，下述表1中，矽烷醇基密度為1.6個/nm 2之研磨粒係二氧化矽粒子a，矽烷醇基密度為3.5個/nm 2之研磨粒係二氧化矽粒子b，矽烷醇基密度為5.7個/nm 2之研磨粒係二氧化矽粒子c。又，下述表1中「-」之記載係表示不含該劑。將所獲得之各研磨用組合物之pH值及導電率、各研磨用組合物中之研磨粒(二氧化矽粒子)之平均二次粒徑、ζ電位示於下述表1中。再者，所獲得之研磨用組合物中之研磨粒之粒徑(平均一次粒徑、平均二次粒徑)與粉末狀之研磨粒之粒徑相同。
表1中，二氧化矽粒子中之「粒徑」係表示平均二次粒徑，鹼性化合物之欄中之「AEP」係表示胺基乙基哌𠯤，「DGA」係表示二甘醇胺，「EC」係表示導電率。研磨速度之欄中之「poly-Si」係表示多晶矽膜。選擇比之欄中之「poly-Si/TEOS」係表示多晶矽膜相對於TEOS膜之選擇比，選擇比係將多晶矽膜之研磨速度除以TEOS膜之研磨速度而算出。
[研磨速度之評價] 使用上述所獲得之各研磨用組合物，於以下之研磨條件下對下述研磨對象物進行研磨時，測定研磨速度。
(研磨裝置及研磨條件) 研磨裝置：日本Engis股份有限公司製造之LAPPING MACHINE EJ-380IN-CH 研磨墊：NITTA DuPont股份有限公司製造之硬質聚胺基甲酸酯墊 IC1010 研磨壓力：3.0 psi(1 psi＝6894.76 Pa) 研磨壓盤轉速：60 rpm 研磨頭(載具)轉速：60 rpm 研磨用組合物之供應：放流 研磨用組合物供應量：100 mL/分鐘 研磨時間：60秒鐘。
(研磨對象物) 準備於表面具有厚度5000 Å之多晶矽膜之300 mm空白晶圓作為研磨對象物。又，準備於表面形成有厚度500 Å之TEOS膜之矽晶圓(300 mm、空白晶圓、Advantec股份有限公司製造)作為研磨對象物。其後，將晶圓切割為30 mm×30 mm之晶片而獲得之切片(Coupon)作為試片，並實施研磨試驗。用於試驗之研磨對象物之詳情如下所述。
(研磨速度) 研磨速度(Removal Rate，RR)係根據以下之式進行計算。
[數1]
Figure 02_image001
膜厚係藉由光干涉式膜厚測定裝置(Dainippon Screen Mfg股份有限公司製造、型號：Lambda ACE VM-2030)求出，並藉由將研磨前後之膜厚之差除以研磨時間來對研磨速度進行評價。
將對多晶矽膜及TEOS膜之研磨速度之評價結果示於下述表1中。
[表1]
   研磨粒 鹼性化合物 物性 研磨速度 選擇比
   濃度 [質量%] 粒徑[nm] ζ電位[mV] 矽烷醇基密度 [個/nm 2] 成分1 成分2 成分2之濃度 [質量%] pH值 EC [mS/cm] poly-Si[Å/min] TEOS [Å/min] poly-Si/TEOS
實施例1 2 70 -52 1.6 KOH AEP 0.1 11.3 5.6 4262 157 27
實施例2 2 70 -52 1.6 KOH DGA 0.1 11.3 5.6 4121 148 28
實施例3 2 70 -52 1.6 KOH NH 3 0.1 11.3 5.6 3570 144 25
實施例4 2 70 -47 1.6 KOH K 2CO 3 0.3 10.4 5.6 2212 165 13
實施例5 2 70 -50 1.6 KOH - - 10.8 1.0 2276 100 23
實施例6 2 70 -51 1.6 KOH - - 11.0 2.5 2311 102 23
實施例7 2 70 -53 1.6 KOH - - 11.5 7.0 2265 187 12
實施例8 2 70 -51 3.5 KOH - - 11.0 2.5 2287 121 19
實施例9 2 70 -51 3.5 KOH NH 3 0.1 11.0 2.5 2890 131 22
比較例1 2 70 -46 1.6 KOH - - 10.0 0.2 1780 25 71
比較例2 2 70 -47 5.7 KOH - - 10.5 1.0 1956 31 63
比較例3 2 70 -57 1.6 KOH - - 12.5 15.0 2400 270 9
如表1所示，於使用實施例1～9之研磨用組合物之情形時，對多晶矽膜之研磨速度超過2000 Å/min，對TEOS膜之研磨速度為100 Å/min以上，相較於比較例1～3之研磨用組合物而言，可知能夠以更高之研磨速度進行研磨。又，於使用實施例1～9之研磨用組合物之情形時，對多晶矽膜之研磨速度之選擇比為10以上50以下，可知能夠以較高之研磨速度對多晶矽膜及TEOS膜進行研磨，且能夠以較高之選擇比對多晶矽膜進行研磨。
由此可知，藉由研磨用組合物具有特定之範圍之pH值及導電率，且包含具有特定之矽烷醇基密度之二氧化矽粒子，從而能夠以較高之研磨速度對多晶矽膜及TEOS膜進行研磨，且能夠以較高之選擇比對多晶矽膜進行研磨。
本申請案係基於在2021年3月24日提出申請之日本專利申請號第2021-049533號，藉由參照將其全部揭示內容組入本說明書中。

Claims (11)

  1. 一種研磨用組合物，其係包含研磨粒、鹼性化合物、及分散介質者，且 上述研磨粒包含矽烷醇基密度超過0個/nm 2且為4個/nm 2以下之二氧化矽粒子， 上述研磨用組合物之導電率為0.5 mS/cm以上10 mS/cm以下， pH值為10以上12以下。
  2. 如請求項1之研磨用組合物，其中上述鹼性化合物係選自由氫氧化鉀、碳酸鉀、二甘醇胺、胺基乙基哌𠯤及氨所組成之群中之1種以上。
  3. 如請求項1之研磨用組合物，其中上述二氧化矽粒子之矽烷醇基密度超過0個/nm 2且為2個/nm 2以下。
  4. 如請求項1之研磨用組合物，其中 作為上述鹼性化合物包含： 氫氧化鉀；以及 選自由碳酸鉀、二甘醇胺、胺基乙基哌𠯤及氨所組成之群中之1種以上。
  5. 如請求項1之研磨用組合物，其上述導電率為3 mS/cm以上8 mS/cm以下。
  6. 如請求項1之研磨用組合物，其中 上述鹼性化合物包含： 氫氧化鉀；以及 選自由二甘醇胺及胺基乙基哌𠯤所組成之群中之1種以上。
  7. 如請求項1之研磨用組合物，其pH值超過11。
  8. 如請求項1之研磨用組合物，其實質上不含氧化劑。
  9. 如請求項1之研磨用組合物，其係用於對包含多晶矽膜及氧化矽膜之研磨對象物進行研磨之用途。
  10. 一種研磨方法，其包括使用如請求項1之研磨用組合物，對包含多晶矽膜及氧化矽膜之研磨對象物進行研磨之步驟。
  11. 一種半導體基板之製造方法，其具有利用如請求項10之研磨方法，對包含多晶矽膜及氧化矽膜之半導體基板進行研磨之步驟。
TW111110558A 2021-03-24 2022-03-22 研磨用組合物、研磨方法及半導體基板之製造方法 TW202305072A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021049533A JP2022148021A (ja) 2021-03-24 2021-03-24 研磨用組成物、研磨方法および半導体基板の製造方法
JP2021-049533 2021-03-24

Publications (1)

Publication Number Publication Date
TW202305072A true TW202305072A (zh) 2023-02-01

Family

ID=83363147

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111110558A TW202305072A (zh) 2021-03-24 2022-03-22 研磨用組合物、研磨方法及半導體基板之製造方法

Country Status (4)

Country Link
US (1) US20220306901A1 (zh)
JP (1) JP2022148021A (zh)
KR (1) KR20220133085A (zh)
TW (1) TW202305072A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5927806B2 (ja) 2011-08-16 2016-06-01 Jsr株式会社 化学機械研磨用水系分散体およびそれを用いた化学機械研磨方法

Also Published As

Publication number Publication date
US20220306901A1 (en) 2022-09-29
KR20220133085A (ko) 2022-10-04
JP2022148021A (ja) 2022-10-06

Similar Documents

Publication Publication Date Title
US20190256742A1 (en) Polishing composition, method for producing polishing composition, and polishing method
CN107396639B (zh) 研磨用组合物
TWI829666B (zh) 研磨用組成物、研磨用組成物之製造方法、研磨方法及半導體基板之製造方法
CN113493651A (zh) 研磨方法及半导体基板的制造方法
CN112500798A (zh) 研磨用组合物、研磨用组合物的制造方法、研磨方法及半导体基板的制造方法
TW202244212A (zh) 研磨用組合物、研磨方法及半導體基板之製造方法
JP7409918B2 (ja) 研磨用組成物、研磨用組成物の製造方法、研磨方法および半導体基板の製造方法
TW202305072A (zh) 研磨用組合物、研磨方法及半導體基板之製造方法
JP2021158278A (ja) 研磨用組成物、研磨用組成物の製造方法、研磨方法および半導体基板の製造方法
US11718768B2 (en) Polishing composition, polishing method, and method of producing semiconductor substrate
US10894901B2 (en) Method for producing polishing composition and polishing method
JP2023050727A (ja) 研磨用組成物、研磨方法および半導体基板の製造方法
JP2024048924A (ja) 研磨用組成物、研磨用組成物の製造方法、研磨方法、半導体基板の製造方法
JP2022038966A (ja) 研磨用組成物
TW202138532A (zh) 研磨用組合物、其製造方法、研磨方法及半導體基板的製造方法
TW202413586A (zh) 研磨用組合物、研磨用組合物之製造方法、研磨方法、半導體基板之製造方法
KR20220131152A (ko) 연마용 조성물, 연마 방법, 및 반도체 기판의 제조 방법
JP2023042685A (ja) 研磨用組成物、研磨方法、および半導体基板の製造方法
JP2022047860A (ja) 研磨用組成物、研磨方法、および半導体基板の製造方法
JP2023044279A (ja) 研磨用組成物、研磨用組成物の製造方法、研磨方法、半導体基板の製造方法
JP2024018297A (ja) 研磨用組成物、研磨方法、及び半導体基板の製造方法
KR20240049278A (ko) 연마용 조성물, 연마용 조성물의 제조 방법, 연마 방법, 반도체 기판의 제조 방법
TW202402981A (zh) 含有無機粒子的漿料的製造方法及含有氧化鋯粒子的漿料