TW202303760A - 連接墊的形成方法及半導體結構 - Google Patents

連接墊的形成方法及半導體結構 Download PDF

Info

Publication number
TW202303760A
TW202303760A TW111125103A TW111125103A TW202303760A TW 202303760 A TW202303760 A TW 202303760A TW 111125103 A TW111125103 A TW 111125103A TW 111125103 A TW111125103 A TW 111125103A TW 202303760 A TW202303760 A TW 202303760A
Authority
TW
Taiwan
Prior art keywords
layer
pattern definition
forming
pattern
group
Prior art date
Application number
TW111125103A
Other languages
English (en)
Inventor
吳玉雷
Original Assignee
大陸商長鑫存儲技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長鑫存儲技術有限公司 filed Critical 大陸商長鑫存儲技術有限公司
Publication of TW202303760A publication Critical patent/TW202303760A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提出一種連接墊的形成方法，其中，形成方法包含：提供一基板；在基板表面依次形成導電層、第一圖案定義層和第二圖案定義層；在第二圖案定義層上依次形成互為120°交叉的三組圖案，三組圖案的交叉部分於第二圖案定義層形成六邊形的圖案定義結構；將圖案定義結構向下轉移，刻蝕去除部分第一圖案定義層，剩餘的第一圖案定義層形成柱狀結構，在刻蝕負載效應的作用下，柱狀結構底部呈圓形；以剩餘的第一圖案定義層為光罩蝕刻導電層，剩餘的導電層形成圓形的連接墊。通過上述設計，本發明能夠保證連接墊呈圓形，使得連接墊在電容圖案化過程中具有更大的邊界窗口，避免造成擊穿而導致電容漏電的問題。

Description

連接墊的形成方法及半導體結構
本發明涉及半導體記憶體件的製作方法技術領域，尤其涉及一種連接墊的形成方法及半導體結構。
在現有半導體結構的電容管製造方案中，由於曝光極限，目前沉浸式光刻工藝通常採用兩層光罩形成兩個方向的線性圖案，兩個方向的線性圖案圍成空白的平行四邊形圖案，經過幹法蝕刻，將圖案向下轉移，並最終形成大致呈六邊形排列方式的連接墊陣列。
然而，以單個連接墊為例，圖案轉移過程中對應於連接墊的孔洞從原始的平行四邊形開始變成橢圓形，並向下轉移，由於刻蝕的負載效應，孔洞最頂部不斷經受等離子體作用，呈現較規則的圓形，臨近孔洞底部則以刻蝕氣體的轟擊作用為主，導致孔洞底部保持原有的橢圓形狀，從而導致連接墊呈橢圓形。呈橢圓形的連接墊的長軸方向和短軸方向的尺寸不一致，導致電容圖案化過程中，在短軸方向的邊界窗口（margin）不足，刻蝕時無法停止在連接墊上，造成擊穿，從而導致電容漏電等問題。
本發明的一個主要目的在於克服上述現有技術的至少一種缺陷，提供一種能夠保證連接墊底部呈圓形，而使電容具有更大的邊界窗口的連接墊的形成方法。
本發明的另一個主要目的在於克服上述現有技術的至少一種缺陷，提供一種經由上述形成方法形成電容孔的半導體結構。
為實現上述目的，本發明採用如下技術方案：
根據本發明的一個方面，提供一種連接墊的形成方法，其中，該形成方法包含：提供一基板；在所述基板表面依次形成導電層、第一圖案定義層和第二圖案定義層；在所述第二圖案定義層上依次形成互為120°交叉的第一組圖案、第二組圖案和第三組圖案，上述三組圖案的交叉部分於所述第二圖案定義層形成六邊形的圖案定義結構；將所述圖案定義結構向下轉移，刻蝕去除部分所述第一圖案定義層，剩餘的所述第一圖案定義層形成柱狀結構，在刻蝕負載效應的作用下，所述柱狀結構底部呈圓形；以剩餘的所述第一圖案定義層為光罩蝕刻所述導電層，剩餘的所述導電層形成圓形的連接墊。
根據本發明的其中一個實施方式，所述第一組圖案、第二組圖案和第三組圖案分別對應為第一組溝槽、第二組溝槽和第三組溝槽，使得所述圖案定義結構為第一孔洞；其中，所述的將圖案定義結構向下轉移的步驟中，是將所述第一孔洞通過反向選擇方式向下轉移，使得所述第一圖案定義層的未對應於所述第一孔洞的部分被刻蝕去除，剩餘的所述第一圖案定義層形成對應於所述第一孔洞的所述柱狀結構。
根據本發明的其中一個實施方式，所述的在基板表面形成第二圖案定義層的步驟包含：在所述基板表面形成第二鈍化層；在所述第二鈍化層表面形成第一抗反射層，所述第一抗反射層與所述第二鈍化層共同形成所述第二圖案定義層，所述三組溝槽形成於所述第一抗反射層。
根據本發明的其中一個實施方式，所述第一抗反射層形成所述三組溝槽後，將所述三組溝槽的交叉位置的第一孔洞轉移至所述第二鈍化層，形成所述第二圖案定義層的孔洞圖案。
根據本發明的其中一個實施方式，所述的在第二圖案定義層上形成第一組溝槽的步驟包含：在所述第二圖案定義層表面形成第一光罩層；通過間距倍增工藝在所述第一光罩層表面形成第一溝槽結構；以所述第一光罩層為光罩蝕刻所述第二圖案定義層，將第一溝槽結構轉移至所述第二圖案定義層而形成第一組溝槽。
根據本發明的其中一個實施方式，所述的通過間距倍增工藝在第一光罩層表面形成第一溝槽結構的步驟包含：在所述第一光罩層表面形成第一光刻膠層；圖案化所述第一光刻膠層，形成第一開口；在所述第一光罩層和所述第一光刻膠層表面形成第三犧牲層，所述第三犧牲層覆蓋所述第一開口的側壁和底壁；刻蝕去除位於所述第一光罩層表面和所述第一光刻膠層頂部的所述第三犧牲層，剩餘的所述第三犧牲層為所述第一溝槽結構。
根據本發明的其中一個實施方式，所述的在第二圖案定義層表面形成第一光罩層的步驟包含：在所述第二圖案定義層表面形成第三鈍化層；在所述第三鈍化層表面形成第二抗反射層，所述第二抗反射層與所述第三鈍化層共同形成所述第一光罩層。
根據本發明的其中一個實施方式，所述的在第二圖案定義層上形成第二組溝槽的步驟包含：在所述第二圖案定義層表面形成第二光罩層，所述第二光罩層填充第一組溝槽；通過間距倍增工藝在所述第二光罩層表面形成第二溝槽結構；以所述第二光罩層為光罩蝕刻所述第二圖案定義層，將第二溝槽結構轉移至所述第二圖案定義層而形成第二組溝槽。
根據本發明的其中一個實施方式，所述的通過間距倍增工藝在第二光罩層表面形成第二溝槽結構的步驟包含：在所述第二光罩層表面形成第二光刻膠層；圖案化所述第二光刻膠層，形成第二開口；在所述第二光罩層和所述第二光刻膠層表面形成第四犧牲層，所述第四犧牲層覆蓋所述第二開口的側壁和底壁；刻蝕去除位於所述第二光罩層表面和所述第二光刻膠層頂部的所述第四犧牲層，剩餘的所述第四犧牲層為所述第二溝槽結構。
根據本發明的其中一個實施方式，所述的在第二圖案定義層表面形成第二光罩層的步驟包含：在所述第二圖案定義層表面形成第四鈍化層，所述第四鈍化層填充第一組溝槽；在所述第四鈍化層表面形成第三抗反射層，所述第三抗反射層與所述第四鈍化層共同形成所述第二光罩層。
根據本發明的其中一個實施方式，所述的在第二圖案定義層上形成第三組溝槽的步驟包含：在所述第二圖案定義層表面形成第三光罩層，所述第三光罩層填充第一組溝槽和第二組溝槽；通過間距倍增工藝在所述第三光罩層表面形成第三溝槽結構；以所述第三光罩層為光罩蝕刻所述第二圖案定義層，將第三溝槽結構轉移至所述第二圖案定義層而形成第三組溝槽。
根據本發明的其中一個實施方式，所述的通過間距倍增工藝在第三光罩層表面形成第三溝槽結構的步驟包含：在所述第三光罩層表面形成第三光刻膠層；圖案化所述第三光刻膠層，形成第三開口；在所述第三光罩層和所述第三光刻膠層表面形成第五犧牲層，所述第五犧牲層覆蓋所述第三開口的側壁和底壁；刻蝕去除位於所述第三光罩層表面和所述第三光刻膠層頂部的所述第五犧牲層，剩餘的所述第五犧牲層為所述第三溝槽結構。
根據本發明的其中一個實施方式，所述的在第二圖案定義層表面形成第三光罩層的步驟包含：在所述第二圖案定義層表面形成第五鈍化層，所述第五鈍化層填充第一組溝槽和第二組溝槽；在所述第五鈍化層表面形成第四抗反射層，所述第四抗反射層與所述第五鈍化層共同形成所述第三光罩層。
根據本發明的其中一個實施方式，所述第一圖案定義層與所述第二圖案定義層之間形成有圖案轉移層，所述的通過反向選擇方式刻蝕去除部分第一圖案定義層的步驟包含：以所述第二圖案定義層為光罩蝕刻所述圖案轉移層，將所述第一孔洞轉移至所述圖案轉移層而形成六邊形的第二孔洞；在所述圖案轉移層表面形成第六鈍化層，所述第六鈍化層填充所述第二孔洞，並與所述圖案轉移層的表面平齊；去除剩餘的所述圖案轉移層，使得所述第六鈍化層形成位於所述第一圖案定義層表面的六邊形的柱狀結構；以所述第六鈍化層為光罩蝕刻所述第一圖案定義層，剩餘的第一圖案定義層形成柱狀結構。
根據本發明的其中一個實施方式，所述圖案轉移層包含多晶矽接觸層以及第二犧牲層，所述多晶矽接觸層形成於所述第一圖案定義層表面，所述第二犧牲層形成於所述多晶矽接觸層與所述第二圖案定義層之間；其中，所述的將第一孔洞轉移至圖案轉移層的步驟中，是將所述第一孔洞轉移至所述第二犧牲層，所述第二孔洞形成於所述第二犧牲層。
根據本發明的其中一個實施方式，所述三組圖案分別為三組凸條，使得所述圖案定義結構為凸起；其中，所述的將圖案定義結構向下轉移的步驟中，是將所述凸起向下轉移，使得所述第一圖案定義層的未對應於所述凸起的部分被刻蝕去除，剩餘的所述第一圖案定義層形成對應於所述凸起的所述柱狀結構。
根據本發明的另一個方面，提供一種半導體結構，具有連接墊，其中，所述連接墊經由本發明提出的並在上述實施方式中所述的連接墊的形成方法形成。
由上述技術方案可知，本發明提出的連接墊的形成方法及半導體結構的優點和積極效果在於：
本發明提出的連接墊的形成方法，通過採用三次曝光工藝形成六邊形的圖案，在該圖案向下轉移的過程中，在刻蝕負載效應的作用下，使得定義連接墊的柱狀結構由頂部的六邊形直邊輪廓轉變為圓弧而形成較為規則的圓形，從而顯著改善連接墊的形狀。通過上述設計，本發明能夠保證連接墊呈圓形，使得連接墊在電容圖案化過程中具有更大的邊界窗口，刻蝕時能夠停止在連接墊上，避免造成擊穿而導致電容漏電的問題。
體現本發明特徵與優點的典型實施例將在以下的說明中詳細敘述。應理解的是本發明能夠在不同的實施例上具有各種的變化，其皆不脫離本發明的範圍，且其中的說明及附圖在本質上是作說明之用，而非用以限制本發明。
在對本發明的不同示例性實施方式的下面描述中，參照附圖進行，所述附圖形成本發明的一部分，並且其中以示例方式顯示了可實現本發明的多個方面的不同示例性結構、系統和步驟。應理解的是，可以使用部件、結構、示例性裝置、系統和步驟的其他特定方案，並且可在不偏離本發明範圍的情況下進行結構和功能性修改。而且，雖然本說明書中可使用術語「之上」、「之間」、「之內」等來描述本發明的不同示例性特徵和元件，但是這些術語用於本文中僅出於方便，例如根據附圖中所述的示例的方向。本說明書中的任何內容都不應理解為需要結構的特定三維方向才落入本發明的範圍內。
連接墊的形成方法實施方式一
參閱圖1至圖3、圖5至圖8、圖10至圖13、圖15和圖17，其分別代表性地示出了本發明提出的連接墊的形成方法的幾個步驟下的半導體結構的結構示意圖。在該示例性實施方式中，本發明提出的連接墊的形成方法是以沉浸式光刻工藝形成半導體結構的電容管的製造工藝為例進行說明的。本領域技術人員容易理解的是，為將本發明的相關設計應用於其他類型的電容結構或其他工藝中，而對下述的具體實施方式做出多種改型、添加、替代、刪除或其他變化，這些變化仍在本發明提出的連接墊的形成方法的原理的範圍內。
如圖1至圖3、圖5至圖8、圖10至圖13、圖15至圖17、圖19和圖20所示，在本實施方式中，本發明提出的連接墊的形成方法包含：
提供一基板100；
在基板100表面依次形成導電層200、第一圖案定義層300和第二圖案定義層500；
在第二圖案定義層500上依次形成三組溝槽G1、G2、G3，三組溝槽G1、G2、G3互為120°交叉，且交叉位置於第二圖案定義層500形成六邊形的第一孔洞h1；
將第一孔洞h1向下轉移，通過反向選擇方式刻蝕去除部分第一圖案定義層300，剩餘的第一圖案定義層300形成對應於第一孔洞h1的第二柱狀結構330，在刻蝕負載效應的作用下，第二柱狀結構330底部呈圓形；
以剩餘的第一圖案定義層300為光罩蝕刻導電層200，剩餘的導電層200形成圓形的連接墊210。
承上所述，本發明提出的連接墊的形成方法，通過採用三次曝光工藝形成六邊形的第一孔洞h1，在第一孔洞h1向下轉移的過程中，在刻蝕負載效應的作用下，使得定義連接墊210的柱狀結構由頂部的六邊形直邊輪廓轉變為圓弧而形成較為規則的圓形，從而顯著改善連接墊210的形狀。通過上述設計，本發明能夠保證連接墊210呈圓形，使得連接墊210在電容圖案化過程中具有更大的邊界視窗，刻蝕時能夠停止在連接墊210上，避免造成擊穿而導致電容漏電的問題。
可選地，如圖1至圖3、圖5至圖8、圖10至圖13、圖15至圖17、圖19和圖20所示，在本實施方式中，在「在導電層200表面形成第一圖案定義層300」的步驟中，具體可以包含：
在導電層200表面形成第一鈍化層310；
在第一鈍化層310表面形成第一犧牲層320，第一犧牲層320與第一鈍化層310共同形成第一圖案定義層300。
可選地，如圖1至圖3、圖5至圖8、圖10至圖13、圖15至圖17、圖19和圖20所示，在本實施方式中，第一圖案定義層300與第二圖案定義層500之間還可以形成圖案轉移層400，據此實現第二圖案定義層500的第一孔洞h1向下轉移過程中的反向選擇刻蝕。具體而言，圖案轉移層400的形成可以包含以下步驟：
在第一圖案定義層300表面（即第一犧牲層320的表面）形成多晶矽接觸層410（Poly-Si）；
在多晶矽接觸層410表面形成第二犧牲層。
其中，基於上述的形成圖案轉移層400的工藝設計，其在圖案反向選擇刻蝕的步驟中的具體工藝將在下述內容中按工藝及附圖順序說明。需說明的是，在其他實施方式中，為實現第二圖案定義層500的第一孔洞h1以反向選擇刻蝕方式轉移至第一圖案定義層300而形成第二柱狀結構330，亦可不設置本實施方式中的圖案轉移層，而採用其他工藝實現，並不以本實施方式為限。
可選地，如圖1至圖3、圖5至圖8、圖10至圖13、圖15至圖17、圖19和圖20所示，在本實施方式中，在「在圖案轉移層400表面形成第二圖案定義層500」的步驟中，具體可以包含：
在圖案轉移層400表面形成第二鈍化層510；
在第二鈍化層510表面形成第一抗反射層520，第一抗反射層520與第二鈍化層510共同形成第二圖案定義層500，三組溝槽G1、G2、G3形成於第一抗反射層520。
可選地，如圖1至圖3所示，在「在第二圖案定義層500上形成第一組溝槽G1」的步驟中，具體可以包含：
在第二圖案定義層500表面形成第一光罩層610；
通過間距倍增工藝在第一光罩層610表面形成第一溝槽結構631；
以第一光罩層610為光罩蝕刻第二圖案定義層500，將第一溝槽結構631轉移至第二圖案定義層500而形成第一組溝槽G1。
進一步地，如圖1至圖3所示，基於上述形成第一組溝槽G1的工藝設計，在本實施方式中，在「在第二圖案定義層500表面形成第一光罩層610」的步驟中，具體可以包含：
在第二圖案定義層500表面形成第三鈍化層611；
在第三鈍化層611表面形成第二抗反射層612，第二抗反射層612與第三鈍化層611共同形成第一光罩層610。
進一步地，如圖1至圖3所示，基於上述形成第一組溝槽G1的工藝設計，在本實施方式中，在「通過間距倍增工藝在第一光罩層610表面形成第一溝槽結構631」的步驟中，具體可以包含：
在第一光罩層610表面形成第一光刻膠層620；
圖案化第一光刻膠層620，形成第一開口621；
在第一光罩層610和第一光刻膠層620表面形成第三犧牲層630，第三犧牲層630覆蓋第一開口621的側壁和底壁；
刻蝕去除位於第一光罩層610表面和第一光刻膠層620頂部的第三犧牲層630，剩餘的第三犧牲層630為第一溝槽結構631。
具體而言，如圖1所示，其代表性地示出了半導體結構在「在第一光罩層610和第一光刻膠層620表面形成第三犧牲層630」的步驟中的結構示意圖。具體而言，在該步驟中，半導體結構包含基板100、導電層200、第一圖案定義層300、圖案轉移層400、第二圖案定義層500、第一光罩層610、圖案化的第一光刻膠層620以及第三犧牲層630。其中，導電層200形成於基板100表面。第一圖案定義層300形成於導電層200表面，第一圖案定義層300依次包含第一鈍化層310以及第一犧牲層320。圖形轉移層400形成於第一犧牲層320表面，圖形轉移層400依次包含多晶矽接觸層410以及第二犧牲層420。第二圖案定義層500形成於第二犧牲層420表面，並包含第二鈍化層510和第一抗反射層520。第一光罩層610形成於第二圖案定義層500表面，並包含第三鈍化層611和第二抗反射層612。第一光刻膠層620形成於第一光罩層610表面，且第一光刻膠層620經由圖案化形成第一開口621。第三犧牲層630形成於第一光罩層610表面和剩餘的第一光刻膠層620表面，即第三犧牲層630覆蓋第一光罩層610的暴露於第一開口621的表面，同時覆蓋第一開口621的側壁和底壁。
進一步地，在本實施方式中，導電層200的材質可以但不限於包含鎢（W）。
進一步地，在本實施方式中，第一鈍化層310可以但不限於包含DLC塗層（diamond-like carbon，類金剛石塗層）。
進一步地，在本實施方式中，第一犧牲層320的材質可以但不限於包含氮化矽（Si3N4）。
進一步地，在本實施方式中，第二犧牲層420的材質可以但不限於包含二氧化矽（SiO2）。
進一步地，在本實施方式中，第二鈍化層510可以但不限於包含DLC塗層。
進一步地，在本實施方式中，第一抗反射層520的材質可以但不限於包含氮氧化矽（SiON）。
進一步地，在本實施方式中，第三鈍化層611可以但不限於包含DLC塗層。
進一步地，在本實施方式中，第三犧牲層630的材質可以但不限於包含二氧化矽。
進一步地，在本實施方式中，第二抗反射層612的材質可以但不限於包含氮氧化矽。
如圖2所示，其代表性地示出了半導體結構在「在第一光罩層610表面形成第一溝槽結構631」的步驟中的結構示意圖。具體而言，在該步驟中，半導體結構包含基板100、導電層200、第一圖案定義層300、圖案轉移層400、第二圖案定義層500、第一光罩層610以及剩餘的第三犧牲層630。其中，經由間距倍增工藝，第三犧牲層630的位於第一光罩層610表面和第一光刻膠層620頂面的部分被刻蝕去除，剩餘的第三犧牲層630形成第一溝槽結構631。並且，在上述刻蝕過程中，剩餘的第一光刻膠層620被全部去除。
如圖3所示，其代表性地示出了半導體結構在「將第一溝槽結構631轉移至第二圖案定義層500而形成第一組溝槽G1」的步驟中的結構示意圖。如圖4所示，其代表性地示出了半導體結構在「將第一溝槽結構631轉移至第二圖案定義層500而形成第一組溝槽G1」的步驟中的平面圖。具體而言，在該步驟中，半導體結構包含基板100、導電層200、第一圖案定義層300、圖案轉移層400以及形成有第一組溝槽G1的第二圖案定義層500。其中，在該步驟中，可以通過乾式蝕刻工藝，將第一溝槽結構631轉移至第二圖案定義層500的第一抗反射層520，從而在第一抗反射層520表面形成第一組溝槽G1。並且，在上述刻蝕過程中，第一溝槽結構631（即剩餘的第三犧牲層630）和第一光罩層610被全部去除。
可選地，如圖5至圖8所示，在「在第二圖案定義層500上形成第二組溝槽G2」的步驟中，具體可以包含：
在第二圖案定義層500表面形成第二光罩層710，第二光罩層710填充第一組溝槽G1；
通過間距倍增工藝在第二光罩層710表面形成第二溝槽結構731；
以第二光罩層710為光罩蝕刻第二圖案定義層500，將第二溝槽結構731轉移至第二圖案定義層500而形成第二組溝槽G2。
進一步地，如圖5至圖8所示，基於上述形成第二組溝槽G2的工藝設計，在本實施方式中，在「在第二圖案定義層500表面形成第二光罩層710」的步驟中，具體可以包含：
在第二圖案定義層500表面形成第四鈍化層711；
在第四鈍化層711表面形成第三抗反射層712，第三抗反射層712與第四鈍化層711共同形成第二光罩層710。
進一步地，如圖5至圖8所示，基於上述形成第二組溝槽G2的工藝設計，在本實施方式中，在「通過間距倍增工藝在第二光罩層710表面形成第二溝槽結構731」的步驟中，具體可以包含：
在第二光罩層710表面形成第二光刻膠層720；
圖案化第二光刻膠層720，形成第二開口721；
在第二光罩層710和第二光刻膠層720表面形成第四犧牲層730，第四犧牲層730覆蓋第二開口721的側壁和底壁；
刻蝕去除位於第二光罩層710表面和第二光刻膠層720頂部的第四犧牲層730，剩餘的第四犧牲層730為第二溝槽結構731。
具體而言，如圖5所示，其代表性地示出了半導體結構在「在第二光罩層710形成第二光刻膠層720」的步驟中的結構示意圖。具體而言，在該步驟中，半導體結構包含基板100、導電層200、第一圖案定義層300、圖案轉移層400、形成有第一組溝槽G1的第二圖案定義層500、第二光罩層710以及圖案化的第二光刻膠層720。其中，第二光罩層710形成於第二圖案定義層500表面，且第二光罩層710填充於第一抗反射層520表面的第一組溝槽G1，第二光罩層710包含第四鈍化層711和第三抗反射層712。第二光刻膠層720形成於第二光罩層710表面，且第二光刻膠層720經由圖案化形成第二開口721。
進一步地，在本實施方式中，第四鈍化層711可以通過旋塗工藝形成於第二圖案定義層500。
進一步地，在本實施方式中，第三抗反射層712的材質可以但不限於包含氮氧化矽。
如圖6所示，其代表性地示出了半導體結構在「在第二光罩層710和第二光刻膠層720表面形成第四犧牲層730」的步驟中的結構示意圖。具體而言，在該步驟中，半導體結構包含基板100、導電層200、第一圖案定義層300、圖案轉移層400、形成有第一組溝槽G1的第二圖案定義層500、第二光罩層710、圖案化的第二光刻膠層720以及第四犧牲層730。其中，第四犧牲層730形成於第二光罩層710表面和剩餘的第二光刻膠層720表面，即第四犧牲層730覆蓋第二光罩層710的暴露於第二開口721的表面，同時覆蓋第二開口721的側壁和底壁。
進一步地，在本實施方式中，第四犧牲層730的材質可以但不限於包含二氧化矽。
如圖7所示，其代表性地示出了半導體結構在「在第二光罩層710表面形成第二溝槽結構731」的步驟中的結構示意圖。具體而言，在該步驟中，半導體結構包含基板100、導電層200、第一圖案定義層300、圖案轉移層400、形成有第一組溝槽G1的第二圖案定義層500、第二光罩層710以及剩餘的第四犧牲層730。其中，經由間距倍增工藝，第四犧牲層730的位於第二光罩層710表面和第二光刻膠層720頂面的部分被刻蝕去除，剩餘的第四犧牲層730形成第二溝槽結構731。並且，在上述刻蝕過程中，剩餘的第二光刻膠層720被全部去除。
如圖8所示，其代表性地示出了半導體結構在「將第二溝槽結構731轉移至第二圖案定義層500而形成第二組溝槽G2」的步驟中的結構示意圖。如圖9所示，其代表性地示出了半導體結構在「將第二溝槽結構731轉移至第二圖案定義層500而形成第二組溝槽G2」的步驟中的平面圖。具體而言，在該步驟中，半導體結構包含基板100、導電層200、第一圖案定義層300、圖案轉移層400以及形成有第一組溝槽G1和第二組溝槽G2的第二圖案定義層500。其中，在該步驟中，可以通過乾式蝕刻工藝，將第二溝槽結構731轉移至第二圖案定義層500的第一抗反射層520，從而在已經形成有第一組溝槽G1的第一抗反射層520表面形成第二組溝槽G2。並且，在上述刻蝕過程中，第二溝槽結構731（即剩餘的第四犧牲層730）和第二光罩層710被全部去除。其中，在圖9示出的半導體結構的平面圖中，第一組溝槽G1與第二組溝槽G2具有120°的夾角。
可選地，如圖10至圖13所示，在「在第二圖案定義層500上形成第三組溝槽G3」的步驟中，具體可以包含：
在第二圖案定義層500表面形成第三光罩層810，第三光罩層810填充第一組溝槽G1和第二組溝槽G2；
通過間距倍增工藝在第三光罩層810表面形成第三溝槽結構831；
以第三光罩層810為光罩蝕刻第二圖案定義層500，將第三溝槽結構831轉移至第二圖案定義層500而形成第三組溝槽G3。
進一步地，如圖10至圖13所示，基於上述形成第三組溝槽G3的工藝設計，在本實施方式中，在「在第二圖案定義層500表面形成第三光罩層810」的步驟中，具體可以包含：
在第二圖案定義層500表面形成第五鈍化層811；
在第五鈍化層811表面形成第四抗反射層812，第四抗反射層812與第五鈍化層811共同形成第三光罩層810。
進一步地，如圖10至圖13所示，基於上述形成第三組溝槽G3的工藝設計，在本實施方式中，在「通過間距倍增工藝在第三光罩層810表面形成第三溝槽結構831」的步驟中，具體可以包含：
在第三光罩層810表面形成第三光刻膠層820；
圖案化第三光刻膠層820，形成第三開口821；
在第三光罩層810和第三光刻膠層820表面形成第五犧牲層830，第五犧牲層830覆蓋第三開口821的側壁和底壁；
刻蝕去除位於第三光罩層810表面和第三光刻膠層820頂部的第五犧牲層830，剩餘的第五犧牲層830為第三溝槽結構831。
具體而言，如圖10所示，其代表性地示出了半導體結構在「在第三光罩層810形成第三光刻膠層820」的步驟中的結構示意圖。具體而言，在該步驟中，半導體結構包含基板100、導電層200、第一圖案定義層300、圖案轉移層400、形成有第一組溝槽G1和第二組溝槽G2的第二圖案定義層500、第三光罩層810以及圖案化的第三光刻膠層820。其中，第三光罩層810形成於第二圖案定義層500表面，且第三光罩層810填充於第一抗反射層520表面的第一組溝槽G1和第二組溝槽G2，第三光罩層810包含第五鈍化層811和第四抗反射層812。第三光刻膠層820形成於第三光罩層810表面，且第三光刻膠層820經由圖案化形成第三開口821。
進一步地，在本實施方式中，第五鈍化層811可以通過旋塗工藝形成於第二圖案定義層500。
進一步地，在本實施方式中，第四抗反射層812的材質可以但不限於包含氮氧化矽。
如圖11所示，其代表性地示出了半導體結構在「在第三光罩層810和第三光刻膠層820表面形成第五犧牲層830」的步驟中的結構示意圖。具體而言，在該步驟中，半導體結構包含基板100、導電層200、第一圖案定義層300、圖案轉移層400、形成有第一組溝槽G1和第二組溝槽G2的第二圖案定義層500、第三光罩層810、圖案化的第三光刻膠層820以及第五犧牲層830。其中，第五犧牲層830形成於第三光罩層810表面和剩餘的第三光刻膠層820表面，即第五犧牲層830覆蓋第三光罩層810的暴露於第三開口821的表面，同時覆蓋第三開口821的側壁和底壁。
進一步地，在本實施方式中，第五犧牲層830的材質可以但不限於包含二氧化矽。
如圖12所示，其代表性地示出了半導體結構在「在第三光罩層810表面形成第三溝槽結構831」的步驟中的結構示意圖。具體而言，在該步驟中，半導體結構包含基板100、導電層200、第一圖案定義層300、圖案轉移層400、形成有第一組溝槽G1和第二組溝槽G2的第二圖案定義層500、第三光罩層810以及剩餘的第五犧牲層830。其中，經由間距倍增工藝，第五犧牲層830的位於第三光罩層810表面和第三光刻膠層820頂面的部分被刻蝕去除，剩餘的第五犧牲層830形成第三溝槽結構831。並且，在上述刻蝕過程中，剩餘的第三光刻膠層820被全部去除。
如圖13所示，其代表性地示出了半導體結構在「將第三溝槽結構831轉移至第二圖案定義層500而形成第三組溝槽G3」的步驟中的結構示意圖。如圖14所示，其代表性地示出了半導體結構在「將第三溝槽結構831轉移至第二圖案定義層500而形成第三組溝槽G3」的步驟中的平面圖。具體而言，在該步驟中，半導體結構包含基板100、導電層200、第一圖案定義層300、圖案轉移層400以及形成有第一組溝槽G1、第二組溝槽G2和第三組溝槽G3的第二圖案定義層500。其中，在該步驟中，可以通過乾式蝕刻工藝，將第三溝槽結構831轉移至第二圖案定義層500的第一抗反射層520，從而在已經形成有第一組溝槽G1和第二組溝槽G2的第一抗反射層520表面形成第三組溝槽G3。並且，在上述刻蝕過程中，第三溝槽結構831（即剩餘的第五犧牲層830）和第三光罩層810被全部去除。其中，在圖14示出的半導體結構的平面圖中，第一組溝槽G1與第三組溝槽G3具有120°的夾角，且第而組溝槽G2與第三組溝槽G3具有120°的夾角，即三組溝槽G1、G2、G3相互具有120°的夾角。
可選地，如圖15至圖17所示，在本實施方式中，在「將第一孔洞h1向下轉移，通過反向選擇方式刻蝕去除部分第一圖案定義層300」的步驟中，具體可以包含：
以第二圖案定義層500為光罩蝕刻圖案轉移層400，將第一孔洞h1轉移至圖案轉移層400而形成六邊形的第二孔洞h2；
在圖案轉移層400表面形成第六鈍化層430，第六鈍化層430填充第二孔洞h2，並與圖案轉移層400的表面平齊；
去除剩餘的圖案轉移層400，使得第六鈍化層430形成位於第一圖案定義層300表面的六邊形的柱狀結構（即第一柱狀結構431）；
以第六鈍化層430為光罩蝕刻第一圖案定義層300，剩餘的第一圖案定義層300形成柱狀結構（即第二柱狀結構330）。
具體而言，如圖15所示，其代表性地示出了半導體結構在「以第二圖案定義層500為光罩蝕刻圖案轉移層400」的步驟中的結構示意圖。具體而言，在該步驟中，半導體結構包含基板100、導電層200、第一圖案定義層300以及形成有第二孔洞h2的圖案轉移層400。其中，可以在第一抗反射層520形成三組溝槽G1、G2、G3後，將三組溝槽G1、G2、G3在第一抗反射層520的交叉位置形成的第一孔洞h1圖案轉移層400的第二犧牲層420，從而在第二犧牲層420形成六邊形的第二孔洞h。
如圖16所示，其代表性地示出了半導體結構在「在圖案轉移層400表面形成第六鈍化層430」的步驟中的結構示意圖。具體而言，在該步驟中，半導體結構包含基板100、導電層200、第一圖案定義層300、形成有第二孔洞h2的圖案轉移層400以及第六鈍化層430。其中，第六鈍化層430填充於第二孔洞h2中。可以在形成有第二孔洞h2的圖案轉移層400的第二犧牲層420表面形成第六鈍化層430，並將位於第二犧牲層420頂部的第六鈍化層430採用例如化學機械研磨工藝去除，即可剩餘填充於第二孔洞h2的第六鈍化層430。
如圖17所示，其代表性地示出了半導體結構在「形成第一柱狀結構431」的步驟中的結構示意圖，且圖18代表性地示出了半導體結構在該步驟中的平面圖。具體而言，在該步驟中，半導體結構包含基板100、導電層200、第一圖案定義層300、剩餘的圖案轉移層400（即多晶矽接觸層410）以及第一柱狀結構431。其中，第二犧牲層420完全去除後，填充於第二孔洞h2的第六鈍化層430保留下來，形成第一柱狀結構431，從而實現第二圖案定義層500第一孔洞h1的反向旋轉刻蝕，即圖案向下轉移過程中最終保留下的結構是未被掩膜（第二圖案定義層500）遮擋的部分。
如圖19所示，其代表性地示出了半導體結構在「形成第二柱狀結構330」的步驟中的結構示意圖。具體而言，在該步驟中，半導體結構包含基板100、導電層200以及第二柱狀結構330。其中，以剩餘的圖案轉移層400（即剩餘的第二犧牲層420）形成的第一柱狀結構431為掩膜，刻蝕去除第一圖案定義層300。其中，第二柱狀結構330的頂部與第一柱狀結構431的形狀相同，即呈六邊形，在刻蝕負載效應的作用下，使得第二柱狀結構330由頂部的六邊形直邊輪廓轉變為圓弧而形成較為規則的圓形底部。另外，在上述步驟中，剩餘的圖案轉移層400被完全去除。
如圖20所示，其代表性地示出了半導體結構在「形成連接墊210」的步驟中的結構示意圖，且圖21代表性地示出了半導體結構在該步驟中的平面圖。具體而言，在該步驟中，半導體結構包含基板100以及剩餘的導電層200。其中，繼續向下刻蝕去除導電層200的未被第二柱狀結構330遮擋的部分，剩餘的導電層200形成連接墊210，且連接墊210的形狀與第二柱狀結構330底部的形狀保持一致，即呈圓形。另外，在上述步驟中，剩餘的第一圖案定義層300被完全去除。
在此應注意，附圖中示出而且在本說明書中描述的連接墊的形成方法僅僅是能夠採用本發明原理的許多種形成方法中的幾個示例。應當清楚地理解，本發明的原理絕非僅限於附圖中示出或本說明書中描述的連接墊的形成方法的任何細節或任何步驟。
連接墊的形成方法實施方式二
基於上述對本發明提出的連接墊的形成方法的第一實施方式的詳細說明，以下將結合圖22至圖24對該形成方法的第二實施方式進行說明。其中，圖22和圖23分別示出了該形成方法的第二實施方式中的幾個步驟下的半導體結構的結構示意圖；圖24示出了圖22示出的步驟下的半導體結構的平面圖。以下將結合上述附圖，對本發明提出的連接墊的形成方法在第二實施方式中區別於第一實施方式的工藝設計進行說明。
如圖22至圖24所示，在本實施方式中，本發明提出的連接墊的形成方法包含：
提供一基板100；
在基板100表面依次形成導電層200、第一圖案定義層300和第二圖案定義層500；
在第二圖案定義層500上依次形成三組凸條B1、B2、B3，三組凸條B1、B2、B3互為120°交叉，且交叉位置於第二圖案定義層500形成六邊形的凸起b；
將凸起b向下轉移，刻蝕去除第一圖案定義層300的為對應於凸起b的部分，剩餘的第一圖案定義層300形成對應於凸起b的第三柱狀結構340，在刻蝕負載效應的作用下，第三柱狀結構340底部呈圓形；
以剩餘的第一圖案定義層300為光罩蝕刻導電層200，剩餘的導電層200形成圓形的連接墊210。
通過上述設計，本實施方式中是以在第二圖案定義層500形成的凸起b，替代第一實施方式中的第一孔洞，來作為後續步驟中令第一圖案定義層300定義、形成柱狀結構的圖案定義結構。並且，在本實施方式中，凸起b（即三組凸條B1、B2、B3的交叉部分）是與第一圖案定義層300剩餘的第三柱狀結構340相對應，即凸起b是與最終形成的連接墊的位置相對應。據此，區別於第一實施方式的將第一孔洞向下轉移時需要採用方向選擇方式刻蝕，本實施方式中凸起b的向下轉移是採用直接刻蝕，即正向選擇方式。在此基礎上，本實施方式也無需設置例如第一實施方式中的圖案轉移層等供反向選擇方式實施的結構和相關步驟。
換言之，基於上述第一實施方式和第二實施方式的詳細說明，在符合本發明的設計構思的各種可能的實施方式中，本發明提出的連接墊的形成方法包含：
提供一基板；
在基板表面依次形成導電層、第一圖案定義層和第二圖案定義層；
在第二圖案定義層上依次形成互為120°交叉的第一組圖案、第二組圖案和第三組圖案，上述三組圖案的交叉部分於第二圖案定義層形成六邊形的圖案定義結構；
將圖案定義結構向下轉移，刻蝕去除部分第一圖案定義層，剩餘的第一圖案定義層形成柱狀結構，在刻蝕負載效應的作用下，柱狀結構底部呈圓形；
以剩餘的第一圖案定義層為光罩蝕刻導電層，剩餘的導電層形成圓形的連接墊。
半導體結構實施方式
基於上述對本發明提出的連接墊的形成方法的幾個示例性實施方式的詳細說明，以下將對本發明提出的半導體結構的一示例性實施方式進行說明。
在本實施方式中，本發明提出的半導體結構具有電容孔，且半導體結構的電容孔是經由本發明提出的並在上述實施方式中詳細說明的連接墊的形成方法形成。
在此應注意，附圖中示出而且在本說明書中描述的半導體結構僅僅是能夠採用本發明原理的許多種半導體結構中的幾個示例。應當清楚地理解，本發明的原理絕非僅限於附圖中示出或本說明書中描述的半導體結構的任何細節或任何部件。
綜上所述，本發明提出的連接墊的形成方法，通過採用三次曝光工藝形成六邊形的圖案，在該圖案向下轉移的過程中，在刻蝕負載效應的作用下，使得定義連接墊的柱狀結構由頂部的六邊形直邊輪廓轉變為圓弧而形成較為規則的圓形，從而顯著改善連接墊的形狀。通過上述設計，本發明能夠保證連接墊呈圓形，使得連接墊在電容圖案化過程中具有更大的邊界窗口，刻蝕時能夠停止在連接墊上，避免造成擊穿而導致電容漏電的問題。
以上詳細地描述和/或圖示了本發明提出的連接墊的形成方法及半導體結構的示例性實施方式。但本發明的實施方式不限於這裡所描述的特定實施方式，相反，每個實施方式的組成部分和/或步驟可與這裡所描述的其它組成部分和/或步驟獨立和分開使用。一個實施方式的每個組成部分和/或每個步驟也可與其它實施方式的其它組成部分和/或步驟結合使用。在介紹這裡所描述和/或圖示的要素/組成部分/等時，用語「一個」、「一」和「上述」等用以表示存在一個或多個要素/組成部分/等。術語「包含」、「包括」和「具有」用以表示開放式的包括在內的意思並且是指除了列出的要素/組成部分/等之外還可存在另外的要素/組成部分/等。此外，請求項及說明書中的術語「第一」和「第二」等僅作為標記使用，不是對其對象的數字限制。
雖然已根據不同的特定實施例對本發明提出的連接墊的形成方法及半導體結構進行了描述，但本領域技術人員將會認識到可在請求項的精神和範圍內對本發明的實施進行改動。
100:基板 200:導電層 210:連接墊 300:第一圖案定義層 310:第一鈍化層 320:第一犧牲層 330:第二柱狀結構 340:第三柱狀結構 400:圖案轉移層 410:圖案轉移層 420:第二犧牲層 430:第六鈍化層 431:第一柱狀結構 500:第二圖案定義層 510:第二鈍化層 520:第一抗反射層 610:第一光罩層 611:第三鈍化層 612:第二抗反射層 620:第一光刻膠層 621:第一開口 630:第三犧牲層 631:第一溝槽結構 710:第二光罩層 711:第四鈍化層 712:第三抗反射層 720:第二光刻膠層 721:第二開口 730:第四犧牲層 731:第二溝槽結構 810:第三光罩層 811:第五鈍化層 812:第四抗反射層 820:第三光刻膠層 821:第三開口 830:第五犧牲層 831:第三溝槽結構 h1:第一孔洞 h2:第二孔洞 G1:第一組溝槽 G2:第二組溝槽 G3:第三組溝槽 b:凸起 B1:凸條 B2:凸條 B3:凸條
通過結合附圖考慮以下對本發明的優選實施方式的詳細說明，本發明的各種目標、特徵和優點將變得更加顯而易見。附圖僅為本發明的示範性圖解，並非一定是按比例繪製。在附圖中，同樣的附圖標記始終表示相同或類似的部件。其中：
圖1至圖3、圖5至圖8、圖10至圖13、圖15至圖17、圖19和圖20分別是本發明提出的連接墊的形成方法的幾個步驟下的半導體結構的結構示意圖；
圖4、圖9、圖14、圖18和圖21分別是本發明提出的連接墊的形成方法的幾個步驟下的半導體結構的平面圖；
圖22至圖23是本發明提出的連接墊的形成方法的另一實施方式的幾個步驟下的半導體結構的結構示意圖；
圖24是圖22示出的步驟下的半導體結構的平面圖。
G1:第一組溝槽
G2:第二組溝槽
G3:第三組溝槽

Claims (10)

  1. 一種連接墊的形成方法，其特徵在於，包含： 提供一基板； 在所述基板表面依次形成導電層、第一圖案定義層和第二圖案定義層； 在所述第二圖案定義層上依次形成互為120°交叉的第一組圖案、第二組圖案和三組圖案，上述三組圖案的交叉部分於所述第二圖案定義層形成六邊形的圖案定義結構； 將所述圖案定義結構向下轉移，刻蝕去除部分所述第一圖案定義層，剩餘的所述第一圖案定義層形成柱狀結構，在刻蝕負載效應的作用下，所述柱狀結構底部呈圓形； 以剩餘的所述第一圖案定義層為光罩蝕刻所述導電層，剩餘的所述導電層形成圓形的連接墊。
  2. 根據請求項1所述的連接墊的形成方法，其中所述第一組圖案、第二組圖案和第三組圖案分別對應為第一組溝槽、第二組溝槽和第三組溝槽，使得所述圖案定義結構為第一孔洞；其中，所述的將圖案定義結構向下轉移的步驟中，是將所述第一孔洞通過反向選擇方式向下轉移，使得所述第一圖案定義層的未對應於所述第一孔洞的部分被刻蝕去除，剩餘的所述第一圖案定義層形成對應於所述第一孔洞的所述柱狀結構。
  3. 根據請求項2所述的連接墊的形成方法，其中，所述的在基板表面形成第二圖案定義層的步驟包含： 在所述基板表面形成第二鈍化層； 在所述第二鈍化層表面形成第一抗反射層，所述第一抗反射層與所述第二鈍化層共同形成所述第二圖案定義層，所述三組溝槽形成於所述第一抗反射層。
  4. 根據請求項3所述的連接墊的形成方法，其中，所述第一抗反射層形成所述三組溝槽後，將所述三組溝槽的交叉位置的第一孔洞轉移至所述第二鈍化層，形成所述第二圖案定義層的孔洞圖案。
  5. 根據請求項2所述的連接墊的形成方法，其中，所述的在第二圖案定義層上形成第一組溝槽的步驟包含： 在所述第二圖案定義層表面形成第一光罩層； 通過間距倍增工藝在所述第一光罩層表面形成第一溝槽結構； 以所述第一光罩層為光罩蝕刻所述第二圖案定義層，將第一溝槽結構轉移至所述第二圖案定義層而形成第一組溝槽； 優選地，所述的通過間距倍增工藝在第一光罩層表面形成第一溝槽結構的步驟包含： 在所述第一光罩層表面形成第一光刻膠層； 圖案化所述第一光刻膠層，形成第一開口； 在所述第一光罩層和所述第一光刻膠層表面形成第三犧牲層，所述第三犧牲層覆蓋所述第一開口的側壁和底壁； 刻蝕去除位於所述第一光罩層表面和所述第一光刻膠層頂部的所述第三犧牲層，剩餘的所述第三犧牲層為所述第一溝槽結構， 優選地，所述的在第二圖案定義層表面形成第一光罩層的步驟包含： 在所述第二圖案定義層表面形成第三鈍化層； 在所述第三鈍化層表面形成第二抗反射層，所述第二抗反射層與所述第三鈍化層共同形成所述第一光罩層。
  6. 根據請求項2所述的連接墊的形成方法，其中，所述的在第二圖案定義層上形成第二組溝槽的步驟包含： 在所述第二圖案定義層表面形成第二光罩層，所述第二光罩層填充第一組溝槽； 通過間距倍增工藝在所述第二光罩層表面形成第二溝槽結構； 以所述第二光罩層為光罩蝕刻所述第二圖案定義層，將第二溝槽結構轉移至所述第二圖案定義層而形成第二組溝槽， 優選地，所述的通過間距倍增工藝在第二光罩層表面形成第二溝槽結構的步驟包含： 在所述第二光罩層表面形成第二光刻膠層； 圖案化所述第二光刻膠層，形成第二開口； 在所述第二光罩層和所述第二光刻膠層表面形成第四犧牲層，所述第四犧牲層覆蓋所述第二開口的側壁和底壁； 刻蝕去除位於所述第二光罩層表面和所述第二光刻膠層頂部的所述第四犧牲層，剩餘的所述第四犧牲層為所述第二溝槽結構， 優選地，所述的在第二圖案定義層表面形成第二光罩層的步驟包含： 在所述第二圖案定義層表面形成第四鈍化層，所述第四鈍化層填充第一組溝槽； 在所述第四鈍化層表面形成第三抗反射層，所述第三抗反射層與所述第四鈍化層共同形成所述第二光罩層。
  7. 根據請求項2所述的連接墊的形成方法，其中，所述的在第二圖案定義層上形成第三組溝槽的步驟包含： 在所述第二圖案定義層表面形成第三光罩層，所述第三光罩層填充第一組溝槽和第二組溝槽； 通過間距倍增工藝在所述第三光罩層表面形成第三溝槽結構； 以所述第三光罩層為光罩蝕刻所述第二圖案定義層，將第三溝槽結構轉移至所述第二圖案定義層而形成第三組溝槽， 優選地，所述的通過間距倍增工藝在第三光罩層表面形成第三溝槽結構的步驟包含： 在所述第三光罩層表面形成第三光刻膠層； 圖案化所述第三光刻膠層，形成第三開口； 在所述第三光罩層和所述第三光刻膠層表面形成第五犧牲層，所述第五犧牲層覆蓋所述第三開口的側壁和底壁； 刻蝕去除位於所述第三光罩層表面和所述第三光刻膠層頂部的所述第五犧牲層，剩餘的所述第五犧牲層為所述第三溝槽結構， 優選地，所述的在第二圖案定義層表面形成第三光罩層的步驟包含： 在所述第二圖案定義層表面形成第五鈍化層，所述第五鈍化層填充第一組溝槽和第二組溝槽； 在所述第五鈍化層表面形成第四抗反射層，所述第四抗反射層與所述第五鈍化層共同形成所述第三光罩層。
  8. 根據請求項2所述的連接墊的形成方法，其中，所述第一圖案定義層與所述第二圖案定義層之間形成有圖案轉移層，所述的通過反向選擇方式刻蝕去除部分第一圖案定義層的步驟包含： 以所述第二圖案定義層為光罩蝕刻所述圖案轉移層，將所述第一孔洞轉移至所述圖案轉移層而形成六邊形的第二孔洞； 在所述圖案轉移層表面形成第六鈍化層，所述第六鈍化層填充所述第二孔洞，並與所述圖案轉移層的表面平齊； 去除剩餘的所述圖案轉移層，使得所述第六鈍化層形成位於所述第一圖案定義層表面的六邊形的柱狀結構； 以所述第六鈍化層為光罩蝕刻所述第一圖案定義層，剩餘的第一圖案定義層形成柱狀結構， 優選地，所述圖案轉移層包含多晶矽接觸層以及第二犧牲層，所述多晶矽接觸層形成於所述第一圖案定義層表面，所述第二犧牲層形成於所述多晶矽接觸層與所述第二圖案定義層之間；其中，所述的將第一孔洞轉移至圖案轉移層的步驟中，是將所述第一孔洞轉移至所述第二犧牲層，所述第二孔洞形成於所述第二犧牲層。
  9. 根據請求項1所述的連接墊的形成方法，其中，所述三組圖案分別為三組凸條，使得所述圖案定義結構為凸起；其中，所述的將圖案定義結構向下轉移的步驟中，是將所述凸起向下轉移，使得所述第一圖案定義層的未對應於所述凸起的部分被刻蝕去除，剩餘的所述第一圖案定義層形成對應於所述凸起的所述柱狀結構。
  10. 一種半導體結構，具有連接墊，其中，所述連接墊經由請求項1~9任一項所述的連接墊的形成方法形成。
TW111125103A 2021-07-05 2022-07-05 連接墊的形成方法及半導體結構 TW202303760A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110758234.2 2021-07-05
CN202110758234.2A CN115588609A (zh) 2021-07-05 2021-07-05 连接垫的形成方法及半导体结构

Publications (1)

Publication Number Publication Date
TW202303760A true TW202303760A (zh) 2023-01-16

Family

ID=82403970

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111125103A TW202303760A (zh) 2021-07-05 2022-07-05 連接墊的形成方法及半導體結構

Country Status (3)

Country Link
CN (1) CN115588609A (zh)
TW (1) TW202303760A (zh)
WO (1) WO2023279521A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4877017B2 (ja) * 2007-03-30 2012-02-15 Ｔｄｋ株式会社 薄膜コンデンサ
CN105226046A (zh) * 2015-10-13 2016-01-06 格科微电子（上海）有限公司 金属层-绝缘层-金属层电容器及其制作方法
CN109309091A (zh) * 2017-07-28 2019-02-05 联华电子股份有限公司 图案化方法
CN110707085B (zh) * 2018-09-07 2022-05-03 联华电子股份有限公司 半导体装置及其形成方法
CN111029249B (zh) * 2018-10-09 2022-04-08 长鑫存储技术有限公司 通孔阵列的形成方法及半导体器件的形成方法
CN111381434B (zh) * 2018-12-28 2022-01-28 上海微电子装备（集团）股份有限公司 掩膜板及曝光方法
CN110747431B (zh) * 2019-11-20 2022-04-08 京东方科技集团股份有限公司 精细掩膜板及其制作方法、组合掩膜板及显示基板
CN112825319B (zh) * 2019-11-21 2022-11-25 长鑫存储技术有限公司 电容阵列及其制备方法和半导体存储结构

Also Published As

Publication number Publication date
CN115588609A (zh) 2023-01-10
WO2023279521A1 (zh) 2023-01-12

Similar Documents

Publication Publication Date Title
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
US20120171867A1 (en) Method for fabricating fine pattern by using spacer patterning technology
CN110021518B (zh) 自对准双重图案方法
JP2016033968A (ja) 半導体装置の製造方法
WO2022057353A1 (zh) 半导体结构的制作方法
WO2022012336A1 (zh) 半导体结构制作方法
CN107870508B (zh) 掩膜版、存储器及存储器的制造方法
CN113707538B (zh) 半导体结构的制备方法、半导体结构及存储器
CN110707004B (zh) 半导体装置及其形成方法
TW202303760A (zh) 連接墊的形成方法及半導體結構
CN109427556B (zh) 半导体元件的精细岛状图案形成方法
TWI779940B (zh) 動態隨機存取記憶體元件的製備方法
TWI443758B (zh) 形成閘極導體結構的方法
CN110957262A (zh) 一种半导体结构及通孔的形成方法
EP4145493B1 (en) Formation method for connecting pad, and semiconductor structure
JPH0677431A (ja) 高集積半導体素子の製造方法
JP5881569B2 (ja) パターン形成方法
WO2023279596A1 (zh) 电容孔的形成方法及半导体结构
CN113506772B (zh) 电容阵列的形成方法及半导体结构
TWI715967B (zh) 半導體結構及其製造方法
CN114171462B (zh) 电容结构的制备方法及电容器
KR950010853B1 (ko) 반도체장치의 역 콘택 제조 방법
KR100361173B1 (ko) 캐패시터콘택홀을 갖는 반도체장치 제조방법
KR100316016B1 (ko) 반도체소자제조방법
KR100674901B1 (ko) 반도체 소자의 게이트 형성방법