TW202248658A - 預燒板及預燒裝置 - Google Patents

預燒板及預燒裝置 Download PDF

Info

Publication number
TW202248658A
TW202248658A TW111109354A TW111109354A TW202248658A TW 202248658 A TW202248658 A TW 202248658A TW 111109354 A TW111109354 A TW 111109354A TW 111109354 A TW111109354 A TW 111109354A TW 202248658 A TW202248658 A TW 202248658A
Authority
TW
Taiwan
Prior art keywords
wiring
aforementioned
burn
signal
board
Prior art date
Application number
TW111109354A
Other languages
English (en)
Other versions
TWI799187B (zh
Inventor
竹内博昭
Original Assignee
日商阿德潘鐵斯特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商阿德潘鐵斯特股份有限公司 filed Critical 日商阿德潘鐵斯特股份有限公司
Publication of TW202248658A publication Critical patent/TW202248658A/zh
Application granted granted Critical
Publication of TWI799187B publication Critical patent/TWI799187B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G01R23/165—Spectrum analysis; Fourier analysis using filters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

[課題]本發明提供一種即使當插座的數量增加時，亦可謀求抑制預燒試驗之品質之降低的預燒板。 [解決手段]本發明之預燒板係具備：基板40；插座70，係安裝於基板40；連接器80，係安裝於基板40；配線系統50a 1至50h 10、60a至60p，係設於基板40，且連接複數個插座70與連接器80；及補償電路90，係連接於配線系統50a 1至50h 10、60a至60p，且補償傳送於配線系統50a 1至50h 10、60a至60p之信號的頻率特性。

Description

預燒板及預燒裝置
本發明係關於一種使用於半導體積體電路元件等之被試驗電子零件（DUT：Device Under Test）之預燒（Burn-in）試驗的預燒板、及具備有該預燒板的預燒裝置。
已知有一種預燒裝置，該預燒裝置係具備有：預燒板，係具有可供分別裝設DUT的複數個插座（socket）；預燒室（chamber），係收容該預燒板且對於DUT施加熱應力（stress）；及預燒控制器（controller），係通過預燒板對於DUT輸出入信號（例如參照專利文獻1）。預燒板係具備有可供裝設DUT的插座、及安裝有插座的配線基板，在配線基板的上面，係排列有複數個插座。再者，在預燒裝置中，係藉由使預燒板的連接器（connector）與預燒室的連接器嵌合，從而使該預燒板與預燒控制器電性連接。 [先前技術文獻] [專利文獻]
專利文獻1：日本專利特開2014-025829號公報
[發明所欲解決的問題]
上述的插座係通過連接器而連接於預燒控制器所具有的驅動器（driver），此驅動器的信號係通過配線基板的配線系統而輸出入於DUT。由於驅動器的數量有限，且通過配線系統將複數個插座連接於相同的驅動器，故插座的數量比驅動器更多。由於預燒板的連接器係設於配線基板的一端，故插座與連接器之間所連接之配線系統的配線長度，會隨著配線基板上之插座的位置而改變。端視從預燒控制器對於DUT輸出入之信號的種類而定，存在有此插座間之配線之長度的不同對於預燒試驗之品質會造成影響者。
因此，當預燒板上之插座的數量增加時，配線系統的配線長度會變長，從而會有產生信號的啟動時間及／或關閉時間延遲、預燒試驗之品質降低之情形的問題。
本發明所欲解決的問題係提供一種即使當插座的數量增加時，亦能夠達成謀求抑制預燒試驗之品質之降低的預燒板及預燒裝置。 [用以解決問題的手段]
[1]本發明之預燒板係具備：基板；插座，係安裝於前述基板；連接器，係安裝於前述基板；配線系統，係設於前述基板，且連接複數個前述插座與前述連接器；及補償電路，係連接於前述配線系統，且補償傳送於前述配線系統之信號的頻率特性。 [2]在上述發明中，前述補償電路係可包含濾波器（filter），該濾波器係使前述信號之低頻率側的振幅比高頻率側的振幅更小。 [3]在上述發明中，前述配線系統係具有配線長度不同的複數條配線，前述補償電路係可連接於前述複數條配線中之配線長度較長一方的前述配線。 [4]在上述發明中，亦可具備連接於前述配線系統的外部電容器（condenser）。 [5]在上述發明中，亦可具備外部電容器，該外部電容器係連接於前述配線系統，且包含第一電容器與第二電容器，前述配線系統係連接前述複數個插座與前述連接器之間，具有配線長度不同的複數條配線，前述第一電容器的靜電電容係比前述第二電容器的靜電電容大，前述第一電容器係連接於前述複數條配線中之配線長度較短一方的前述配線，前述第二電容器係連接於前述複數條配線中之配線長度較長一方的前述配線。
[6]在上述發明中，前述信號係對於電性連接於前述插座之DUT的試驗信號，前述頻率特性係可依據前述試驗信號所要求的啟動時間或關閉時間來設定。 [7]本發明的預燒裝置係具備有上述之預燒板的預燒裝置。 [發明功效]
依據本發明，係具備：基板；插座，係安裝於前述基板；連接器，係安裝於前述基板；配線系統，係設於前述基板，且連接複數個前述插座與前述連接器；及補償電路，係連接於前述配線系統，且補償傳送於前述配線系統之信號的頻率特性。藉此，在本發明中，即使當預燒板上之插座的數量增加時，亦可謀求抑制預燒試驗之試驗品質的降低。
＜第一實施形態＞ 以下根據圖式來說明本發明的實施形態。
首先參照圖1及圖2來說明本實施形態中之預燒裝置1的整體構成。圖1係本實施形態中之預燒裝置的前視圖，圖2係顯示本實施形態中之預燒裝置之系統構成的方塊圖。
本實施形態中的預燒裝置1，係用以摘除IC晶片等之DUT的初期不良，且實施屬於以去除初期不良品為目的之篩選（screening）試驗之一種之預燒試驗的裝置。如圖1及圖2所示，此預燒裝置1具備有：預燒室11，係可供收容預燒板20；試驗用電源12，係將電源電壓施加於裝設於該預燒板20的DUT100（參照圖2）；及預燒控制器13，係對於該DUT100輸入出信號。
此預燒裝置1係在對於裝設在收容於預燒室11內之預燒板20的DUT100施加熱應力（例如-55℃至+125℃左右）的狀態下，對於該DUT100施加電源電壓並且輸出入信號，從而執行DUT100的篩選。本實施形態中的DUT100係記憶體類的元件。另外，屬於試驗對象的DUT100雖無特別限定，惟例如亦可為邏輯類的元件、及SoC（System on a chip，單晶片系統）。
如圖1所示，此預燒室11係具有：恆溫室111，係藉由隔熱壁等區劃而成；及門112，係可供開閉該恆溫室111。在此恆溫室111之中，係設有複數個用以保持預燒板20的槽（slot）113。各個槽113係具有支撐預燒板20之左右兩端的一對軌道114。預燒板20係滑動於該軌道114的上方，同時通過門112而搬入於恆溫室111內。在恆溫室111內，係設有二列24段的槽111，合計可收容48片的預燒板20。
另外，在該圖中，並未圖示有一方的門（圖中右側的門），而係以恆溫室111打開著的狀態圖示著。相對於此，另一方的門112（圖中左側的門）則以關閉的狀態圖示著，隨此情形，圖中左側之24段的槽113並未圖示。此外，槽113的數量或配置（亦即恆溫室111內之預燒板20的收容片數或位置關係），不限定於圖1所示之例，可考慮試驗效率等而任意地設定。
在各槽113的裡側係設有連接器115（參照圖2）。此連接器115係可供嵌合插入於槽113中之預燒板20的連接器80。
如圖2所示，此連接器115係電性連接於DUT用電源12及預燒控制器13。另外，在圖2中，係僅圖示有一片預燒板20，惟實際上，其他預燒板20亦以相同的要領連接於DUT用電源12及預燒控制器13。
再者，如圖1所示，預燒室11係具備有：蒸發器（evaporator）116；加熱器（heater）117；及風扇（fan）118。恆溫室111內的空氣係藉由風扇118來循環，同時藉由蒸發器116來冷卻，或藉由加熱器117來加熱，從而進行恆溫室111內的溫度調整。此種蒸發器116、加熱器117、及風扇118的動作，係藉由預燒控制器13進行控制。
DUT用電源12係通過上述的連接器115、60而連接成對於預燒板20上的各DUT100施加電源電壓，且藉由預燒控制器13進行控制。
預燒控制器13除了對於DUT100控制施加電壓、對於該DUT100輸出入信號、及控制恆溫室111內的溫度調整外，還能夠將預燒試驗中發生異常反應的DUT判斷為不良品，且記憶該DUT的序號（serial number）（例如對應於槽113的編號與預燒板20上的位置者），及將該試驗結果進行反饋。
接著，參照圖3來說明本實施形態中的預燒板20。圖3係顯示本實施形態中之預燒板之配線系統的平面示意圖。
如圖3所示，本實施形態中的預燒板20係具備有：配線板30；複數個（在本例中為320個）插座70，係安裝於該配線板30；及連接器80，係安裝於該配線板30。
在插座70（A 1至P 20）中，係可供分別裝設DUT100。以下，將插座70（A 1至P 20）統稱為插座70，個別的插座70亦稱為插座70A 1、插座70A 2。此外，連接器80係在配線板30的基板40中安裝於一方的端部（圖3中為上側的緣部）41，且如上所述，可供嵌合於設於預燒室11的連接器115。再者，藉由將連接器80嵌合於預燒室11，插座70係通過連接器80而與預燒控制器所具有的驅動器電性連接。另外，預燒板20亦可具備有補強配線板30的補強框、或保護該配線板之背面的底罩蓋（bottom cover）。
各個插座70係具有接觸DUT100之端子的複數支（在本例中為16支）接觸銷（contact pin）。在進行預燒試驗之際，當DUT100裝設於插座70時，接觸銷即接觸DUT100的端子，從而使DUT100與插座70電性連接。插座70A 1至70P 20係均具有相同的構造。
再者，如圖3所示，複數個插座70A 1至70P 20係呈矩陣狀地配置於配線板30的基板40上。
更具體而言，在本實施形態中，係在基板40上沿著一方向（圖3的Y軸方向）呈一列地排列有20個插座70A 1至70A 20，藉由此等插座70A 1至70A 20而構成了一個插座列。
同樣地，呈一列地排列有沿著一方向排列的20個插座70B 1至70B 20，藉由此等插座70B 1至70B 20而構成了一個插座列。再者，至於其餘的插座70C 1至70P 20，亦沿著相同方向呈一列地排列有各20個插座70。
另外，安裝於基板40上之插座70的數量，並無特別限定於上述。此外，基板40上之插座70的配置亦無特別限定於上述。
本實施形態中的配線板30，係安裝有上述之複數個插座70A 1至70P 20的印刷配線板。如圖3所示，此配線板30係具備有：具有電氣絕緣性的基板40；及配線系統50。在本實施形態中，配線板30係多層的配線板，各個配線系統係藉由形成於基板40的配線圖案和導通孔（via hole）等導電路來構成。
在本實施形態中，第一配線系統50a 1至50h 10之連接形態的種類、和第二配線系統60a至60p之連接形態的種類有所不同。在此，連接形態（Connection form／Connection topology）係指配線板30中之連接器80與複數個插座70之間之電性連接的形態，其係藉由將連接連接器80與複數個插座70的配線和分支點予以組合而構成的連接路徑（配線和分支點的位置關係）來表現。再者，此連接形態的種類係可依據分支點的有無或該分支點的位置來分類。在本實施形態中，第一配線系統50a 1至50h 10係具備有具有分支點的連接形態，相對於此，第二配線系統60a至60p係具備有不具分支點的連接形態。另外，配線板30所具有之配線系統之連接形態之種類的數量並無特別限定，配線板亦可具備三種以上之連接形態的配線系統。
第一配線系統50a 1至50h 10基本上具有相同的構成，故以下以第一配線系統50a 1的構成為代表進行說明，至於其他第一配線系統50a 2至50h 10之構成的說明則予省略。同樣地，第二配線系統60a至60p基本上具有相同的構成，故以下以第二配線系統60a的構成為代表進行說明，至於其他第二配線系統60b至60p之構成的說明則予省略。
第一配線系統50a 1係具備有具有配線在連接器80與插座70A 1之間分支而連接於插座70B 1之部分的連接形態。換言之，在第一配線系統50a 1中，配線係於連接器80與插座70A 1、70B 1之間分支為二。再者，在此第一配線系統50a 1中，係藉由配線而呈菊鏈（daisy chain）狀地連接有插座70A 1、和沿著Y軸方向並排於該插座70A 1的插座70A 2。同樣地，在此第一配線系統50a 1中，係藉由配線而呈菊鏈狀地連接有插座70B 1、和沿著Y軸方向並排於該插座70B 1的插座70B 2。
在本實施形態中，第一配線系統50a 1之分支點與插座70A 1之間之配線的長度、和該分支點與插座70B 1之間之配線53的長度係實質地相同。因此，插座70A 1之信號的傳送時間、與插座70B 1之信號的傳送時間係實質地相同。
此外，插座70A 1與插座70A 2之間之配線的長度、和插座70B 1與插座70B 2之間之配線的長度係實質地相同。因此，第一配線系統50a 1的分支點與插座70A 2之間的配線及以菊鏈狀連接插座70A 1與插座70A 2之配線之合計的長度、和第一配線系統50a 1之分支點與插座70B 2之間之配線及以菊鏈狀連接插座70B 1與插座70B 2之配線之合計的長度係實質地相同。因此，插座70A 2之信號的傳送時間、與插座70B 2之信號的傳送時間係實質地相同。
第一配線系統50a 2亦具有與上述之第一配線系統50a 1相同的配線系統，且如圖3所示，連接了連接器80、和4個插座70A 3、70A 4、70B 3、70B 4。
雖未特別圖示，但第一配線系統50a 3至50a 9亦具有與第一配線系統50a 1相同的配線系統，第一配線系統50a 3係連接了連接器80和4個插座70A 5、70A 6、70B 5、70B 6，第一配線系統50a 4係連接了連接器80和4個插座70A 7、70A 8、70B 7、70B 8，第一配線系統50a 5係連接了連接器80和4個插座70A 9、70A 10、70B 9、70B 10，第一配線系統50a 6係連接了連接器80和4個插座70A 11、70A 12、70B 11、70B 12，第一配線系統50a 7係連接了連接器80和4個插座70A 13、70A 14、70B 13、70B 14，第一配線系統50a 8係連接了連接器80和4個插座70A 15、70A 16、70B 15、70B 16，第一配線系統50a 9係連接了連接器80和4個插座70A 17、70A 18、70B 17、70B 18。
第一配線系統50a 10亦具有與上述之第一配線系統50a 1相同的配線系統，且其如圖3所示，連接了連接器80和4個插座70A 19、70A 20、70B 19、70B 20。
亦即，對於2個插座列75A、75B，設有10個將插座70連接於各4個連接器80的第一連接形態50a 1至50a 10。同樣地，在其他插座列75C至75P中，依每二個插座列設有10個第一連接形態50b 1至50h 10。結果，本實施形態的預燒板20，相對於320個插座70A 1至70P 20具備有80個第一連接形態50a 1至50h 10。
相對於此，第二配線系統60a係具備有不具配線在連接器80與插座70A 1至70A 20之間分支之部分的連接形態。在此第二配線系統60a中，沿著第一方向呈一列地排列而構成插座列75A的20個插座70A 1至70A 20係藉由連接線62a 1至62a 19而連接成菊鏈狀。
第二配線系統60b亦具有與上述之第二配線系統60a相同的配線系統，且其將構成插座列75B的20個插座70B 1至70B 20連接成菊鏈狀。
同樣地，第二配線系統60c至60p亦具有與上述之第二配線系統60a相同的配線系統，且各個第二配線系統60c至60p係將分別構成插座列75C至75P的20個插座70連接成菊鏈狀。
在配線板30的基板40中，連接器80係安裝於基板40之一方的端部41，且插座70係沿著Y方向排列配置。因此，一個插座列中之插座70A 1係配置於最接近插座70的位置，且插座70A 20係配置於最遠離插座70的位置。因此，從第一配線系統50a 10的分支點至連接器80為止之配線51a 10的配線長度，係比從第一配線系統50a 1的分支點至連接器80為止之配線51a 1的配線長度更長。
在此說明配線長度、與從預燒控制器13對於DUT100輸出入之試驗信號之啟動時間及關閉時間的關係。另外，由於試驗信號的啟動與關閉具有對稱性，故在以下的說明中係針對試驗信號的啟動進行說明，但配線長度與試驗信號之啟動的關係性係和配線長度與試驗信號之關閉的關係性相同，故說明從略。
在DUT100的試驗中，係依試驗的種類而使用各種試驗信號。例如，在進行DUT100的時脈測試（clock test）之際，DUT100的試驗信號係包含有輸入於DUT100的輸入信號。另一方面，例如，在進行DUT100的記憶測試（memory test）之際，DUT100用的試驗信號係包含有輸入於DUT100的輸入信號、及從該插座70輸出之輸出信號的兩方。作為此種試驗信號的具體例來說，係可例示包含對於DUT100進行資料之寫入之信號、及從該DUT100進行資料之讀取之信號的信號。
由於時脈測試用的試驗信號僅包含有輸入信號，故測試速度的要求可較低，試驗信號的啟動時間可較長。另一方面，由於記憶測試用的試驗信號包含有讀取用的輸入信號和寫入用的輸出信號，故測試速度的要求較高，要求要啟動較短者。因此，當使用記憶測試用的試驗信號而進行DUT100的試驗時，係要求啟動及關閉較短之信號的輸出入。
DUT100之試驗信號的啟動時間係依連接器80與插座70之間之配線的配線長度而受到影響。由於連接連接器80與插座70A 1、A 2、B 1、B 2之間之第一配線系統50a 1中所含之配線51a 1的配線長度較短，故流動於第一配線系統50a 1之信號的衰減量較小。另一方面，由於連接連接器80與插座70A 19、A 20、B 19、B 20之間之第一配線系統50a 10中所含之配線51a 10的配線長度較長，故流動於第一配線系統50a 1之信號的衰減量較大。流動於第一配線系統50a 10之試驗信號的啟動時間，係比流動於第一配線系統50a 1之試驗信號的啟動時間更長。亦即，如圖3所示，當在配線板30上配置了插座70時，對於連接於相對於連接器80較近一方之插座70的DUT100，可輸出入符合啟動時間之要求的試驗信號。另一方面，對於連接於相對於連接器80較遠一方之插座70的DUT100，有可能無法輸出入符合啟動時間之要求的試驗信號。
在本實施形態中，於具有配線長度較長之配線的配線系統中，為了縮短試驗信號的啟動時間，乃具備有補償電路90。圖4係插座70A 20與連接器80之間的配線電路。如圖4所示，補償電路90係連接於用以連接連接器80與插座A 20之間的配線系統50a 10。補償電路90係補償傳送於第一配線系統50a 10之試驗信號之頻率特性的電路。補償電路90係具有電容器91與電阻92的並聯電路。電容器91與電阻92的並聯電路係RC濾波器。補償電路90係連接於複數個第一配線系統50a 1至50a 10中所含之配線51a 1至51a 10中之配線長度較長的配線51a 1至51a 10，且至少連接於配線a 10。另外，在配線51a 10中，不限定於補償電路90，亦可例如連接用以在DUT100之輸入側與輸出側之間取得阻抗匹配（impedance matching）的終端電阻。此外，補償電路90不限定於第一配線系統50a 1至50a 10，可連接於第一連接形態50b 1至50h 10，亦可連接於第二連接形態60a至60p。
圖5係顯示補償電路90之頻率特性的圖形，橫軸係顯示頻率，縱軸係顯示增益。如圖5所示，補償電路90係發揮作為高通濾波器（high pass filter）的作用。補償電路90係當試驗信號的頻率比高（high）側的臨限值頻率（fb）更高時，乘上最大增益Kb而傳送信號。補償電路90係當試驗信號的頻率比低（low）側的臨限值頻率（fa）更低時，乘上最小Ka而傳送信號。當試驗信號的頻率為高側臨限值頻率（fb）以下且低側臨限值頻率（fa）以上的範圍內時，補償電路90係將增益在Ka和Kb之間，乘上頻率愈高則增益就愈高的增益而輸出信號。換言之，補償電路90係使試驗信號之低頻率側的振幅比高頻率側的振幅更小。再者，臨限值頻率（fa、fb）和增益Ka、Kb係依據試驗信號所要求的啟動時間來設定。例如，若要使啟動時間更短，將臨限值頻率（fa、fb）設定為更低的值即可。換言之，藉由補償電路90補償後之試驗信號的頻率特性，係依據試驗信號所要求之啟動時間或關閉時間來設定。
圖6係顯示藉由補償電路90補償後之信號的電壓特性、及未藉由補償電路90補償之信號的電壓特性。縱軸係顯示電壓，橫軸係顯示時間。在圖6中，圖形A係顯示未藉由補償電路90補償之信號A的特性，圖形B係顯示藉由補償電路90補償後之信號B的特性。
試驗信號的啟動時間係當設信號之啟動時的最大電壓為100%時，於啟動時電壓從20%變化至80%的時間。在圖6中，A（100%）係顯示信號A之啟動時的最大電壓，A（80%）係顯示相對於信號A之啟動時的最大電壓為80%的電壓，A（20%）係顯示相對於信號A之啟動時的最大電壓為20%的電壓。此外，B（100%）係顯示信號B之啟動時的最大電壓，B（80%）係顯示相對於信號B之啟動時的最大電壓為80%的電壓，B（20%）係顯示相對於信號B之啟動時的最大電壓為20%的電壓。
未藉由補償電路90補償之信號的啟動時間係Ta，未藉由補償電路90補償後之信號的啟動時間係Tb（＜Ta）。在試驗信號之啟動時的信號波形中，啟動之前半的波形係以信號之高頻成分的影響較大，而啟動之後半的波形係以信號之低頻成分的影響較大。補償電路90係減小了低頻率側的增益，且提高了高頻率側的增益。因此，如圖6所示，針對信號B，從信號B之啟動的開始時至經過一定時間為止的電壓係以與信號A相同的特性演變，但信號B之啟動的最大電壓將比信號A的最大電壓更低。換言之，補償電路90係不改變試驗信號之啟動時之電壓的斜率，通過抑制啟動時的最大電壓，從而縮短了明顯的啟動時間。藉此，補償電路90係可連接於配線長度較長的配線，且在具有較長之配線長度的配線系統中可縮短試驗信號的啟動時間。
綜上所述，本實施形態之預燒板20及預燒裝置1係具備：插座70和連接器80、連接複數個插座70和連接器80的第一配線系統50a 1至50h 10及／或第二配線系統60a至60p，且具備有補償電路90，該補償電路90係連接於第一配線系統50a 1至50h 10及／或第二配線系統60a至60p，且補償傳送於配線系統之信號（試驗信號）的頻率特性。藉此，即可縮短信號的啟動時間及／或關閉時間。預燒控制器13雖配合了信號的輸出時間點以使試驗信號盡可能在相同的時間點到達所有DUT100，但若提高動作率，則會有校準（calibration）在測試器側不發生作用的情形，而使信號的讀取時間點有可能偏移。尤其，傳送信號之配線的配線長度愈長，信號的啟動時間及／或關閉的延遲時間就愈長，而對於試驗性能造成影響。在本實施形態中，係可對於具有較長配線長度的連接系統連接補償電路90，而縮短啟動時間及／或關閉時間。結果，即使當預燒板上之插座的數量增加時，亦可謀求抑制預燒試驗之試驗品質的降低。
此外，在本實施形態中，補償電路90係具有使信號之低頻率側的振幅比高頻率側的振幅更小的濾波器。藉此，即可縮短信號之明顯的啟動時間及／或關閉時間。
此外，在本實施形態中，第一配線系統50a 1至50h 10及／或第二配線系統60a至60p係具有配線長度不同的複數個配線，補償電路90係連接於複數條配線中之配線長度較長一方的配線。藉此，即可縮短在配線長度較長之配線所產生之啟動及／或關閉的延遲。
此外，在本實施形態中，補償電路所補償的頻率特性係依據試驗信號所要求的啟動時間或關閉時間來設定。藉此，可縮短信號的啟動時間及／或關閉時間。
＜第二實施形態＞ 圖7係用以說明本實施形態中之預燒板之配線電路的圖。
本實施形態中的預燒板20係具備有連接於第一配線系統50a 1至50h 10及／或第二配線系統60a至60p的外部電容器。具有外部電容器的點雖與第一實施形態不同，但其以外的構成則相同。以下關於第二實施形態的預燒板20，僅就與第一實施形態的不同點進行說明，至於與第一實施形態相同之構成的部分則附上相同符號且省略說明。
圖7（a）係顯示連接連接器80與插座70A 1之間之第一配線系統50a 1的配線電路，圖7（b）係顯示連接連接器80與插座70A 20之間之第一配線系統50a 10的配線電路。第一配線系統50a 1係具有連接第一配線系統50a 1的分支點與連接器80之間的配線51a 1。此外，在配線51中係連接有第一電容器111。配線系統a 10係具有連接第一配線系統50a 10之分支點與連接器80之間的配線51a 10。此外，在配線51a 10中係連接有第二電容器112。第一電容器111的靜電電容係比第二電容器112的靜電電容大。第二電容器的連接位置不限定於圖7（b）所示之補償電路90的下游側，亦可為補償電路90的上游側。
插座70A 1係具有複數支接觸銷，複數支接觸銷係配置成對應於DUT100的端子。複數支接觸銷係為了對應多通道化而密集地配置。其他插座70A 2至70P 20亦同樣地具有接觸銷。
由於插座70A 1至70P 20的接觸銷係高密度地配置，故銷間的鄰接距離較短。此外，第一配線系統50a 1至50h 10與第二配線系統60a至60p的配線間，其配線間的鄰接距離亦有因為配線板30上的位置而較短的部分。再者，當銷間或配線間的鄰接距離變短時，會有串擾（cross talk）的問題。尤其串擾係在高頻信號產生。另一方面，試驗信號所要求的啟動時間及／或關閉時間愈短，則試驗信號含有愈多的高頻成分。為了要抑制串擾，雖將試驗信號的高頻成分減少即可，但啟動時間及／或關閉時間會變長。換言之，串擾和試驗信號的啟動時間／關閉時間係處於相互替代（trade off）的關係。再者，如第一實施形態所示，試驗信號的啟動時間／關閉時間亦會受到配線長度之長度的影響。
在本實施形態中，係依據配線長度而於配線51a 1連接有第一電容器111，且於配線51a 10連接有第二電容器112，以抑制串擾同時使試驗信號的啟動時間及／或關閉時間落在所要求的時間內。
圖8（a）係顯示傳送於配線51a 1之信號的電壓特性，（b）係顯示傳送於配線51a 10之信號的電壓特性。圖8（a）、（b）之虛線的圖形，係顯示不連接第一電容器111及第二電容器112時之信號的電壓特性。實線的圖形係顯示連接第一電容器111及第二電容器112時之信號的電壓特性。
通過使試驗信號的啟動時間較短且含較多高頻成分，從而當串擾產生的情形下，將外部電容器（相當於第一電容器111及第二電容器112）連接於配線51a 1及配線51a 10。配線51a 1係由於其配線長度較短，且信號的衰減較小，故啟動時間較短（參照圖8（a）之虛線的圖形）。因此，將靜電電容較大的第一電容器111連接於配線a 1。如圖8（a）之實線圖形所示，啟動時間（T 1）係由於第一電容器111而變長。由於啟動時間（T 1）變長，試驗信號的高頻成分被抑制，故可抑制串擾。
配線51a 10係由於其配線長度較長，且信號的衰減較大，故啟動時間較長（參照圖8（b）之虛線的圖形）。因此，將靜電電容較小的第二電容器112連接於配線a 10。如圖8（b）之實線圖形所示，啟動時間（T 1）係由於第二電容器111而變長。惟，相應於靜電電容較小，藉由連接第二電容器112而進行之啟動時間的調整幅度係比第一電容器111短。由於啟動時間（T 2）變長，試驗信號的高頻成分被抑制，故可抑制串擾。
綜上所述，本實施形態之預燒板20及預燒裝置1中，第一配線系統50a 1、50a 10係具備包含第一電容器111與第二電容器112的外部電容器，第一配線系統50a 1、50a 10係連接複數個插座70A 1、70A 20與連接器80之間，具有配線長度不同的複數條配線，且對於配線長度較短之一方的配線51a 1連接第一電容器111，對於配線長度較長之一方的配線51a 10連接第二電容器112。藉此，即可在配線長度不同的配線中，抑制串擾同時將試驗信號的啟動時間及／或關閉時間調整為最佳的長度。
另外，外部電容器不限定於第一配線系統50a 1、50a 10，亦可連接於其他第一配線系統50a 2至50a 9、50b 1至50h 10中所含的配線，此時，電容器的靜電電容係可隨著配線的配線長度愈短而設為愈大。
另外，以上所說明的實施形態係為了使本發明易於理解所記載者，非用以限定本發明所記載者。因此，上述之實施形態所揭示的各要素係亦包含本發明之技術範圍所屬的所有設計變更或均等物的旨趣。
例如，上述之預燒裝置1的構成係僅為一例，並無特別限定於上述。例如，上述的預燒裝置1雖為使用恆溫室111而進行DUT100之溫度調整的方式，惟並無特別限定於此。例如，亦可為由預燒裝置1使溫度調整用的推桿（pusher）接觸DUT100從而進行該DUT之溫度調整的方式。
1:預燒裝置 11:預燒室 12:DUT用電源（試驗用電源） 13:預燒控制器 20:預燒板 30:配線板 40:基板 41:端部 50:配線系統 50a 1至50h 10:第一配線系統 50a 1至50a 10,51a 1至51a 10,51,53:配線 60a至60p:第二配線系統 70,70A 1至70P 20:插座 75A至75P:插座列 80:連接器 90:補償電路 91:電容器 92:電阻 100:DUT 111:第一電容器 112:第二電容器 113:槽 114:軌道 115:連接器 116:蒸發器 117:加熱器 118:風扇 A,B:信號
圖1係顯示本發明之第一實施形態中之預燒裝置的前視圖。 圖2係顯示本發明之第一實施形態中之預燒裝置之系統構成的方塊圖。 圖3係顯示本發明之第一實施形態中之預燒板之配線系統的平面示意圖。 圖4係用以說明本發明之第一實施形態中之預燒板之配線電路的圖。 圖5係用以說明圖4之配線電路中之信號特性的圖形。 圖6係用以說明流動於圖4之配線電路之信號之啟動時間的圖形。 圖7係用以說明本發明之第二實施形態中之預燒板之配線電路的圖。 圖8係用以說明流動於圖7之配線電路之信號之啟動時間的圖形。
50a10:第一配線系統
70A20:插座
80:連接器
90:補償電路
91:電容器
92:電阻
100:DUT

Claims (7)

  1. 一種預燒板，係具備： 基板； 插座，係安裝於前述基板； 連接器，係安裝於前述基板； 配線系統，係設於前述基板，且連接複數個前述插座與前述連接器；及 補償電路，係連接於前述配線系統，且補償傳送於前述配線系統之信號的頻率特性。
  2. 如請求項1之預燒板，其中前述補償電路係包含濾波器，該濾波器係使前述信號之低頻率側的振幅比高頻率側的振幅更小。
  3. 如請求項1之預燒板，其中前述配線系統係具有配線長度不同的複數條配線，前述補償電路係連接於前述複數條配線中之配線長度較長一方的前述配線。
  4. 如請求項1之預燒板，係具備連接於前述配線系統的外部電容器。
  5. 如請求項1之預燒板，係具備外部電容器，該外部電容器係連接於前述配線系統，且包含第一電容器與第二電容器， 前述配線系統係連接前述複數個插座與前述連接器之間，具有配線長度不同的複數條配線， 前述第一電容器的靜電電容係比前述第二電容器的靜電電容大， 前述第一電容器係連接於前述複數條配線中之配線長度較短一方的前述配線， 前述第二電容器係連接於前述複數條配線中之配線長度較長一方的前述配線。
  6. 如請求項1之預燒板，其中前述信號係對於電性連接於前述插座之DUT的試驗信號， 前述頻率特性係依據前述試驗信號所要求的啟動時間或關閉時間來設定。
  7. 一種預燒裝置，係具備有請求項1至請求項6中任一項之預燒板。
TW111109354A 2021-04-19 2022-03-15 預燒板及預燒裝置 TWI799187B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-070496 2021-04-19
JP2021070496A JP2022165228A (ja) 2021-04-19 2021-04-19 バーンインボード、及び、バーンイン装置

Publications (2)

Publication Number Publication Date
TW202248658A true TW202248658A (zh) 2022-12-16
TWI799187B TWI799187B (zh) 2023-04-11

Family

ID=83602461

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111109354A TWI799187B (zh) 2021-04-19 2022-03-15 預燒板及預燒裝置

Country Status (5)

Country Link
US (1) US11994552B2 (zh)
JP (1) JP2022165228A (zh)
KR (1) KR20220144310A (zh)
CN (1) CN115219877A (zh)
TW (1) TWI799187B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6119255A (en) * 1998-01-21 2000-09-12 Micron Technology, Inc. Testing system for evaluating integrated circuits, a burn-in testing system, and a method for testing an integrated circuit
US20060125504A1 (en) * 2004-12-10 2006-06-15 Systems On Silicon Manufacturing Company Pte. Ltd. Printed circuit board for burn-in testing
JP2006284274A (ja) * 2005-03-31 2006-10-19 Renesas Technology Corp 半導体装置の製造方法
US7511526B2 (en) * 2006-08-23 2009-03-31 Munt Kenneth A Circuit module testing apparatus and method
US7705619B2 (en) * 2007-06-06 2010-04-27 Integrated Device Technology, Inc. Small pitch ball grid array of a package assembly for use with conventional burn-in sockets
JP2011242197A (ja) * 2010-05-17 2011-12-01 Nippon Eng Kk バーンインボード、バーンイン装置、及び、バーンインシステム
US9140748B2 (en) * 2012-05-14 2015-09-22 Macronix International Co., Ltd. Burn in board, system, and method
JP2014025829A (ja) 2012-07-27 2014-02-06 Advantest Corp バーンインボード及びバーンイン装置
US10732219B2 (en) * 2016-10-12 2020-08-04 Samsung Electronics Co., Ltd. Apparatus and method for testing semiconductor device and system comprising the same

Also Published As

Publication number Publication date
JP2022165228A (ja) 2022-10-31
CN115219877A (zh) 2022-10-21
US11994552B2 (en) 2024-05-28
US20220334177A1 (en) 2022-10-20
TWI799187B (zh) 2023-04-11
KR20220144310A (ko) 2022-10-26

Similar Documents

Publication Publication Date Title
US7619428B2 (en) Wafer level burn-in and electrical test system and method
KR101293381B1 (ko) 전자 장치를 테스트하기 위한 시스템의 동작 주파수를증가시키는 방법 및 장치
US7514950B2 (en) Semiconductor device testing apparatus and device interface board
US5825171A (en) Universal burn-in board
TWI799187B (zh) 預燒板及預燒裝置
US11719741B2 (en) Burn-in board and burn-in apparatus
KR100751068B1 (ko) 웨이퍼 레벨 번인 및 전기 테스트 시스템 및 방법
US6181146B1 (en) Burn-in board
EP2404181B1 (en) Automated test equipment employing test signal transmission channel with embedded series isolation resistors
TWI749690B (zh) 半導體元件預燒測試模組及其預燒測試裝置
JP3070437U (ja) 半導体試験装置
TWI759833B (zh) 具有功能測試之處理器燒機裝置
US20240027522A1 (en) Automatic test equipment
KR101498523B1 (ko) 번인 테스트용 테스트 보드
TW202411656A (zh) 自動試驗裝置及其介面裝置
KR20220169901A (ko) Ic소켓 검사용 다중채널 측정 시스템 및 그 다중채널 측정방법
KR20240013656A (ko) 자동 시험 장치 및 그 인터페이스 장치
KR20240013657A (ko) 자동 시험 장치 및 그 인터페이스 장치
CN114078718A (zh) 半导体元件预烧测试模块及其预烧测试装置
JP2000105269A (ja) 半導体試験装置
US20090315584A1 (en) Measuring board for examining different types of sections of mcp product
JP2013130427A (ja) 半導体デバイスの検査装置