JP2022165228A - バーンインボード、及び、バーンイン装置 - Google Patents

バーンインボード、及び、バーンイン装置 Download PDF

Info

Publication number
JP2022165228A
JP2022165228A JP2021070496A JP2021070496A JP2022165228A JP 2022165228 A JP2022165228 A JP 2022165228A JP 2021070496 A JP2021070496 A JP 2021070496A JP 2021070496 A JP2021070496 A JP 2021070496A JP 2022165228 A JP2022165228 A JP 2022165228A
Authority
JP
Japan
Prior art keywords
wiring
burn
board
sockets
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021070496A
Other languages
English (en)
Inventor
博昭 竹内
Hiroaki Takeuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2021070496A priority Critical patent/JP2022165228A/ja
Priority to TW111109354A priority patent/TWI799187B/zh
Priority to KR1020220032535A priority patent/KR20220144310A/ko
Priority to US17/704,281 priority patent/US20220334177A1/en
Priority to CN202210304225.0A priority patent/CN115219877A/zh
Publication of JP2022165228A publication Critical patent/JP2022165228A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G01R23/165—Spectrum analysis; Fourier analysis using filters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【課題】ソケットの数が増加した場合であっても、バーンイン試験の品質の低下の抑制を図ることが可能なバーンインボードを提供する。【解決手段】基板４０と、基板４０に実装されたソケット７０と、基板４０に実装されたコネクタ８０と、基板４０に設けられ、複数のソケット７０とコネクタ８０とを接続する配線系統５０ａ１～５０ｈ１０、６０ａ～６０ｐと、配線系統５０ａ１～５０ｈ１０、６０ａ～６０ｐに接続され、配線系統５０ａ１～５０ｈ１０、６０ａ～６０ｐを伝送する信号の周波数特性を補償する補償回路９０とを備える。【選択図】図４

Description

本発明は、半導体集積回路素子等の被試験電子部品（ＤＵＴ：Device Under Test）のバーンイン（Burn-in）試験に用いられるバーンインボード、及び、そのバーンインボードを備えたバーンイン装置に関するものである。
ＤＵＴをそれぞれ装着可能な複数のソケットを備えたバーンインボードと、当該バーンインボードを収容してＤＵＴに熱ストレスを印加するバーンインチャンバと、バーンインボードを介してＤＵＴに信号を入出力するバーンインコントローラと、を備えたバーンイン装置が知られている（例えば、特許文献１参照）。バーンインボードは、ＤＵＴを装着可能なソケットと、ソケットが実装された配線基板とを備えており、配線基板の上面には、複数のソケットが配列されている。そして、バーンイン装置では、バーンインボードのコネクタがバーンインチャンバのコネクタと嵌合することで、当該バーンインボードとバーンインコントローラとが電気的に接続される。
特開２０１４－０２５８２９号公報
上記のソケットはコネクタを介してバーンインコントローラが有するドライバに接続され、このドライバの信号が配線基板の配線系統を通りＤＵＴに入出力される。ドライバの数が限られており、配線系統を介して複数のソケットを同一のドライバに接続しているため、ソケットの数はドライバより多い。バーンインボードのコネクタは配線基板の一端に設けられているため、ソケットとコネクタとの間の接続する配線系統の配線長は、配線基板上のソケットの位置によって変わる。バーンインコントローラからＤＵＴに対して入出力される信号の種類によっては、このソケット間の配線の長さの違いがバーンイン試験の品質に影響を与えてしまうものが存在する。
従って、バーンインボード上のソケットの数が増加した場合に、配線系統の配線長が長くなることで、信号の立上り時間及び／又は立下り時間が遅れ、バーンイン試験の品質が低下してしまう場合がある、という問題がある。
本発明が解決しようとする課題は、ソケットの数が増加した場合であっても、バーンイン試験の品質の低下の抑制を図ることが可能なバーンインボード及びバーンイン装置を提供することである。
［１］本発明に係るバーンインボードは、基板と前記基板に実装されたソケットと、前記基板に実装されたコネクタと、前記基板に設けられ、複数の前記ソケットと前記コネクタとを接続する配線系統と、前記配線系統に接続され、前記配線系統を伝送する信号の周波数特性を補償する補償回路とを備えるバーンインボードである。
［２］上記発明において、前記補償回路は、前記信号の低周波数側の振幅を高周波側の振幅よりも小さくするフィルタを含んでもよい。
［３］上記発明において、前記配線系統は配線長の異なる複数の配線を有し、前記補償回路は、前記複数の配線のうち配線長の長い方の前記配線に接続されていてもよい。
［４］上記発明において、前記配線系統に接続された外部コンデンサを備えていてもよい。
［５］上記発明において、前記配線系統に接続され、第１コンデンサと第２コンデンサを含む外部コンデンサを備え、前記配線系統は、前記複数のソケットと前記コネクタとの間を接続し、配線長の異なる複数の配線を有し、前記第１コンデンサの静電容量は前記第２コンデンサの静電容量より大きく、前記第１コンデンサは、前記複数の配線のうち配線長の短い方の前記配線に接続され、前記第２コンデンサは、前記複数の配線のうち配線長の長い方の前記配線に接続されてもよい。
［６］上記発明において、前記信号は、前記ソケットに電気的に接続されるＤＵＴへの試験信号であり、前記周波数特性は、前記試験信号に要求される立ち上がり時間又は立ち下り時間に応じて設定されてもよい。
［７］本発明に係るバーンイン装置は、上記のバーンインボードを備えたバーンイン装置である。
本発明によれば、基板と前記基板に実装されたソケットと、前記基板に実装されたコネクタと、前記基板に設けられ、前記複数のソケットと前記コネクタとを接続する配線系統と、前記配線系統に接続され、前記配線系統を伝送する信号の周波数特性を補償する補償回路とを備える。これにより、本発明では、バーンインボード上のソケットの数が増加した場合であっても、バーンイン試験の試験品質の低下の抑制を図ることができる。
図１は、本発明の第１実施形態におけるバーンイン装置を示す正面図である。 図２は、本発明の第１実施形態におけるバーンイン装置のシステム構成を示すブロック図である。 図３は、本発明の第１実施形態におけるバーンインボードの配線系統を示す平面模式図である。 図４は、本発明の第１実施形態におけるバーンインボードの配線回路を説明するための図である。 図５は、図４の配線回路における信号特性を説明するためのグラフである。 図６は、図４の配線回路を流れる信号の立上り時間を説明するためのグラフである。 図７は、本発明の第２実施形態におけるバーンインボードの配線回路を説明するための図である。 図８は、図７の配線回路を流れる信号の立上り時間を説明するためのグラフである。
≪第１実施形態≫
以下、本発明の実施形態を図面に基づいて説明する。
先ず、本実施形態におけるバーンイン装置１の全体構成について、図１及び図２を参照しながら説明する。図１は本実施形態におけるバーンイン装置の正面図、図２は本実施形態におけるバーンイン装置のシステム構成を示すブロック図である。
本実施形態におけるバーンイン装置１は、ＩＣチップ等のＤＵＴの初期不良を摘出し、初期不良品の除去を目的としたスクリーニング試験の一種であるバーンイン試験を実施するための装置である。このバーンイン装置１は、図１及び図２に示すように、バーンインボード２０を収容可能なバーンインチャンバ１１と、当該バーンインボード２０に装着されたＤＵＴ１００（図２参照）に電源電圧を印加する試験用電源１２と、当該ＤＵＴ１００に信号を入出力するバーンインコントローラ１３と、を備えている。
このバーンイン装置１は、バーンインチャンバ１１内に収容されたバーンインボード２０に装着されたＤＵＴ１００に熱ストレス（例えば、－５５℃～＋１２５℃程度）を印加した状態で、当該ＤＵＴ１００に電源電圧を印加すると共に信号を入出力することで、ＤＵＴ１００のスクリーニングを実行する。本実施形態におけるＤＵＴ１００は、メモリ系のデバイスである。なお、試験対象であるＤＵＴ１００は、特に限定されないが、例えば、ロジック系のデバイス、及び、ＳｏＣ（System on a chip）であってもよい。
このバーンインチャンバ１１は、図１に示すように、断熱壁等により区画された恒温室１１１と、当該恒温室１１１を開閉可能なドア１１２と、を有している。この恒温室１１１の中には、バーンインボード２０を保持するためのスロット１１３が複数設けられている。それぞれのスロット１１３は、バーンインボード２０の左右両端を支持する一対のレール１１４を有している。バーンインボード２０は、このレール１１４の上をスライドしながら、ドア１１２を介して恒温室１１１内に搬入される。恒温室１１１内には、２４段のスロット１１１が２列設けられており、合計で４８枚のバーンインボード２０を収容することが可能となっている。
なお、同図において、一方のドア（図中右側のドア）が図示されておらず、恒温室１１１が開放された状態で図示されている。これに対し、他方のドア１１２（図中左側のドア）は閉じた状態で図示されており、これに伴って、図中左側の２４段のスロット１１３は図示されていない。また、スロット１１３の数や配置（すなわち、恒温室１１１内におけるバーンインボード２０の収容枚数や位置関係）は、図１に示す例に限定されず、試験効率等を考慮して任意に設定することができる。
各スロット１１３の奥にはコネクタ１１５（図２参照）が設けられている。このコネクタ１１５には、スロット１１３に挿入されたバーンインボード２０のコネクタ８０が嵌合することが可能となっている。
図２に示すように、このコネクタ１１５は、ＤＵＴ用電源１２及びバーンインコントローラ１３に電気的に接続されている。なお、図２には、１枚のバーンインボード２０しか図示していないが、実際には、他のバーンインボード２０も同様の要領で、ＤＵＴ用電源１２及びバーンインコントローラ１３に接続されている。
さらに、図１に示すように、バーンインチャンバ１１は、エバポレータ１１６と、ヒータ１１７と、ファン１１８と、を備えている。恒温室１１１内の空気は、ファン１１８によって循環されながら、エバポレータ１１６によって冷却されたり、ヒータ１１７によって加熱されることで、恒温室１１１内の温度調整が行われる。こうしたエバポレータ１１６、ヒータ１１７、及び、ファン１１８の動作は、バーンインコントローラ１３によって制御されている。
ＤＵＴ用電源１２は、上記のコネクタ１１５，６０を介して、バーンインボード２０上の各ＤＵＴ１００に電源電圧を印加するように接続されており、バーンインコントローラ１３によって制御されている。
バーンインコントローラ１３は、ＤＵＴ１００への電圧印加の制御、当該ＤＵＴ１００への信号の入出力、及び、恒温室１１１内の温度調整の制御に加えて、バーンイン試験中に異常な反応があったＤＵＴを不良品と判断し、当該ＤＵＴのシリアルナンバ（例えば、スロット１１３の番号とバーンインボード２０上の位置とに対応したもの）を記憶して、その試験結果をフィードバックすることが可能となっている。
次に、本実施形態におけるバーンインボード２０について、図３を参照しながら説明する。図３は本実施形態におけるバーンインボードの配線系統を示す平面模式図である。
本実施形態におけるバーンインボード２０は、図３に示すように、配線板３０と、当該配線板３０に実装された複数（本例では３２０個）のソケット７０と、当該配線板３０に実装されたコネクタ８０と、を備えている。
ソケット７０（Ａ１～Ｐ２０）には、ＤＵＴ１００をそれぞれ装着することが可能となっている。以下において、ソケット７０（Ａ１～Ｐ２０）を総称してソケット７０とも称し、個別のソケット７０は、ソケット７０Ａ１、ソケット７０Ａ２とも称する。また、コネクタ８０は、配線板３０の基板４０において一方の端部（図３において上側の縁部）４１に実装されており、上述のように、バーンインチャンバ１１に設けられたコネクタ１１５に嵌合することが可能となっている。そして、コネクタ８０が、バーンインチャンバ１１に嵌合することで、ソケット７０はコネクタ８０を介してバーンインコントローラが有するドライバと電気的に接続する。なお、バーンインボード２０は、配線板３０を補強する補強枠や、当該配線板の裏面を保護するボトムカバーを備えていてもよい。
それぞれのソケット７０は、ＤＵＴ１００の端子に接触する複数（本例では１６本）のコンタクトピンを有している。バーンイン試験に際して、ＤＵＴ１００がソケット７０に装着されると、コンタクトピンがＤＵＴ１００の端子に接触することで、ＤＵＴ１００とソケット７０とが電気的に接続される。ソケット７０Ａ１～７０Ｐ２０は、いずれも同一の構造を有している。
そして、図３に示すように、複数のソケット７０Ａ１～７０Ｐ２０は、配線板３０の基板４０上にマトリクス状に配置されている。
より具体的には、本実施形態では、基板４０において一方向（図３のＹ軸方向）に沿って２０個のソケット７０Ａ１～７０Ａ２０が一例に並べられており、これらのソケット７０Ａ１～７０Ａ２０によって一つのソケット列が構成されている。
同様に、一方向に沿って並ぶ２０個のソケット７０Ｂ１～７０Ｂ２０が一列に並べられており、これらのソケット７０Ｂ１～７０Ｂ２０によって一つのソケット列が構成されている。そして、残りのソケット７０Ｃ１～７０Ｐ２０についても同様に、２０個ずつのソケット７０が同一方向に沿って一列に並べられている。
なお、基板４０上に実装されるソケット７０の数は、特に上記に限定されない。また、基板４０上におけるソケット７０の配置も、特に上記に限定されない。
本実施形態における配線板３０は、上述した複数のソケット７０Ａ１～７０Ｐ２０が実装されたプリント配線板である。この配線板３０は、図３に示すように、電気絶縁性を有する基板４０と、配線系統５０を備えている。本実施形態では、配線板３０は多層の配線板であり、それぞれの配線系統は、基板４０に形成された配線パターン及びビアホール等の導電路によって構成されている。
本実施形態では、第１の配線系統５０ａ１～５０ｈ１０の接続形態の種類と、第２の配線系統６０ａ～６０ｐの接続形態の種類とが相違している。ここで、接続形態（Connection form／Connection topology）とは、配線板３０におけるコネクタ８０と複数のソケット７０との間の電気的な接続の形態であり、コネクタ８０と複数のソケット７０とを接続する配線及び分岐点を組み合わせて構成される接続経路（配線及び分岐点の位置関係）によって表現される。そして、この接続形態の種類は、分岐点の有無や当該分岐点の位置によって分類することができる。本実施形態では、第１の配線系統５０ａ１～５０ｈ１０は、分岐点を有する接続形態を有しているのに対し、第２の配線系統６０ａ～６０ｐは、分岐点を有しない接続形態を有している。なお、配線板３０が有する配線系統の接続形態の種類の数は特に限定されず、配線板が３種類以上の接続形態の配線系統を備えていてもよい。
第１の配線系統５０ａ１～５０ｈ１０は、基本的に同一の構成を有しているので、以下に第１の配線系統５０ａ１の構成について代表的に説明し、他の第１の配線系統５０ａ２～５０ｈ１０の構成の説明については省略する。同様に、第２の配線系統６０ａ～６０ｐは、基本的に同一の構成を有しているので、以下に第２の配線系統６０ａの構成について代表的に説明し、他の第２の配線系統６０ｂ～６０ｐの構成の説明については省略する。
第１の配線系統５０ａ１は、コネクタ８０とソケット７０Ａ１との間で配線が分岐してソケット７０Ｂ１に接続された部分を有する接続形態を有している。つまり、第１の配線系統５０ａ１では、コネクタ８０とソケット７０Ａ１，７０Ｂ１との間で配線が２つに分岐している。そして、この第１の配線系統５０ａ１では、ソケット７０Ａ１と、Ｙ軸方向に沿って当該ソケット７０Ａ１に並んでいるソケット７０Ａ２とが、配線によってデイジーチェーン状に接続されている。同様に、この第１の配線系統５０ａ１では、ソケット７０Ｂ１と、Ｙ軸方向に沿って当該ソケット７０Ｂ１に並んでいるソケット７０Ｂ２とが、配線によってデイジーチェーン状に接続されている。
本実施形態では、第１の配線系統５０ａ１の分岐点とソケット７０Ａ１との間の配線の長さと、当該分岐点とソケット７０Ｂ１との間の配線５３の長さとが実質的に同一となっている。このため、ソケット７０Ａ１の信号の伝送時間と、ソケット７０Ｂ１の信号の伝送時間とが実質的に同一となっている。
また、ソケット７０Ａ１とソケット７０Ａ２の間の配線の長さと、ソケット７０Ｂ１とソケット７０Ｂ２との間の配線の長さとが実質的に同一となっている。従って、第１の配線系統５０ａ１の分岐点とソケット７０Ａ２との間の配線及びデイジーチェーン状でソケット７０Ａ１とソケット７０Ａ２とを接続する配線の合計の長さと、第１の配線系統５０ａ１の分岐点とソケット７０Ｂ２との間の配線及びデイジーチェーン状でソケット７０Ｂ１とソケット７０Ｂ２とを接続する配線の合計の長さとが実質的に同一となっている。このため、ソケット７０Ａ２の信号の伝送時間と、ソケット７０Ｂ２の信号の伝送時間とが実質的に同一となっている。
第１の配線系統５０ａ２も、上述した第１の配線系統５０ａ１と同様の配線系統を有しており、図３に示すように、コネクタ８０と４つのソケット７０Ａ３，７０Ａ４，７０Ｂ３，７０Ｂ４とを接続している。
特に図示しないが、第１の配線系統５０ａ３～５０ａ９も上述した第１の配線系統５０ａ１と同様の配線系統を有しており、第１の配線系統５０ａ３がコネクタ８０と４つのソケット７０Ａ５，７０Ａ６，７０Ｂ５，７０Ｂ６とを接続し、第１の配線系統５０ａ４がコネクタ８０と４つのソケット７０Ａ７，７０Ａ８，７０Ｂ７，７０Ｂ８とを接続し、第１の配線系統５０ａ５がコネクタ８０と４つのソケット７０Ａ９，７０Ａ１０，７０Ｂ９，７０Ｂ１０とを接続し、第１の配線系統５０ａ６がコネクタ８０と４つのソケット７０Ａ１１，７０Ａ１２，７０Ｂ１１，７０Ｂ１２とを接続し、第１の配線系統５０ａ７がコネクタ８０と４つのソケット７０Ａ１３，７０Ａ１４，７０Ｂ１３，７０Ｂ１４とを接続し、第１の配線系統５０ａ８がコネクタ８０と４つのソケット７０Ａ１５，７０Ａ１６，７０Ｂ１５，７０Ｂ１６とを接続し、第１の配線系統５０ａ９がコネクタ８０と４つのソケット７０Ａ１７，７０Ａ１８，７０Ｂ１７，７０Ｂ１８とを接続している。
第１の配線系統５０ａ１０も、上述した第１の配線系統５０ａ１と同様の配線系統を有しており、図３に示すように、コネクタ８０と４つのソケット７０Ａ１９，７０Ａ２０，７０Ｂ１９，７０Ｂ２０とを接続している。
すなわち、２つのソケット列７５Ａ，７５Ｂに対して、ソケット７０を４個ずつコネクタ８０に接続する第１の接続形態５０ａ１～５０ａ１０が１０個設けられている。同様に、他のソケット列７５Ｃ～７５Ｐにおいて、２つのソケット列毎に１０個の第１の接続形態５０ｂ１～５０ｈ１０が設けられている。結果的に、本実施形態のバーンインボード２０は、３２０個のソケット７０Ａ１～７０Ｐ２０に対して、８０個の第１の接続形態５０ａ１～５０ｈ１０を備えている。
これに対し、第２の配線系統６０ａは、コネクタ８０とソケット７０Ａ１～７０Ａ２０との間で配線が分岐する部分を有していない接続形態を有している。この第２の配線系統６０ａでは、第１の方向に沿って一列に並んでソケット列７５Ａを構成している２０個のソケット７０Ａ１～７０Ａ２０が、接続線６２ａ１～６２ａ１９によってデイジーチェーン状に接続されている。
第２の配線系統６０ｂも、上述した第２の配線系統６０ａと同様の配線系統を有しており、ソケット列７５Ｂを構成する２０個のソケット７０Ｂ１～７０Ｂ２０をデイジーチェーン状に接続している。
同様に、第２の配線系統６０ｃ～６０ｐも上述した第２の配線系統６０ａと同様の配線系統を有しており、それぞれの第２の配線系統６０ｃ～６０ｐが、ソケット列７５Ｃ～７５Ｐをそれぞれ構成する２０個のソケット７０をデイジーチェーン状に接続している。
配線板３０の基板４０において、コネクタ８０は、基板４０の一方の端部４１に実装されており、ソケット７０はＹ方向に沿って並んで配置されている。そのため、一つのソケット列のうち、ソケット７０Ａ１はコネクタ７０に一番近い位置に配置され、ソケット７０Ａ２０はコネクタ７０から一番遠い位置に配置されている。そのため、第１の配線系統５０ａ１０の分岐点からコネクタ８０までの配線５１а１０の配線長は、第１の配線系統５０ａ１の分岐点からコネクタ８０までの配線５１а１の配線長より長くなる。
ここで配線長と、バーンインコントローラ１３からＤＵＴ１００へ入出力される試験信号の立上り時間及び立下り時間との関係について説明する。なお、試験信号の立上りと立下りは対称性をもつため、以下の説明では試験信号の立上りについて説明するが、配線長と試験信号の立上りの関係性は、配線長と試験信号の立下りの関係性と同様であり、説明を省略する。
ＤＵＴ１００の試験には、試験の種類によって様々な試験信号が使われる。例えば、ＤＵＴ１００のクロックテストをする際には、ＤＵＴ１００の試験信号は、ＤＵＴ１００に入力される入力信号を含んでいる。一方、例えば、ＤＵＴ１００のメモリテストをする際には、ＤＵＴ１００用の試験信号は、ＤＵＴ１００に入力される入力信号と、当該ＤＵＴ７０から出力される出力信号との両方を含んでいる。こうした試験信号の具体的としては、ＤＵＴ１００へのデータの書き込みを行う信号と、当該ＤＵＴ１００からデータの読み出しを行う信号と、を含む信号を例示することができる。
クロックテスト用の試験信号は入力信号のみを含んでいるためテストスピードの要求は低く、試験信号の立上り時間は長くてよい。一方、メモリテスト用の試験信号は、読み込み用の入力信号と書き込み用の出力信号を含んでいるため、テストスピードの要求は高く、立ち上がりの短いものが求められる。そのため、メモリテスト用の試験信号を用いてＤＵＴ１００の試験を行う場合には、立上り及び立下りの短い信号の入出力が求められる。
ＤＵＴ１００の試験信号の立上り時間は、コネクタ８０とソケット７０との間を接続する配線の配線長により影響する。コネクタ８０とソケット７０Ａ１、Ａ２、Ｂ１、Ｂ２との間を接続する第１の配線系統５０ａ１に含まれる配線５１ａ１の配線長は短いため、第１の配線系統５０ａ１を流れる信号の減衰量は小さい。一方、コネクタ８０とソケット７０Ａ１９、Ａ２０、Ｂ１９、Ｂ２０との間を接続する第１の配線系統５０ａ１０に含まれる配線５１ａ１０の配線長は長いため、第１の配線系統５０ａ１を流れる信号の減衰量は大きい。第１の配線系統５０ａ１０を流れる試験信号の立上り時間は、第１の配線系統５０ａ１を流れる試験信号の立上り時間よりも長くなる。すなわち、図３に示すように配線板３０上にソケット７０を配置した場合に、コネクタ８０に対して近い方のソケット７０に接続されるＤＵＴ１００に対しては、立ち上がり時間の要求を満たす試験信号を入出力できる。一方、コネクタ８０に対して遠い方のソケット７０に接続されるＤＵＴ１００に対して、立ち上がり時間の要求を満たす試験信号を入出力できない可能性がある。
本実施形態では、配線長の長い配線を有する配線系統において、試験信号の立上り時間を短くするために、補償回路９０を備えている。図４は、ソケット７０Ａ２０とコネクタ８０との間の配線回路である。図４に示すように、補償回路９０は、コネクタ８０とソケットＡ２０との間を接続する配線系統５０а１０に接続されている。補償回路９０は、第１の配線系統５０а１０を伝送する試験信号の周波数特性を補償する回路である。補償回路９０は、コンデンサ９１と抵抗９２との並列回路を有している、コンデンサ９１と抵抗９２との並列回路はＲＣフィルタである。補償回路９０は、複数の第１の配線系統５０ａ１～５０ａ１０に含まれる配線５１ａ１～５１ａ１０うち、配線長の長い配線５１ａ１～５１ａ１０に接続されており、少なくとも配線ａ１０に接続されている。なお、配線５１а１０には、補償回路９０に限らず、例えばＤＵＴ１００の入力側と出力側との間でインピーダンスマッチングをとるための終端抵抗を接続してもよい。また補償回路９０は、第１の配線系統５０ａ１～５０ａ１０に限らず、第１の接続形態５０ｂ１～５０ｈ１０に接続してもよく、第２の接続形態６０а～６０ｐに接続してもよい。
図５は、補償回路９０の周波数特性を示すグラフであり、横軸は周波数を縦軸はゲインを示す。図５に示すように、補償回路９０はハイパスフィルタとして機能する。補償回路９０は、試験信号の周波数がハイ側の閾値周波数（ｆｂ）より高い場合には、最大ゲインＫｂをかけて信号を伝送する。補償回路９０は、試験信号の周波数がロー側の閾値周波数（ｆа）より低い場合には、最小ゲインＫаをかけて信号を伝送する。試験信号の周波数がハイ側閾値周波数（ｆｂ）以下でロー側閾値周波数（ｆа）以上の範囲内である場合には、補償回路９０は、ゲインをＫａとＫｂとの間で、周波数が高くなるほどゲインが高くなるようなゲインをかけて信号を出力する。つまり、補償回路９０は、試験信号の低周波側の振幅を高周波側の振幅よりも小さくしている。そして、閾値周波数（ｆа、ｆｂ）及びゲインＫа、Ｋｂは試験信号に要求される立ち上がり時間に応じて設定される。例えば、立ち上がり時間をより短くするには、閾値周波数（ｆа、ｆｂ）をより低い値に設定すればよい。つまり、補償回路９０により補償される、試験信号の周波数特性は、試験信号に要求される立ち上がり時間又は立ち下り時間に応じて設定される。
図６は、補償回路９０により補償された信号の電圧特性、補償回路９０により補償されていない信号の電圧特性を示す。縦軸は電圧を横軸は時間を示す。図６において、グラフＡは、補償回路９０により補償されていない信号Ａの特性を示し、グラフＢは補償回路９０により補償された信号Ｂの特性を示す。
試験信号の立上り時間は、信号の立上り時の最大電圧を１００％とした場合に、立ち上がり時に電圧が２０％から８０％までに変化する時間である。図６において、Ａ（１００％）は信号Ａの立上り時の最大電圧を示し、Ａ（８０％）は信号Ａの立上り時の最大電圧に対して８０％の電圧を示し、Ａ（２０％）は信号Ａの立上り時の最大電圧に対して２０％の電圧を示す。また、 Ｂ（１００％）は信号Ｂの立上り時の最大電圧を示し、Ｂ（８０％）は信号Ｂの立上り時の最大電圧に対して８０％の電圧を示し、Ｂ（２０％）は信号Ｂの立上り時の最大電圧に対して２０％の電圧を示す。
補償回路９０により補償されていない信号の立上り時間はＴａであり、補償回路９０により補償されていない信号の立上り時間はＴｂ（＜Ｔａ）である。試験信号の立上り時の信号波形において、立ち上がりの前半の波形は信号の高周波成分の影響が大きく、立ち上がりの後半の波形は信号の低周波成分の影響が大きい。補償回路９０は、低周波数側のゲインを小さくし、高周波数側のゲインを高くしている。そのため、図６に示すように、信号Ｂについて、信号Ｂの立上りの開始時から一定時間経過するまでの電圧は、信号Ａと同じ特性で推移するが、信号Ｂの立上りの最大電圧は信号Ａの最大電圧よりも低くなる。つまり、補償回路９０は、試験信号の立上り時の電圧の傾きを変えずに、立ち上がり時の最大電圧を抑えることで、見かけ上の立上り時間を短くしている。これにより補償回路９０は、配線長の長い配線に接続され、長い配線長をもつ配線系統において試験信号の立上り時間を短くできる。
上記のとおり、本実施形態に係るバーンインボード２０及びバーンイン装置１は、ソケット７０とコネクタ８０と、複数のソケット７０とコネクタ８０とを接続する第１の配線系統５０ａ１～５０ｈ１０及び／又は第２の配線系統６０а～６０ｐを備え、第１の配線系統５０ａ１～５０ｈ１０及び／又は第２の配線系統６０а～６０ｐに接続され、配線系統を伝送する信号（試験信号）の周波数特性を補償する補償回路９０を備えている。これにより、信号の立上り時間及び／又は立下り時間を短くすることができる。バーンインコントローラ１３は、全てのＤＵＴ１００にできるだけ同じタイミング試験信号が届くように、信号の出力タイミングを合わせているが、動作レートを高くすると、テスタ側でキャリブレーションが効かなくなる場合があり、信号の読み取りタイミングがずれる可能性がある。特に、信号を伝送する配線の配線長が長くなるほど、信号の立上り時間及び／又は立下りの遅れ時間は長くなり、試験性能に影響を及ぼす。本実施形態では、長い配線長を有する接続系統に対して補償回路９０を接続して、立ち上がり時間及び／又は立下り時間を短くすることができる。その結果として、バーンインボード上のソケットの数が増加した場合であっても、バーンイン試験の試験品質の低下の抑制を図ることができる。
また本実施形態において、補償回路９０は、信号の低周波数側の振幅を高周波側の振幅よりも小さくするフィルタを有している。これにより、信号の見かけ上の立上り時間及び／又は立下り時間を短くすることができる。
また本実施形態では、第１の配線系統５０ａ１～５０ｈ１０及び／又は第２の配線系統６０а～６０ｐは配線長の異なる複数の配線を有し、補償回路９０は、複数の配線のうち配線長の長い方の配線に接続されている。これにより、配線長の長い配線で生じる立ち上がり及び／又は立ち上がりの遅れを短縮できる。
また本実施形態では、補償回路に補償される周波数特性は、試験信号に要求される立ち上がり時間又は立ち下り時間に応じて設定される。これにより、信号の立上り時間及び／又は立下り時間を短くすることができる。
≪第２実施形態≫
図７は本実施形態におけるバーンインボードの配線回路を説明するための図である。
本実施形態におけるバーインボード２０は、第１の配線系統５０ａ１～５０ｈ１０及び／又は第２の配線系統６０а～６０ｐに接続される外部コンデンサを備えている。外部コンデンサを有する点が第１実施形態と相違するが、それ以外の構成は同様である。以下に、第２実施形態におけるバーインボード２０について第１実施形態との相違点についてのみ説明し、第１実施形態と同様の構成である部分については同一符号を付して説明を省略する。
図７（а）はコネクタ８０とソケット７０Ａ１との間を接続する第１の配線系統５０а１の配線回路を示し、図７（ｂ）はコネクタ８０とソケット７０Ａ２０との間を接続する第１の配線系統５０а１０の配線回路を示す。第１の配線系統５０а１は、第１の配線系統５０ａ１の分岐点とコネクタ８０との間を接続する配線５１ａ１を有している。また配線５１には第１コンデンサ１１１が接続されている。配線系統а１０は、第１の配線系統５０ａ１０の分岐点とコネクタ８０との間を接続する配線５１ａ１０を有している。また配線５１ａ１０には第２コンデンサ１１２が接続されている。第１コンデンサ１１１の静電容量は、第２コンデンサ１１２の静電容量より大きい。第２コンデンサの接続位置は、図７（ｂ）に示すような補償回路９０の下流側に限らず、補償回路９０の上流側でもよい。
ソケット７０Ａ１は、複数のコンタクトピンを有しており、複数のコンタクトピンは、ＤＵＴ１００の端子に対応するように配置されている。複数のコンタクトピンは、多チャネル化に対応するために密集して配置されている。他のソケット７０Ａ２～７０Ｐ２０も同様にコンタクトピンを有している。
ソケット７０Ａ１～７０Ｐ２０のコンタクトピンは高密度に配置されているため、ピン間の隣接距離は短い。また、第１の配線系統５０ａ１～５０ｈ１０と第２の配線系統６０ａ～６０ｐの配線間も配線板３０上の位置によって、配線間の隣接距離が短い部分もある。そして、ピン間や配線間の隣接距離が短くなるとクロストークの問題がある。特にクロストークは、高周波信号で生じる。その一方で、試験信号に要求される立上り時間及び／又は立下り時間が短くなるほど、試験信号は高周波成分を多く含む。クロストークを抑えるためには、試験信号の高周波成分を少なくすればよいが、立上り時間及び／又は立下り時間が長くなる。つまり、クロストークと試験信号の立上り／立下り時間はトレードオフの関係にある。さらに、第１実施形態のとおり、試験信号の立上り／立下り時間は配線長の長さにも影響を受ける。
本実施形態では、配線長に応じて、クロストークを抑えつつ試験信号の立上り時間及び／又は立下り時間が要求された時間内に収まるように、配線５１ａ１に第１コンデンサ１１１を接続し、配線５１ａ１０に第２コンデンサ１１２を接続している。
図８（а）は配線５１ａ１を伝送する信号の電圧特性を示し、（ｂ）は配線５１ａ１０を伝送する信号の電圧特性を示す。図８（а）、（ｂ）の点線のグラフは、第１コンデンサ１１１及び第２コンデンサ１１２を接続しない時の信号の電圧特性を示す。実線のグラフは、第１コンデンサ１１１及び第２コンデンサ１１２を接続する時の信号の電圧特性を示す。
試験信号の立上り時間が短く高周波成分を多く含むことで、クロストークが生じる場合には、外部コンデンサ（第１コンデンサ１１１及び第２コンデンサ１１２に相当）を配線５１ａ１及び配線５１ａ１０に接続する。配線５１ａ１は配線長が短く、信号の減衰が小さいため、立ち上がり時間が短い（図８（а）の点線のグラフを参照）。そのため、静電容量の大きな第１コンデンサ１１１を配線ａ１に接続する。図８（а）の実線グラフに示すように、第１コンデンサ１１１により立ち上がり時間（Ｔ１）は長くなる。立ち上がり時間（Ｔ１）が長くなり、試験信号の高周波成分は抑えられるため、クロストークを抑制できる。
配線５１ａ１０は配線長が長いため、信号の減衰が大きいため、立ち上がり時間が長い（図８（ｂ）の点線のグラフを参照）。そのため、静電容量の小さな第２コンデンサ１１２を配線ａ１０に接続する。図８（ｂ）の実線グラフに示すように、第２コンデンサ１１２により立ち上がり時間（Ｔ１）は長くなる。ただし、静電容量が小さい分、第２コンデンサ１１２を接続することによる立ち上がり時間の調整幅は、第１コンデンサ１１１よりは短い。立ち上がり時間（Ｔ２）が長くなり、試験信号の高周波成分は抑えられるため、クロストークを抑制できる。
上記のとおり、本実施形態に係るバーンインボード２０及びバーンイン装置１は、第１の配線系統５０ａ１、５０ａ１０は、第１コンデンサ１１１と第２コンデンサ１１２を含む外部コンデンサを備え、第１の配線系統５０ａ１、５０ａ１０は、複数のソケット７０Ａ１、７０Ａ２０とコネクタ８０との間を接続し、配線長の異なる複数の配線を有し、配線長の短い方の配線５１ａ１に第１コンデンサ１１１を接続し、配線長の長い方の配線５１ａ１０に第２コンデンサ１１２を接続する。これにより、配線長の異なる配線において、クロストークを抑えつつ試験信号の立上り時間及び／又は立下り時間を最適な長さに調整できる。
なお、外部コンデンサは、第１の配線系統５０ａ１、５０ａ１０に限らず、他の第１の配線系統５０ａ２～５０ａ９、５０ｂ１～５０ｈ１０に含まれる配線に接続してもよい。このとき、配線の配線長が短いほど、コンデンサの静電容量は大きくしてもよい。
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
例えば、上述したバーンイン装置１の構成は、一例に過ぎず、特に上記に限定されない。例えば、上述のバーンイン装置１は、恒温室１１１を用いてＤＵＴ１００の温度調整を行う方式であるが、特にこれに限定されない。例えば、バーンイン装置１が、ＤＵＴ１００に温度調整用のプッシャを接触させることで当該ＤＵＴの温度調整を行う方式であってもよい。
１…バーンイン装置
１１…バーンインチャンバ
１２…ＤＵＴ用電源
１２…試験用電源
１３…バーンインコントローラ
２０…バーンインボード
２０…バーインボード
３０…配線板
４０…基板
４１…端部
５０ａ１～５０ｈ１０…第１の配線系統
５０ａ１～５０а１０…配線
６０ａ～６０ｐ…第２の配線系統
７０，７０Ａ１～７０Ｐ２０…ソケット
７５Ａ～７５Ｐ…ソケット列
８０…コネクタ
１００…ＤＵＴ

Claims (7)

  1. 基板と
    前記基板に実装されたソケットと、
    前記基板に実装されたコネクタと、
    前記基板に設けられ、複数の前記ソケットと前記コネクタとを接続する配線系統と、
    前記配線系統に接続され、前記配線系統を伝送する信号の周波数特性を補償する補償回路とを備えるバーンインボード。
  2. 請求項１記載のバーンインボードであって、
    前記補償回路は、前記信号の低周波数側の振幅を高周波側の振幅よりも小さくするフィルタを含むバーンインボード。
  3. 請求項１又は２記載のバーンインボードであって、
    前記配線系統は配線長の異なる複数の配線を有し、
    前記補償回路は、前記複数の配線のうち配線長の長い方の前記配線に接続されているバーンインボード。
  4. 請求項１～３のいずれか一項に記載のバーンインボードであって、
    前記配線系統に接続された外部コンデンサを備えるバーンインボード。
  5. 請求項１～４のいずれか一項に記載のバーンインボードであって、
    前記配線系統に接続され、第１コンデンサと第２コンデンサを含む外部コンデンサを備え、
    前記配線系統は、前記複数のソケットと前記コネクタとの間を接続し、配線長の異なる複数の配線を有し、
    前記第１コンデンサの静電容量は前記第２コンデンサの静電容量より大きく、
    前記第１コンデンサは、前記複数の配線のうち配線長の短い方の前記配線に接続され、
    前記第２コンデンサは、前記複数の配線のうち配線長の長い方の前記配線に接続されるバーンインボード。
  6. 請求項１～５のいずれか一項に記載のバーンインボードであって、
    前記信号は、前記ソケットに電気的に接続されるＤＵＴへの試験信号であり、
    前記周波数特性は、前記試験信号に要求される立ち上がり時間又は立ち下り時間に応じて設定されるバーンインボード。
  7. 請求項１～６のいずれか一項に記載のバーンインボードを備えたバーンイン装置。
JP2021070496A 2021-04-19 2021-04-19 バーンインボード、及び、バーンイン装置 Pending JP2022165228A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021070496A JP2022165228A (ja) 2021-04-19 2021-04-19 バーンインボード、及び、バーンイン装置
TW111109354A TWI799187B (zh) 2021-04-19 2022-03-15 預燒板及預燒裝置
KR1020220032535A KR20220144310A (ko) 2021-04-19 2022-03-16 번인보드 및 번인장치
US17/704,281 US20220334177A1 (en) 2021-04-19 2022-03-25 Burn-in board and burn-in apparatus
CN202210304225.0A CN115219877A (zh) 2021-04-19 2022-03-25 老化板以及老化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021070496A JP2022165228A (ja) 2021-04-19 2021-04-19 バーンインボード、及び、バーンイン装置

Publications (1)

Publication Number Publication Date
JP2022165228A true JP2022165228A (ja) 2022-10-31

Family

ID=83602461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021070496A Pending JP2022165228A (ja) 2021-04-19 2021-04-19 バーンインボード、及び、バーンイン装置

Country Status (5)

Country Link
US (1) US20220334177A1 (ja)
JP (1) JP2022165228A (ja)
KR (1) KR20220144310A (ja)
CN (1) CN115219877A (ja)
TW (1) TWI799187B (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6119255A (en) * 1998-01-21 2000-09-12 Micron Technology, Inc. Testing system for evaluating integrated circuits, a burn-in testing system, and a method for testing an integrated circuit
US20060125504A1 (en) * 2004-12-10 2006-06-15 Systems On Silicon Manufacturing Company Pte. Ltd. Printed circuit board for burn-in testing
JP2006284274A (ja) * 2005-03-31 2006-10-19 Renesas Technology Corp 半導体装置の製造方法
US7511526B2 (en) * 2006-08-23 2009-03-31 Munt Kenneth A Circuit module testing apparatus and method
US7705619B2 (en) * 2007-06-06 2010-04-27 Integrated Device Technology, Inc. Small pitch ball grid array of a package assembly for use with conventional burn-in sockets
JP2011242197A (ja) * 2010-05-17 2011-12-01 Nippon Eng Kk バーンインボード、バーンイン装置、及び、バーンインシステム
US9140748B2 (en) * 2012-05-14 2015-09-22 Macronix International Co., Ltd. Burn in board, system, and method
JP2014025829A (ja) 2012-07-27 2014-02-06 Advantest Corp バーンインボード及びバーンイン装置
KR20180040339A (ko) * 2016-10-12 2018-04-20 삼성전자주식회사 반도체 소자 검사 장치 및 이를 포함하는 시스템

Also Published As

Publication number Publication date
TW202248658A (zh) 2022-12-16
TWI799187B (zh) 2023-04-11
US20220334177A1 (en) 2022-10-20
CN115219877A (zh) 2022-10-21
KR20220144310A (ko) 2022-10-26

Similar Documents

Publication Publication Date Title
US5086271A (en) Driver system and distributed transmission line network for driving devices under test
KR100861602B1 (ko) 집적 회로 웨이퍼 테스터의 타이밍을 보정하기 위한 시스템
US7928754B2 (en) Wafer level burn-in and electrical test system and method
KR100649648B1 (ko) 자동 테스트 장치용 원격 테스트 모듈
KR101293381B1 (ko) 전자 장치를 테스트하기 위한 시스템의 동작 주파수를증가시키는 방법 및 장치
US6172895B1 (en) High capacity memory module with built-in-high-speed bus terminations
US11035883B2 (en) Intermediate connection member and inspection apparatus
US7965092B2 (en) Differential signal transmitting apparatus and a test apparatus
KR101265973B1 (ko) 프로브 장치 및 시험 시스템
KR20020075733A (ko) 집적 회로 테스터의 소켓 보정을 위한 방법 및 장치
US20220334173A1 (en) Burn-in board and burn-in apparatus
JP2022165228A (ja) バーンインボード、及び、バーンイン装置
EP2404181B1 (en) Automated test equipment employing test signal transmission channel with embedded series isolation resistors
KR100751068B1 (ko) 웨이퍼 레벨 번인 및 전기 테스트 시스템 및 방법
US6894525B2 (en) Method and device for time measurement on semiconductor modules employing the ball-grid-array technique
TW202411656A (zh) 自動試驗裝置及其介面裝置
KR20240013658A (ko) 자동 시험 장치 및 그 인터페이스 장치
KR20240013656A (ko) 자동 시험 장치 및 그 인터페이스 장치
JPWO2010001440A1 (ja) 試験装置およびソケットボード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240209