KR20220144310A - 번인보드 및 번인장치 - Google Patents

번인보드 및 번인장치 Download PDF

Info

Publication number
KR20220144310A
KR20220144310A KR1020220032535A KR20220032535A KR20220144310A KR 20220144310 A KR20220144310 A KR 20220144310A KR 1020220032535 A KR1020220032535 A KR 1020220032535A KR 20220032535 A KR20220032535 A KR 20220032535A KR 20220144310 A KR20220144310 A KR 20220144310A
Authority
KR
South Korea
Prior art keywords
wiring
burn
board
signal
socket
Prior art date
Application number
KR1020220032535A
Other languages
English (en)
Inventor
히로아키 타케우치
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20220144310A publication Critical patent/KR20220144310A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G01R23/165—Spectrum analysis; Fourier analysis using filters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

(과제) 소켓의 수가 증가한 경우여도 번인시험의 품질 저하의 억제를 도모하는 것이 가능한 번인보드를 제공한다.
(해결수단) 기판(40)과, 기판(40)에 실장된 소켓(70)과, 기판(40)에 실장된 커넥터(80)와, 기판(40)에 설치되고, 복수의 소켓(70)과 커넥터(80)를 접속하는 배선계통(50a1∼50h10, 60a∼60p)과, 배선계통(50a1∼50h10, 60a∼60p)에 접속되고, 배선계통(50a1∼50h10, 60a∼60p)을 전송하는 신호의 주파수특성을 보상하는 보상회로(90)를 구비한다.

Description

번인보드 및 번인장치{Burn-in board and burn-in device}
본 발명은 반도체 집적회로소자 등의 피시험 전자부품(DUT: Device Under Test)의 번인(Burn-in)시험에 이용되는 번인보드 및 그 번인보드를 구비한 번인장치에 관한 것이다.
DUT를 각각 장착 가능한 복수의 소켓을 구비한 번인보드와, 해당 번인보드를 수용하여 DUT에 열스트레스를 인가하는 번인챔버와, 번인보드를 통해 DUT에 신호를 입출력하는 번인컨트롤러를 구비한 번인장치가 알려져 있다(예를 들어 특허문헌 1 참조). 번인보드는 DUT를 장착 가능한 소켓과 소켓이 실장된 배선기판을 구비하고 있고, 배선기판의 상면에는 복수의 소켓이 배열되어 있다. 그리고 번인장치에서는 번인보드의 커넥터가 번인챔버의 커넥터와 끼워맞춰짐으로써 해당 번인보드와 번인컨트롤러가 전기적으로 접속된다.
일본 특허공개 2014-025829호 공보
상기한 소켓은 커넥터를 통해 번인컨트롤러가 갖는 드라이버에 접속되고, 이 드라이버의 신호가 배선기판의 배선계통을 통과하여 DUT에 입출력된다. 드라이버의 수가 한정되어 있고, 배선계통을 통해 복수의 소켓을 동일한 드라이버에 접속하고 있기 때문에 소켓의 수는 드라이버보다 많다. 번인보드의 커넥터는 배선기판의 일단에 설치되어 있기 때문에 소켓과 커넥터 사이의 접속하는 배선계통의 배선길이는 배선기판상의 소켓의 위치에 따라 변한다. 번인컨트롤러로부터 DUT에 대하여 입출력되는 신호의 종류에 따라서는 이 소켓 사이의 배선의 길이의 차이가 번인시험의 품질에 영향을 미치는 것이 존재한다.
따라서 번인보드상의 소켓의 수가 증가한 경우에 배선계통의 배선길이가 길어짐으로써 신호의 상승시간 및/또는 하강시간이 지연되어 번인시험의 품질이 저하되는 경우가 있다는 문제가 있다.
본 발명이 해결하고자 하는 과제는 소켓의 수가 증가한 경우여도 번인시험의 품질 저하의 억제를 도모하는 것이 가능한 번인보드 및 번인장치를 제공하는 것이다.
[1] 본 발명에 따른 번인보드는 기판과, 상기 기판에 실장된 소켓과, 상기 기판에 실장된 커넥터와, 상기 기판에 설치되고, 복수의 상기 소켓과 상기 커넥터를 접속하는 배선계통과, 상기 배선계통에 접속되고, 상기 배선계통을 전송하는 신호의 주파수특성을 보상하는 보상회로를 구비하는 번인보드이다.
[2] 상기 발명에 있어서, 상기 보상회로는 상기 신호의 저주파수측의 진폭을 고주파측의 진폭보다 작게 하는 필터를 포함하여도 된다.
[3] 상기 발명에 있어서, 상기 배선계통은 배선길이가 상이한 복수의 배선을 갖고, 상기 보상회로는 상기 복수의 배선 중 배선길이가 긴 쪽의 상기 배선에 접속되어 있어도 된다.
[4] 상기 발명에 있어서, 상기 배선계통에 접속된 외부콘덴서를 구비하고 있어도 된다.
[5] 상기 발명에 있어서, 상기 배선계통에 접속되고, 제1콘덴서와 제2콘덴서를 포함하는 외부콘덴서를 구비하고, 상기 배선계통은 상기 복수의 소켓과 상기 커넥터의 사이를 접속하고, 배선길이가 상이한 복수의 배선을 갖고, 상기 제1콘덴서의 정전용량은 상기 제2콘덴서의 정전용량보다 크고, 상기 제1콘덴서는 상기 복수의 배선 중 배선길이가 짧은 쪽의 상기 배선에 접속되고, 상기 제2콘덴서는 상기 복수의 배선 중 배선길이가 긴 쪽의 상기 배선에 접속되어도 된다.
[6] 상기 발명에 있어서, 상기 신호는 상기 소켓에 전기적으로 접속되는 DUT로의 시험신호이고, 상기 주파수특성은 상기 시험신호에 요구되는 상승시간 또는 하강시간에 따라 설정되어도 된다.
[7] 본 발명에 따른 번인장치는 상기한 번인보드를 구비한 번인장치이다.
본 발명에 따르면 기판과, 상기 기판에 실장된 소켓과, 상기 기판에 실장된 커넥터와, 상기 기판에 설치되고, 상기 복수의 소켓과 상기 커넥터를 접속하는 배선계통과, 상기 배선계통에 접속되고, 상기 배선계통을 전송하는 신호의 주파수특성을 보상하는 보상회로를 구비한다. 이에 의해 본 발명에서는 번인보드상의 소켓의 수가 증가한 경우여도 번인시험의 시험품질 저하의 억제를 도모할 수 있다.
도 1은 본 발명의 제1실시형태에 있어서의 번인장치를 나타내는 정면도이다.
도 2는 본 발명의 제1실시형태에 있어서의 번인장치의 시스템구성을 나타내는 블록도이다.
도 3은 본 발명의 제1실시형태에 있어서의 번인보드의 배선계통을 나타내는 평면모식도이다.
도 4는 본 발명의 제1실시형태에 있어서의 번인보드의 배선회로를 설명하기 위한 도면이다.
도 5는 도 4의 배선회로에 있어서의 신호특성을 설명하기 위한 그래프이다.
도 6은 도 4의 배선회로를 흐르는 신호의 상승시간을 설명하기 위한 그래프이다.
도 7은 본 발명의 제2실시형태에 있어서의 번인보드의 배선회로를 설명하기 위한 도면이다.
도 8은 도 7의 배선회로를 흐르는 신호의 상승시간을 설명하기 위한 그래프이다.
《제1실시형태》
이하, 본 발명의 실시형태를 도면에 기초하여 설명한다.
우선 본 실시형태에 있어서의 번인장치(1)의 전체 구성에 대하여 도 1 및 도 2를 참조하면서 설명한다. 도 1은 본 실시형태에 있어서의 번인장치의 정면도, 도 2는 본 실시형태에 있어서의 번인장치의 시스템구성을 나타내는 블록도이다.
본 실시형태에 있어서의 번인장치(1)는 IC칩 등의 DUT의 초기 불량을 적출하고, 초기 불량품의 제거를 목적으로 한 스크리닝시험의 일종인 번인시험을 실시하기 위한 장치이다. 이 번인장치(1)는 도 1 및 도 2에 나타내는 바와 같이 번인보드(20)를 수용 가능한 번인챔버(11)와, 해당 번인보드(20)에 장착된 DUT(100)(도 2 참조)에 전원전압을 인가하는 시험용 전원(12)과, 해당 DUT(100)에 신호를 입출력하는 번인컨트롤러(13)를 구비하고 있다.
이 번인장치(1)는 번인챔버(11)내에 수용된 번인보드(20)에 장착된 DUT(100)에 열스트레스(예를 들어 -55℃ 내지 +125℃ 정도)를 인가한 상태에서 해당 DUT(100)에 전원전압을 인가함과 함께 신호를 입출력함으로써 DUT(100)의 스크리닝을 실행한다. 본 실시형태에 있어서의 DUT(100)는 메모리계 디바이스이다. 또한 시험대상인 DUT(100)는 특별히 한정되지 않지만, 예를 들어 로직계 디바이스 및 SoC(System on a chip)여도 된다.
이 번인챔버(11)는 도 1에 나타내는 바와 같이 단열벽 등에 의해 구획된 항온실(111)과 해당 항온실(111)을 개폐 가능한 도어(112)를 갖고 있다. 이 항온실(111) 안에는 번인보드(20)를 홀딩하기 위한 슬롯(113)이 복수 설치되어 있다. 각각의 슬롯(113)은 번인보드(20)의 좌우 양단을 지지하는 1쌍의 레일(114)을 갖고 있다. 번인보드(20)는 이 레일(114)상을 슬라이딩하면서 도어(112)를 통해 항온실(111)내에 반입된다. 항온실(111)내에는 24단의 슬롯(113)이 2열 설치되어 있어 합계 48장의 번인보드(20)를 수용하는 것이 가능하게 되어 있다.
또한 동 도면에 있어서 한쪽 도어(도면 중 우측의 도어)가 도시되어 있지 않고, 항온실(111)이 개방된 상태로 도시되어 있다. 이에 비하여 다른 쪽 도어(112)(도면 중 좌측의 도어)는 닫힌 상태로 도시되어 있고, 이에 따라 도면 중 좌측의 24단의 슬롯(113)은 도시되어 있지 않다. 또한 슬롯(113)의 수나 배치(즉, 항온실(111)내에 있어서의 번인보드(20)의 수용 매수나 위치관계)는 도 1에 나타내는 예에 한정되지 않고, 시험효율 등을 고려하여 임의로 설정할 수 있다.
각 슬롯(113)의 안쪽에는 커넥터(115)(도 2 참조)가 설치되어 있다. 이 커넥터(115)에는 슬롯(113)에 삽입된 번인보드(20)의 커넥터(80)가 끼워맞춰질 수 있게 되어 있다.
도 2에 나타내는 바와 같이 이 커넥터(115)는 시험용 전원(12) 및 번인컨트롤러(13)에 전기적으로 접속되어 있다. 또한 도 2에는 1장의 번인보드(20)만 도시되어 있지만, 실제로는 다른 번인보드(20)도 마찬가지의 요령으로 시험용 전원(12) 및 번인컨트롤러(13)에 접속되어 있다.
또한 도 1에 나타내는 바와 같이 번인챔버(11)는 증발기(116)와 히터(117)와 팬(118)을 구비하고 있다. 항온실(111)내의 공기는 팬(118)에 의해 순환되면서 증발기(116)에 의해 냉각되거나 히터(117)에 의해 가열됨으로써 항온실(111)내의 온도조정이 수행된다. 이러한 증발기(116), 히터(117) 및 팬(118)의 동작은 번인컨트롤러(13)에 의해 제어되고 있다.
시험용 전원(12)은 상기한 커넥터(115, 80)를 통해 번인보드(20)상의 각 DUT(100)에 전원전압을 인가하도록 접속되어 있고, 번인컨트롤러(13)에 의해 제어되고 있다.
번인컨트롤러(13)는 DUT(100)로의 전압인가의 제어, 해당 DUT(100)로의 신호의 입출력, 및 항온실(111)내의 온도조정의 제어에 더하여 번인시험중에 이상한 반응이 있었던 DUT를 불량품으로 판단하고, 해당 DUT의 시리얼넘버(예를 들어 슬롯(113)의 번호와 번인보드(20)상의 위치에 대응한 것)를 기억하여 그 시험결과를 피드백하는 것이 가능하게 되어 있다.
다음에 본 실시형태에 있어서의 번인보드(20)에 대하여 도 3을 참조하면서 설명한다. 도 3은 본 실시형태에 있어서의 번인보드의 배선계통을 나타내는 평면모식도이다.
본 실시형태에 있어서의 번인보드(20)는 도 3에 나타내는 바와 같이 배선판(30)과, 해당 배선판(30)에 실장된 복수(본 예에서는 320개)의 소켓(70)과, 해당 배선판(30)에 실장된 커넥터(80)를 구비하고 있다.
소켓(70A1∼70P20)에는 DUT(100)를 각각 장착하는 것이 가능하게 되어 있다. 이하에 있어서 소켓(70A1∼70P20)을 총칭하여 소켓(70)이라고도 칭하고, 개별의 소켓(70)은 소켓(70A1), 소켓(70A2)이라고도 칭한다. 또한 커넥터(80)는 배선판(30)의 기판(40)에 있어서 한쪽 단부(도 3에 있어서 상측 가장자리)(41)에 실장되어 있고, 전술한 바와 같이 번인챔버(11)에 설치된 커넥터(115)에 끼워맞춰질 수 있게 되어 있다. 그리고 커넥터(80)가 번인챔버(11)에 끼워맞춰짐으로써 소켓(70)은 커넥터(80)를 통해 번인컨트롤러가 갖는 드라이버와 전기적으로 접속한다. 또한 번인보드(20)는 배선판(30)을 보강하는 보강틀이나 해당 배선판의 이면을 보호하는 보텀커버를 구비하고 있어도 된다.
각각의 소켓(70)은 DUT(100)의 단자에 접촉하는 복수(본 예에서는 16개)의 콘택트핀을 갖고 있다. 번인시험시에 DUT(100)가 소켓(70)에 장착되면 콘택트핀이 DUT(100)의 단자에 접촉함으로써 DUT(100)와 소켓(70)이 전기적으로 접속된다. 소켓(70A1∼70P20)은 모두 동일한 구조를 갖고 있다.
그리고 도 3에 나타내는 바와 같이 복수의 소켓(70A1∼70P20)은 배선판(30)의 기판(40)상에 매트릭스형상으로 배치되어 있다.
보다 구체적으로는 본 실시형태에서는 기판(40)에 있어서 일방향(도 3의 Y축방향)을 따라 20개의 소켓(70A1∼70A20)이 일렬로 늘어서 있고, 이들 소켓(70A1∼70A20)에 의해 하나의 소켓열이 구성되어 있다.
마찬가지로 일방향을 따라 늘어서는 20개의 소켓(70B1∼70B20)이 일렬로 늘어서 있고, 이들 소켓(70B1∼70B20)에 의해 하나의 소켓열이 구성되어 있다. 그리고 나머지 소켓(70C1∼70P20)에 대해서도 마찬가지로 20개씩의 소켓(70)이 동일방향을 따라 일렬로 늘어서 있다.
또한 기판(40)상에 실장되는 소켓(70)의 수는 특별히 상기에 한정되지 않는다. 또한 기판(40)상에 있어서의 소켓(70)의 배치도 특별히 상기에 한정되지 않는다.
본 실시형태에 있어서의 배선판(30)은 전술한 복수의 소켓(70A1∼70P20)이 실장된 프린트배선판이다. 이 배선판(30)은 도 3에 나타내는 바와 같이 전기절연성을 갖는 기판(40)과 배선계통(50)을 구비하고 있다. 본 실시형태에서는 배선판(30)은 다층의 배선판이고, 각각의 배선계통은 기판(40)에 형성된 배선패턴 및 비어홀 등의 도전로에 의해 구성되어 있다.
본 실시형태에서는 제1배선계통(50a1∼50h10)의 접속형태의 종류와 제2배선계통(60a∼60p)의 접속형태의 종류가 상이하다. 여기서 접속형태(Connection form/Connection topology)란 배선판(30)에 있어서의 커넥터(80)와 복수의 소켓(70) 사이의 전기적인 접속의 형태이고, 커넥터(80)와 복수의 소켓(70)을 접속하는 배선 및 분기점을 조합하여 구성되는 접속경로(배선 및 분기점의 위치관계)에 의해 표현된다. 그리고 이 접속형태의 종류는 분기점의 유무나 해당 분기점의 위치에 의해 분류할 수 있다. 본 실시형태에서는 제1배선계통(50a1∼50h10)은 분기점을 갖는 접속형태를 갖고 있는 것에 대하여 제2배선계통(60a∼60p)은 분기점을 갖지 않는 접속형태를 갖고 있다. 또한 배선판(30)이 갖는 배선계통의 접속형태의 종류의 수는 특별히 한정되지 않고, 배선판이 3종류 이상의 접속형태의 배선계통을 구비하고 있어도 된다.
제1배선계통(50a1∼50h10)은 기본적으로 동일한 구성을 갖고 있으므로 이하에 제1배선계통(50a1)의 구성에 대하여 대표적으로 설명하고, 다른 제1배선계통(50a2∼50h10)의 구성의 설명에 대해서는 생략한다. 마찬가지로 제2배선계통(60a∼60p)은 기본적으로 동일한 구성을 갖고 있으므로 이하에 제2배선계통(60a)의 구성에 대하여 대표적으로 설명하고, 다른 제2배선계통(60b∼60p)의 구성의 설명에 대해서는 생략한다.
제1배선계통(50a1)은 커넥터(80)와 소켓(70A1)의 사이에서 배선이 분기하여 소켓(70B1)에 접속된 부분을 갖는 접속형태를 갖고 있다. 즉, 제1배선계통(50a1)에서는 커넥터(80)와 소켓(70A1, 70B1)의 사이에서 배선이 2개로 분기하고 있다. 그리고 이 제1배선계통(50a1)에서는 소켓(70A1)과 Y축방향을 따라 해당 소켓(70A1)에 나란한 소켓(70A2)이 배선에 의해 데이지체인형상으로 접속되어 있다. 마찬가지로 이 제1배선계통(50a1)에서는 소켓(70B1)과 Y축방향을 따라 해당 소켓(70B1)에 나란한 소켓(70B2)이 배선에 의해 데이지체인형상으로 접속되어 있다.
본 실시형태에서는 제1배선계통(50a1)의 분기점과 소켓(70A1) 사이의 배선의 길이와 해당 분기점과 소켓(70B1) 사이의 배선(53)의 길이가 실질적으로 동일하게 되어 있다. 이 때문에 소켓(70A1)의 신호의 전송시간과 소켓(70B1)의 신호의 전송시간이 실질적으로 동일하게 되어 있다.
또한 소켓(70A1)과 소켓(70A2) 사이의 배선의 길이와 소켓(70B1)과 소켓(70B2) 사이의 배선의 길이가 실질적으로 동일하게 되어 있다. 따라서 제1배선계통(50a1)의 분기점과 소켓(70A2) 사이의 배선 및 데이지체인형상으로 소켓(70A1)과 소켓(70A2)을 접속하는 배선의 합계 길이와 제1배선계통(50a1)의 분기점과 소켓(70B2) 사이의 배선 및 데이지체인형상으로 소켓(70B1)과 소켓(70B2)을 접속하는 배선의 합계 길이가 실질적으로 동일하게 되어 있다. 이 때문에 소켓(70A2)의 신호의 전송시간과 소켓(70B2)의 신호의 전송시간이 실질적으로 동일하게 되어 있다.
제1배선계통(50a2)도 전술한 제1배선계통(50a1)과 마찬가지의 배선계통을 갖고 있고, 도 3에 나타내는 바와 같이 커넥터(80)와 4개의 소켓(70A3, 70A4, 70B3, 70B4)을 접속하고 있다.
특별히 도시하지 않지만, 제1배선계통(50a3∼50a9)도 전술한 제1배선계통(50a1)과 마찬가지의 배선계통을 갖고 있고, 제1배선계통(50a3)이 커넥터(80)와 4개의 소켓(70A5, 70A6, 70B5, 70B6)을 접속하고, 제1배선계통(50a4)이 커넥터(80)와 4개의 소켓(70A7, 70A8, 70B7, 70B8)을 접속하고, 제1배선계통(50a5)이 커넥터(80)와 4개의 소켓(70A9, 70A10, 70B9, 70B10)을 접속하고, 제1배선계통(50a6)이 커넥터(80)와 4개의 소켓(70A11, 70A12, 70B11, 70B12)을 접속하고, 제1배선계통(50a7)이 커넥터(80)와 4개의 소켓(70A13, 70A14, 70B13, 70B14)을 접속하고, 제1배선계통(50a8)이 커넥터(80)와 4개의 소켓(70A15, 70A16, 70B15, 70B16)을 접속하고, 제1배선계통(50a9)이 커넥터(80)와 4개의 소켓(70A17, 70A18, 70B17, 70B18)을 접속하고 있다.
제1배선계통(50a10)도 전술한 제1배선계통(50a1)과 마찬가지의 배선계통을 갖고 있고, 도 3에 나타내는 바와 같이 커넥터(80)와 4개의 소켓(70A19, 70A20, 70B19, 70B20)을 접속하고 있다.
즉, 2개의 소켓열(75A, 75B)에 대하여 소켓(70)을 4개씩 커넥터(80)에 접속하는 제1접속형태(50a1∼50a10)가 10개 설치되어 있다. 마찬가지로 다른 소켓열(75C∼75P)에 있어서 2개의 소켓열마다 10개의 제1접속형태(50b1∼50h10)가 설치되어 있다. 결과적으로 본 실시형태의 번인보드(20)는 320개의 소켓(70A1∼70P20)에 대하여 80개의 제1접속형태(50a1∼50h10)를 구비하고 있다.
이에 비하여 제2배선계통(60a)은 커넥터(80)와 소켓(70A1∼70A20)의 사이에서 배선이 분기하는 부분을 갖고 있지 않은 접속형태를 갖고 있다. 이 제2배선계통(60a)에서는 제1방향을 따라 일렬로 늘어서 소켓열(75A)을 구성하고 있는 20개의 소켓(70A1∼70A20)이 접속선(62a1∼62a19)에 의해 데이지체인형상으로 접속되어 있다.
제2배선계통(60b)도 전술한 제2배선계통(60a)과 마찬가지의 배선계통을 갖고 있고, 소켓열(75B)을 구성하는 20개의 소켓(70B1∼70B20)을 데이지체인형상으로 접속하고 있다.
마찬가지로 제2배선계통(60c∼60p)도 전술한 제2배선계통(60a)과 마찬가지의 배선계통을 갖고 있고, 각각의 제2배선계통(60c∼60p)이 소켓열(75C∼75P)을 각각 구성하는 20개의 소켓(70)을 데이지체인형상으로 접속하고 있다.
배선판(30)의 기판(40)에 있어서 커넥터(80)는 기판(40)의 한쪽 단부(41)에 실장되어 있고, 소켓(70)은 Y방향을 따라 늘어서 배치되어 있다. 그 때문에 하나의 소켓열 중 소켓(70A1)은 커넥터(80)에 가장 가까운 위치에 배치되고, 소켓(70A20)은 커넥터(80)로부터 가장 먼 위치에 배치되어 있다. 그 때문에 제1배선계통(50a10)의 분기점으로부터 커넥터(80)까지의 배선(51a10)의 배선길이는 제1배선계통(50a1)의 분기점으로부터 커넥터(80)까지의 배선(51a1)의 배선길이보다 길어진다.
여기서 배선길이와 번인컨트롤러(13)로부터 DUT(100)에 입출력되는 시험신호의 상승시간 및 하강시간과의 관계에 대하여 설명한다. 또한 시험신호의 상승과 하강은 대칭성을 갖기 때문에 이하의 설명에서는 시험신호의 상승에 대하여 설명하지만, 배선길이와 시험신호의 상승의 관계성은 배선길이와 시험신호의 하강의 관계성과 마찬가지이므로 설명을 생략한다.
DUT(100)의 시험에는 시험의 종류에 따라 다양한 시험신호가 사용된다. 예를 들어 DUT(100)의 클록테스트를 할 때에는 DUT(100)의 시험신호는 DUT(100)에 입력되는 입력신호를 포함하고 있다. 한편, 예를 들어 DUT(100)의 메모리테스트를 할 때에는 DUT(100)용 시험신호는 DUT(100)에 입력되는 입력신호와 해당 DUT(100)로부터 출력되는 출력신호의 양쪽을 포함하고 있다. 이러한 시험신호의 구체적으로는 DUT(100)로의 데이터의 기입을 수행하는 신호와 해당 DUT(100)로부터 데이터의 읽기를 수행하는 신호를 포함하는 신호를 예시할 수 있다.
클록테스트용 시험신호는 입력신호만을 포함하고 있기 때문에 테스트스피드의 요구는 낮고, 시험신호의 상승시간은 길어도 된다. 한편, 메모리테스트용 시험신호는 읽기용 입력신호와 기입용 출력신호를 포함하고 있기 때문에 테스트스피드의 요구는 높고, 상승이 짧은 것이 요구된다. 그 때문에 메모리테스트용 시험신호를 이용하여 DUT(100)의 시험을 수행하는 경우에는 상승 및 하강의 짧은 신호의 입출력이 요구된다.
DUT(100)의 시험신호의 상승시간은 커넥터(80)와 소켓(70)의 사이를 접속하는 배선의 배선길이에 의해 영향을 받는다. 커넥터(80)와 소켓(70A1, A2, B1, B2)의 사이를 접속하는 제1배선계통(50a1)에 포함되는 배선(51a1)의 배선길이는 짧기 때문에 제1배선계통(50a1)을 흐르는 신호의 감쇠량은 작다. 한편, 커넥터(80)와 소켓(70A19, A20, B19, B20)의 사이를 접속하는 제1배선계통(50a10)에 포함되는 배선(51a10)의 배선길이는 길기 때문에 제1배선계통(50a1)을 흐르는 신호의 감쇠량은 크다. 제1배선계통(50a10)을 흐르는 시험신호의 상승시간은 제1배선계통(50a1)을 흐르는 시험신호의 상승시간보다 길어진다. 즉, 도 3에 나타내는 바와 같이 배선판(30)상에 소켓(70)을 배치한 경우에 커넥터(80)에 대하여 가까운 쪽의 소켓(70)에 접속되는 DUT(100)에 대해서는 상승시간의 요구를 만족하는 시험신호를 입출력할 수 있다. 한편, 커넥터(80)에 대하여 먼 쪽의 소켓(70)에 접속되는 DUT(100)에 대하여 상승시간의 요구를 만족하는 시험신호를 입출력할 수 없을 가능성이 있다.
본 실시형태에서는 배선길이가 긴 배선을 갖는 배선계통에 있어서 시험신호의 상승시간을 짧게 하기 위해서 보상회로(90)를 구비하고 있다. 도 4는 소켓(70A20)과 커넥터(80) 사이의 배선회로이다. 도 4에 나타내는 바와 같이 보상회로(90)는 커넥터(80)와 소켓(70A20)의 사이를 접속하는 배선계통(50a10)에 접속되어 있다. 보상회로(90)는 제1배선계통(50a10)을 전송하는 시험신호의 주파수특성을 보상하는 회로이다. 보상회로(90)는 콘덴서(91)와 저항(92)의 병렬회로를 갖고 있다. 콘덴서(91)와 저항(92)의 병렬회로는 RC필터이다. 보상회로(90)는 복수의 제1배선계통(50a1∼50a10)에 포함되는 배선(51a1∼51a10) 중 배선길이가 긴 배선(51a1∼51a10)에 접속되어 있고, 적어도 배선(51a10)에 접속되어 있다. 또한 배선(51a10)에는 보상회로(90)뿐만 아니라 예를 들어 DUT(100)의 입력측과 출력측의 사이에서 임피던스매칭을 취하기 위한 종단저항을 접속하여도 된다. 또한 보상회로(90)는 제1배선계통(50a1∼50a10)뿐만 아니라 제1접속형태(50b1∼50h10)에 접속하여도 되고, 제2접속형태(60a∼60p)에 접속하여도 된다.
도 5는 보상회로(90)의 주파수특성을 나타내는 그래프이며, 가로축은 주파수를 세로축은 게인을 나타낸다. 도 5에 나타내는 바와 같이 보상회로(90)는 하이패스필터로서 기능한다. 보상회로(90)는 시험신호의 주파수가 하이측의 역치 주파수(fb)보다 높은 경우에는 최대 게인(Kb)을 걸어 신호를 전송한다. 보상회로(90)는 시험신호의 주파수가 로우측의 역치 주파수(fa)보다 낮은 경우에는 최소 게인(Ka)을 걸어 신호를 전송한다. 시험신호의 주파수가 하이측 역치 주파수(fb) 이하이며 로우측 역치 주파수(fa) 이상의 범위내인 경우에는 보상회로(90)는 게인을 Ka와 Kb의 사이에서 주파수가 높아질수록 게인이 높아지도록 하는 게인을 걸어 신호를 출력한다. 즉, 보상회로(90)는 시험신호의 저주파측의 진폭을 고주파측의 진폭보다 작게 하고 있다. 그리고 역치 주파수(fa, fb) 및 게인(Ka, Kb)은 시험신호에 요구되는 상승시간에 따라 설정된다. 예를 들어 상승시간을 더 짧게 하기 위해서는 역치 주파수(fa, fb)를 보다 낮은 값으로 설정하면 된다. 즉, 보상회로(90)에 의해 보상되는 시험신호의 주파수특성은 시험신호에 요구되는 상승시간 또는 하강시간에 따라 설정된다.
도 6은 보상회로(90)에 의해 보상된 신호의 전압특성, 보상회로(90)에 의해 보상되지 않은 신호의 전압특성을 나타낸다. 세로축은 전압을 가로축은 시간을 나타낸다. 도 6에 있어서 그래프(A)는 보상회로(90)에 의해 보상되지 않은 신호(A)의 특성을 나타내고, 그래프(B)는 보상회로(90)에 의해 보상된 신호(B)의 특성을 나타낸다.
시험신호의 상승시간은 신호의 상승시의 최대전압을 100%로 한 경우에 상승시에 전압이 20%부터 80%까지 변화하는 시간이다. 도 6에 있어서 A(100%)는 신호(A)의 상승시의 최대전압을 나타내고, A(80%)는 신호(A)의 상승시의 최대전압에 대하여 80%의 전압을 나타내고, A(20%)는 신호(A)의 상승시의 최대전압에 대하여 20%의 전압을 나타낸다. 또한 B(100%)는 신호(B)의 상승시의 최대전압을 나타내고, B(80%)는 신호(B)의 상승시의 최대전압에 대하여 80%의 전압을 나타내고, B(20%)는 신호(B)의 상승시의 최대전압에 대하여 20%의 전압을 나타낸다.
보상회로(90)에 의해 보상되지 않은 신호의 상승시간은 Ta이고, 보상회로(90)에 의해 보상되는 신호의 상승시간은 Tb(＜Ta)이다. 시험신호의 상승시의 신호파형에 있어서 상승의 전반의 파형은 신호의 고주파성분의 영향이 크고, 상승의 후반의 파형은 신호의 저주파성분의 영향이 크다. 보상회로(90)는 저주파수측의 게인을 작게 하고, 고주파수측의 게인을 높게 하고 있다. 그 때문에 도 6에 나타내는 바와 같이 신호(B)에 대하여 신호(B)의 상승의 개시시부터 일정시간 경과할 때까지의 전압은 신호(A)와 같은 특성으로 추이하지만, 신호(B)의 상승의 최대전압은 신호(A)의 최대전압보다 낮아진다. 즉, 보상회로(90)는 시험신호의 상승시의 전압의 기울기를 바꾸지 않고 상승시의 최대전압을 억제함으로써 외관상의 상승시간을 짧게 하고 있다. 이에 의해 보상회로(90)는 배선길이가 긴 배선에 접속되고, 긴 배선길이를 갖는 배선계통에 있어서 시험신호의 상승시간을 짧게 할 수 있다.
상기와 같이 본 실시형태에 따른 번인보드(20) 및 번인장치(1)는 소켓(70)과 커넥터(80)와 복수의 소켓(70)과 커넥터(80)를 접속하는 제1배선계통(50a1∼50h10) 및/또는 제2배선계통(60a∼60p)을 구비하고, 제1배선계통(50a1∼50h10) 및/또는 제2배선계통(60a∼60p)에 접속되고, 배선계통을 전송하는 신호(시험신호)의 주파수특성을 보상하는 보상회로(90)를 구비하고 있다. 이에 의해 신호의 상승시간 및/또는 하강시간을 짧게 할 수 있다. 번인컨트롤러(13)는 모든 DUT(100)에 가능한 한 같은 타이밍시험신호가 닿도록 신호의 출력타이밍을 맞추고 있지만, 동작레이트를 높게 하면 테스터측에서 캘리브레이션이 효과가 없게 되는 경우가 있어 신호의 판독타이밍이 어긋날 가능성이 있다. 특히 신호를 전송하는 배선의 배선길이가 길어질수록 신호의 상승시간 및/또는 하강의 지연시간은 길어져서 시험성능에 영향을 미친다. 본 실시형태에서는 긴 배선길이를 갖는 접속계통에 대하여 보상회로(90)를 접속하여 상승시간 및/또는 하강시간을 짧게 할 수 있다. 그 결과로서 번인보드상의 소켓의 수가 증가한 경우여도 번인시험의 시험품질 저하의 억제를 도모할 수 있다.
또한 본 실시형태에 있어서 보상회로(90)는 신호의 저주파수측의 진폭을 고주파측의 진폭보다 작게 하는 필터를 갖고 있다. 이에 의해 신호의 외관상 상승시간 및/또는 하강시간을 짧게 할 수 있다.
또한 본 실시형태에서는 제1배선계통(50a1∼50h10) 및/또는 제2배선계통(60a∼60p)은 배선길이가 상이한 복수의 배선을 갖고, 보상회로(90)는 복수의 배선 중 배선길이가 긴 쪽의 배선에 접속되어 있다. 이에 의해 배선길이가 긴 배선에서 발생하는 상승 및/또는 상승의 지연을 단축할 수 있다.
또한 본 실시형태에서는 보상회로에 보상되는 주파수특성은 시험신호에 요구되는 상승시간 또는 하강시간에 따라 설정된다. 이에 의해 신호의 상승시간 및/또는 하강시간을 짧게 할 수 있다.
≪제2실시형태≫
도 7은 본 실시형태에 있어서의 번인보드의 배선회로를 설명하기 위한 도면이다.
본 실시형태에 있어서의 번인보드(20)는 제1배선계통(50a1∼50h10) 및/또는 제2배선계통(60a∼60p)에 접속되는 외부콘덴서를 구비하고 있다. 외부콘덴서를 갖는 점이 제1실시형태와 상이하지만, 그 이외의 구성은 마찬가지이다. 이하에 제2실시형태에 있어서의 번인보드(20)에 대하여 제1실시형태와의 차이점에 대해서만 설명하고, 제1실시형태와 마찬가지의 구성인 부분에 대해서는 동일부호를 붙이고 설명을 생략한다.
도 7(a)는 커넥터(80)와 소켓(70A1)의 사이를 접속하는 제1배선계통(50a1)의 배선회로를 나타내고, 도 7(b)는 커넥터(80)와 소켓(70A20)의 사이를 접속하는 제1배선계통(50a10)의 배선회로를 나타낸다. 제1배선계통(50a1)은 제1배선계통(50a1)의 분기점과 커넥터(80)의 사이를 접속하는 배선(51a1)을 갖고 있다. 또한 배선(51)에는 제1콘덴서(1110)가 접속되어 있다. 배선계통(50a10)은 제1배선계통(50a10)의 분기점과 커넥터(80)의 사이를 접속하는 배선(51a10)을 갖고 있다. 또한 배선(51a10)에는 제2콘덴서(1120)가 접속되어 있다. 제1콘덴서(1110)의 정전용량은 제2콘덴서(1120)의 정전용량보다 크다. 제2콘덴서의 접속위치는 도 7(b)에 나타내는 바와 같은 보상회로(90)의 하류측뿐만 아니라 보상회로(90)의 상류측이어도 된다.
소켓(70A1)은 복수의 콘택트핀을 갖고 있고, 복수의 콘택트핀은 DUT(100)의 단자에 대응하도록 배치되어 있다. 복수의 콘택트핀은 다채널화에 대응하기 위해서 밀집하여 배치되어 있다. 다른 소켓(70A2∼70P20)도 마찬가지로 콘택트핀을 갖고 있다.
소켓(70A1∼70P20)의 콘택트핀은 고밀도로 배치되어 있기 때문에 핀 사이의 인접거리는 짧다. 또한 제1배선계통(50a1∼50h10)과 제2배선계통(60a∼60p)의 배선 사이도 배선판(30)상의 위치에 따라 배선 사이의 인접거리가 짧은 부분도 있다. 그리고 핀 사이나 배선 사이의 인접거리가 짧아지면 크로스토크의 문제가 있다. 특히 크로스토크는 고주파신호에서 발생한다. 한편, 시험신호에 요구되는 상승시간 및/또는 하강시간이 짧아질수록 시험신호는 고주파성분을 많이 포함한다. 크로스토크를 억제하기 위해서는 시험신호의 고주파성분을 줄이면 되지만 상승시간 및/또는 하강시간이 길어진다. 즉, 크로스토크와 시험신호의 상승/하강시간은 트레이드오프의 관계에 있다. 또한 제1실시형태와 같이 시험신호의 상승/하강시간은 배선길이의 길이에도 영향을 받는다.
본 실시형태에서는 배선길이에 따라 크로스토크를 억제하면서 시험신호의 상승시간 및/또는 하강시간이 요구된 시간내에 들어가도록 배선(51a1)에 제1콘덴서(1110)를 접속하고, 배선(51a10)에 제2콘덴서(1120)를 접속하고 있다.
도 8(a)는 배선(51a1)을 전송하는 신호의 전압특성을 나타내고, 도 8(b)는 배선(51a10)을 전송하는 신호의 전압특성을 나타낸다. 도 8(a), (b)의 점선의 그래프는 제1콘덴서(1110) 및 제2콘덴서(1120)를 접속하지 않을 때의 신호의 전압특성을 나타낸다. 실선의 그래프는 제1콘덴서(1110) 및 제2콘덴서(1120)를 접속할 때의 신호의 전압특성을 나타낸다.
시험신호의 상승시간이 짧아 고주파성분을 많이 포함함으로써 크로스토크가 발생하는 경우에는 외부콘덴서(제1콘덴서(1110) 및 제2콘덴서(1120)에 상당)를 배선(51a1) 및 배선(51a10)에 접속한다. 배선(51a1)은 배선길이가 짧아 신호의 감쇠가 작기 때문에 상승시간이 짧다(도 8(a)의 점선의 그래프를 참조). 그 때문에 정전용량이 큰 제1콘덴서(1110)를 배선(51a1)에 접속한다. 도 8(a)의 실선 그래프에 나타내는 바와 같이 제1콘덴서(1110)에 의해 상승시간(T1)은 길어진다. 상승시간(T1)이 길어져서 시험신호의 고주파성분은 억제되기 때문에 크로스토크를 억제할 수 있다.
배선(51a10)은 배선길이가 길어 신호의 감쇠가 크기 때문에 상승시간이 길다(도 8(b)의 점선의 그래프를 참조). 그 때문에 정전용량이 작은 제2콘덴서(1120)를 배선(51a10)에 접속한다. 도 8(b)의 실선 그래프에 나타내는 바와 같이 제2콘덴서(1120)에 의해 상승시간(T1)은 길어진다. 단, 정전용량이 작은 만큼 제2콘덴서(1120)를 접속하는 것에 의한 상승시간의 조정폭은 제1콘덴서(1110)보다는 짧다. 상승시간(T2)이 길어져서 시험신호의 고주파성분은 억제되기 때문에 크로스토크를 억제할 수 있다.
상기와 같이 본 실시형태에 따른 번인보드(20) 및 번인장치(1)는 제1배선계통(50a1, 50a10)은 제1콘덴서(1110)와 제2콘덴서(1120)를 포함하는 외부콘덴서를 구비하고, 제1배선계통(50a1, 50a10)은 복수의 소켓(70A1, 70A20)과 커넥터(80)의 사이를 접속하고, 배선길이가 상이한 복수의 배선을 갖고, 배선길이가 짧은 쪽의 배선(51a1)에 제1콘덴서(1110)를 접속하고, 배선길이가 긴 쪽의 배선(51a10)에 제2콘덴서(1120)를 접속한다. 이에 의해 배선길이가 상이한 배선에 있어서 크로스토크를 억제하면서 시험신호의 상승시간 및/또는 하강시간을 최적의 길이로 조정할 수 있다.
또한 외부콘덴서는 제1배선계통(50a1, 50a10)뿐만 아니라 다른 제1배선계통(50a2∼50a9, 50b1∼50h10)에 포함되는 배선에 접속하여도 된다. 이때 배선의 배선길이가 짧을수록 콘덴서의 정전용량은 크게 하여도 된다.
또한 이상 설명한 실시형태는 본 발명의 이해를 용이하게 하기 위해서 기재된 것이고, 본 발명을 한정하기 위해서 기재된 것은 아니다. 따라서 상기한 실시형태에 개시된 각 요소는 본 발명의 기술적 범위에 속하는 모든 설계변경이나 균등물도 포함하는 취지이다.
예를 들어 전술한 번인장치(1)의 구성은 일례에 불과하고, 특별히 상기에 한정되지 않는다. 예를 들어 전술한 번인장치(1)는 항온실(111)을 이용하여 DUT(100)의 온도조정을 수행하는 방식이지만, 특별히 이에 한정되지 않는다. 예를 들어 번인장치(1)가 DUT(100)에 온도조정용 푸셔를 접촉시킴으로써 해당 DUT의 온도조정을 수행하는 방식이어도 된다.
1: 번인장치 11: 번인챔버
12: 시험용 전원 13: 번인컨트롤러
20: 번인보드 30: 배선판
40: 기판 41: 단부
50a1∼50h10: 제1배선계통 51a1∼51a10: 배선
60a∼60p: 제2배선계통 70, 70A1∼70P20: 소켓
75A∼75P: 소켓열 80: 커넥터
100: DUT

Claims (7)

  1. 기판과,
    상기 기판에 실장된 소켓과,
    상기 기판에 실장된 커넥터와,
    상기 기판에 설치되고, 복수의 상기 소켓과 상기 커넥터를 접속하는 배선계통과,
    상기 배선계통에 접속되고, 상기 배선계통을 전송하는 신호의 주파수특성을 보상하는 보상회로를 구비하는 번인보드.
  2. 청구항 1에 있어서,
    상기 보상회로는 상기 신호의 저주파수측의 진폭을 고주파측의 진폭보다 작게 하는 필터를 포함하는 번인보드.
  3. 청구항 1에 있어서,
    상기 배선계통은 배선길이가 상이한 복수의 배선을 갖고,
    상기 보상회로는 상기 복수의 배선 중 배선길이가 긴 쪽의 상기 배선에 접속되어 있는 번인보드.
  4. 청구항 1에 있어서,
    상기 배선계통에 접속된 외부콘덴서를 구비하는 번인보드.
  5. 청구항 1에 있어서,
    상기 배선계통에 접속되고, 제1콘덴서와 제2콘덴서를 포함하는 외부콘덴서를 구비하고,
    상기 배선계통은 상기 복수의 소켓과 상기 커넥터의 사이를 접속하고, 배선길이가 상이한 복수의 배선을 갖고,
    상기 제1콘덴서의 정전용량은 상기 제2콘덴서의 정전용량보다 크고,
    상기 제1콘덴서는 상기 복수의 배선 중 배선길이가 짧은 쪽의 상기 배선에 접속되고,
    상기 제2콘덴서는 상기 복수의 배선 중 배선길이가 긴 쪽의 상기 배선에 접속되는 번인보드.
  6. 청구항 1에 있어서,
    상기 신호는 상기 소켓에 전기적으로 접속되는 DUT로의 시험신호이고,
    상기 주파수특성은 상기 시험신호에 요구되는 상승시간 또는 하강시간에 따라 설정되는 번인보드.
  7. 청구항 1 내지 청구항 6 중 어느 한 항의 번인보드를 구비한 번인장치.
KR1020220032535A 2021-04-19 2022-03-16 번인보드 및 번인장치 KR20220144310A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021070496A JP2022165228A (ja) 2021-04-19 2021-04-19 バーンインボード、及び、バーンイン装置
JPJP-P-2021-070496 2021-04-19

Publications (1)

Publication Number Publication Date
KR20220144310A true KR20220144310A (ko) 2022-10-26

Family

ID=83602461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220032535A KR20220144310A (ko) 2021-04-19 2022-03-16 번인보드 및 번인장치

Country Status (5)

Country Link
US (1) US11994552B2 (ko)
JP (1) JP2022165228A (ko)
KR (1) KR20220144310A (ko)
CN (1) CN115219877A (ko)
TW (1) TWI799187B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014025829A (ja) 2012-07-27 2014-02-06 Advantest Corp バーンインボード及びバーンイン装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6119255A (en) * 1998-01-21 2000-09-12 Micron Technology, Inc. Testing system for evaluating integrated circuits, a burn-in testing system, and a method for testing an integrated circuit
US20060125504A1 (en) * 2004-12-10 2006-06-15 Systems On Silicon Manufacturing Company Pte. Ltd. Printed circuit board for burn-in testing
JP2006284274A (ja) * 2005-03-31 2006-10-19 Renesas Technology Corp 半導体装置の製造方法
US7511526B2 (en) * 2006-08-23 2009-03-31 Munt Kenneth A Circuit module testing apparatus and method
US7705619B2 (en) * 2007-06-06 2010-04-27 Integrated Device Technology, Inc. Small pitch ball grid array of a package assembly for use with conventional burn-in sockets
JP2011242197A (ja) * 2010-05-17 2011-12-01 Nippon Eng Kk バーンインボード、バーンイン装置、及び、バーンインシステム
US9140748B2 (en) * 2012-05-14 2015-09-22 Macronix International Co., Ltd. Burn in board, system, and method
KR102670373B1 (ko) * 2016-10-12 2024-05-28 삼성전자주식회사 반도체 소자 검사 장치 및 이를 포함하는 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014025829A (ja) 2012-07-27 2014-02-06 Advantest Corp バーンインボード及びバーンイン装置

Also Published As

Publication number Publication date
US20220334177A1 (en) 2022-10-20
CN115219877A (zh) 2022-10-21
TWI799187B (zh) 2023-04-11
US11994552B2 (en) 2024-05-28
JP2022165228A (ja) 2022-10-31
TW202248658A (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
US5086271A (en) Driver system and distributed transmission line network for driving devices under test
US7928754B2 (en) Wafer level burn-in and electrical test system and method
KR100371953B1 (ko) 저가인 고도의 병렬 메모리 테스터
KR101293381B1 (ko) 전자 장치를 테스트하기 위한 시스템의 동작 주파수를증가시키는 방법 및 장치
KR100549425B1 (ko) 마더보드가 수직 설치된 메모리 실장 테스터
US6172895B1 (en) High capacity memory module with built-in-high-speed bus terminations
US11035883B2 (en) Intermediate connection member and inspection apparatus
US20030156443A1 (en) High capacity memory module with built-in performance enhancing features
KR20120112847A (ko) 프로브 장치 및 시험 시스템
KR100751068B1 (ko) 웨이퍼 레벨 번인 및 전기 테스트 시스템 및 방법
US11719741B2 (en) Burn-in board and burn-in apparatus
KR20220144310A (ko) 번인보드 및 번인장치
US6181146B1 (en) Burn-in board
EP2404181B1 (en) Automated test equipment employing test signal transmission channel with embedded series isolation resistors
JPH0696814A (ja) 電気コネクタにおけるインピーダンスと インダクタンスの制御方法及び装置
US20240027522A1 (en) Automatic test equipment
US6894525B2 (en) Method and device for time measurement on semiconductor modules employing the ball-grid-array technique
KR20240013656A (ko) 자동 시험 장치 및 그 인터페이스 장치
CN117434309A (zh) 自动试验装置及其接口装置
JP2024014520A (ja) 自動試験装置およびそのインタフェース装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal