TW202247181A - 具有標誌位元的記憶體結構和其操作方法 - Google Patents

具有標誌位元的記憶體結構和其操作方法 Download PDF

Info

Publication number
TW202247181A
TW202247181A TW111112822A TW111112822A TW202247181A TW 202247181 A TW202247181 A TW 202247181A TW 111112822 A TW111112822 A TW 111112822A TW 111112822 A TW111112822 A TW 111112822A TW 202247181 A TW202247181 A TW 202247181A
Authority
TW
Taiwan
Prior art keywords
flag bit
data
flag
memory
block
Prior art date
Application number
TW111112822A
Other languages
English (en)
Other versions
TWI784904B (zh
Inventor
紀舜 林
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Application granted granted Critical
Publication of TWI784904B publication Critical patent/TWI784904B/zh
Publication of TW202247181A publication Critical patent/TW202247181A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Information Transfer Systems (AREA)

Abstract

本發明提供一種記憶體結構和操作方法。記憶體結構包括：記憶陣列，具有多個區塊，區塊中的每一個具有耦合到記憶胞的多個字元線；以及一個標誌位元行，具有一個或多個標誌位元單元，且一個或多個標誌位元單元耦合到一個或多個字元線。在對記憶陣列的區塊執行區塊抹除操作時，對於每一區塊，控制器從標誌位元單元預讀取資料，且在標誌位元指示程式化狀態的情況下在執行區塊抹除操作期間抹除標誌位元單元，且在標誌位元指示抹除狀態的情況下跳過區塊抹除操作。

Description

具有標誌位元的記憶體結構和其操作方法
本發明關於一種具有標誌位元的記憶體結構和其操作方法。
為了執行抹除操作，對例如快閃記憶體執行區塊抹除。通過使用區塊抹除，形成於同一井中的記憶胞可在每次操作中一起被抹除，這是抹除快閃記憶體的極有效方式。雖然可逐區塊抹除快閃記憶體，但完成抹除操作仍會花費時間。
為了減少晶片抹除時間，已在實施抹除操作之前對儲存於記憶陣列中的資料進行區塊預讀取操作。在這一抹除操作中，確定在記憶陣列中的資料全部為1的情況下可跳過區塊抹除操作。通過這種方式，減少了晶片抹除時間。
然而，可能仍會花費一些時間來完成整個區塊預讀取區塊操作，因此需要開發一種能進一步減少晶片抹除時間的方式。
根據本公開的一個實施例，提供一種具有標誌位元的記憶體結構。記憶體結構包括：記憶陣列，具有多個區塊，多個區塊中的每一個具有耦合到記憶胞的多個字元線；至少一個標誌位元行，具有用作標誌位元的至少一個標誌位元單元，且至少一個標誌位元單元耦合到多個字元線中的至少一個；以及控制器，對記憶陣列執行控制。在對記憶陣列執行程式化操作時，對於多個區塊中的每一個，控制器從至少一個標誌位元單元預讀取資料，且在資料為指示抹除狀態的第一數值的情況下對至少一個標誌位元單元進行程式化且對記憶陣列執行程式化操作。在對記憶陣列的多個區塊執行區塊抹除操作時，對於多個區塊中的每一個，控制器從至少一個標誌位元單元預讀取資料，且在資料為指示程式化狀態的第二數值的情況下在對記憶陣列的區塊執行區塊抹除操作期間抹除至少一個標誌位元單元，且控制器在資料為第一數值的情況下跳過區塊抹除操作。
根據本公開的另一實施例，提供一種用於具有標誌位元的記憶體結構的操作方法。記憶體結構包含：記憶陣列，具有多個區塊，且多個區塊中的每一個具有多個字元線；以及至少一個標誌位元行，具有用作標誌位元的至少一個標誌位元單元，且至少一個標誌位元單元耦合到多個字元線中的至少一個。操作方法包括：在對記憶陣列執行程式化操作中，對於多個區塊中的每一個，從至少一個標誌位元單元預讀取資料，且在資料為表示抹除狀態的第一數值的情況下對至少一個標誌位元單元進行程式化且對記憶陣列執行程式化操作；以及在對記憶陣列的區塊執行區塊抹除操作時，對於多個區塊中的每一個，從至少一個標誌位元單元預讀取資料，在資料為指示程式化狀態的第二數值的情況下在對記憶陣列的區塊執行區塊抹除操作期間抹除至少一個標誌位元單元，且在資料為第一數值的情況下跳過區塊抹除操作。
圖1A和圖1B繪示根據本公開的一個實施例之記憶體結構的示意圖。圖1A繪示展示記憶體結構的示意性框圖，且圖1B繪示圖1A的記憶胞示意圖。
如圖1A中所繪示，具有標誌位元的記憶體結構100可包括記憶陣列（未完全繪示）110，且記憶陣列110可更包括多個區塊：區塊_l(0)、……區塊_l(n-1)和區塊_r(0)、……區塊_r(n-1)。還提供共用X-解碼器130以對字元線WL的位址進行解碼。雖然在圖1A和圖1B中未繪示，但記憶體結構100可更包括對位元線BL0到位元線BLm-1（參看圖1B）的位址進行解碼的Y-解碼器、資料緩衝器、命令暫存器、位址暫存器、狀態暫存器等，且可在不介紹這些熟知的詳細電路配置的情況下理解所述實施例。
在例如圖1B中所繪示的區塊_l(0)或其它區塊的每一區塊中，進一步提供多個字元線WL，且多個記憶胞可耦合到每一字元線WL。如圖1B中所繪示，示出區塊_l(0)具有64個字元線，即字元線WL0到字元線WL63的實施例，但不限於此。
另外，記憶體結構100可更包括用於對記憶陣列執行控制（例如，讀取、抹除、程式化等）的控制器120。一般來說，控制器120耦合到記憶陣列110以便進行各種控制和操作。
如圖1A中所繪示，更在左邊區塊，即區塊_l(0)、……區塊_l(n-1)提供標誌位元行108，且更在右邊區塊，即區塊_r(0)、……區塊_r(n-1)提供標誌位元行104。根據這一實施例，分別為每一區塊_l(0)、……以及區塊_l(n-1)提供標誌位元單元108a_0到標誌位元單元108a_(n-1)。另外，分別為每一區塊_r(0)、……區塊_r(n-1)提供標誌位元單元104a_0到標誌位元單元104a_(n-1)。即，在實施例中，每一區塊具有一個標誌位元單元。在以下說明中，使用區塊_l(0)作為實施例，且其它區塊具有相同配置。
根據實施例，如圖1B中所繪示，標誌位元單元108a_0（或108a_1到108a_(n-1)、104a_1到104a_(n-1)）耦合到區塊_l(0)的第一字元線WL0，且可包括一個標誌位元記憶胞M0以充當標誌位元。標誌位元記憶胞M0與設置在例如區塊_l(0)的每一區塊中的記憶胞基本相同。在循序程式化操作的情況下，首先選擇第一字元線WL0進行程式化，且因此標誌位元單元108a_0設置成耦合到第一字元線WL0。通過這種方式，當預讀取標誌位元時，可進一步減少預讀取時間。在這一實施例中，標誌位元記憶胞M0的閘極也耦合到字元線WL0，且標誌位元記憶胞M0的一端耦合到位元線BLe。另外，可提供多個記憶胞作為標誌位元單元108a_0，這將在下文進一步描述。
此外，雖然在圖1A和圖1B中未繪示，但提供用於標誌位元單元的感測放大器和寫入驅動器。所述感測放大器和寫入驅動器獨立於用於區塊中的記憶胞的感測放大器和寫入驅動器。
標誌位元可被程式化或抹除標誌位元以便儲存第一數值（例如，“1”）或第二數值（例如，“0”）。因此，具有“1”的資料的標誌位元可指示抹除狀態，其意指所述區塊已被抹除。另外，具有“0”的資料的標誌位元可指示為程式化狀態，其意指所述區塊已被程式化。因此，通過預讀取儲存於對應區塊的標誌位元中的資料，可以確定所述區塊是否已被抹除或程式化。
根據實施例，在對記憶陣列110的區塊_l(0)執行程式化操作作為實施例的情況下，控制器120從標誌位元單元（在這一實施例中即為標誌位元記憶胞）預讀取資料。如果標誌位元記憶胞M0的資料為指示抹除狀態的“1”，那麼這表示標誌位元記憶胞M0未被程式化。在這種情況下，在接收程式化命令之後，控制器120對區塊_l(0)的選定字元線上的記憶胞執行程式化操作，且標誌位元記憶胞M0也被程式化以指示為“程式化狀態”。
相反地，標誌位元記憶胞M0的資料預讀取為指示程式化狀態的“0”，這表示標誌位元記憶胞M0被程式化。在這種情況下，在接收程式化命令之後，控制器120對區塊_l(0)的選定字元線上的記憶胞執行程式化操作且跳過對標誌位元記憶胞M0的程式設計化。
另外，在對記憶陣列110的區塊_l(0)執行區塊抹除操作作為實施例的情況下，控制器120從標誌位元單元（在這一實施例中即為標誌位元記憶胞）預讀取資料。如果標誌位元記憶胞M0的資料為指示程式化狀態的“0”，那麼這表示標誌位元記憶胞M0被程式設計，且對應區塊_l(0)也處於“程式化狀態”。在這種情況下，在接收抹除命令之後，控制器120對區塊_l(0)執行區塊抹除操作，且在區塊抹除操作期間標誌位元記憶胞M0的資料也被抹除。
相反地，如果標誌位元記憶胞M0的資料預讀取為指示抹除狀態的“1”，那麼這表示標誌位元記憶胞M0被抹除，且對應區塊_l(0)也處於“抹除狀態”。在這種情況下，在接收抹除命令之後，控制器120跳過區塊抹除操作。
在區塊抹除操作期間，由於同一區塊中的記憶胞和標誌位元記憶胞形成於同一井中，因此標誌位元記憶胞和區塊的記憶胞可同時被抹除。
圖2A和圖2B繪示根據本公開的另一實施例之記憶體結構的示意圖。圖2A繪示顯示記憶體結構的方塊示意圖，且圖2B繪示圖2A的記憶胞之示意圖。
如圖2A中所繪示，具有標誌位元的記憶體結構200可包括記憶陣列（未完全繪示）210，且記憶陣列210可更包括多個區塊：區塊_l(0)、……區塊_l(n-1)和區塊_r(0)、……區塊_r(n-1)。還提供共用X-解碼器230以對字元線WL的位址進行解碼。雖然圖2A和圖2B中未繪示，但記憶體結構200可更包括對位元線BL0到位元線BLm-1（參看圖2B）的位址進行解碼的Y-解碼器、資料緩衝器、命令暫存器、位址暫存器、狀態暫存器等，且可在不介紹這些熟知的詳細電路配置的情況下理解所述實施例。
在例如圖2B中所繪示的區塊_l(0)或其它區塊的每一區塊中，進一步提供多個字元線WL，且多個記憶胞可耦合到每一字元線WL。如圖2B中所繪示，例示出區塊_l(0)具有64個字元線，即字元線WL0到字元線WL63的實施例，但不限於此。另外，記憶體結構200可更包括用於對記憶陣列執行控制（例如，讀取、抹除、程式化等）的控制器220。一般來說，控制器220耦合到記憶陣列210以便進行各種控制和操作。
如圖2A所示，更在左邊區塊，即區塊_l(0)、……區塊_l(n-1)提供標誌位元行208，且更在右邊區塊，即區塊_r(0)、……區塊_r(n-1)提供標誌位元行204。根據這一實施例，分別為每一區塊_l(0)、……以及區塊_l(n-1)提供標誌位元單元208a_0到標誌位元單元208a_(n-1)。另外，分別為每一區塊_r(0)、……區塊_r(n-1)提供標誌位元單元204a_0到標誌位元單元204a_(n-1)。即，在實施例中，每一區塊具有多個標誌位元單元。舉例來說，區塊_l(0)具有多個標誌位元單元208a_0，且區塊_r(0)具有多個標誌位元單元204a_0。在以下描述中，使用區塊_l(0)作為實施例，且其它區塊具有相同配置。
根據實施例，如圖2B所示，使用區塊區塊_l(0)作為實施例，每一區塊_l(0)具有多個標誌位元單元208a_0，且標誌位元單元208a_0的數目與區塊_l(0)的字元線的數目相同。如圖2A和圖2B所示，標誌位元單元208a_0分別耦合到區塊_l(0)的字元線WL0到字元線WL63；即，每一標誌位元單元208a_0耦合到對應的字元線WL。此外，在這一實施例中，每一標誌位元單元208a_0可包括一個標誌位元記憶胞M0（到M63）以充當標誌位元。標誌位元記憶胞M0到標誌位元記憶胞M63與設置在例如區塊_l(0)的每一區塊中的記憶胞基本相同。在這一實施例中，標誌位元記憶胞M0到標誌位元記憶胞M63的閘極分別且一對一耦合到字元線WL0到字元線WL63，且標誌位元記憶胞M0到標誌位元記憶胞M63的一端耦合到位元線BLe。另外，可提供多個記憶胞作為一個標誌位元單元208a_0，這將在下文進一步說明。
此外，雖然在圖2A和圖2B中未繪示，但提供用於標誌位元單元的感測放大器和寫入驅動器。感測放大器和寫入驅動器獨立於用於區塊中的記憶胞的感測放大器和寫入驅動器。
根據本實施例，程式化不是與圖1A和圖1B中所繪示的實施例類似的循序程式化操作。選擇字元線上的待程式化的記憶胞的順序是隨機的。在對記憶陣列110的區塊_l(0)執行程式化操作作為實施例的情況下，控制器120從對應於區塊_l(0)的選定字元線的標誌位元單元208a_0（在這一實施例中即為標誌位元記憶胞）中的一個預讀取資料。如果標誌位元記憶胞M0的資料為指示抹除狀態的“1”，那麼這表示標誌位元記憶胞M0未被程式化。在這種情況下，在接收程式化命令之後，控制器220對區塊_l(0)的選定字元線上的記憶胞執行程式化操作，且對應的標誌位元單元208a_0的標誌位元記憶胞M0也被程式化以指示為“程式化狀態”。在一種情況下，標誌位元記憶胞可以不是在被選擇來程式化的同一字元線。
相反地，標誌位元記憶胞M0的資料預讀取為指示程式化狀態的“0”，這表示標誌位元記憶胞M0被程式化。在這種情況下，在接收程式化命令之後，控制器220對區塊_l(0)的選定字元線上的記憶胞執行程式化操作且跳過對標誌位元記憶胞M0的程式化操作。
另外，在對記憶陣列110的區塊_l(0)執行區塊抹除操作作為實施例的情況下，控制器120從所有標誌位元單元（在這一實施例中即為標誌位元記憶胞）208a_0預讀取資料。如果標誌位元記憶胞M0到標誌位元記憶胞M63中的任一個的資料為指示程式化狀態的“0”，那麼這表示標誌位元記憶胞M0到標誌位元記憶胞M63中的至少一個被程式化，且區塊_l(0)也處於“程式化狀態”。在這種情況下，在接收抹除命令之後，控制器220對區塊_l(0)執行區塊抹除操作，且在區塊抹除操作期間標誌位元記憶胞M0到標誌位元記憶胞M63的資料也被抹除。
相反地，如果標誌位元記憶胞M0到標誌位元記憶胞M63中的任一個的資料預讀取為指示抹除狀態的“1”，那麼這表示標誌位元記憶胞M0到標誌位元記憶胞M63被抹除，且對應區塊_l(0)也處於“抹除狀態”。在這種情況下，在接收抹除命令之後，控制器220跳過區塊抹除操作。
在區塊抹除操作期間，由於同一區塊中的記憶胞和標誌位元記憶胞形成於同一井中，因此標誌位元記憶胞和區塊的記憶胞可同時被抹除。
圖3A和圖3B繪示根據本公開的實施例的執行抹除和程式化操作的流程圖。在以下描述中，使用記憶陣列的一個區塊作為實施例來描述抹除和程式化操作，且這些操作對於其它區塊是相同的，且省略其描述。
圖3A繪示根據本公開的實施例的執行抹除操作的流程圖。如圖3A中所繪示，在步驟S100中，接收抹除命令（區塊抹除）且控制器準備對記憶陣列的區塊執行抹除操作。
在步驟S102中，預讀取同一區塊中的所有標誌位元（標誌位元單元）。舉例來說，在圖1A和圖1B中所繪示的情況下預讀取區塊（區塊_l(0)）中的一個標誌位元（標誌位元單元，例如108a_0），且在圖2A和圖2B中所繪示的情況下預讀取區塊（區塊_l(0)）中的所有標誌位元（標誌位元單元，例如208a_0）。
在步驟S104中，確定標誌位元中的任一個是否為0（即，抹除狀態）。如果確定結果為“是”，那麼繼續進行步驟S108。在步驟S108中，對區塊的記憶胞執行區塊抹除操作，且也在區塊抹除操作期間抹除區塊的標誌位元。接著，結束區塊抹除操作。另外，對於圖1A和圖1B中所繪示的配置，只有一個區塊中的一個標誌位元（標誌位元單元）確定標誌位元是“0”還是“1”。但是，對於圖2A和圖2B中所繪示的配置，預讀取一個區塊中的所有標誌位元（標誌位元單元）且確定標誌位元中的任一個是否為“0”。
相反地，如果確定結果為“否”，那麼繼續進行步驟S106。在步驟S106中，由於預讀取標誌位元指示區塊中的記憶胞和標誌位元處於“抹除狀態”，因此不需要進一步執行區塊抹除操作。因此，在這種情況下，將在步驟S106中跳過區塊抹除操作。接著，結束區塊抹除操作。
圖3B繪示根據本公開的實施例的執行程式化操作的流程圖。如圖3B中所繪示，在步驟S200中，接收程式化命令且控制器準備對記憶陣列的區塊執行程式化操作。
在步驟S202中，從標誌位元單元預讀取待程式化區塊中的標誌位元的資料。舉例來說，在圖1A和圖1B中所繪示的情況下預讀取區塊（區塊_l(0)）中的一個標誌位元（標誌位元單元，例如108a_0）。在依序程式化的情況下，每一區塊具有與第一字元線WL0相關的一個標誌位元（參看圖1B）。在另一實施例中，在圖2A和圖2B中所繪示的情況下預讀取區塊（區塊_l(0)）中的標誌位元（標誌位元單元，例如208a_0）中的一個。在這種情況下，程式化程式不是從第一字元線依序執行，而是通過隨機地選擇字元線來執行。
在步驟S204中，確定預讀取標誌位元是否為“1”（抹除狀態）。如果確定結果為“是”，那麼繼續進行步驟S208。在步驟S208中，對記憶陣列中的區塊的記憶胞進行程式化且也在程式化操作期間對區塊的標誌位元進行程式化。接著，結束程式化操作。
相反地，如果確定結果為“否”，那麼繼續進行步驟S206。在步驟S206中，由於預讀取標誌位元為“0”，且因此指示標誌位元處於“程式化狀態”。因此，在這種情況下，將跳過對標誌位元的程式化操作。接著，結束程式化操作。
在上述實施例中，標誌位元單元具有一個標誌位元記憶胞的實施例用於描述具有本公開的標誌位元的抹除和程式化操作，但本公開不限於此。舉例來說，標誌位元單元可包括多個標誌位元記憶胞。
圖4繪示標誌位元單元具有三個標誌位元記憶胞的配置的實施例。在圖4中，與上述實施例類似，描繪記憶陣列的一個區塊300和標誌位元行302。區塊300包含多個字元線（例如，WL0、……WL(n-1)），且標誌位元行302包含至少一個標誌位元單元304。在這一實施例中，標誌位元單元304具有三個標誌位元記憶胞T1、標誌位元記憶胞T2以及標誌位元記憶胞T3。此外，在這一實施例中，例示出一個標誌位元單元304且耦合到第一字元線WL0，這與圖1A和圖1B中所繪示的配置類似。在一個實施例中，可以n個標誌位元單元304分別一對一耦合到多個字元線WL0、……字元線WL(n-1)的方式設置n個標誌位元單元304，這與圖2A和圖2B中所繪示的配置類似。
如圖4中所繪示，標誌位元記憶胞T1、標誌位元記憶胞T2以及標誌位元記憶胞T3可以區塊300中的記憶胞（未繪示）的結構來實施。標誌位元記憶胞T1、標誌位元記憶胞T2以及標誌位元記憶胞T3的閘極耦合到第一字元線WL0。標誌位元記憶胞T1、標誌位元記憶胞T2以及標誌位元記憶胞T3的一端分別耦合到位元線BLe0、位元線BLe1、位元線BLe2。
在使用標誌位元記憶胞T1、標誌位元記憶胞T2以及標誌位元記憶胞T3作為標誌位元單元304的情況下，可執行多數表決的機制。舉例來說，如果標誌位元記憶胞T1、標誌位元記憶胞T2以及標誌位元記憶胞T3中的兩個的資料被讀取為“1”（或“0”），那麼標誌位元可視為“1”（“0”）。因此，可以容忍一個位元的損失。舉例來說，如果使用五個記憶胞作為標誌位元，那麼只有在兩個位元損失的情況下才會出現錯誤。因此，在這一配置中，可進一步增加標誌位元的準確度。另外，與圖4所繪示的配置類似，標誌位元記憶胞T1、標誌位元記憶胞T2以及標誌位元記憶胞T3可用作錯誤校正碼（error correction code，ECC）碼字的一部分。
如上文所描述，記憶體結構可包括至少一個標誌位元行，至少一個標誌位元行具有用作標誌位元的至少一個標誌位元單元，且至少一個標誌位元單元耦合到多個字元線中的至少一個。圖1A、圖1B、圖2A以及圖2B中的實施例繪示提供一個標誌位元行BLe且每一標誌位元單元具有耦合到標誌位元行的一個標誌位元記憶胞M0（到M63）的配置。圖4中的實施例繪示提供多個標誌位元行（例如，BLe0到BLe2）且每一標誌位元單元具有耦合到標誌位元行的多個標誌位元記憶胞（例如，T1到T3）的配置。
另外，根據本公開的實施例，通過為記憶陣列的每一區塊提供至少一個標誌位元，標誌位元將首先被預讀取以確定待抹除的區塊是處於抹除狀態還是程式化狀態。如果待抹除的區塊處於抹除狀態，那麼即使接收到抹除命令，也不需要執行區塊抹除操作。由於預讀取標誌位元的時間比預讀取整個區塊的時間少很多，因此可顯著地減少預讀取時間且也可減少執行區塊抹除操作的時間。
100、200:記憶體結構 104、108、204、208、302:標誌位元行 104a_0…104a_(n-1)、108a_0…108a_(n-1)、204a_0…204a_(n-1)、208a_0…208a_(n-1)、304:標誌位元單元 110、210:記憶陣列 120、220:控制器 130、230:X-解碼器 300:區塊 BL0…BLm-1、Ble、BLe0、BLe1、BLe2:位元線 M0…M63、T1、T2、T3:標誌位元記憶胞 S100、S102、S104、S106、S108、S200、S202、S204、S206、S208:步驟 WL、WL1…WL63:字元線 WL0:第一字元線
圖1A-1B和圖2A-2B繪示根據本公開的不同實施例的示意性記憶體結構。 圖3A-3B繪示根據本公開的實施例的執行抹除和程式化操作的流程圖。 圖4繪示標誌位元單元具有三個標誌位元記憶胞的配置例。
100:記憶體結構
104、108:標誌位元行
104a_0...104a_(n-1)、108a_0...108a_(n-1):標誌位元單元
110:記憶陣列
120:控制器
130:X-解碼器

Claims (16)

  1. 一種具有標誌位元的記憶體結構，包括： 記憶陣列，具有多個區塊，所述多個區塊中的每一個具有耦合到記憶胞的多個字元線； 至少一個標誌位元行，具有用作標誌位元的至少一個標誌位元單元，且所述至少一個標誌位元單元耦合到所述多個字元線中的至少一個；以及 控制器，對所述記憶陣列執行控制， 其中在對所述記憶陣列執行程式化操作時，對於所述多個區塊中的每一個，所述控制器從所述至少一個標誌位元單元預讀取資料，且在所述資料為指示抹除狀態的第一數值的情況下對所述至少一個標誌位元單元進行程式化且對所述記憶陣列執行所述程式化操作；以及 在對所述記憶陣列的所述多個區塊執行區塊抹除操作時，對於所述多個區塊中的每一個，所述控制器從所述至少一個標誌位元單元預讀取所述資料，且在所述資料為指示程式化狀態的第二數值的情況下，在對所述記憶陣列的所述區塊執行所述區塊抹除操作期間抹除所述至少一個標誌位元單元，且所述控制器在所述資料為所述第一數值的情況下跳過所述區塊抹除操作。
  2. 如請求項1所述具有標誌位元的記憶體結構，其中在執行所述程式化操作時，所述控制器在所述資料為所述第二數值的情況下，進一步對所述記憶陣列執行所述程式化操作且跳過對所述至少一個標誌位元單元進行程式化。
  3. 如請求項1所述的具有標誌位元的記憶體結構，其中在提供一個標誌位元行和一個標誌位元單元的情況下，所述一個標誌位元單元具有一個標誌位元記憶胞，且所述一個標誌位元記憶胞耦合到所述多個字元線中的第一字元線。
  4. 如請求項3所述具有標誌位元的記憶體結構，其中 在執行所述程式化操作時，所述控制器從所述一個標誌位元單元預讀取所述資料，且在所述資料為所述第一數值的情況下對所述一個標誌位元單元進行程式化且對所述記憶陣列執行所述程式化操作；以及 在執行所述區塊抹除操作時，所述控制器在所述一個標誌位元單元具有所述第二數值的所述資料的情況下，在執行所述區塊抹除操作期間抹除所述一個標誌位元單元，且所述控制器在所述資料為所述第一數值的情況下跳過所述區塊抹除操作。
  5. 如請求項1所述具有標誌位元的記憶體結構，其中在提供一個標誌位元行和多個標誌位元單元的情況下，所述標誌位元單元中的每一個具有一個標誌位元記憶胞，且所述多個標誌位元單元分別一對一耦合到所述多個字元線。
  6. 如請求項5所述具有標誌位元的記憶體結構，其中， 在執行所述程式化操作時，所述控制器從多個標誌位元單元中的一個預讀取所述資料，且在所述資料為所述第一數值的情況下對多個標誌位元單元中的所述一個進行程式化且對所述記憶陣列執行所述程式化操作；以及 在執行所述區塊抹除操作時，所述控制器在所述多個標誌位元單元中的任一個具有所述第二數值的資料的情況下在執行所述區塊抹除操作期間抹除所述多個標誌位元單元，且所述控制器在所述資料具有所述第一數值的情況下跳過所述區塊抹除操作。
  7. 如請求項1所述具有標誌位元的記憶體結構，其中所述至少一個標誌位元單元包括一個標誌位元記憶胞。
  8. 如請求項1所述具有標誌位元的記憶體結構，其中所述至少一個標誌位元行具有多個標誌位元行，且所述至少一個標誌位元單元包括多個標誌位元記憶胞。
  9. 如請求項1所述具有標誌位元的記憶體結構，其中所述至少一個標誌位元單元中的所述資料用作錯誤校正碼碼字的一部分。
  10. 如請求項1所述具有標誌位元的記憶體結構，其中所述第一數字值為1且所述第二數字值為0。
  11. 一種用於具有標誌位元的記憶體結構的操作方法，所述記憶體結構包含：記憶陣列，具有多個區塊且所述多個區塊中的每一個具有多個字元線；以及至少一個標誌位元行，具有用作標誌位元的至少一個標誌位元單元，且所述至少一個標誌位元單元耦合到所述多個字元線中的至少一個，所述操作方法包括： 在對所述記憶陣列執行程式化操作時，對於所述多個區塊中的每一個，從所述至少一個標誌位元單元預讀取資料，且在所述資料為指示抹除狀態的第一數值的情況下對所述至少一個標誌位元單元進行程式化且對所述記憶陣列執行所述程式化操作；以及 在對所述記憶陣列的所述區塊執行區塊抹除操作時，對於所述多個區塊中的每一個，從所述至少一個標誌位元單元預讀取所述資料，在所述資料為指示程式化狀態的第二數值的情況下，在對所述記憶陣列的所述區塊執行所述區塊抹除操作期間抹除所述至少一個標誌位元單元，且在所述資料為所述第一數值的情況下跳過所述區塊抹除操作。
  12. 如請求項11所述用於具有標誌位元的記憶體結構的操作方法，在執行所述程式化操作時，在所述資料為所述第二數值的情況下進一步對所述記憶陣列執行所述程式化操作且跳過對所述至少一個標誌位元單元進行程式化。
  13. 如請求項11所述用於具有標誌位元的記憶體結構的操作方法，其中在提供一個標誌位元行和一個標誌位元單元的情況下，所述一個標誌位元單元具有一個標誌位元記憶胞且所述一個標誌位元記憶胞耦合到所述多個字元線中的第一字元線， 所述操作方法包括： 在執行所述程式化操作時，所述控制器從所述一個標誌位元單元預讀取所述資料，且在所述資料為所述第一數值的情況下，對所述一個標誌位元單元進行程式化且對所述記憶陣列執行所述程式化操作；以及 在執行所述區塊抹除操作時，所述控制器在所述一個標誌位元單元具有所述第二數值的資料的情況下，在執行所述區塊抹除操作期間抹除所述一個標誌位元單元，且所述控制器在所述資料為所述第一數值的情況下跳過所述區塊抹除操作。
  14. 如請求項11所述用於具有標誌位元的記憶體結構的操作方法，其中在提供一個標誌位元行和多個標誌位元單元的情況下，所述標誌位元單元中的每一個具有一個標誌位元記憶胞且所述多個標誌位元單元分別一對一耦合到所述多個字元線， 所述操作方法包括： 在執行所述程式化操作時，所述控制器從所述多個標誌位元單元中的一個預讀取所述資料，且在所述資料為所述第一數值的情況下，對多個標誌位元單元中的所述一個進行程式化且對所述記憶陣列執行所述程式化操作；以及 在執行所述區塊抹除操作時，所述控制器在所述多個標誌位元單元中的任一個具有所述第二數值的資料的情況下，在執行所述區塊抹除操作期間抹除所述多個標誌位元單元，且所述控制器在所述資料具有所述第一數值的情況下跳過所述區塊抹除操作。
  15. 如請求項11所述用於具有標誌位元的記憶體結構的操作方法，進一步使用所述至少一個標誌位元單元中的所述資料作為錯誤校正碼碼字的一部分。
  16. 如請求項11所述用於具有標誌位元的記憶體結構的操作方法，其中所述第一數字值為1且所述第二數字值為0。
TW111112822A 2021-05-27 2022-04-01 具有標誌位元的記憶體結構和其操作方法 TWI784904B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/331,661 2021-05-27
US17/331,661 US11443814B1 (en) 2021-05-27 2021-05-27 Memory structure with marker bit and operation method thereof

Publications (2)

Publication Number Publication Date
TWI784904B TWI784904B (zh) 2022-11-21
TW202247181A true TW202247181A (zh) 2022-12-01

Family

ID=83196069

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111112822A TWI784904B (zh) 2021-05-27 2022-04-01 具有標誌位元的記憶體結構和其操作方法

Country Status (3)

Country Link
US (1) US11443814B1 (zh)
CN (1) CN115410626A (zh)
TW (1) TWI784904B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477494B1 (ko) * 1995-01-31 2005-03-23 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
DE602004031888D1 (de) * 2004-05-27 2011-04-28 Silverbrook Res Pty Ltd Verfahren zum mindestens teilweisen kompensieren von fehlern bei der tintenpunktpositionierung aufgrund von fehlerhafter drehverschiebung
US20070039060A1 (en) * 2005-08-12 2007-02-15 Jamieson Georges E Methods and systems for programming secure data into programmable and irreversible cells
US8208310B2 (en) * 2010-05-04 2012-06-26 Sandisk Technologies Inc. Mitigating channel coupling effects during sensing of non-volatile storage elements
TWI459203B (zh) 2012-10-02 2014-11-01 Winbond Electronics Corp 資料儲存裝置以及非揮發性記憶體控制方法
US9286160B2 (en) 2014-02-07 2016-03-15 Stmicroelectronics S.R.L. System and method for phase change memory with erase flag cells
CN109841259B (zh) 2017-11-29 2020-12-29 北京兆易创新科技股份有限公司 提高nor型存储阵列读取速度的方法及装置
JP2020149745A (ja) * 2019-03-13 2020-09-17 キオクシア株式会社 半導体記憶装置

Also Published As

Publication number Publication date
CN115410626A (zh) 2022-11-29
TWI784904B (zh) 2022-11-21
US11443814B1 (en) 2022-09-13

Similar Documents

Publication Publication Date Title
TWI485716B (zh) 操作快閃記憶元件之方法
KR101517597B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 전압 생성방법
US7610525B2 (en) Defective memory block identification in a memory device
JP4828938B2 (ja) 不揮発性半導体記憶装置及びその駆動方法
JP3672435B2 (ja) 不揮発性メモリ装置
US7221587B2 (en) Semiconductor device and programming method
JPH10222995A (ja) 半導体不揮発性記憶装置
JP5238741B2 (ja) 不揮発性半導体記憶装置
JP6144729B2 (ja) 半導体記憶装置
JP2007305210A (ja) 半導体記憶装置
JP2006114078A (ja) 不揮発性半導体記憶装置及びその動作方法
JP5028967B2 (ja) 半導体記憶装置および半導体記憶装置の制御方法
JP2006031872A (ja) 半導体記憶装置
JP6131207B2 (ja) 半導体記憶装置
JP4610951B2 (ja) プログラムされたメモリセルとプログラム及び消去可能なメモリセルを含むメモリ装置
JP2009146474A (ja) 不揮発性半導体記憶装置
JP2009123256A (ja) 不揮発性半導体記憶装置
JP2007052908A (ja) 不揮発性メモリセルを消去する方法
JP2006302342A (ja) 不揮発性半導体メモリ装置とメモリシステム
JPWO2006059375A1 (ja) 半導体装置および半導体装置の制御方法
JP2004253079A (ja) 不揮発性半導体記憶装置および記憶装置並びに不良記憶素子検出修復方法
US8086786B2 (en) Non-volatile memory device and associated programming method
JP4672673B2 (ja) 半導体装置および半導体装置の制御方法
JP4980914B2 (ja) 半導体装置およびその制御方法
TWI784904B (zh) 具有標誌位元的記憶體結構和其操作方法