TW202236564A - 晶圓以及探頭 - Google Patents

晶圓以及探頭 Download PDF

Info

Publication number
TW202236564A
TW202236564A TW111105319A TW111105319A TW202236564A TW 202236564 A TW202236564 A TW 202236564A TW 111105319 A TW111105319 A TW 111105319A TW 111105319 A TW111105319 A TW 111105319A TW 202236564 A TW202236564 A TW 202236564A
Authority
TW
Taiwan
Prior art keywords
electrode
wafer
electrodes
probe
region
Prior art date
Application number
TW111105319A
Other languages
English (en)
Other versions
TWI788224B (zh
Inventor
人見達郎
吉水康人
三浦正幸
井上新
堂前宏之
中澤弘一
宮岡己利
早坂一人
佐貫朋也
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202236564A publication Critical patent/TW202236564A/zh
Application granted granted Critical
Publication of TWI788224B publication Critical patent/TWI788224B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

實施方式提供一種能夠抑制晶圓及探針卡間的通訊可靠性的劣化的晶圓以及探頭。一實施方式的晶圓（10）包括：基板（11），具有相互不重疊的第一區域（RA）及第二區域（RB）；第一晶片單元及第二晶片單元（100），分別設置於基板上；第一電極（16A）及第二電極（16B），分別與第一晶片單元電性連接；以及第三電極（16A）及第四電極（16B），分別與第二晶片單元電性連接。第一電極及第三電極配置於第一區域。第二電極及第四電極配置於第二區域。第一區域為獨立於設置有第一晶片單元及第二晶片單元的區域的區域。

Description

晶圓以及探針
實施方式是有關於一種晶圓（wafer）以及探頭（prober）。 [相關申請案]
本申請案享有以PCT國際專利申請案JP2021/009072號（申請日：2021年3月8日）為基礎申請案的優先權。本申請案藉由參照該基礎申請案而包含基礎申請案的全部內容。
已知有一種探頭，其構成為使晶圓與探針卡（probe card）電性連接。於晶圓內設置多個晶片單元。探針卡構成為控制晶圓內的多個晶片單元。
實施方式提供一種能夠抑制晶圓及探針卡間的通訊可靠性的劣化的晶圓以及探頭。
實施方式的晶圓包括：基板，具有相互不重疊的第一區域及第二區域；第一晶片單元及第二晶片單元，分別設置於所述基板上；第一電極及第二電極，分別與所述第一晶片單元電性連接；以及第三電極及第四電極，分別與所述第二晶片單元電性連接。所述第一電極及所述第三電極配置於所述第一區域。所述第二電極及所述第四電極配置於所述第二區域。所述第一區域為獨立於設置有所述第一晶片單元及所述第二晶片單元的區域的區域。
以下，參照圖式來說明實施方式。再者，於以下的說明中，對具有同一功能及結構的結構要素標注共同的參照符號。另外，於將具有共同的參照符號的多個結構要素加以區別的情況下，對該共同的參照符號標注添標來加以區別。再者，於多個結構要素不需要特別區別的情況下，對該多個結構要素僅標注共同的參照符號，並不標注添標。
1.第一實施方式 首先，對第一實施方式進行說明。
1.1 結構 1.1.1 資訊處理系統 對第一實施方式的資訊處理系統的結構進行說明。圖1是表示第一實施方式的資訊處理系統的結構的框圖。如圖1所示，資訊處理系統1包含主機機器2及儲存系統（Storage System）3。
主機機器2為使用儲存系統3來處理資料的資料處理裝置。主機機器2例如為資料中心內的伺服器（server）。
儲存系統3為構成為與主機機器2連接的存儲裝置。儲存系統3例如是構成為於設置有記憶體設備的晶圓中進行存取的固態硬碟（solid state drive，SSD）。儲存系統3根據來自主機機器2的請求（指令（command））來執行資料的程式處理及讀處理。
1.1.2 儲存系統 其次，繼續參照圖1來說明第一實施方式的儲存系統的內部結構。
儲存系統3包括晶圓貯藏庫（stocker）4、晶圓搬送機5、探頭6、多個儲存晶圓10以及探針卡20。
晶圓貯藏庫4保管未設置於探頭6的多個儲存晶圓10。
晶圓搬送機5具有在晶圓貯藏庫4與探頭6之間搬送儲存晶圓10的功能。
於探頭6中設置儲存晶圓10及探針卡20。探頭6具有使儲存晶圓10與探針卡20之間電性連接的功能。另外，探頭6執行用於使儲存晶圓10與探針卡20之間電性連接的各種控制處理。
儲存晶圓10為於內部設置有具有存儲資料的功能的記憶體設備（未圖示）的晶圓。探針卡20為於表面上設置有控制儲存晶圓10的記憶體控制器（未圖示）的卡基板。藉由利用探頭6進行的控制處理，儲存晶圓10內的記憶體設備與探針卡20上的記憶體控制器進行物理性且電性連接。
1.1.3 探頭 其次，對第一實施方式的探頭的內部結構進行說明。
1.1.3.1 通訊功能 參照圖2來說明第一實施方式的探頭的通訊功能。圖2是表示第一實施方式的主機機器及探頭的結構的一例的框圖。於圖2中示出在探頭6內將儲存晶圓10與探針卡20物理性且電性連接時的連接關係的一例。如圖2所示，探頭6更包括介面（interface）控制系統7、驅動控制系統8以及溫度控制系統9。儲存晶圓10包含多個記憶體晶片單元100。探針卡20包含多個記憶體控制器晶片200。
介面控制系統7為主要控制與探頭6內的資料傳輸有關的介面的電路。例如，介面控制系統7將自主機機器2接收到的請求及資料轉送至探針卡20。介面控制系統7將自探針卡20接收到的資料轉送至主機機器2。介面控制系統7經由主機匯流排而與主機機器2連接。主機匯流排例如遵循於快捷外設互聯標準（Peripheral Component Interconnect express，PCIe） TM。另外，於使儲存晶圓10與探針卡20接觸的情況下，介面控制系統7執行對於驅動控制系統8及溫度控制系統9的各種控制。
驅動控制系統8包含：轉矩機構，可使儲存晶圓10與探針卡20之間的相對位置三維地自由位移；及控制部，控制轉矩機構（均未圖示）。而且，驅動控制系統8具有藉由由控制部驅動轉矩機構來使儲存晶圓10與探針卡20接觸的功能。
另外，驅動控制系統8包含壓力感測器PS。壓力感測器PS構成為測量儲存晶圓10與探針卡20接觸時產生的壓力的二維分佈。驅動控制系統8的控制部控制轉矩機構的輸出，以使由壓力感測器PS測量的壓力的二維分佈滿足條件。關於利用驅動控制系統8進行的使用壓力感測器PS的轉矩機構的壓力控制方法的詳細情況，將於下文敘述。
溫度控制系統9控制設置於探頭6內的儲存晶圓10及探針卡20所被暴露的溫度環境。例如，溫度控制系統9構成為基於由溫度感測器（未圖示）測量的溫度而將儲存晶圓10及探針卡20的溫度保持為一定範圍。
多個記憶體控制器晶片200分別包含系統單晶片（System-on-a-Chip，SoC）之類的積體電路。多個記憶體控制器晶片200分別例如具有現場可程式邏輯閘陣列（Field Programmable Gate Array，FPGA）功能。多個記憶體控制器晶片200分別與多個記憶體晶片單元100的組電性連接。於圖2的例子中，k個記憶體晶片單元100_1、…、及100_k並聯連接於一個記憶體控制器晶片200（k為2以上的整數）。多個記憶體控制器晶片200分別基於來自介面控制系統7的指示而並行控制k個記憶體晶片單元100_1～100_k。
具體而言，例如，記憶體控制器晶片200基於來自主機機器2的寫請求而將寫資料寫入至作為寫入對象的記憶體晶片單元100中。另外，記憶體控制器晶片200基於來自主機機器2的讀請求而自作為讀出對象的記憶體晶片單元100讀出讀資料。而且，記憶體控制器晶片200經由介面控制系統7而將讀資料發送至主機機器2。
多個記憶體晶片單元100分別為晶片單元。晶片單元為以切割晶圓後的晶片級亦能發揮功能的設備的單位。再者，於儲存系統3中，儲存晶圓10未被切割而以晶圓級使用。因此，多個記憶體晶片單元100分別於在不被切成晶片級的情況下設置於一個儲存晶圓10上的狀態下作為記憶體設備發揮功能。多個記憶體晶片單元100構成為相互獨立地執行資料的寫處理及讀處理。多個記憶體晶片單元100分別包含：多個記憶體胞元，分別非揮發地存儲資料；及控制電路，控制多個記憶體胞元。多個記憶體晶片單元100分別例如為反及（Not AND，NAND）型快閃記憶體。
再者，儲存晶圓10與探針卡20之間的電性連接是經由記憶體匯流排BUS來實現。記憶體匯流排BUS例如遵循於單一資料速率（single data rate，SDR）介面、切換雙倍資料速率（double data rate，DDR）介面或開放式反及快閃介面（Open NAND flash interface，ONFI）。圖3是表示第一實施方式的記憶體匯流排中所使用的訊號及電壓的一例的框圖。
記憶體匯流排BUS中所使用的訊號例如包含晶片賦能（Chip Enable）訊號CEn、指令鎖存賦能（Command Latch Enable）訊號CLE、位址鎖存賦能（Address Latch Enable）訊號ALE、寫賦能（Write Enable）訊號WEn、讀賦能（Read Enable）訊號REn、寫保護（Write Protect）訊號WPn、就緒/忙碌訊號RBn及輸入/輸出訊號I/O。於本說明書中，訊號名稱的末尾的n是指該訊號於「L（低（Low））」位準的情況下被斷言。
晶片賦能訊號CEn為用於使記憶體晶片單元100賦能的訊號。
指令鎖存賦能訊號CLE為向記憶體晶片單元100通知對記憶體晶片單元100的輸入訊號I/O是指令的訊號。
位址鎖存賦能訊號ALE為向記憶體晶片單元100通知對記憶體晶片單元100的輸入訊號I/O是位址的訊號。
寫賦能訊號WEn為用於將輸入訊號I/O取入至記憶體晶片單元100中的訊號。
讀賦能訊號REn為用於自記憶體晶片單元100中讀出輸出訊號I/O的訊號。
寫保護訊號WPn為用於向記憶體晶片單元100指示寫入資料及禁止擦除的訊號。
就緒/忙碌訊號RBn為表示記憶體晶片單元100是就緒狀態還是忙碌狀態的訊號。就緒狀態為記憶體晶片單元100可接收來自記憶體控制器晶片200的命令的狀態。忙碌狀態為記憶體晶片單元100無法接收來自記憶體控制器晶片200的命令的狀態。關於就緒/忙碌訊號RBn，「L」位準表示忙碌狀態。
輸入/輸出訊號I/O例如為8位（bit）的訊號。輸入/輸出訊號I/O為在記憶體晶片單元100與記憶體控制器晶片200之間被收發的資料的實體。輸入/輸出訊號I/O包含指令、位址、以及寫資料及讀資料等資料。
另外，例如使用記憶體匯流排BUS將電壓VSS及電壓VCC供給至記憶體晶片單元100。電壓VSS為接地電壓。電壓VCC為電源電壓。
再者，於以下的說明中，晶片賦能訊號CEn、指令鎖存賦能訊號CLE、位址鎖存賦能訊號ALE、寫賦能訊號WEn、讀賦能訊號REn、寫保護訊號WPn、就緒/忙碌訊號RBn及輸入/輸出訊號I/O亦簡稱為訊號。另外，電壓VSS及電壓VCC亦簡稱為訊號。
1.1.3.2 結構 其次，參照圖4來說明第一實施方式的探頭的結構。圖4是表示第一實施方式的探頭的結構的一例的剖面圖。於圖4中示出設置有儲存晶圓10及探針卡20的狀態下的探頭6的剖面圖。
以下，將於探頭6上設置儲存晶圓10的面設為XY平面。將與XY平面垂直的方向設為Z方向。而且，亦將沿著Z方向自儲存晶圓10朝向探針卡20的方向稱為上方向。
儲存晶圓10中的與探針卡20相向的面亦稱為儲存晶圓10的「上表面」或「第一面」。儲存晶圓10中的設置於探頭6上的面亦稱為儲存晶圓10的「下表面」或「第二面」。探針卡20中的與儲存晶圓10的上表面相向的面亦稱為探針卡20的「下表面」或與儲存晶圓10的「相向面」。探針卡20中的探針卡20的下表面的相反側的面亦稱為探針卡20的「上表面」。
如圖4所示，探頭6包括底座31、多個載台32-1、32-2及32-3、晶圓卡盤33、頭載台34、加強板（Stiffener）35、卡支架36、固定件37、支柱38以及測試頭39。
底座31支撐多個載台32-1～32-3及晶圓卡盤33。具體而言，於底座31的上表面設置具有X位移機構的載台32-1。於載台32-1的上表面設置具有Y位移機構的載台32-2。於載台32-2的上表面設置具有Zθ位移機構的載台32-3。
載台32-1～載台32-3為驅動控制系統8的轉矩機構的一部分。載台32-1構成為藉由X位移機構而相對於底座31在X方向上自由移動。載台32-2構成為藉由Y位移機構而相對於載台32-1在Y方向上自由移動。載台32-3構成為藉由Zθ位移機構而相對於載台32-2在Z方向上自由移動，並且於XY平面上自由旋轉。即，X位移機構、Y位移機構及Zθ位移機構可使儲存晶圓10相對於探針卡20自由位移。
另外，Zθ位移機構可將儲存晶圓10與探針卡20接觸時產生的XY平面內的壓力分佈控制為任意的分佈。即，Zθ位移機構構成為形成對相互不重疊的至少兩個區域施加的壓力相互不同的壓力分佈。
於載台32-3的上表面上設置晶圓卡盤33。晶圓卡盤33為支撐儲存晶圓10的平台。於晶圓卡盤33內例如包含有溫度感測器、加熱器及冷卻器（均未圖示）。加熱器及冷卻器構成為使儲存晶圓10的溫度上升及降低。溫度控制系統9藉由基於來自溫度感測器的資訊來驅動加熱器及冷卻器，從而可經由晶圓卡盤33將儲存晶圓10的溫度保持為規定的範圍。
頭載台34藉由支柱38而支撐於晶圓卡盤33的上方。頭載台34例如具有環形狀。於頭載台34的環的內側的空間內設置分別為環形狀的加強板35及卡支架36。加強板35設置於探針卡20的上表面上，並在與卡支架36之間夾持探針卡20。卡支架36於卡支架36的環的內側的空間內支撐探針卡20。探針卡20藉由固定件37而固定於加強板35及卡支架36。藉此，探針卡20的相對於晶圓卡盤33的於XY平面內的位置被固定，且因熱膨脹等所引起的位移得到抑制。
於頭載台34及加強板35的上表面上設置測試頭39。測試頭39例如藉由與探針卡20電性連接而作為介面控制系統7發揮功能。另外，測試頭39於內部配置壓力感測器PS。壓力感測器PS構成為測量儲存晶圓10與探針卡20接觸時產生的壓力分佈。壓力感測器PS例如包含多個感測器元件。多個感測器元件於XY平面內分散配置。
藉由以上所述的結構，驅動控制系統8可於XY平面內對至少兩個區域施加不同的壓力，並且使儲存晶圓10與探針卡20物理性接觸。
再者，於頭載台34上亦可設置用於檢測儲存晶圓10上的代表位置的相機（未圖示）。作為儲存晶圓10上的代表位置，例如有晶圓的外緣或設置於晶圓上的對準標記等。驅動控制系統8可基於根據來自相機的資訊來更正確地識別基準位置。藉此，驅動控制系統8可相對於儲存晶圓10及探針卡20進行精密對位的控制。
1.1.4 儲存晶圓及探針卡的剖面結構 其次，對第一實施方式的儲存晶圓及探針卡的剖面結構進行說明。圖5是表示第一實施方式的探頭中所設置的儲存晶圓及探針卡的結構的一例的剖面圖。
如圖5所示，儲存晶圓10包括基板11、元件層12、多個電極13、絕緣體層14、多條配線15以及多個電極16。探針卡20除包含多個記憶體控制器晶片200以外，還包含基板21、多條配線22及多個電極23。
基板11例如為矽晶圓。於基板11的上表面上設置元件層12。元件層12為設置多個記憶體晶片單元100的層。再者，於圖5的例子中，關於元件層12內的多個記憶體晶片單元100，省略圖示。
於元件層12的上表面上設置多個電極13。多個電極13分別設置於相對應的記憶體晶片單元100的正上方。即，多個電極13分別為再配置前的電極。多個電極13分別例如為平板狀的墊電極。相互相鄰的兩個電極13配置成相離間隔w1。多個電極13例如包含鋁（Al）。
以覆蓋元件層12的上表面及多個電極13的上表面的方式設置絕緣體層14。絕緣體層14例如包含聚醯亞胺。
於絕緣體層14的上表面上設置多個電極16。多個電極16配置於獨立於設置相對應的多個電極13（相對應的記憶體晶片單元100）的區域的區域。即，多個電極16分別為再配置後的電極。多個電極16分別例如為平板狀的墊電極。相互相鄰的兩個電極16配置成相離間隔w2。間隔w2長於間隔w1。另外，多個電極16各自的面積大於多個電極13各自的面積。多個電極16例如包含鎳（Ni）及/或金（Au）。
於絕緣體層14內設置將多個電極13與多個電極16電性連接的多條配線15。多條配線15為用於將多個電極13再配置於多個電極16上的再配線。於圖5的例子中，關於將所圖示的電極13與未圖示的電極16之間電性連接的配線15，省略圖示。多條配線15例如包含銅（Cu）。
基板21例如包含印刷基板。於基板21的上表面上設置多個記憶體控制器晶片200。於基板21的下表面上設置多個電極23。多個電極23設置於與多個電極16對應的位置。多個電極23分別例如為具有銷形狀的探針電極。於基板21內設置多條配線22。多條配線22將多個記憶體控制器晶片200與多個電極23電性連接。
1.1.5 儲存晶圓的佈局 其次，對第一實施方式的儲存晶圓的佈局進行說明。圖6是表示第一實施方式的儲存晶圓的多個記憶體晶片單元及再配置前的多個電極的佈局的一例的平面圖。圖7是表示第一實施方式的儲存晶圓的再配置後的多個電極的佈局的一例的平面圖。
首先，參照圖6來說明多個記憶體晶片單元100及再配置前的多個電極13的佈局。如圖6所示，多個記憶體晶片單元100於XY平面內呈矩陣狀配置。
於俯視時，多個電極13配置於設置相對應的記憶體晶片單元100的區域內。於圖6的例子中，示出與一個記憶體晶片單元100對應的多個電極13在X方向上排列的情況。然而，並不限於此，多個電極13亦可於設置相對應的記憶體晶片單元100的區域內呈矩陣狀配置。
與一個記憶體晶片單元100對應的多個電極13包含多個電極13A及多個電極13B。關於電極13A與電極13B，用於獲得與電極23的充分電性連接所需的最小壓力（壓力臨限值）不同。例如，電極13A的壓力臨限值ThA大於電極13B的壓力臨限值ThB。電極13A例如為用於供給電壓的電極。電極13B例如為用於通訊訊號的電極。
其次，參照圖7來說明再配置後的多個電極16的佈局。如圖7所示，於俯視時，多個電極16配置於獨立於設置相對應的記憶體晶片單元100的區域的區域。
與一個記憶體晶片單元100對應的多個電極16包含多個電極16A及多個電極16B。電極16A例如為用於供給電壓的電極。電極16B例如為用於通訊訊號的電極。因此，電極16A及電極16B分別具有與電極13A及電極13B同等的壓力臨限值。
於絕緣體層14的上表面上，多個電極16A及16B分別配置於區域RA及區域RB。區域RA及區域RB為相互不重疊的區域。於圖7的例子中，區域RA及區域RB例如於儲存晶圓10的上表面上為同心圓狀的區域。即，於俯視時，區域RB包含儲存晶圓10的中心。而且，區域RA相對於儲存晶圓10的中心位於區域RB的外側。
再者，區域RA及區域RB亦可並非同心圓狀的區域。區域RA及區域RB只要是相互不重疊且獨立於設置多個記憶體晶片單元100的區域的區域即可。具體而言，例如，區域RA及區域RB分別可為儲存晶圓10的上表面上的紙面左側的區域及右側的區域。另外，在區域RA與區域RB之間亦可設置不屬於區域RA及區域RB的任一者的邊界區域。於邊界區域可不設置電極16A及電極16B。
記憶體晶片單元100及記憶體控制器晶片200經由如上所述的多個電極13及多個電極16而電性連接。圖8是表示第一實施方式的記憶體晶片單元與記憶體控制器晶片之間的電連接路徑的示意圖。
如圖8所示，記憶體晶片單元100與配置於設置該記憶體晶片單元100的區域的多個電極13A及13B電性連接。多個電極13A及13B經由在絕緣體層14內沿Z方向延伸的多條配線15而與多個電極16A及16B電性連接。多個電極16A及16B與多個電極13A與13B不同，配置於獨立於設置相對應的記憶體晶片單元100的區域的區域。具體而言，多個電極16A及16B分別配置於相互不重疊的區域RA及區域RB。而且，多個電極16A及16B構成為經由相對應的多個電極23及多條配線22而與探針卡20上的相對應的記憶體控制器晶片200電性連接。
藉由以上所述的結構，可於相互不重疊的區域RA及區域RB分別配置設置於儲存晶圓10上的全部電極16A與全部電極16B。因此，可使各別地控制對全部電極16A施加的壓力與對全部電極16B施加的壓力的問題歸結於各別地控制對區域RA施加的壓力與對區域RB施加的壓力的問題。
1.2 壓力控制動作 其次，對第一實施方式的探頭中的壓力控制動作進行說明。圖9是表示第一實施方式的探頭中的壓力控制動作的一例的流程圖。於圖9中，包含用於將儲存晶圓10與探針卡20之間物理性且電性連接的處理（觸壓（touch down）處理）時的壓力控制動作。
如圖9所示，當接收到使儲存晶圓10與探針卡20之間電性連接這一主旨的指示時（開始），驅動控制系統8驅動轉矩機構來變更多個電極16與多個電極23之間的距離（S1）。
驅動控制系統8判定多個電極16及多個電極23是否接觸（S2）。具體而言，例如，驅動控制系統8基於自相機等獲得的資訊來決定轉矩機構的位移量。然後，驅動控制系統8藉由使Zθ位移機構移動所決定的位移量，從而判定為多個電極16及多個電極23已接觸。
於Zθ位移機構的位移量未達到所決定的位移量的情況下（S2；否（no）），驅動控制系統8繼續變更多個電極16與多個電極23之間的距離（S1）。於Zθ位移機構的位移量達到所決定的位移量的情況下（S2；是（yes）），驅動控制系統8自壓力感測器PS獲取二維壓力分佈（S3）。
於S3的處理之後，驅動控制系統8基於所獲取的二維壓力分佈來判定區域RB中的壓力PB是否未滿壓力臨限值ThB（S4）。於區域RB中的壓力PB為壓力臨限值ThB以上的情況下（S4；否（no）），驅動控制系統8使對區域RB施加的壓力PB減少（S5）。於S5的處理之後，處理進入S3。藉此，使對區域RB施加的壓力PB減少，直至區域RB中的壓力PB未滿壓力臨限值ThB為止。
於區域RB中的壓力PB未滿壓力臨限值ThB的情況下（S4；是（yes）），驅動控制系統8基於所獲取的二維壓力分佈來判定區域RA中的壓力PA是否為壓力臨限值ThA以上（S6）。於區域RA中的壓力PA未滿壓力臨限值ThA的情況下（S6；否（no）），驅動控制系統8使對區域RA施加的壓力PA增加（S7）。於S7的處理之後，處理進入S3。藉此，使對區域RA施加的壓力PA增加，直至區域RB中的壓力PB未滿壓力臨限值ThB且區域RA中的壓力PA為壓力臨限值ThA以上為止。
於區域RA中的壓力PA為壓力臨限值ThA以上的情況下（S6；是（yes）），驅動控制系統8決定對區域RA及區域RB施加的壓力PA及壓力PB（S8）。
當S8的處理結束時，驅動控制系統8判定為電極16A及電極16B分別已與相對應的電極23電性連接。藉此，壓力控制動作結束（結束）。
1.3 第一實施方式的效果 根據第一實施方式，可抑制儲存晶圓及探針卡間的通訊可靠性的劣化。以下，使用圖10來說明本效果。圖10是表示第一實施方式的探頭中的對兩個區域施加的壓力的差異的一例的示意圖。
多個電極16A及16B分別配置於獨立於相對應的記憶體晶片單元100的設置區域且相互不重疊的區域RA及區域RB。藉此，無論對應於哪一記憶體晶片單元100，均可將全部電極16A彙集於區域RA，且將全部電極16B彙集於區域RB。
作為補充，多個電極13A及13B均配置於設置相對應的記憶體晶片單元100的區域內。藉此，當以晶圓級觀察時，多個電極13A及13B混合存在於與探針卡20的接觸面的整個區域。因此，有可能難以對多個電極13A及13B的各個施加適當的壓力。
根據第一實施方式，多個電極13A及13B經由多條配線15而再配置於多個電極16A及16B上。藉此，如圖10所示，可將具有不同的壓力臨限值的多個電極16A與多個電極16B分開配置於相互不同的區域RA及區域RB。因此，可提高驅動控制系統8的壓力控制性。
而且，驅動控制系統8更包括壓力感測器PS，所述壓力感測器PS構成為獲取包含區域RA及區域RB的區域的二維壓力分佈。驅動控制系統8構成為基於所獲取的二維壓力分佈來對區域RA及區域RB施加不同的壓力。藉此，可對多個電極16A及16B施加相互不同的壓力。具體而言，可對具有較壓力臨限值ThB高的壓力臨限值ThA的多個電極16A施加相對較大的壓力PA。可對具有較壓力臨限值ThA低的壓力臨限值ThB的多個電極16B施加相對較小的壓力PB。因此，於與電極23接觸時，可抑制因對電極16B施加過大的壓力而電極16B磨損。另外，可抑制因不對電極16A施加大為無法獲得充分的可靠性的程度的壓力而停止經由電極16A的電壓的供給。因此，可抑制儲存晶圓及探針卡間的通訊可靠性的劣化。
1.4 第一實施方式的變形例 再者，所述第一實施方式能夠進行各種變形。於以下所示的多個變形例中，關於與第一實施方式同等的結構及動作，省略其說明，主要對與第一實施方式不同的結構及動作進行說明。
1.4.1 第一實施方式的第一變形例 於所述第一實施方式中，對將壓力感測器PS設置於測試頭39內的情況進行了說明，但並不限於此。例如，壓力感測器PS亦可設置於測試頭39以外的場所。以下，示出兩例將壓力感測器PS設置於測試頭39以外的場所的例子。
（第一例） 圖11是表示第一實施方式的第一變形例的第一例的探頭的結構的一例的剖面圖。圖11對應於第一實施方式的圖4。
如圖11所示，壓力感測器PS亦可設置於晶圓卡盤33內。於該情況下，壓力感測器PS構成為於晶圓卡盤33內測量XY平面內的二維壓力分佈。
（第二例） 圖12是表示第一實施方式的第一變形例的第二例的探頭的結構的一例的剖面圖。圖12對應於第一實施方式的圖4。
如圖12所示，壓力感測器PS亦可設置於探針卡20內。於該情況下，壓力感測器PS構成為於探針卡20內測量XY平面內的二維壓力分佈。
於任一情況下，壓力感測器PS均與第一實施方式的情況同樣地，可測量包含區域RA及區域RB的區域的二維壓力分佈。藉此，驅動控制系統8可基於來自壓力感測器PS的二維壓力分佈來對區域RA及區域RB分別施加適當的壓力。
1.4.2 第一實施方式的第二變形例 於所述第一實施方式及第一實施方式的第一變形例中，說明了對多個電極16A及16B施加的壓力由轉矩機構控制的情況。然而，對多個電極16A及16B施加的壓力亦可由轉矩機構以外的機構進一步控制。
圖13是表示第一實施方式的第二變形例的探頭的結構的一例的示意圖。
如圖13所示，探頭6更包括緩衝材CM。緩衝材CM例如為與觸壓處理時產生的過載相應地在Z方向上收縮的彈性體。過載例如為能使電極16及電極23破損的載荷。關於過載，例如於使電極16與電極23接觸時，會因電極16與電極23之間的距離的判定誤差及電極16與電極23之間的距離的製造偏差等而產生。
緩衝材CM具有使集中於過載的發生部位的應力釋放至過載的發生部位的周邊區域的功能。例如，緩衝材CM能具有多孔質結構。更具體而言，緩衝材CM包含胺基甲酸酯。另外，例如，緩衝材CM亦可具有彈簧結構。
另外，緩衝材CM亦可包含緩衝材CMA及緩衝材CMB。緩衝材CMA及緩衝材CMB分別設置於區域RA及區域RB。例如，緩衝材CMB的應力的釋放程度較緩衝材CMA高。如上所述，藉由根據壓力臨限值的大小來設置具有適當的應力的釋放程度的緩衝材CM，可抑制電極16及電極23的破損。
再者，緩衝材CM能設置於探頭6內的各種位置。以下，示出4例設置緩衝材CM的場所的例子。
（第一例） 圖14是表示第一實施方式的第二變形例的第一例的探頭的結構的一例的剖面圖。圖14對應於第一實施方式的圖4。如圖14所示，緩衝材CM亦可設置於測試頭39內。
再者，於圖14的例子中，示出將緩衝材CM及壓力感測器PS設置於不同的層的情況，但並不限於此。例如，設置於同一層的同一材料可具有緩衝材CM及壓力感測器PS的任一功能。
另外，於圖14的例子中，示出緩衝材CM設置於壓力感測器PS與探針卡20之間的情況，但並不限於此。例如，緩衝材CM亦可設置於在與探針卡20之間夾持壓力感測器PS的位置。
另外，於圖14的例子中，示出與緩衝材CM同樣地，將壓力感測器PS設置於測試頭39內的情況，但並不限於此。例如，如於第一實施方式的第一變形例的第一例及第二例中所示，壓力感測器PS亦可設置於晶圓卡盤33或探針卡20內。
（第二例） 圖15是表示第一實施方式的第二變形例的第二例的探頭的結構的一例的剖面圖。圖15對應於第一實施方式的圖4。如圖15所示，緩衝材CM亦可設置於晶圓卡盤33內。
再者，於圖15的例子中，示出將壓力感測器PS設置於測試頭39內的情況，但並不限於此。例如，如於第一實施方式的第一變形例的第一例及第二例中所示，壓力感測器PS亦可設置於晶圓卡盤33或探針卡20內。於在晶圓卡盤33內設置壓力感測器PS的情況下，緩衝材CM及壓力感測器PS可設置於不同的層，亦可設置於同一層。另外，於在晶圓卡盤33內設置壓力感測器PS的情況下，緩衝材CM可設置於儲存晶圓10與壓力感測器PS之間，亦可設置於在與儲存晶圓10之間夾持壓力感測器PS的位置。
（第三例） 圖16是表示第一實施方式的第二變形例的第三例的探針卡的結構的一例的剖面圖。圖16對應於第一實施方式的圖5中的探針卡20的一部分。如圖16所示，緩衝材CM亦可設置於探針卡20內。於設置於探針卡20內的情況下，緩衝材CM包含多個部分CMc及部分CMi。
緩衝材的部分CMi為覆蓋緩衝材的多個部分CMc的側面的絕緣體。即，緩衝材的部分CMi使緩衝材的多個部分CMc相互電性絕緣。緩衝材的部分CMi設置於基板21的上部與下部之間。
緩衝材的多個部分CMc為於和緩衝材的部分CMi相同的層中與多條配線22對應設置的導電體。即，緩衝材的多個部分CMc分別將相對應的配線22的上部與下部之間電性連接。
再者，於圖16的例子中，示出不將壓力感測器PS設置於探針卡20內的情況，但並不限於此。例如，如於第一實施方式的第一變形例的第二例中所示，壓力感測器PS亦可設置於探針卡20內。於在探針卡20內設置壓力感測器PS的情況下，緩衝材CM及壓力感測器PS可設置於不同的層，亦可設置於同一層。另外，於在探針卡20內設置壓力感測器PS的情況下，緩衝材CM可設置於儲存晶圓10與壓力感測器PS之間，亦可設置於記憶體控制器晶片200與壓力感測器PS之間。
（第四例） 圖17是表示第一實施方式的第二變形例的第四例的探針卡的結構的一例的剖面圖。圖17對應於第一實施方式的圖5中的探針卡20的一部分。如圖17所示，緩衝材CM亦可設置於探針卡20的基板21與電極23之間。於設置於基板21與電極23之間的情況下，緩衝材CM包含多個部分CMc。
緩衝材的多個部分CMc分別為與多條配線22對應設置的導電體。即，緩衝材的多個部分CMc分別將相對應的配線22與相對應的電極23之間電性連接。
再者，於圖17的例子中，示出不將壓力感測器PS設置於探針卡20內的情況，但並不限於此。例如，如於第一實施方式的第一變形例的第二例中所示，壓力感測器PS亦可設置於探針卡20內。於在探針卡20內設置壓力感測器PS的情況下，壓力感測器PS設置於與緩衝材CM不同的層（即，基板21內）。
根據第一實施方式的第二變形例，探頭6更包括緩衝材CM。藉此，可將因過載而集中於電極16及電極23的應力釋放至周邊區域。因此，可抑制電極16及電極23的破損。因此，可抑制儲存晶圓與探針卡間的通訊可靠性的劣化。
1.4.3 第一實施方式的第三變形例 於所述第一實施方式以及第一實施方式的第一變形例及第二變形例中，對電極16包含鎳（Ni）及/或金（Au）的材料且具有平板狀的結構的情況進行了說明，但並不限於此。例如，電極16亦可包含鎳（Ni）及金（Au）以外的材料。另外，電極16亦可為平板狀的結構以外的結構。以下，參照圖18的（A）、圖18的（B）、圖18的（C）、圖18的（D）及圖19來說明與電極16的材料及結構有關的應用例。圖18的（A）、圖18的（B）、圖18的（C）、圖18的（D）是表示第一實施方式的第三變形例的再配置後的電極的結構的多個例子的剖面圖。圖19是表示第一實施方式的第三變形例的再配置後的電極的結構的多個例子所具有的特徵的圖。
如圖18的（A）所示，電極16亦可具有多孔質結構。如圖18的（B）所示，電極16亦可具有線結構。如圖18的（C）所示，電極16亦可具有彈簧結構。如圖18的（D）所示，電極16亦可具有球結構。
於具有多孔質結構、線結構、彈簧結構或球結構的情況下，電極16構成為相對於來自Z方向的載荷彈性變形。具體而言，於具有多孔質結構、彈簧結構或球結構的情況下，電極16可相對於來自Z方向的載荷進行收縮。於具有線結構的情況下，電極16可相對於來自Z方向的載荷以與配線15的連接點為支點進行彈性彎曲。藉此，如圖19所示，於受到過載時，可抑制電極16塑性變形。另外，可藉由彈性變形而將集中於電極16的特定點的應力釋放至周邊區域，因此可抑制電極16的磨損。
另外，電極16亦可包含導電性碳、導電性橡膠或水銀（Hg）。於包含導電性碳、導電性橡膠或水銀（Hg）的情況下，電極16容易整形為如上所述的結構。因此，就耐磨損性及耐塑性變形的觀點而言，存在較其他材料有利的情況。此外，導電性碳、導電性橡膠或水銀（Hg）具有導電性，並具有接觸電阻低且不易氧化的特性。因此，能滿足作為將儲存晶圓10與探針卡20之間電性連接的電極的必要條件。再者，於包含導電性橡膠的情況下，電極16於電極23為不同種類的材料的情況下，亦更具有不易腐蝕且不易揚塵的特性。因此，於對同一儲存晶圓10執行多次觸壓處理的儲存系統3中，容易維持電特性。
根據第一實施方式的第三變形例，電極16的結構可應用平板以外的結構。另外，電極16的材料可應用金（Au）及/或鎳（Ni）以外的材料。藉此，即便於對同一電極16執行多次觸壓處理的情況下，亦可抑制儲存晶圓10與探針卡20之間的通訊可靠性的劣化。
再者，於所述例子中，對變更電極16的結構及材料的情況進行了說明，但並不限於此。例如，亦可代替電極16而將電極23的結構設為多孔質結構、線結構、彈簧結構或球結構。另外，亦可將電極23的材料設為包含導電性碳、導電性橡膠或水銀（Hg）的材料。即便於該情況下，亦可起到與變更電極16的結構及材料的情況同等的效果。
2. 第二實施方式 其次，對第二實施方式進行說明。
於第一實施方式中，對將多個電極16A及16B分別配置於儲存晶圓10的上表面側的區域RA及區域RB的情況進行了說明。於第二實施方式中，將多個電極16A及16B分別配置於儲存晶圓10的下表面側的區域與上表面側的區域，該方面與第一實施方式不同。於以下的說明中，關於與第一實施方式同等的結構及動作，省略說明，主要對與第一實施方式不同的結構及動作進行說明。
2.1 儲存晶圓及探針卡的剖面結構 圖20是表示第二實施方式的探頭中所設置的儲存晶圓及探針卡的結構的一例的剖面圖。圖20對應於第一實施方式的圖5。
如圖20所示，儲存晶圓10包括基板11、元件層12、多個電極13、多條配線15U及15L、多個電極16U及16L、以及絕緣體層17。探針卡20除包含多個記憶體控制器晶片200以外，還包含基板21、多條配線22U、多個電極23U及絕緣體層24U。晶圓卡盤33包含多條配線22L、多個電極23L及絕緣體層24L。
關於基板11、元件層12及多個電極13的結構，由於與第一實施方式同等，因此省略說明。
以覆蓋基板11的下表面及側面、元件層12的上表面及側面、以及多個電極13的上表面的方式設置絕緣體層17。即，絕緣體層17具有位於元件層12的上方的上表面與位於基板11的下方的下表面。絕緣體層17例如包含聚醯亞胺。
於絕緣體層17的上表面上設置多個電極16U。多個電極16U配置於獨立於設置相對應的多個電極13（相對應的記憶體晶片單元100）的區域的區域。多個電極16U對應於多個電極16B。多個電極16U例如為訊號通訊用的電極。多個電極16U例如包含鎳（Ni）及/或金（Au）。
於絕緣體層17的下表面上設置多個電極16L。多個電極16L配置於獨立於設置相對應的多個電極13的區域的區域。多個電極16L對應於多個電極16A。多個電極16L例如為電壓供給用的電極。多個電極16L例如包含鎳（Ni）及/或金（Au）。
於絕緣體層17內設置將多個電極16U與相對應的多個電極13電性連接的多條配線15U。多條配線15U為用於將多個電極13的一部分再配置於多個電極16U上的再配線。另外，於絕緣體層17內設置將多個電極16L與相對應的多個電極13電性連接的多條配線15L。多條配線15L為用於將多個電極13的一部分再配置於多個電極16L上的再配線。於圖20的例子中，關於將所圖示的電極13與未圖示的電極16U及電極16L之間電性連接的配線15U及配線15L，省略圖示。多條配線15U及15L例如包含銅（Cu）。
於基板21的下表面上，在與多個電極16U對應的位置設置多個電極23U。多個電極23U為具有銷形狀的探針電極。於基板21內設置多條配線22U。多條配線22U將多個記憶體控制器晶片200與多個電極23U電性連接。
另外，於基板21的下表面上的不與多個電極16U干涉的區域設置絕緣體層24U。絕緣體層24U構成為於觸壓處理時與絕緣體層17的上表面接觸。藉此，絕緣體層24U具有使向多個電極23U及16U的應力集中分散的功能。絕緣體層24U例如為氧化矽或聚醯亞胺等絕緣體。
於晶圓卡盤33的上表面上，在與多個電極16L對應的位置設置多個電極23L。多個電極23L為具有銷形狀的探針電極。於晶圓卡盤33內設置多條配線22L。多條配線22L將未圖示的電壓源與多個電極23L電性連接。
另外，於晶圓卡盤33的上表面上的不與多個電極16L干涉的區域設置絕緣體層24L。絕緣體層24L構成為於觸壓處理時與絕緣體層17的下表面接觸。藉此，絕緣體層24L具有使向多個電極23L及16L的應力集中分散的功能。絕緣體層24L例如為氧化矽或聚醯亞胺等絕緣體。
2.2 儲存晶圓的佈局 其次，對第二實施方式的儲存晶圓的佈局進行說明。圖21是表示第二實施方式的記憶體晶片單元與記憶體控制器晶片之間的電連接路徑的示意圖。
如圖21所示，多個電極13B經由在絕緣體層17內向上方延伸的多條配線15U而與多個電極16U電性連接。多個電極13A經由以繞過元件層12及基板11的方式於絕緣體層17內向下方延伸的多條配線15L而與多個電極16L電性連接。多個電極16L及16U與多個電極13A及13B不同，配置於獨立於設置相對應的記憶體晶片單元100的區域的區域。具體而言，多個電極16L及16U分別配置於儲存晶圓10的下表面側的區域及上表面側的區域。而且，多個電極16L構成為經由相對應的多個電極23L及多條配線22L而與電壓源電性連接。多個電極16U構成為經由相對應的多個電極23U及多條配線22U而與探針卡20上的相對應的記憶體控制器晶片200電性連接。
藉由以上所述的結構，可將與多個電極13A對應的多個電極16L和與多個電極13B對應的多個電極16U分別配置於相互不重疊的兩個區域。
2.3 第二實施方式的效果 根據第二實施方式，絕緣體層17覆蓋基板11的下表面及側面、以及元件層12的上表面及側面。多個電極13A經由設置於絕緣體層17內的多條配線15L而與多個電極16L電性連接。多個電極13B經由設置於絕緣體層17內的多條配線15U而與多個電極16U電性連接。多個電極16U設置於儲存晶圓10的上表面上。與多個電極16U對應的多個電極23U設置於探針卡20的下表面上。多個電極16L設置於儲存晶圓10的下表面上。與多個電極16L對應的多個電極23L設置於晶圓卡盤33的上表面上。藉此，可將具有不同的壓力臨限值的多個電極16U與多個電極16L分開配置於相互不同的面。因此，可容易使對多個電極16U施加的壓力與對多個電極16L施加的壓力不同。此外，與於儲存晶圓10的單面配置全部電極16的情況相比，使配置電極16的面的面積增大為2倍左右。因此，可進一步增大電極16的面積，可減輕觸壓處理的負荷。
另外，晶圓卡盤33使多個電極23L與多個電極23U接觸，並且利用絕緣體層24L來支撐儲存晶圓10。探針卡20使多個電極23U與多個電極23L接觸，並且利用絕緣體層24U來支撐儲存晶圓10。藉此，探頭6可增大儲存晶圓10與晶圓卡盤33及探針卡20的各個的接觸面積。因此，可抑制儲存晶圓10因應力集中而破損。
2.4 第二實施方式的變形例 再者，於所述第二實施方式中，對藉由在晶圓卡盤33的上表面上設置具有銷形狀的電極23L而於儲存晶圓10的兩面進行探測的情況進行了說明，但並不限於此。例如，電極23L亦可並非銷形狀。即，電極23L亦可利用探測以外的方法來與儲存晶圓10的下表面側電性連接。
圖22是表示第二實施方式的變形例的探頭中所設置的儲存晶圓及探針卡的結構的一例的剖面圖。圖22對應於第二實施方式的圖20。如圖22所示，關於儲存晶圓10的結構，由於與第二實施方式同等，因此省略說明。另外，關於探針卡20的結構，除不具有絕緣體層24U這一方面以外，與第二實施方式同等。
於晶圓卡盤33內設置將未圖示的電壓源與多個電極23L電性連接的多條配線22L。於晶圓卡盤33的上表面上，在與多個電極16L對應的位置設置多個電極23L。多個電極23L為電壓供給用的電極。多個電極23L例如為金屬板。
再者，於圖22的例子中，對多個電極23L為金屬板的情況進行了說明，但並不限於此。例如，多個電極23L亦可具有球結構。另外，多個電極23L亦可具有將多個電極16L分別物理性夾持的夾具結構。於多個電極23L具有夾具結構的情況下，多個電極16L亦可為向儲存晶圓10的外緣突出的形狀，以便容易把持多個電極23L。
藉由此種結構，儲存晶圓10可以更大的面積與晶圓卡盤33接觸。因此，可於不在晶圓卡盤33的上表面上設置絕緣體層24L的情況下抑制電極23L及電極16L中產生的過載。因此，可減輕用於抑制電極23L及電極16L的破損的製造負荷。
3. 第三實施方式 其次，對第三實施方式進行說明。
第三實施方式於在儲存晶圓10的下表面側的區域及上表面側的區域的任一區域均配置電極這一方面與第二實施方式同等。然而，第三實施方式於使用設置於基板11及元件層12的內部的配線將儲存晶圓10的下表面側的區域的電極與記憶體晶片單元100之間電性連接這一方面與第二實施方式不同。於以下的說明中，關於與第二實施方式同等的結構及動作，省略說明，主要對與第二實施方式不同的結構及動作進行說明。
3.1 儲存晶圓及探針卡的剖面結構 圖23是表示第三實施方式的探頭中所設置的儲存晶圓與探針卡的結構的一例的剖面圖。圖23對應於第二實施方式的圖20。
如圖23所示，儲存晶圓10包括基板11、元件層12、多個電極13U及13L以及多條配線18。探針卡20除包含多個記憶體控制器晶片200以外，還包含基板21、多條配線22U、多個電極23U及絕緣體層24U。晶圓卡盤33包含多條配線22L、多個電極23L及絕緣體層24L。
關於基板11及元件層12的結構，由於與第二實施方式同等，因此省略說明。
於元件層12的上表面上設置多個電極13U。多個電極13U分別設置於相對應的記憶體晶片單元100的正上方。多個電極13U對應於多個電極13A及13B。多個電極13U例如包含鋁（Al）。
於基板11的下表面上設置多個電極13L。多個電極13L配置於獨立於設置相對應的記憶體晶片單元100的區域的區域。多個電極13L對應於多個電極13A。多個電極13L例如包含鎳（Ni）及/或金（Au）。
於元件層12及基板11內設置將多個電極13U中的與多個電極13A對應的部分和多個電極13L電性連接的多條配線18。於圖23的例子中，關於將所圖示的電極13U與未圖示的電極13L之間電性連接的配線18，省略圖示。多條配線18例如包含銅（Cu）。
關於探針卡20及晶圓卡盤33，由於具有與第二實施方式同等的結構，因此省略說明。
再者，於圖23的例子中，對多個電極13U對應於多個電極13A及13B的情況進行了說明，但並不限於此。例如，多個電極13U只要至少包含與多個電極13B對應的部分即可，可未必包含與多個電極13A對應的部分。於多個電極13U不包含與多個電極13A對應的部分的情況下，多條配線18只要將多個電極13L與記憶體晶片單元100內的電路之間電性連接即可。
3.2 儲存晶圓的佈局 其次，對第三實施方式的儲存晶圓的佈局進行說明。圖24是表示第三實施方式的記憶體晶片單元與記憶體控制器晶片之間的電連接路徑的示意圖。
如圖24所示，多個電極13A經由在元件層12及基板11內向下方延伸的多條配線18而與多個電極13L電性連接。多個電極13L與多個電極13U不同，配置於獨立於設置相對應的記憶體晶片單元100的區域的區域。具體而言，多個電極13L配置於儲存晶圓10的下表面側的區域。而且，多個電極13L構成為經由相對應的多個電極23L及多條配線22L而與電壓源電性連接。與多個電極13B對應的多個電極13U構成為經由相對應的多個電極23U及多條配線22U而與探針卡20上的相對應的記憶體控制器晶片200電性連接。
藉由以上所述的結構，可將與多個電極13A對應的多個電極13U和與多個電極13B對應的多個電極13L分別配置於相互不重疊的兩個區域。
3.3 第三實施方式的效果 根據第三實施方式，多個電極13U對應於多個電極13A及13B。多個電極13U中的與多個電極13B對應的部分經由設置於基板11及元件層12內的多條配線18而與多個電極13L電性連接。多個電極13L設置於儲存晶圓10的下表面上。與多個電極13L對應的多個電極23L設置於晶圓卡盤33的上表面上。藉此，可將具有不同的壓力臨限值的多個電極13U與多個電極13L分開配置於相互不同的面。因此，可容易使對多個電極13U施加的壓力與對多個電極13L施加的壓力不同。此外，與於儲存晶圓10的單面配置全部電極13的情況相比，使配置電極13的面的面積增大為2倍左右。因此，可進一步增大電極13（特別是電極13L）的面積，可減輕觸壓處理的負荷。
另外，晶圓卡盤33使多個電極23L與多個電極23U接觸，並且利用絕緣體層24L來支撐儲存晶圓10。探針卡20使多個電極23U與多個電極23L接觸，並且利用絕緣體層24U來支撐儲存晶圓10。藉此，探頭6可增大儲存晶圓10與晶圓卡盤33及探針卡20的各個的接觸面積。因此，可抑制儲存晶圓10因應力集中而破損。
另外，多條配線18設置於基板11及元件層12內。藉此，多條配線18可於基板11及元件層12的製造步驟中形成。因此，與利用和基板11及元件層12不同的步驟形成多條配線18的情況相比，可簡化製造步驟。
3.4 第三實施方式的變形例 再者，於所述第三實施方式中，對藉由在晶圓卡盤33的上表面上設置具有銷形狀的電極23L而於儲存晶圓10的兩面進行探測的情況進行了說明，但並不限於此。例如，電極23L亦可並非銷形狀。即，電極23L亦可利用探測以外的方法來與儲存晶圓10的下表面側電性連接。
圖25是第三實施方式的變形例的探頭中所設置的儲存晶圓及探針卡的結構的一例的剖面圖。圖25對應於第三實施方式的圖23。如圖25所示，關於儲存晶圓10的結構，由於與第三實施方式同等，因此省略說明。另外，關於探針卡20的結構，除不具有絕緣體層24U這一方面以外，與第三實施方式同等。
於晶圓卡盤33內設置將未圖示的電壓源與多個電極23L電性連接的多條配線22L。於晶圓卡盤33的上表面上，在與多個電極16L對應的位置設置多個電極23L。多個電極23L為電壓供給用的電極。多個電極23L例如為金屬板。
再者，於圖25的例子中，對多個電極23L為金屬板的情況進行了說明，但並不限於此。例如，多個電極23L亦可具有球結構。另外，多個電極23L亦可具有將多個電極16L分別物理性夾持的夾具結構。於多個電極23L具有夾具結構的情況下，多個電極16L亦可為向儲存晶圓10的外緣突出的形狀，以便容易把持多個電極23L。
藉由此種結構，儲存晶圓10可以更大的面積與晶圓卡盤33接觸。因此，可於不在晶圓卡盤33的上表面上設置絕緣體層24L的情況下抑制電極23L及電極16L中產生的過載。因此，可減輕用於抑制電極23L及電極16L的破損的製造負荷。
4. 第四實施方式 其次，對第四實施方式進行說明。
於第四實施方式中，對探針卡20更具有使儲存晶圓10的熱釋放的功能的情況進行說明。於以下的說明中，關於與第一實施方式同等的結構及動作，省略說明，主要對與第一實施方式不同的結構及動作進行說明。
4.1 儲存晶圓及探針卡的剖面結構 圖26是表示第四實施方式的探頭中所設置的儲存晶圓及探針卡的結構的一例的剖面圖。圖26對應於第一實施方式的圖5。
如圖26所示，關於儲存晶圓10的結構，由於與第一實施方式同等，因此省略說明。探針卡20除包含多個記憶體控制器晶片200以外，還包含基板21、多條配線22U、多個電極23U及散熱機構25。關於基板21、多條配線22及多個電極23的結構，由於與第一實施方式同等，因此省略說明。散熱機構25包含多個第一部分、第二部分、以及將多個第一部分及第二部分連接的第三部分。
散熱機構25的多個第一部分設置於基板21的下表面上的不與多個電極16干涉的區域。散熱機構25的多個第一部分構成為於觸壓處理時與絕緣體層14接觸。藉此，散熱機構25的多個第一部分可使向多個電極23及16的應力集中分散，並且吸收儲存晶圓10的熱。散熱機構25的第一部分較佳為應用絕緣體中的熱傳導率高的材料。
散熱機構25的第三部分於基板21內與散熱機構25的多個第一部分連接。散熱機構25的第三部分具有將散熱機構25的多個第一部分所吸收的熱傳遞至散熱機構25的第二部分的功能。散熱機構25的第三部分較佳具有與散熱機構25的多個第一部分同等或其以上的熱傳導率。散熱機構25的第三部分可為與散熱機構25的多個第一部分相同的材料。散熱機構25的第三部分亦可為金屬之類的導電體。再者，於散熱機構25的第三部分為導電體的情況下，在多條配線22與散熱機構25的第三部分之間設置未圖示的絕緣體。
散熱機構25的第二部分於基板21的側方與散熱機構25的第三部分連接。散熱機構25的第二部分具有將來自散熱機構25的第三部分的熱釋放至探針卡20的外部的功能。具體而言，散熱機構25的第二部分亦可具有多個褶狀結構，以使表面積變大。另外，例如，散熱機構25的第二部分亦可為散熱器（heat sink）、熱管（heat pipe）、冷卻器（radiator）或珀爾帖（peltier）元件。散熱機構25的第二部分較佳為具有與散熱機構25的第三部分同等或其以上的熱傳導率。散熱機構25的第二部分可為與散熱機構25的第三部分相同的材料。散熱機構25的第二部分亦可為金屬之類的導電體。
4.2 第四實施方式的效果 參照圖27來說明第四實施方式的效果。圖27是表示第四實施方式的儲存系統中的散熱動作的一例的示意圖。
儲存晶圓10內的記憶體胞元的寫入特性及讀出特性能根據溫度而變化。因此，就提高存儲於儲存晶圓10內的資料的可靠性的觀點而言，儲存晶圓10的溫度較佳為保持為一定。此外，就防止由伴隨溫度變化的膨脹及收縮所致的電極彼此的位置偏移的觀點而言，作為包含儲存晶圓10及探針卡20在內的系統整體的溫度較佳為保持得均勻。
根據第四實施方式，探針卡20包含散熱機構25。散熱機構25包含：多個第一部分，設置於基板21的下表面上的不與多個電極16干涉的區域；第二部分，設置於基板21的側方；以及第三部分，設置於基板21內，將第一部分與第二部分連接。另外，如圖27所示，散熱機構25的第一部分構成為於觸壓處理時與儲存晶圓10的上表面相接。藉此，可將於儲存晶圓10中產生的熱經由晶圓卡盤33而釋放至外部，並且經由散熱機構25而亦釋放至探針卡20的側方。因此，不僅可抑制運轉中的儲存晶圓10的溫度上升，而且可將作為包含儲存晶圓10及探針卡20在內的系統整體的溫度保持得均勻。
5. 其他 再者，於所述第一實施方式至第四實施方式、以及各種變形例中，對驅動控制系統8構成為使儲存晶圓10相對於經固定的探針卡20移動的情況進行了說明，但並不限於此。例如，驅動控制系統8亦可構成為使探針卡20相對於經固定的儲存晶圓10移動。另外，驅動控制系統8亦可構成為使儲存晶圓10及探針卡20的任一者移動。
另外，於所述第一實施方式至第四實施方式、以及各種變形例中，對記憶體晶片單元100為NAND型快閃記憶體的情況進行了說明，但並不限於此。例如，記憶體晶片單元100亦可為NAND型快閃記憶體以外的非揮發性記憶體。例如，記憶體晶片單元100亦可為反或（Not OR，NOR）型快閃記憶體或電子可抹除可程式化唯讀記憶體（Electrically Erasable Programmable Read Only Memory，EEPROM） TM。
另外，於所述第一實施方式至第四實施方式、以及各種變形例中，對在探頭6中設置包含多個記憶體晶片單元的儲存晶圓的情況進行了說明，但並不限於此。例如，於探頭6中亦可設置包含多個晶片單元的晶圓，所述多個晶片單元分別具有記憶體以外的功能。
對本發明的若干實施方式進行了說明，但該些實施方式是作為例子而提示出，並不意圖限定發明的範圍。該些實施方式能夠以其他各種方式來實施，且可於不脫離發明的主旨的範圍內進行各種省略、置換、變更。該些實施方式或其變形包含於發明的範圍或主旨中，同樣地包含於申請專利範圍中所記載的發明與其均等的範圍中。
1:資訊處理系統 2:主機機器 3:儲存系統 4:晶圓貯藏庫 5:晶圓搬送機 6:探頭 7:介面控制系統 8:驅動控制系統 9:溫度控制系統 10:儲存晶圓（晶圓） 11、21:基板 12:元件層 13、13A、13B、13L、13U、16、16L、16U、23、23L、23U:電極 14、17、24L、24U:絕緣體層 15、15L、15U、18、22、22L、22U:配線 16A:第一電極/第三電極（電極） 16B:第二電極/第四電極（電極） 20:探針卡 25:散熱機構 31:底座 32-1、32-2、32-3:載台 33:晶圓卡盤 34:頭載台 35:加強板 36:卡支架 37:固定件 38:支柱 39:測試頭 100:記憶體晶片單元（第一晶片單元及第二晶片單元） 100_1、100_k:記憶體晶片單元 200:記憶體控制器晶片 ALE:位址鎖存賦能訊號（訊號） BUS:記憶體匯流排 CEn:晶片賦能訊號（訊號） CLE:指令鎖存賦能訊號（訊號） CM、CMA、CMB:緩衝材 CMc、CMi:部分 I/O:輸入/輸出訊號（輸入訊號）（輸出訊號）（訊號） PA、PB:壓力 PS:壓力感測器 RA:第一區域（區域） RB:第二區域（區域） RBn:就緒/忙碌訊號（訊號） REn:讀賦能訊號（訊號） ThA、ThB:壓力臨限值 VCC:電壓（電源電壓）（訊號） VSS:電壓（接地電壓）（訊號） WEn:寫賦能訊號（訊號） WPn:寫保護訊號（訊號） w1、w2:間隔 X、Y、Z:方向
圖1是表示第一實施方式的資訊處理系統的結構的框圖。 圖2是表示第一實施方式的主機機器及探頭的結構的框圖。 圖3是表示第一實施方式的記憶體匯流排（memory bus）中所使用的訊號及電壓的一例的框圖。 圖4是表示第一實施方式的探頭的結構的一例的剖面圖。 圖5是表示第一實施方式的儲存晶圓（storage wafer）及探針卡的結構的一例的剖面圖。 圖6是表示第一實施方式的儲存晶圓的多個記憶體晶片單元（memory chip unit）及再配置前的多個電極的佈局（layout）的一例的平面圖。 圖7是表示第一實施方式的儲存晶圓的再配置後的多個電極的佈局的一例的平面圖。 圖8是表示第一實施方式的記憶體晶片單元與記憶體控制器晶片（memory controller chip）之間的電連接路徑的示意圖。 圖9是表示第一實施方式的探頭中的壓力控制動作的一例的流程圖。 圖10是表示第一實施方式的探頭中的對兩個區域施加的壓力的差異的一例的示意圖。 圖11是表示第一實施方式的第一變形例的第一例的探頭的結構的一例的剖面圖。 圖12是表示第一實施方式的第一變形例的第二例的探頭的結構的一例的剖面圖。 圖13是表示第一實施方式的第二變形例的探頭的結構的一例的示意圖。 圖14是表示第一實施方式的第二變形例的第一例的探頭的結構的一例的剖面圖。 圖15是表示第一實施方式的第二變形例的第二例的探頭的結構的一例的剖面圖。 圖16是表示第一實施方式的第二變形例的第三例的探針卡的結構的一例的剖面圖。 圖17是表示第一實施方式的第二變形例的第四例的探針卡的結構的一例的剖面圖。 圖18的（A）、圖18的（B）、圖18的（C）、圖18的（D）是表示第一實施方式的第三變形例的再配置後的電極的結構的多個例子的剖面圖。 圖19是表示第一實施方式的第三變形例的再配置後的電極的結構的多個例子所具有的特徵的圖。 圖20是表示第二實施方式的儲存晶圓及探針卡的結構的一例的剖面圖。 圖21是表示第二實施方式的記憶體晶片單元與記憶體控制器晶片之間的電連接路徑的示意圖。 圖22是表示第二實施方式的變形例的儲存晶圓及探針卡的結構的一例的剖面圖。 圖23是表示第三實施方式的儲存晶圓及探針卡的結構的一例的剖面圖。 圖24是表示第三實施方式的記憶體晶片單元與記憶體控制器晶片之間的電連接路徑的示意圖。 圖25是表示第三實施方式的變形例的儲存晶圓及探針卡的結構的一例的剖面圖。 圖26是表示第四實施方式的儲存晶圓及探針卡的結構的一例的剖面圖。 圖27是表示第四實施方式的儲存晶圓及探針卡中的散熱動作的一例的示意圖。
13A、13B、23:電極
15、22:配線
16A:第一電極/第三電極(電極)
16B:第二電極/第四電極(電極)
100:記憶體晶片單元(第一晶片單元及第二晶片單元)
200:記憶體控制器單元
X、Y、Z:方向

Claims (20)

  1. 一種晶圓，包括： 基板，具有相互不重疊的第一區域及第二區域； 第一晶片單元及第二晶片單元，分別設置於所述基板上； 第一電極及第二電極，分別與所述第一晶片單元電性連接；以及 第三電極及第四電極，分別與所述第二晶片單元電性連接， 所述第一電極及所述第三電極配置於所述第一區域， 所述第二電極及所述第四電極配置於所述第二區域， 所述第一區域為獨立於設置有所述第一晶片單元及所述第二晶片單元的區域的區域。
  2. 如請求項1所述的晶圓，更包括： 第五電極，將所述第一電極與所述第一晶片單元之間電性連接； 第六電極，將所述第二電極與所述第一晶片單元之間電性連接； 第七電極，將所述第三電極與所述第二晶片單元之間電性連接；以及 第八電極，將所述第四電極與所述第二晶片單元之間電性連接。
  3. 如請求項2所述的晶圓，其中， 所述第一區域及所述第二區域處於自所述基板的第一面側觀察到的區域內。
  4. 如請求項3所述的晶圓，更包括第一絕緣體層， 所述第一絕緣體層設置於所述第一電極、所述第二電極、所述第三電極及所述第四電極與所述第五電極、所述第六電極、所述第七電極及所述第八電極之間， 所述第一絕緣體層包含聚醯亞胺。
  5. 如請求項2所述的晶圓，其中， 所述第一區域處於自所述基板的第一面側觀察到的區域內， 所述第二區域處於自所述基板的與所述第一面相向的第二面側觀察到的區域內。
  6. 如請求項5所述的晶圓，更包括第二絕緣體層， 所述第二絕緣體層包含：第一部分，設置於所述第一電極及所述第三電極與所述基板之間；第二部分，設置於所述第二電極及所述第四電極與所述第五電極、所述第六電極、所述第七電極及所述第八電極之間；及第三部分，設置於所述基板的側面上，並將所述第一部分與所述第二部分連接， 所述第二絕緣體層包含聚醯亞胺。
  7. 如請求項1所述的晶圓，其中， 所述第一電極、所述第二電極、所述第三電極及所述第四電極包含導電性碳、導電性橡膠或水銀。
  8. 如請求項1所述的晶圓，其中， 所述第一電極、所述第二電極、所述第三電極及所述第四電極具有平板結構、線結構、球結構、彈簧結構或多孔質結構。
  9. 如請求項1所述的晶圓，其中， 所述第一電極及所述第三電極構成為被供給電力， 所述第二電極及所述第四電極構成為傳達訊號。
  10. 一種探頭，包括： 支撐體，構成為支撐晶圓； 探針卡，包含配置於第一區域的第一電極及配置於第二區域的第二電極，相對於被所述支撐體支撐的所述晶圓位於與所述支撐體相反的一側； 轉矩機構，構成為使所述第一電極及所述第二電極與被所述支撐體支撐的所述晶圓接觸； 壓力感測器，構成為測定包含所述第一區域中的第一壓力及所述第二區域中的第二壓力在內的壓力分佈；以及 控制部， 所述控制部構成為，於使所述第一電極及所述第二電極與被所述支撐體支撐的所述晶圓接觸的運作中，基於所述壓力分佈來驅動所述轉矩機構，以使所述第一壓力及所述第二壓力成為相互不同的壓力。
  11. 如請求項10所述的探頭，其中， 於所述晶圓與所述探針卡的接觸面，所述第一區域位於所述第二區域的外側， 所述第一壓力高於所述第二壓力。
  12. 如請求項10所述的探頭，更包括： 第一緩衝材，對應於所述第一區域；以及 第二緩衝材，對應於所述第二區域，並與所述第一緩衝材不同。
  13. 如請求項12所述的探頭，其中， 所述第一緩衝材及所述第二緩衝材具有多孔質結構或彈簧結構。
  14. 如請求項12所述的探頭，其中， 所述第一緩衝材及所述第二緩衝材設置於所述支撐體內。
  15. 如請求項12所述的探頭，其中， 所述第一緩衝材及所述第二緩衝材設置於所述探針卡內。
  16. 如請求項12所述的探頭，其中， 所述第一緩衝材及所述第二緩衝材相對於所述探針卡設置於與所述支撐體相反的一側。
  17. 如請求項12所述的探頭，更包括散熱機構， 所述散熱機構包含：第一部分，設置於所述探針卡的下表面上的除所述第一電極及所述第二電極外的區域；第二部分，設置於所述探針卡的側方；及第三部分，設置於所述探針卡內，並將所述第一部分與所述第二部分之間連接， 所述散熱機構的所述第一部分構成為於使所述第一電極及所述第二電極與所述晶圓接觸時，與所述晶圓接觸。
  18. 一種探頭，包括： 支撐體，包含第一電極，構成為使所述第一電極與晶圓接觸並且支撐所述晶圓； 探針卡，包含第二電極，相對於被所述支撐體支撐的所述晶圓位於與所述支撐體相反的一側；以及 轉矩機構，構成為使所述第二電極與被所述支撐體支撐的所述晶圓接觸。
  19. 如請求項18所述的探頭，其中， 所述第一電極及所述第二電極具有銷形狀，所述探頭更包括： 第一絕緣體，設置於所述支撐體的上表面上的除所述第一電極外的區域；以及 第二絕緣體，設置於所述探針卡的下表面上的除所述第二電極外的區域。
  20. 如請求項18所述的探頭，其中， 所述第一電極具有平板結構、夾具結構或球結構。
TW111105319A 2021-03-08 2022-02-14 晶圓以及探頭 TWI788224B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/JP2021/009072 2021-03-08
PCT/JP2021/009072 WO2022190182A1 (ja) 2021-03-08 2021-03-08 ウェハ及びプローバ

Publications (2)

Publication Number Publication Date
TW202236564A true TW202236564A (zh) 2022-09-16
TWI788224B TWI788224B (zh) 2022-12-21

Family

ID=83227492

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111105319A TWI788224B (zh) 2021-03-08 2022-02-14 晶圓以及探頭

Country Status (7)

Country Link
US (1) US20230324455A1 (zh)
EP (1) EP4307342A1 (zh)
JP (1) JPWO2022190182A1 (zh)
CN (1) CN116569315A (zh)
DE (1) DE112021007216T5 (zh)
TW (1) TWI788224B (zh)
WO (1) WO2022190182A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269278A (ja) * 1999-03-15 2000-09-29 Nec Corp バーンイン装置及び半導体ウエハ
JP2003282789A (ja) 2002-03-26 2003-10-03 Umc Japan 半導体装置と半導体装置特性測定用治具及びそれを備えた半導体装置特性測定装置
JPWO2008018286A1 (ja) * 2006-08-09 2009-12-24 パナソニック株式会社 プローブカードカセットおよびプローブカード
JP2009130114A (ja) 2007-11-22 2009-06-11 Tokyo Electron Ltd 検査装置
JP4555362B2 (ja) 2008-06-02 2010-09-29 株式会社アドバンテスト プローブ、電子部品試験装置及びプローブの製造方法
US7973310B2 (en) * 2008-07-11 2011-07-05 Chipmos Technologies Inc. Semiconductor package structure and method for manufacturing the same
JP2010133787A (ja) * 2008-12-03 2010-06-17 Tokyo Electron Ltd プローブカード
JP2015049137A (ja) * 2013-09-02 2015-03-16 三菱電機株式会社 半導体チップ試験装置及び方法
JP6329059B2 (ja) * 2014-11-07 2018-05-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI788224B (zh) 2022-12-21
WO2022190182A1 (ja) 2022-09-15
CN116569315A (zh) 2023-08-08
EP4307342A1 (en) 2024-01-17
DE112021007216T5 (de) 2024-01-11
JPWO2022190182A1 (zh) 2022-09-15
US20230324455A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
US11871576B2 (en) Semiconductor memory device including integrated control circuit and solid-state drive controller
CN110620117A (zh) 使用晶片到晶片接合的具有共享控制电路的三维（3d）闪存存储器
JP6235423B2 (ja) 半導体装置
TWI682508B (zh) 半導體封裝
US20120235697A1 (en) Systems and methods of testing semiconductor devices
TW201101453A (en) Reduced susceptibility to electrostatic discharge during 3D semiconductor device bonding and assembly
TW201628139A (zh) 包含內插器的半導體封裝
TWI751622B (zh) 半導體記憶裝置
TWI788224B (zh) 晶圓以及探頭
WO2022240456A1 (en) Capacitor structure including bonding pads as electrodes and methods of forming the same
US11923325B2 (en) Storage system, memory chip unit, and wafer
TWI776477B (zh) 半導體記憶裝置
TWI763200B (zh) 記憶體系統
US20220085003A1 (en) Semiconductor device
US20230200092A1 (en) Storage wafer and manufacturing method of storage wafer
TWI782592B (zh) 半導體裝置
US20230368818A1 (en) Semiconductor memory device
JP2023043671A (ja) 半導体記憶装置及びその設計方法
CN115835640A (zh) 半导体存储装置及其制造方法
JP2024043163A (ja) 半導体記憶装置
CN115863330A (zh) 修复小芯片和性能小芯片
CN117255563A (zh) 半导体装置及半导体装置的制造方法