TW202232747A - 攝像顯示裝置及電子裝置 - Google Patents

攝像顯示裝置及電子裝置 Download PDF

Info

Publication number
TW202232747A
TW202232747A TW111115890A TW111115890A TW202232747A TW 202232747 A TW202232747 A TW 202232747A TW 111115890 A TW111115890 A TW 111115890A TW 111115890 A TW111115890 A TW 111115890A TW 202232747 A TW202232747 A TW 202232747A
Authority
TW
Taiwan
Prior art keywords
transistor
potential
wiring
layer
current
Prior art date
Application number
TW111115890A
Other languages
English (en)
Other versions
TWI839720B (zh
Inventor
池田隆之
楠本直人
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202232747A publication Critical patent/TW202232747A/zh
Application granted granted Critical
Publication of TWI839720B publication Critical patent/TWI839720B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/53—Constructional details of electronic viewfinders, e.g. rotatable or detachable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/14—Systems for two-way working
    • H04N7/141—Systems for two-way working between two video terminals, e.g. videophone
    • H04N7/142—Constructional details of the terminal equipment, e.g. arrangements of the camera and the display
    • H04N7/144—Constructional details of the terminal equipment, e.g. arrangements of the camera and the display camera and display on the same optical axis, e.g. optically multiplexing the camera and display for eye to eye contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Sustainable Development (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Biomedical Technology (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Linguistics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Biophysics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Health & Medical Sciences (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

提供一種能夠高速地顯示所拍攝的影像的攝像顯示裝置。本發明的一個實施方式是一種攝像顯示裝置，包括：第一面上的攝像部；以及與第一面相反的第二面上的顯示部，其中上述攝像部包括受到照射到第一面的光的光電轉換元件，上述顯示部包括在與第一面相反的方向發射光的發光元件。攝像部的像素與顯示部的像素電連接，而可以將在攝像部獲得的影像信號直接輸入到顯示部。因此，可以消除資料轉換時所需要的延遲時間，所以暫時地顯示攝像的影像。

Description

攝像顯示裝置及電子裝置
本發明的一個實施方式係關於一種攝像顯示裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程（process）、機器（machine）、產品（manufacture）或者組合物（composition of matter）。由此，更明確而言，作為本說明書所公開的本發明的一個實施方式的技術領域的一個例子可以舉出半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、攝像裝置、這些裝置的驅動方法或者這些裝置的製造方法。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。電晶體和半導體電路為半導體裝置的一個實施方式。另外,記憶體裝置、顯示裝置、攝像裝置、電子裝置有時包括半導體裝置。
使用形成在基板上的氧化物半導體薄膜構成電晶體的技術受到關注。例如，專利文獻1公開了將包括氧化物半導體的關態電流非常低的電晶體用於像素電路的結構的攝像裝置。
另外，攝像裝置與顯示裝置一起被組裝於各種電子裝置，可以當場確認攝像的影像。另外，也使用將現實上拍攝的影像與從伺服器等獲得的文字資料或電腦影像（CG）等附加資料組合而顯示的被稱為增強現實（AR：Augmented Reality）的技術。
[專利文獻1] 日本專利申請公開第2011-119711號公報
由於由攝像裝置獲得的影像資料是類比資料，所以將該類比資料轉換為數位資料而將其傳送到儲存媒體或顯示裝置。然後，在顯示裝置中將該數位資料再轉換為類比資料使顯示元件驅動。由此，即使即時顯示攝像的影像，也在顯示裝置上實際上顯示的影像和現實之間產生時滯。
另外，在以AR顯示附加資料時，需要與伺服器通訊的時間以及資料處理的時間。因此，為了獲得現實與所顯示的附加資料的整合性，有效的是：與伺服器通訊的高速化；伺服器負載的縮小；以及高性能資料處理裝置的採用。
另外，也提出了藉由將顯示器成為透明顯示器，將現實為透過顯示器的實像而只將附加資料顯示在顯示器的方法。但是，觀察者的位置和顯示器的位置的關係並非總是相同，所以需要調整現實的位置與附加資料的顯示位置。例如，即使可以在從正面看顯示器時某種物體與文字等附加資料重疊，也在從傾斜方向上看顯示器時它們不重疊。
因此，本發明的一個實施方式的目的之一是提供一種不將在攝像部獲得的類比資料轉換為數位資料傳輸到顯示部的攝像顯示裝置。另外，本發明的一個實施方式的目的之一是提供一種能夠高速地獲得用於AR顯示的附加資料的攝像顯示裝置。另外，本發明的一個實施方式的目的之一是提供一種在AR顯示時不需要調整現實的位置與附加資料的顯示位置的攝像顯示裝置。
另外，本發明的一個實施方式的目的之一是提供一種低功耗的攝像顯示裝置。另外，本發明的一個實施方式的目的之一是提供一種能夠攝像雜訊少的影像的撮像顯示裝置。另外，本發明的一個實施方式的目的之一是提供一種能夠進行高靈敏度的攝像的攝像顯示裝置。此外，本發明的一個實施方式的目的之一是提供一種可靠性高的攝像顯示裝置。另外，本發明的一個實施方式的目的之一是提供一種新穎的攝像顯示裝置等。另外，本發明的一個實施方式的目的之一是提供一種上述撮像顯示裝置的驅動方法。另外，本發明的一個實施方式的目的是提供一種新穎的半導體裝置等。
注意，這些目的的記載不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。另外，上述以外的目的從說明書、圖式及申請專利範圍等的記載看來顯而易見，且可以從說明書、圖式及申請專利範圍等的記載中衍生上述以外的目的。
本發明的一個實施方式是一種攝像顯示裝置，包括：第一面上的攝像部；以及與第一面相反的第二面上的顯示部。
本發明的一個實施方式是一種攝像顯示裝置，包括第一面上的攝像部以及與第一面相反的第二面上的顯示部，其中攝像部包括接收照射到第一面的光的光電轉換元件，顯示部包括在與第一面相反的方向上發射光的發光元件，上述發光元件與上述電晶體的閘極電連接，上述發光元件與上述電晶體的源極和汲極中的一個電連接。
本發明的一個實施方式還可以包括資料處理部。資料處理部包括推測拍攝物件的種類的神經網路。另外，資料處理部可以設置在光電轉換元件和發光元件之間。
另外，本發明的另一個實施方式是一種攝像顯示裝置，包括第一層、第二層及第三層，其中第二層設置在第一層和第三層之間，第一層包括發光元件，第二層包括第一電晶體及第二電晶體，第三層包括光電轉換元件，發光元件與第一電晶體電連接，光電轉換元件與第二電晶體電連接，並且第一電晶體與第二電晶體電連接。
本發明的一個實施方式的攝像顯示裝置還包括第四層，其中第四層設置在第二層和第三層之間且包括第三電晶體，第四層包括第三電晶體，第三電晶體與第二電晶體電連接，第一電晶體及第二電晶體分別在通道形成區域包括金屬氧化物，第三電晶體在通道形成區域包含矽。
金屬氧化物較佳為包含In、Zn以及M（M為Al、Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf）。
光電轉換元件較佳為包括硒或包含硒的化合物。
另外，本發明的另一個實施方式是一種攝像顯示裝置，包括：第一電晶體；第二電晶體；第三電晶體；光電轉換元件；以及發光元件，其中第一電晶體的源極和汲極中的一個與光電轉換元件的一個電極電連接，光電轉換元件的一個電極與第二電晶體的源極和汲極中的一個電連接，第二電晶體的源極和汲極中的另一個與第三電晶體的閘極電連接，第三電晶體的源極和汲極中的一個與發光元件的一個電極電連接。
本發明的另一個實施方式的攝像顯示裝置還包括第四電晶體，其中第四電晶體的源極和汲極中的一個與第二電晶體的源極和汲極中的另一個電連接，第四電晶體的源極和汲極中的另一個與第三電晶體的閘極電連接。
藉由採用本發明的一個實施方式，可以提供一種不將在攝像部獲得的類比資料轉換為數位資料而傳輸到顯示部的攝像顯示裝置。另外，可以提供一種能夠高速地獲得用於AR顯示的附加資料的攝像顯示裝置。另外，可以提供一種在進行AR顯示時不需要調整現實的位置與附加資料的顯示位置的攝像顯示裝置。
另外，可以提供一種低功耗的攝像顯示裝置。另外，可以提供一種能夠攝像雜訊少的影像的撮像顯示裝置。另外，可以提供一種能夠進行高靈敏度的攝像的攝像顯示裝置。此外，可以提供一種可靠性高的攝像顯示裝置。另外，可以提供一種新穎的攝像顯示裝置等。另外，可以提供一種上述撮像顯示裝置中的任一個的驅動方法。另外，可以提供一種新穎的半導體裝置等。
使用圖式對實施方式進行詳細說明。注意，本發明不侷限於下面說明，所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。注意，在下面所說明的發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。注意，有時在不同的圖式中適當地省略或改變相同組件的陰影。
實施方式1 在本實施方式中，參照圖式說明本發明的一個實施方式的攝像顯示裝置。
本發明的一個實施方式是一種攝像顯示裝置，包括攝像部及顯示部。該攝像顯示裝置在第一面設置有攝像部且在與第一面相反的第二面包括顯示部。由於檢測光的面與發射光的面相反，所以上述攝像顯示裝置適合於智慧眼鏡、望遠鏡、雙筒望遠鏡、單筒望遠鏡、顯微鏡、夜視鏡等。
上述攝像顯示裝置在攝像部和顯示部包括像素，攝像部的像素與顯示部的像素電連接。也可以說，一個像素包括被用作攝像部的部分以及被用作顯示部的部分。藉由採用該結構，可以將由攝像部獲得的影像信號直接輸入到顯示部。因此，可以消除資料轉換時所需要的延遲時間，所以暫時地顯示攝像的影像。
圖1是說明本發明的一個實施方式的攝像顯示裝置的圖。攝像顯示裝置100包括攝像部（IS）101及顯示部（DIS）102。可以在攝像部101和拍攝物件105之間設置鏡頭103。另外，也可以在顯示部102和觀察者106之間設置鏡頭104。
例如，鏡頭103具有將拍攝物件105縮小而投影於攝像部101的功能。另外，鏡頭104具有將在顯示部102上顯示的影像對觀察者106擴大而投影的功能。注意，圖1示出鏡頭103、104都表示為一個凸透鏡，其結構及功能是任意，也可以採用組合鏡頭（combination lens）。另外，可以在顯示部102和拍攝物件105之間設置調整光路的鏡子。
攝像部101的像素與對應的顯示部102的像素以一對一對應的方式電連接。因此，攝像部101的像素中作為影像信號獲得的類比資料不被轉換為數位資料而被傳輸到顯示部102的像素，進行顯示。
因此，本發明的一個實施方式的攝像顯示裝置可以顯著地減小顯示現實時的延遲。
圖2示出攝像顯示裝置100的方塊圖的一個例子。攝像顯示裝置100包括攝像部101、顯示部102以及資料處理部200。資料處理部200例如包括運算部（CPU）201、影像處理部（GPU）202、位置感測器（GPS）203、輸入輸出部（I/O）204以及記憶部（MEM）205。
攝像部101、顯示部102以及資料處理部200的要素彼此電連接，可以根據需要進行信號及資料的授受。注意，有時任一個要素不與其他任一個要素電連接。另外，有時其他任一個要素具有任一個要素的功能。此外，有時一個要素的功能分散到多個要素。
攝像部101具有攝像影像資料的功能，可以使用CMOS影像感測器等攝像裝置。顯示部102具有顯示影像資料的功能。例如，較佳為使用利用有機EL元件等發光元件的顯示裝置。
運算部201具有進行關於攝像顯示裝置100整體的工作的運算的功能，例如可以使用中央處理器（Central Processing Unit：CPU）等。
影像處理部202具有進行關於影像的資料處理的功能，例如可以使用影像處理器（GPU：Graphics Processing Unit）等。另外，影像處理部202可以包括用來分析影像的神經網路（NN）207。
位置感測器203具有指定攝像顯示裝置100的位置的功能，作為位置感測器203例如可以使用GPS（Global positioning System：全球定位系統）接收器等。位置感測器203還可以包括陀螺儀感測器、加速度感測器、光學感測器、溫度感測器等。
輸入輸出部204具有從外部獲得資料的功能或對外部輸出資料的功能。例如，輸入輸出部204可以與有線或無線的網路連接，可以藉由該網路與伺服器（SV）206進行資料的輸入和輸出。另外，輸入輸出部204可以連接於儲存與所獲得的影像資料對照的資料的媒體。
記憶部205具有將關於工作的程式及設定內容儲存於攝像顯示裝置100的功能。另外，具有儲存由攝像部101攝像的影像資料的功能。注意，也可以使用被用作記憶部205的一部分的可拆卸儲存媒體（MEM）208。
在此，神經網路207推測攝像部101所攝像的拍攝物件的類別（例如，推測拍攝物件是建築物、植物或者人物）。例如，在想以AR顯示獲得拍攝物件的資料時，雖然可以用位置感測器203獲得建築物及公路等的資料，但難以獲得不根據位置指定的拍攝物件的資料。
在只將拍攝物件的影像資料送到伺服器206而獲得資料時，伺服器206需要分析拍攝物件的類別而指定拍攝物件。由此，對伺服器206的負載變大而檢索需要較長時間。另外，因為因資料不夠而不能分析的情況以及為了分析需要更多資料的情況也會發生。
藉由神經網路207推測類別而發送影像資料及類別的推測結果，可以顯著地減小伺服器206的分析的負載。另外，也可以對伺服器206同時發送由位置感測器203獲得的資料。藉由確定類別後對伺服器206發送資料，可以從伺服器206高速地得到檢索結果。
因此，本發明的一個實施方式的攝像顯示裝置可以藉由用神經網路來推測拍攝物件的類別進行與現實的整合性高的AR顯示。
在此，使用圖3所示的流程圖說明在攝像顯示裝置100中反復進行拍攝部101的攝像工作及顯示部102的顯示工作時任意時序進行AR顯示的工作的一個例子。在進行攝像工作等的同時，在位置感測器203中獲得位置資料。並且，在進行攝像工作等的同時,在其他感測器被供應時，在其他感測器中獲得各種環境資料。
首先，從由運算部201及影像處理部202等攝像的影像抽出拍攝物件，進行影像分析。在此，進行影像中的拍攝物件的數量、形狀、顏色等的分類（S1）。
接著，選擇進行資料顯示的拍攝物件（S2）。注意，也可以預先設定以可以選擇影像所包括的所有拍攝物件。
接著，關於被選擇的拍攝物件，用已取得的拍攝物件的位置資料等以及S1的影像分析中獲得的資料在神經網路207中進行推測拍攝物件的類別（S3）。
接著，對伺服器206發送拍攝物件的影像、S3的類別推測時用的資料以及類別的推測結果，在伺服器206中對關於拍攝物件的資料進行檢索（S4）。
然後，從伺服器206接收拍攝物件的資料（S5），在顯示部102進行該資料的AR顯示（S6）。
在要改變進行資料顯示的拍攝物件時，回到S2而再選擇拍攝物件。
接著，參照圖4A至圖7B說明可以適用於攝像顯示裝置100的結構實例。圖4A至圖7B中相同的要素使用同一元件符號表示。
圖4A所示的攝像顯示裝置110包括依次層疊有層111、層112、層113的結構。在攝像顯示裝置110中將攝像部101的要素可以設置在層111及層112中。另外，將顯示部102的要素可以設置在層112及層113中。
圖4C是說明攝像顯示裝置110的各層的圖。層111包括設置有光電二極體的區域153。作為該光電二極體較佳為使用將矽基板為光電轉換層的pn型光電二極體或pin型光電二極體。
層112包括矽基板上的區域151及區域152。區域151及區域152包括使用矽形成通道形成區域的電晶體。區域152的數量為一個以上，在每個區域152可以設置不同功能的電路。
區域151包括攝像部101的像素電路（光電轉換元件以外）和顯示部102的像素電路（顯示元件以外）混在一起的結構。在區域152中可以設置攝像部101的像素電路或顯示部102的像素電路的驅動電路及讀出電路等。
層113包括設置有顯示元件的區域150。作為該顯示元件較佳為使用包括有機EL層的發光元件。
區域153、區域151以及區域150的面積大致相同。
圖6A是例示構成攝像顯示裝置110中的一個像素的要素的電連接的圖。區域153包括光電轉換元件161。區域151包括電晶體162a、162b。區域150包括顯示元件163。
電晶體162a、162b是攝像部101及顯示部102的像素電路162的一部分的要素。光電轉換元件161、電晶體162a、162b以及顯示元件163分別在區域153、區域151或區域150中配置為矩陣狀。
光電轉換元件161以包括與電晶體162a、162b重疊的區域的方式配置。光電轉換元件161的一個電極與電晶體162a的源極和汲極中的一個電連接。
電晶體162a、162b以包括與顯示元件163重疊的區域的方式配置。電晶體162b的源極和汲極中的一個電極與顯示元件163的一個電極電連接。
另外，在後面說明相當於像素電路162的電路的詳細內容，電晶體162a的源極和汲極中的另一個與電晶體162b的閘極電連接。
圖7A是例示攝像顯示裝置110中的像素電路162與區域152中的電路152a、152b、152c、152d的電連接的圖。電路152a、152b、152c、152d可以具有使像素電路162驅動的功能或者從像素電路162讀出信號的功能等。
電路152a可以具有攝像部101的行驅動器的功能。電路152a透過佈線與像素電路162的要素電連接。電路152b可以具有顯示部101的列驅動器的功能。另外，電路152b也可以具有去除雜訊的CDS（Correlated Double Sampling）電路及A/D轉換器的功能。電路152b透過佈線與像素電路162的要素電連接。
電路152c可以具有顯示部102的行驅動器的功能。電路152c透過佈線與像素電路162的要素電連接。電路152d可以具有顯示部102的列驅動器的功能。電路152d透過佈線與像素電路162的要素電連接。
另外，如圖4D中的各層的說明圖所示，藉由縮小層112中的區域151的相對面積，可以擴大層112中的區域152的相對面積。此時，在區域152中，除了設置上述驅動電路等以外，還可以設置資料處理部200所包括的任一個要素或該要素所包括的一部分的電路。
另外，攝像顯示裝置100可以具有圖4B所示的攝像顯示元件120的結構。攝像顯示元件120和攝像顯示裝置110的不同之處是光電轉換元件的結構，並且攝像顯示元件120包括層115。
在層115中設置的光電轉換元件較佳為包括硒或包含硒的化合物。在使用硒類材料的光電轉換元件中，藉由利用突崩倍增（avalanche multiplication）效果，可以提高低照度下的光檢測靈敏度。另外，光電轉換元件也可以為作為光電轉換層使用有機半導體的光電二極體。
另外，攝像顯示裝置100可以包括圖5A所示的攝像顯示裝置130的結構。攝像顯示裝置130包括層111、層112、層114、層113依次疊層的結構。
在攝像顯示裝置130中可以將攝像部101的要素設置在層111、層112及層114中。另外，可以將顯示部102的要素設置在層112、層114及層113中。
如圖5C的各層的說明圖所示，層114包括區域154及區域155。區域154及區域155包括使用金屬氧化物形成通道形成區域的電晶體。區域155的數量為一個以上，在每個區域155可以設置具有不同功能的電路。
區域154包括攝像部101的像素電路的像素和顯示部102的像素電路的要素（顯示元件以外）混在一起的結構。在區域155中可以設置攝像部101的像素電路或顯示部102的像素電路的驅動電路等。
圖6B是例示構成攝像顯示裝置130中的一個像素的要素的電連接的圖。區域153包括光電轉換元件161。區域151包括電晶體165a、165b及連接部166。區域154包括電晶體167a、167b。區域150包括顯示元件163。
電晶體165a、165b、167a、167b是攝像部101及顯示部102的像素電路167的一部分的要素。連接部166可以為在矽基板中形成的通孔等。
光電轉換元件161、電晶體165a、165b、電晶體167a、167b以及顯示元件163分別在區域153、區域151、區域154或150中配置為矩陣狀。
光電轉換元件161以包括與電晶體165a、165b重疊的區域的方式配置。光電轉換元件161的一個電極透過連接部166與電晶體167a的源極和汲極中的一個電連接。
電晶體165a和165b中的一個以包括與電晶體167a和167b中的一個重疊的區域的方式配置。電晶體165a的閘極與電晶體167a的源極和汲極中的另一個電連接。
電晶體167a、167b以包括與顯示元件163重疊的區域的方式配置。電晶體167b的源極和汲極中的一個與顯示元件163的一個電極電連接。
在後面說明相當於像素電路167的電路的詳細內容，電晶體167a的源極和汲極中的另一個與電晶體167b的閘極電連接。
圖7B是例示在攝像顯示裝置130中像素電路167與區域155中的電路155a、155b與電路152e、152f、152g、152h電連接的圖。電路155a、155b、152e、152f、152g、152h可以具有使像素電路167驅動的功能或者從像素電路167讀出信號的功能等。
設置在層114中的電路155a、155b可以具有顯示部102的行驅動器的功能。電路155a、155b可以透過佈線與設置在層114中的像素電路167的要素電連接。
設置在層112中的電路152h可以具有顯示部102的行驅動器的功能。電路152h透過佈線與設置在層114中的像素電路167的要素電連接。
設置在層112中的電路152e、152g可以具有攝像部101的行驅動器的功能。電路152e可以透過佈線與設置在層112中的像素電路167的要素電連接。電路152g可以透過佈線與設置在層114中的像素電路167的要素電連接。
設置在層112中的電路152f可以具有攝像部101的列驅動器的功能。另外，電路152f可以具有用來去除雜訊的CDS電路以及A/D轉換器的功能。電路152f透過佈線與設置在層112中的像素電路167的要素電連接。
另外，如圖5D中的各層的說明圖所示，藉由縮小層114中的區域154的相對面積，可以擴大層114中的區域155的相對面積。此時，在區域155中，除了設置上述驅動電路以外，還可以設置資料處理部200所包括的任一個要素或該要素所包括的一部分的電路。
另外，攝像顯示裝置100可以包括圖5B所示的攝像顯示裝置140的結構。攝像顯示裝置140和攝像顯示裝置130的不同之處是光電轉換元件的結構，並且攝像顯示裝置140包括設置有包含硒或包含硒的化合物的光電轉換元件的層115。
另外，在前面說明與顯示部101及攝像部102電連接的電路設置在區域152或區域155的方式，但該電路可以設置在外置型IC晶片中。
使用圖8A至圖14B說明可用作上述像素電路162或像素電路167的像素電路的結構實例。注意，圖8A至圖14B中具有相同的功能的要素（如電晶體等）使用同一元件符號表示。另外，雖然不能嚴密地分離，但將主要用作顯示部102的像素的部分設定為電路部102a。
圖8A所示的像素電路171是本發明的一個實施方式的基本結構之一。像素電路171具有由光電轉換元件使電荷檢測部ND的電位確定而根據電荷檢測部ND的電位使顯示元件發光的功能。因此，可以不藉由資料轉換等步驟而高速地進行從攝像至顯示的工作。
像素電路171包括光電轉換元件10、電晶體51、電晶體52、電晶體53、顯示元件11以及電容器60。
另外，光電轉換元件10相當於圖6A、6B所示的光電轉換元件161。電晶體52相當於圖6A、6B所示的電晶體162a或電晶體167a。電晶體53相當於圖6A、6B所示的電晶體162b或電晶體167b。顯示元件11相當於圖6A、6B所示的顯示元件163。
電晶體51的源極和汲極中的一個與光電轉換元件10的一個電極（陽極）電連接。光電轉換元件10的一個電極與電晶體52的源極和汲極中的一個電連接。電晶體52的源極和汲極中的另一個與電晶體53的閘極電連接。電晶體53的源極和汲極中的一個與顯示元件11的一個電極（陽極）電連接。電晶體53的閘極與電容器60的一個電極電連接。另外，也可以採用不設置電容器60的結構。
光電轉換元件10的另一個電極（陰極）與佈線72電連接。電晶體51的閘極與佈線76電連接。電晶體52的閘極與佈線75電連接。電晶體51的源極和汲極中的另一個與佈線73電連接。電晶體53的源極和汲極中的另一個與佈線74電連接。顯示元件11的另一個電極（陰極）與佈線86電連接。電容器60的另一個電極與佈線77電連接。
佈線72、73、74、77、86可以具有電源線的功能。例如，佈線73、77、86可以被用作低電位電源線，佈線74可以被用作高電位電源線。佈線75、76可以被用作控制各電晶體的開啟/關閉的信號線。
為了提高低照度下的光檢測靈敏度，作為光電轉換元件10可以使用發生突崩倍增效果的光電轉換元件。為了發生突崩倍增效果,需要較高電位HVDD（例如10V以上且高於VDD的電位）。因此，佈線72較佳為與可以供應電位HVDD的電源電連接。另外，光電轉換元件10可以被施加不發生突崩倍增效果的電位而使用。另外，作為光電轉換元件10可以使用不發生突崩倍增效果的元件。
電晶體51可以具有使電荷檢測部ND的電位初始化的功能。電晶體52可以具有控制電荷檢測部ND的功能。電晶體53可以具有根據電荷檢測部ND的電位控制流過顯示元件11的電流的功能。
另外，如圖8B所示的像素電路172，可以採用電晶體53的閘極與電晶體54的源極和汲極中的一個電連接，並且電晶體54的源極和汲極中的另一個與電容器60的一個電極電連接的結構。此時，電晶體54的閘極與被用作信號線的佈線87電連接。
藉由採用像素電路172的結構，可以使電荷檢測部ND的電容值可變。因此，在低照度環境下藉由使電晶體54關閉，可以進行高靈敏度的攝像。另外，在高照度環境下藉由使電晶體54導通，可以進行低靈敏度的攝像。
另外，在像素電路171、172中，也可以藉由使對佈線74供應的電位可變進行調整靈敏度的攝像。尤其是，藉由提高對佈線74供應的電位，可以提高顯示元件11的亮度，所以適合於夜視鏡等用途。
當對光電轉換元件10施加高電壓時，與光電轉換元件10連接的電晶體需要耐受高電壓。作為該高耐壓的電晶體，例如可以使用作為通道形成區域使用金屬氧化物的電晶體（以下，OS電晶體）等。明確而言，作為電晶體51及電晶體52，較佳為使用OS電晶體。
藉由利用電晶體51及電晶體52的關態電流較低的特性，可以在非常長的時間內在電荷檢測部ND中保持電荷。因此，可以採用在所有的像素中同時進行電荷儲存工作的全域快門方式而無需採用複雜的電路結構或工作方式。
由此，在對光電轉換元件10施加高電壓時較佳為採用攝像顯示裝置130或攝像顯示裝置140的結構。注意，在作為攝像顯示裝置130或攝像顯示裝置140採用像素電路171、172時，不需要電晶體165a、165b。
另外，在對光電轉換元件10不施加高電壓而使用時，作為電晶體51及電晶體52可以採用將矽用於活性層或活性區域的電晶體（以下Si電晶體）。因此，也可以採用攝像顯示裝置110或攝像顯示元件120的結構。
作為顯示元件11較佳為使用發光元件。作為發光元件可以使用包括有機物的發光層的有機EL元件（OLED）等。有機EL元件呈現二極體特性，藉由施加正向偏壓可以使電流流過。另外，藉由以電晶體調整該電流，可以使亮度變化。
接著，使用圖8C的時序圖說明像素電路171、172的基本工作。注意，在下面說明的一個例子的工作中，對佈線75、76供應作為“H”的VDD、作為“L”的GND。對佈線72、74供應VDD。對佈線73、77、86供應GND。另外，也可以採用對各佈線供應上述以外的電位的方式。
在時刻T1，將佈線76為“H”且將佈線75為“H”，將電荷檢測部ND的電位設定為重設電位（GND）（重設工作）。此時，電晶體53是非導通，所以發光元件11不發射光。
藉由在時刻T2將佈線76為“L”且將佈線75為“H”，電荷檢測部ND的電位開始變化（積蓄工作）。電荷檢測部ND的電位根據入射到光電轉換元件10的光的強度從GND改變，其最大值為VDD。
在時刻T3將佈線75為“L”，確定電荷檢測部ND的電位。此時，在電荷檢測部ND的電位大於電晶體53的臨界電壓時電晶體53導通，而且根據電流值顯示元件11發射光（顯示工作）。
然後，一定期間中繼續顯示，在時刻T4再進行重設工作。藉由反復上述工作，可以高速地進行攝像及顯示工作。另外，在重設工作時適當地插入黑色顯示，所以可以減少動態影像的殘像等。
在使用像素電路171、172時，如上所述那樣可以以簡單的控制進行攝像及顯示，所以不需要移位暫存器等像素的選擇電路而可以在所有像素中同時進行重設工作、積蓄工作以及顯示工作。
另外，本發明的一個實施方式可以採用如圖9A所示的像素電路173的結構。像素電路173和像素電路171的不同之處是像素電路173可以將攝像資料輸出到像素外部。
像素電路173包括像素電路171的結構、電晶體55以及電晶體56。電晶體55的閘極與電晶體52的源極和汲極中的另一個電連接。電晶體55的源極和汲極中的一個與電晶體56的源極和汲極中的一個電連接。
注意，電晶體55相當於圖6B所示的電晶體165a。電晶體53相當於圖6B所示的電晶體165b。另外，電晶體55、56可以設置在攝像顯示裝置110、120的區域151中。
電晶體55的源極和汲極中的另一個與佈線79電連接。電晶體56的源極和汲極中的另一個與佈線71電連接。電晶體56的閘極與佈線78電連接。
佈線79可以具有電源線的功能。例如，佈線79可以被用作高電位電源線。佈線71可以具有從像素輸出信號的輸出線的功能。佈線78可以被用作控制各電晶體的開啟/關閉的信號線。
電晶體55可以具有根據電荷檢測部ND的電位輸出信號的功能。電晶體56可以具有選擇讀出信號的像素的功能。
由於電晶體55被要求具有良好的放大特性，所以較佳的是，電晶體55的通態電流高。由此，作為電晶體55、56較佳為使用Si電晶體。當然，作為電晶體55、56也可以使用OS電晶體。
接著，使用圖9B的時序圖說明像素電路173的基本工作。注意，在下面說明的一個例子的工作中，對佈線75、76、78供應作為“H”的VDD、作為“L”的GND。對佈線72、74、79供應VDD。對佈線73、77、86供應GND。另外，也可以採用對各佈線供應上述以外的電位的方式。
關於時刻T1至T3的工作可以參照圖8B的說明。
藉由在時刻T4將佈線78為“H”而使電晶體56導通，對佈線71輸出根據電荷檢測部ND的電位的影像信號。
然後，在時刻T5再進行重設工作。藉由反復上述工作，可以高速地進行攝像及顯示工作,並且也可以將影像資料輸出到外部。
另外，在使用像素電路173時需要選擇用於攝像的像素的行驅動器及列驅動器。該行驅動器及列驅動器可以設置在區域152等。
另外，本發明的一個實施方式也可以為圖10A所示的像素電路174的結構。像素電路174和像素電路173的不同之處是像素電路174可以將與所攝像的影像不同的任意影像重疊而顯示。
像素電路174包括像素電路173的結構、電晶體57、電晶體58以及顯示元件12。
電晶體57的源極和汲極中的一個與顯示元件12的一個電極電連接。電晶體57的閘極與電晶體58的源極和汲極中的一個電連接。電晶體57的源極和汲極中的另一個與佈線74電連接。顯示元件12的另一個電極與佈線86電連接。電晶體58的源極和汲極中的另一個與佈線81電連接。電晶體58的閘極與佈線80電連接。
電晶體57、58可以設置在攝像顯示裝置110、120的區域151或者攝像顯示裝置130、140的區域154中。作為顯示元件12可以使用與顯示元件11相同的元件，並且可以設置在區域150中。
佈線80、81可以具有信號線的功能。例如，佈線80可以被用作控制電晶體58的開啟/關閉的信號線。佈線81可以被用作供應影像信號的信號線。
電晶體57可以具有根據從佈線81供應的電位控制流過顯示元件12的電流的功能。電晶體58可以具有選擇進行任意顯示的像素的功能。
由於用像素電路174的攝像顯示裝置可以使用電晶體57、58以及顯示元件12顯示任意的影像，所以可以以資料與所顯示的現實重疊的方式進行AR顯示。
接著，使用圖10B的時序圖說明像素電路173的基本工作。注意，在下面說明的一個例子的工作中，對佈線75、76、78、80供應作為“H”的VDD、作為“L”的GND。對佈線72、74、79供應VDD。對佈線73、77、86供應GND。對佈線81供應任意電位（影像信號）。另外，也可以採用對各佈線供應上述以外的電位的方式。
關於時刻T1的工作可以參照圖8B的說明。
藉由在時刻T2將佈線76為“L”、佈線75為“H”且佈線80為“H”，電荷檢測部ND的電位開始變化（積蓄工作）。電荷檢測部ND的電位根據入射到光電轉換元件10的光的強度從GND改變，其最大值為VDD。另外，對電晶體57的閘極寫入從佈線81供應的影像信號。
在時刻T3將佈線75為“L”且將佈線80為“L”確定電荷檢測部ND的電位。此時，在電荷檢測部ND的電位大於電晶體53的臨界電壓時電晶體53導通，而根據電流值顯示元件11發射光。此外，在電晶體57的閘極電位大於電晶體57的臨界電壓時電晶體57導通，而根據電流值顯示元件12發射光（顯示工作）。
時刻T4以後的工作可以參照圖9B的說明。
另外，在使用像素電路174時需要選擇用於攝像及顯示的像素的行驅動器及列驅動器。該行驅動器及列驅動器可以形成在區域152、155等中。
另外，本發明的一個實施方式也可以包括圖11A所示的像素電路175的結構。像素電路175包括從像素電路174省略顯示元件12的結構，電晶體57的源極和汲極中的另一個與顯示元件11的一個電極電連接。
在圖10A所示的結構中，顯示元件11和顯示元件12中的發光強度更大的一個在顯示中佔優勢。因此，為了在顯示元件12上顯示任意影像，需要以顯示元件12重寫在顯示元件11上顯示的影像的方式提高發光強度。即使是圖11A的結構也可以以重寫在顯示元件11上顯示的原來影像的方式從佈線81輸入信號，所以可以省略顯示元件12。
另外，本發明的一個實施方式也可以包括圖11B所示的像素電路176的結構。像素電路176包括圖11A所示的結構、電晶體59以及電晶體63。
電晶體59的源極和汲極中的一個與電晶體52的源極和汲極中的另一個電連接。電晶體59的源極和汲極中的另一個與電晶體53的閘極電連接。電晶體59的閘極與電晶體63的源極和汲極中的一個電連接。電晶體63的閘極與佈線85電連接。電晶體63的源極和汲極中的另一個與佈線82電連接。
佈線82可以被用作控制電晶體59的開啟/關閉的信號線。佈線85可以被用作選擇像素的信號線。另外，也可以採用不設置電晶體63而電晶體59的閘極與佈線82電連接的結構。
藉由使電晶體59非導通，可以停止與拍攝同時進行的影像顯示。藉由在所有像素中使電晶體59非導通，可以在顯示部102整體顯示從佈線81供應的任意影像資料。另外，可以從佈線81供應透過佈線71取出到外部而加工的資料進行顯示。例如，所攝像的影像可以被擴展顯示或被加工顯示等。
另外，藉由選擇像素使電晶體59非導通，在所選擇的像素中可以停止與攝像同時進行的影像顯示。另外，藉由在重設期間使電晶體59非導通，電晶體53變為非導通而進行黑色顯示。藉由在上述進行黑色顯示的背景像素上顯示從佈線81供應的任意影像資料，可以進行清晰的AR顯示。
另外，電晶體53的閘極透過開關（電晶體等）與低電位電源線電連接時，不但在重設期間而且在任意時序使電晶體53非導通，並成為黑色顯示。
另外，本發明的一個實施方式也可以包括圖12A所示的像素電路177的結構。像素電路177包括在各電晶體中設置背閘極的結構。藉由對背閘極施加定電壓，可以調整各電晶體的臨界電壓。另外，也可以施加與前閘極相同的電位來控制通態電流及關態電流。注意，圖12A示出在所有電晶體中設置背閘極的結構，但也可以包括不設置背閘極的電晶體。
另外，本發明的一個實施方式也可以包括圖12B所示的像素電路178的結構。像素電路178是使電荷檢測部ND重設至高電位而工作的結構的一個例子。
像素電路178和上述像素電路不同之處是像素電路178的光電轉換元件10的連接方向相反且像素電路178中的電晶體53為p-ch型電晶體。此時，電晶體53較佳為Si電晶體。另外，在像素電路178的工作中，將佈線72設定為低電位且將佈線73設定為高電位。
在像素電路178中，電荷檢測部ND的電位在光強度高時相對地變低，在光強度低時相對地變高。因此，將電晶體53為p-ch型電晶體，以在電荷檢測部ND的電位低時顯示元件11的發光變亮的方式工作。
另外，本發明的一個實施方式也可以包括圖13A所示的像素電路179的結構。像素電路179也可以使電荷檢測部ND重設至高電位而工作。
像素電路179除了像素電路175以外還包括電晶體62以及電容器64。電晶體62的源極和汲極中的一個與電晶體55的閘極電連接。電容器64的一個電極與電晶體52的源極和汲極中的另一個電連接。電容器64的另一個電極與電晶體55的閘極電連接。另外，像素電路179的光電轉換元件10的連接方向與像素電路175的光電轉換元件10的連接方向相反。
電晶體62的源極和汲極中的另一個與佈線85電連接，閘極與佈線84電連接。佈線85可以具有電源線的功能，可以供應高電位。佈線84可以具有控制電晶體62的開啟/關閉的信號線的功能。
另外，將使光電轉換元件10的一個電極與電晶體52的源極和汲極中的一個連接的佈線稱為電荷存儲部RD1。另外，將使電晶體52的源極和汲極中的另一個與電容器64連接的佈線稱為電荷存儲部RD2。
接著，使用圖13B的時序圖說明像素電路179的基本工作。注意，在下面說明的一個例子的工作中，對佈線75、76、78、80、84供應作為“H”的VDD、作為“L”的GND。對佈線72、77、85供應GND。對佈線73、74、79供應VDD。對佈線81供應任意電位（影像信號）。另外，也可以採用對各佈線供應上述以外的電位的方式。
在時刻T1將佈線76為“H”且將佈線75為“H”，將電荷存儲部RD1、RD2的電位設定為第一重設電位（VDD）。此時，有時，由於因電容器64的電容耦合電荷檢測部ND的電位上升，電晶體53成為導通狀態而且顯示元件11發射光。
藉由在時刻T2將佈線75為“L”，在時刻T3將佈線76為“L”，電荷存儲部RD1的電位開始變化。電荷存儲部RD1的電位根據入射到光電轉換元件10的光的強度從VDD改變，其最小值為GND。
藉由在時刻T4將佈線75為“H”且將佈線84為“H”，電荷存儲部RD2與電荷存儲部RD1的電位成為相同。將電荷檢測部ND的電位設定為第二重設電位。
藉由在時刻T5將佈線84為“L”，因電容器64的電容耦合降低電荷檢測部ND的電位。
藉由在時刻T6將佈線76為“H”，電荷存儲部RD1的電位成為第一重設電位（VDD）。換言之，電荷存儲部RD1、RD2的電位上升，其上升程度為在曝光期間（時刻T3至時刻T6之間）的降低。此時，因電容器64的電容耦合根據電荷存儲部RD1、RD2的電位的上升，電荷檢測部ND的電位上升。換言之，電荷檢測部ND成為反映曝光期間的電位，根據該電位顯示元件11發射光。
在這工作中，光強度越高在曝光期間電荷存儲部RD1、RD2的電位越小，所以與第一重設電位之差變大。由此，電荷檢測部ND的電位在光強度高時相對地高，在光強度低時相對地低。
因此，即使電晶體53是n-ch型電晶體，像素電路179也可以以在電荷檢測部ND的電位高時顯示元件11的發光變亮的方式工作。
另外，T6對應於T1，藉由反復上述工作，可以高速地進行攝像及顯示工作。
另外，本發明的一個實施方式也可以包括圖14A所示的像素電路180的結構。像素電路180是用於進行抵消電晶體等構成電路的要素的雜訊的相關雙取樣的像素電路的例子。進行相關雙取樣的CDS電路以與佈線71電連接的方式設置。相關雙取樣藉由從取出到佈線71的影像信號減去重設信號時的信號而進行。
像素電路180包括使用電晶體61代替像素電路179的電容器64的結構。另外，像素電路180的光電轉換元件的連接方向與像素電路179的光電轉換元件的連接方向相反。電晶體61的源極和汲極中的一個與電晶體52的源極和汲極中的另一個電連接。電晶體61的源極和汲極中的另一個與電晶體55的閘極電連接。
電晶體61的閘極與佈線83電連接。佈線83可以具有控制電晶體61的開啟/關閉的信號線。
另外，將使電晶體52的源極和汲極中的另一個與電晶體61的源極和汲極中的一個連接的佈線稱為電荷存儲部RD。
接著，使用圖14B的時序圖說明像素電路180的基本工作。注意，在下面說明的一個例子的工作中，對佈線75、76、78、80、84供應作為“H”的VDD、作為“L”的GND。對佈線72、74、79供應VDD。對佈線73、77、85供應GND。對佈線81供應任意電位（影像信號）。另外，也可以採用對各佈線供應上述以外的電位的方式。
在時刻T1，將佈線76為“H”且佈線75為“H”，將電荷存儲部RD的電位設定為重設電位（GND）（重設工作）。
藉由在時刻T2將佈線76為“L”，電荷存儲部RD的電位開始變化（積蓄工作）。電荷存儲部RD的電位根據入射到光電轉換元件10的光的強度從GND改變，其最大值為VDD。
藉由在時刻T3將佈線75為“L”，電荷存儲部RD的電位被確定。
藉由在時刻T4將佈線78為“H”且將佈線84為“H”，電荷檢測部ND的電位成為重設電位（GND），對佈線71讀出包括因電晶體等產生的雜訊信號的重設電位（GND）。此時，該重設電位（GND）儲存於CDS電路中。另外，在時刻T4顯示元件11不發射光。
在時刻T5將佈線84為“L”且在時刻T6將佈線83為“H”，電荷檢測部ND的電位成為電荷存儲部RD的電位，對佈線71讀出包括因電晶體等產生的雜訊信號的影像信號電位。另外，在時刻T5，顯示元件11根據電荷檢測部ND的電位發射光。
在CDS電路中，進行從包括因電晶體等產生的雜訊信號的影像信號電位減去預想儲存的包括因電晶體等產生的雜訊信號的重設電位（GND）的工作，而取出實質上的影像信號。
在時刻T7將佈線83為“L”且在時刻T8將佈線78為“L”，去除雜訊的影像資料的取出結束。另外，時刻T8相當於時刻T1，藉由反復進行上述工作，可以進行攝像及顯示的高速工作且取出去除雜訊的影像資料。
另外，作為本發明的一個實施方式所示的上述像素電路171至180的結構可以任意地組合。
圖15A至15C是說明在顯示部102上顯示的影像的例子的圖。例如，如圖15A所示那樣，山崗上的花或漂浮在空中的飛艇作為拍攝物件攝像。
圖15B是在拍攝物件上添加時刻及AR顯示的例子。如上所述，為了在顯示部上附加資料而顯示，進行重寫背景影像的工作。在背景的影像的顏色是暗色時，在以明色顯示資料時可見性良好。在背景的影像的顏色是亮色時，雖然提高所顯示的資料的亮度也難以提高可見性。
在此情況下，較佳為用背景顏色的補色顯示資料。例如，“Airship”及“Sunflower”的文字較佳為以天空的藍色的補色或其附近的橙色或黃色等表示。另外，時刻的數字較佳為以山崗的綠色的補色或其附近的紅色或洋紅色等表示。
另外，藉由採用像素電路176所示的結構，可以以選擇的像素停止與攝像同時進行的影像顯示。因此，如圖15C所示，可以藉由顯示文字等資料的區域的背景的攝像影像設定為非顯示（黑色顯示）而以亮色表示資料，提高可見性。
另外，在本發明的一個實施方式的攝像顯示裝置中，與透空型的顯示器不同，由於對所拍攝的影像附加AR顯示，所以不需要對觀察者的位置進行AR顯示的位置調整。
在如圖15A所示那樣的從伺服器獲得拍攝物件的資料的情況下，上述拍攝物件是未知的物體時，需要將拍攝物件的影像及其周圍的資料上載伺服器，進行形狀、顏色、地點、時刻等資料和龐大量的資料庫的對照等而得到檢索結果。因此，在從伺服器獲得資料的情況下，如上所述，較佳為劃出拍攝物件的類別範圍後進行伺服器的檢索。
為了上述那樣劃出類別範圍，較佳為用神經網路推測。
圖16是說明用神經網路推測拍攝物件的類別的工作的圖。輸入資料E1至Ei（i是自然數）對應於從拍攝物件的影像P抽出的形狀、顏色、大小等特色以及位置、時刻等由攝像顯示裝置可獲得的資料。
輸入資料E1至Ei分別輸入到輸入層501的節點F1至Fi，而被加權的資料輸入到中間層502的第一層G1。在此，中間層502具有G1至Gj（j是自然數）的任意數量的層。另外，中間層502的各層包括任意數量的節點。從中間層502的最終層Gj輸出的資料輸出到輸出層503。輸出層503輸出拍攝物件的類別的推測結果的H1至Hk（k是自然數）中的任一個或者概率高的類別的推測結果中的幾個。
類別的推測結果的H1至Hk可以為從拍攝物件是否自然物、人工物或生物等較大類別到可指定拍攝物件的程度的詳細類別的任一個類別。
將拍攝物件的影像P、輸入資料E1至Ei以及類別的推測結果發送到伺服器505，檢索拍攝物件的資料。由於推測結果越詳細越可以限定伺服器505的檢測所需要的資料庫所以可以縮短檢索時間。
注意，由於攝像顯示裝置的神經網路的晶片面積及處理速度有限，所以較佳的是，進行最低需要的類別的推測且與伺服器505聯動地使用。例如，以在伺服器505所具有的資料庫裡有資料的情況為前提，在拍攝物件是建築物時，只有獲得類別是建築物的推測結果、影像以及位置資料可以高速地獲得精度充分高的資料。另外，在拍攝物件是人時，只有獲得類別是人（包括性別、個子、年齡等的資料）的推測結果、影像（較佳為包括臉的影像）可以高速地指定個人。
接著，使用圖17A至17C說明可用於本發明的一個實施方式的神經網路的結構實例。神經網路NN由神經元電路及設置在神經元電路間的突觸電路構成。
圖17A是構成神經網路NN的神經元電路NC及突觸電路SC的結構實例。向突觸電路SC輸入輸入資料x1至xL（L為自然數）。此外，突觸電路SC具有儲存權係數wk（k為1以上且L以下的整數）的功能。權係數wk對應於神經元電路NC間的鍵合強度。
當向突觸電路SC輸入輸入資料x1至xL時，神經元電路NC被供應如下值：對輸入到突觸電路SC的輸入資料xk與儲存在突觸電路SC中的權係數wk之積（xkwk）在k=1至L的條件（x1w1+x2w2+...+xLwL）下進行加法而得到的值，亦即藉由使用xk和wk的積和運算得到的值。在該值超過神經元電路NC的臨界值　的情況下，神經元電路NC輸出高位準信號y。將該現象稱為神經元電路NC的發火。
圖17B示出神經網路NN的模型的一個例子。神經網路NN具有用神經元電路NC及突觸電路SC的分層感知器的結構，包括輸入層IL、隱藏層（中間層）HL以及輸出層OL。
輸入層IL可以對隱藏層HL輸出輸入資料x1至xL。隱藏層HL包括隱藏突觸電路HS、隱藏神經元電路HN。輸出層OL包括輸出突觸電路OS、輸出神經元電路ON。
對隱藏神經元電路HN供應藉由使用輸入資料xk及保持在隱藏突觸電路HS中的權係數wk的積和運算得到的值。並且，對輸出神經元電路ON供應藉由使用隱藏神經元電路HN的輸出及保持在輸出突觸電路OS中的權係數wk的積和運算得到的值。並且，從輸出神經元電路ON輸出輸出資料y1至yL。
如此，規定的輸入資料被供應的神經網路NN具有將保持在突觸電路SC中的權係數及對應於神經元電路的臨界值　的值作為輸出資料輸出的功能。
神經網路NN可以藉由監督資料的輸入進行監督學習。圖17C示出利用反向傳播演算法進行監督學習的神經網路NN的模型。
反向傳播演算法是以神經網路的輸出資料與監督信號的誤差變小的方式改變突觸電路的權係數wk的方法。明確而言，根據基於輸出資料y1至yL及監督資料t1至tL決定的誤差　O改變隱藏突觸電路HS的權係數wk。此外，根據隱藏突觸電路HS的權係數wk的變化量改變上一級的突觸電路SC的權係數wk。如此，藉由基於監督資料t1至tL依次改變突觸電路SC的權係數，可以進行神經網路NN的學習。
圖17A至圖17C所示的神經網路的結構可以用於圖2中的神經網路207。此外，神經網路207的學習可以利用上述反向傳播演算法進行。
此外，圖17B及圖17C示出一層的隱藏層HL，但是隱藏層HL的層數也可以為2以上。藉由使用包括兩層以上的隱藏層HL的神經網路（深度神經網路（DNN）），可以進行深度學習。由此，可以提高影像生成的精度。
如上所述那樣，藉由使用本發明的一個實施方式可以高速地獲得拍攝物件的資料而進行與現實的整合性良好的AR顯示。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式2 在本實施方式中，說明能夠用於在上述實施方式中說明的神經網路的半導體裝置的結構實例。
當神經網路由硬體構成時，神經網路的積和運算可以使用積和運算元件進行。在本實施方式中，對能夠用作在神經網路207中的積和運算元件的半導體裝置的結構實例進行說明。
＜半導體裝置的結構實例＞ 圖18示出半導體裝置600的結構實例。圖18所示的半導體裝置600包括記憶體電路610（MEM）、參考用記憶體電路620（RMEM）、電路630及電路640。半導體裝置600還可以包括電流源電路650（CREF）。
記憶體電路610（MEM）包括記憶單元MC[i，j]及記憶單元MC[i+1，j]等記憶單元MC。各記憶單元MC包括具有將被輸入的電位轉換為電流的功能的元件。作為具有上述功能的元件，例如可以使用電晶體等主動元件。圖18例示出各記憶單元MC包括電晶體Tr11的情況。
對記憶單元MC從佈線WD[j]等佈線WD輸入第一類比電位。第一類比電位對應於第一類比資料。記憶單元MC具有生成對應於第一類比電位的第一類比電流的功能。明確而言，可以將在對電晶體Tr11的閘極供應第一類比電位時得到的電晶體Tr11的汲極電流用作第一類比電流。以下，將流過記憶單元MC[i，j]的電流稱為I[i，j]，將流過記憶單元MC[i+1，j]的電流稱為I[i+1，j]。
在電晶體Tr11在飽和區域中工作的情況下，汲極電流不依賴於源極與汲極之間的電壓，而被閘極電壓與臨界電壓的差分控制。因此，較佳為使電晶體Tr11在飽和區域中工作。為了使電晶體Tr11在飽和區域中工作，適當地將閘極電壓及源極與汲極之間的電壓設定為能夠使電晶體Tr11在飽和區域中工作的電壓範圍。
明確而言，在圖18所示的半導體裝置600中，對記憶單元MC[i，j]從佈線WD[j]輸入第一類比電位Vx[i，j]或對應於第一類比電位Vx[i，j]的電位。記憶單元MC[i，j]具有生成對應於第一類比電位Vx[i，j]的第一類比電流的功能。此時記憶單元MC[i，j]的電流I[i，j]相當於第一類比電流。
明確而言，在圖18所示的半導體裝置600中，對記憶單元MC[i+1，j]從佈線WD[j]輸入第一類比電位Vx[i+1，j]或對應於第一類比電位Vx[i+1，j]的電位。記憶單元MC[i+1，j]具有生成對應於第一類比電位Vx[i+1，j]的第一類比電流的功能。此時記憶單元MC[i+1，j]的電流I[i+1，j]相當於第一類比電流。
記憶單元MC具有保持第一類比電位的功能。換言之，記憶單元MC具有保持對應於第一類比電位的第一類比電流的功能。
對記憶單元MC從佈線RW[i]及佈線RW[i+1]等佈線RW輸入第二類比電位。第二類比電位對應於第二類比資料。記憶單元MC具有對已保持的第一類比電位加上第二類比電位或對應於第二類比電位的電位的功能及保持藉由該加法得到的第三類比電位的功能。記憶單元MC還具有生成對應於第三類比電位的第二類比電流的功能。換言之，記憶單元MC具有保持對應於第三類比電位的第二類比電流的功能。
明確而言，在圖18所示的半導體裝置600中，對記憶單元MC[i，j]從佈線RW[i]輸入第二類比電位Vw[i，j]。記憶單元MC[i，j]具有保持對應於第一類比電位Vx[i，j]及第二類比電位Vw[i，j]的第三類比電位的功能。另外，記憶單元MC[i，j]具有生成對應於第三類比電位的第二類比電流的功能。此時記憶單元MC[i，j]的電流I[i，j]相當於第二類比電流。
另外，在圖18所示的半導體裝置600中，對記憶單元MC[i+1，j]從佈線RW[i+1]輸入第二類比電位Vw[i+1，j]。記憶單元MC[i+1，j]具有保持對應於第一類比電位Vx[i+1，j]及第二類比電位Vw[i+1，j]的第三類比電位的功能。另外，記憶單元MC[i+1，j]具有生成對應於第三類比電位的第二類比電流的功能。此時記憶單元MC[i+1，j]的電流I[i+1，j]相當於第二類比電流。
電流I[i，j]透過記憶單元MC[i，j]流過佈線BL[j]與佈線VR[j]之間。電流I[i+1，j]透過記憶單元MC[i+1，j]流過佈線BL[j]與佈線VR[j]之間。因此，相當於電流I[i，j]與電流I[i+1，j]之和的電流I[j]透過記憶單元MC[i，j]及記憶單元MC[i+1，j]流過佈線BL[j]與佈線VR[j]之間。
參考用記憶體電路620（RMEM）包括記憶單元MCR[i]及記憶單元MCR[i+1]等記憶單元MCR。對記憶單元MCR從佈線WDREF輸入第一參考電位VPR。記憶單元MCR具有生成對應於第一參考電位VPR的第一參考電流的功能。以下，將流過記憶單元MCR[i]的電流稱為IREF[i]，將流過記憶單元MCR[i+1]的電流稱為IREF[i+1]。
明確而言，在圖18所示的半導體裝置600中，對記憶單元MCR[i]從佈線WDREF[i]輸入第一參考電位VPR。記憶單元MCR[i]具有生成對應於第一參考電位VPR的第一參考電流的功能。此時記憶單元MCR[i]的電流IREF[i]相當於第一參考電流。
另外，在圖18所示的半導體裝置600中，對記憶單元MCR[i+1]從佈線WDREF輸入第一參考電位VPR。記憶單元MCR[i+1]具有生成對應於第一參考電位VPR的第一參考電流的功能。此時記憶單元MCR[i+1]的電流IREF[i+1]相當於第一參考電流。
記憶單元MCR具有保持第一參考電位VPR的功能。換言之，記憶單元MCR具有保持對應於第一參考電位VPR的第一參考電流的功能。
對記憶單元MCR從佈線RW[i]及佈線RW[i+1]等佈線RW輸入第二類比電位。記憶單元MCR具有對已保持的第一參考電位VPR加上第二類比電位或對應於第二類比電位的電位而保持藉由該加法得到的第二參考電位的功能。記憶單元MCR還具有生成對應於第二參考電位的第二參考電流的功能。換言之，記憶單元MCR具有保持對應於第二參考電位的第二參考電流的功能。
明確而言，在圖18所示的半導體裝置600中，對記憶單元MCR[i]從佈線RW[i]輸入第二類比電位Vw[i，j]。記憶單元MCR[i]具有保持對應於第一參考電位VPR及第二類比電位Vw[i，j]的第二參考電位的功能。另外，記憶單元MCR[i]具有生成對應於第二參考電位的第二參考電流的功能。此時記憶單元MCR[i]的電流IREF[i]相當於第二參考電流。
另外，在圖18所示的半導體裝置600中，對記憶單元MCR[i+1]從佈線RW[i+1]輸入第二類比電位Vw[i+1，j]。記憶單元MCR[i+1]具有保持對應於第一參考電位VPR及第二類比電位Vw[i+1，j]的第二參考電位的功能。另外，記憶單元MCR[i+1]具有生成對應於第二參考電位的第二參考電流的功能。此時記憶單元MCR[i+1]的電流IREF[i+1]相當於第二參考電流。
電流IREF[i]透過記憶單元MCR[i]流過佈線BLREF與佈線VRREF之間。電流IREF[i+1]透過記憶單元MCR[i+1]流過佈線BLREF與佈線VRREF之間。因此，相當於電流IREF[i]與電流IREF[i+1]之和的電流IREF透過記憶單元MCR[i]及記憶單元MCR[i+1]流過佈線BLREF與佈線VRREF之間。
電流源電路650具有將與流過佈線BLREF的電流IREF相同的值的電流或者對應於電流IREF的電流供應到佈線BL的功能。當設定後述的偏移電流時，在透過記憶單元MC[i，j]及記憶單元MC[i+1，j]流過佈線BL[j]與佈線VR[j]之間的電流I[j]不同於透過記憶單元MCR[i]及記憶單元MCR[i+1]流過佈線BLREF與佈線VRREF之間的電流IREF的情況下，差分電流流過電路630或電路640。電路630具有電流拉出電路（current source circuit）的功能，電路640具有電流灌入電路（current sink circuit）的功能。
明確而言，電路630具有在電流I[j]大於電流IREF的情況下生成相當於電流I[j]與電流IREF的差分的電流ΔI[j]的功能。另外，電路630具有將所生成的電流ΔI[j]供應到佈線BL[j]的功能。換言之，電路630具有保持電流ΔI[j]的功能。
此外，電路640具有在電流I[j]小於電流IREF的情況下生成相當於電流I[j]與電流IREF的差分的電流ΔI[j]的絕對值的電流的功能。另外，電路640具有將所生成的電流ΔI[j]從佈線BL[j]灌入的功能。換言之，電路640具有保持電流ΔI[j]的功能。
接著，對圖18所示的半導體裝置600的工作實例進行說明。
首先，將對應於第一類比電位的電位儲存於記憶單元MC[i，j]。明確而言，從第一參考電位VPR減去第一類比電位Vx[i，j]而得到的電位VPR-Vx[i，j]透過佈線WD[j]被輸入到記憶單元MC[i，j]。記憶單元MC[i，j]保持電位VPR-Vx[i，j]。記憶單元MC[i，j]生成對應於電位VPR-Vx[i，j]的電流I[i，j]。例如，將第一參考電位VPR設定為高於接地電位的高位準電位。明確而言，第一參考電位VPR較佳為高於接地電位且等於或低於供應到電流源電路650的高位準電位VDD。
另外，將第一參考電位VPR儲存於記憶單元MCR[i]。明確而言，電位VPR透過佈線WDREF被輸入到記憶單元MCR[i]。記憶單元MCR[i]保持電位VPR。記憶單元MCR[i]生成對應於電位VPR的電流IREF[i]。
另外，將對應於第一類比電位的電位儲存於記憶單元MC[i+1，j]。明確而言，從第一參考電位VPR減去第一類比電位Vx[i+1，j]而得到的電位VPR-Vx[i+1，j]透過佈線WD[j]被輸入到記憶單元MC[i+1，j]。記憶單元MC[i+1，j]保持電位VPR-Vx[i+1，j]。記憶單元MC[i+1，j]生成對應於電位VPR-Vx[i+1，j]的電流I[i+1，j]。
另外，將第一參考電位VPR儲存於記憶單元MCR[i+1]。明確而言，電位VPR透過佈線WDREF被輸入到記憶單元MCR[i+1]。記憶單元MCR[i+1]保持電位VPR。記憶單元MCR[i+1]生成對應於電位VPR的電流IREF[i+1]。
在上述工作中，將佈線RW[i]及佈線RW[i+1]設定為參考電位。例如，作為參考電位可以使用接地電位或低於參考電位的低位準電位VSS等。或者，當作為參考電位使用電位VSS與電位VDD之間的電位，不管第二類比電位Vw是正值還是負值，都可以使佈線RW的電位高於參考電位，所以容易生成信號，而可以對正值的類比資料和負值的類比資料進行乘法，所以是較佳的。
藉由上述工作，在與佈線BL[j]連接的各記憶單元MC中生成的電流的總電流流過佈線BL[j]。明確而言，在圖18中，在記憶單元MC[i，j]中生成的電流I[i，j]與在記憶單元MC[i+1，j]中生成的電流I[i+1，j]的總電流I[j]流過佈線BL[j]。另外，藉由上述工作，在與佈線BLREF連接的各記憶單元MCR中生成的電流的總電流流過佈線BLREF。明確而言，在圖18中，在記憶單元MCR[i]中生成的電流IREF[i]與在記憶單元MCR[i+1]中生成的電流IREF[i+1]的總電流IREF流過佈線BLREF。
接著，在將佈線RW[i]及佈線RW[i+1]的電位保持為參考電位的狀態下，在電路630或電路640中保持藉由第一類比電位的輸入獲得的電流I[j]和藉由第一參考電位的輸入獲得的電流IREF之差分的偏移電流Ioffset[j]。
明確而言，在電流I[j]大於電流IREF的情況下，電路630將電流Ioffset[j]供應到佈線BL[j]。換言之，流過電路630的電流ICM[j]相當於電流Ioffset[j]。該電流ICM[j]保持在電路630中。另外，在電流I[j]小於電流IREF的情況下，電路640將電流Ioffset[j]從佈線BL[j]灌入。換言之，流過電路640的電流ICP[j]相當於電流Ioffset[j]。該電流ICP[j]保持在電路640中。
接著，以對已保持在記憶單元MC[i，j]中的第一類比電位或對應於第一類比電位的電位加上第二類比電位或者對應於第二類比電位的電位的方式將第二類比電位或者對應於第二類比電位的電位儲存於記憶單元MC[i，j]。明確而言，藉由將佈線RW[i]的電位設定為對參考電位加上Vw[i]的電位，來將第二類比電位Vw[i]透過佈線RW[i]輸入記憶單元MC[i，j]。記憶單元MC[i，j]保持電位VPR-Vx[i，j]+Vw[i]。另外，記憶單元MC[i，j]生成對應於電位VPR-Vx[i，j]+Vw[i]的電流I[i，j]。
另外，以對已保持在記憶單元MC[i+1，j]中的第一類比電位或對應於第一類比電位的電位加上第二類比電位或者對應於第二類比電位的電位的方式將第二類比電位或者對應於第二類比電位的電位儲存於記憶單元MC[i+1，j]。明確而言，藉由將佈線RW[i+1]的電位設定為對參考電位加上Vw[i+1]的電位，來將第二類比電位Vw[i+1]透過佈線RW[i+1]輸入記憶單元MC[i+1，j]。記憶單元MC[i+1，j]保持電位VPR-Vx[i+1，j]+Vw[i+1]。另外，記憶單元MC[i+1，j]生成對應於電位VPR-Vx[i+1，j]+Vw[i+1]的電流I[i+1，j]。
在作為將電位轉換為電流的元件使用在飽和區域中工作的電晶體Tr11的情況下，假設佈線RW[i]的電位為Vw[i]且佈線RW[i+1]的電位為Vw[i+1]，由於記憶單元MC[i，j]中的電晶體Tr11的汲極電流相當於電流I[i，j]，因此第二類比電流由以下公式1表示。注意，k為係數，Vth為電晶體Tr11的臨界電壓。
I[i，j]=k（Vw[i]-Vth+VPR-Vx[i，j]）2   （公式1）
另外，記憶單元MCR[i]中的電晶體Tr11的汲極電流相當於電流IREF[i]，因此第二參考電流由以下公式2表示。
IREF[i]=k（Vw[i]-Vth+VPR）2   （公式2）
相當於流過記憶單元MC[i，j]的電流I[i，j]與流過記憶單元MC[i+1，j]的電流I[i+1，j]之和的電流I[j]為ΣiI[i，j]，相當於流過記憶單元MCR[i]的電流IREF[i]與流過記憶單元MCR[i+1]的電流IREF[i+1]之和的電流IREF為ΣiIREF[i]，相當於電流I[j]與電流IREF之差分的電流ΔI[j]由以下公式3表示。
ΔI[j]=IREF-I[j]=ΣiIREF[i]-ΣiI[i，j]   （公式3）
根據公式1、公式2及公式3，可以藉由以下公式4得出電流ΔI[j]。
ΔI[j] =Σi｛k（Vw[i]-Vth+VPR）2-k（Vw[i]-Vth+VPR-Vx[i，j]）2｝• =2kΣi（Vw[i]•Vx[i，j]）-2kΣi（Vth-VPR）•Vx[i，j]-kΣiVx[i，j]2   （公式4）
在公式4中，由2kΣi（Vw[i]•Vx[i，j]）表示之項相當於第一類比電位Vx[i，j]及第二類比電位Vw[i]的積與第一類比電位Vx[i+1，j]及第二類比電位Vw[i+1]的積之和。
另外，如果將Ioffset[j]定義為在佈線RW[i]的電位都是參考電位（亦即，第二類比電位Vw[i]及第二類比電位Vw[i+1]都是0）時的電流ΔI[j]，則根據公式4可以得出公式5。
Ioffset[j]=-2kΣi（Vth-VPR）•Vx[i，j]-kΣiVx[i，j]2   （公式5）
因此，根據公式3至公式5，相當於第一類比資料及第二類比資料之積和值的2kΣi（Vw[i]•Vx[i，j]）可以由以下公式6表示。
2kΣi（Vw[i]•Vx[i，j]）=IREF-I[j]-Ioffset[j]   （公式6）
將流過記憶單元MC的電流之和稱為電流I[j]，將流過記憶單元MCR的電流之和稱為電流IREF，將流過電路630或電路640的電流稱為電流Ioffset[j]。此時，在佈線RW[i]的電位為Vw[i]且佈線RW[i+1]的電位為Vw[i+1]時從佈線BL[j]流出的電流Iout[j]由IREF-I[j]-Ioffset[j]表示。根據公式6可知，電流Iout[j]為2kΣi（Vw[i]•Vx[i，j]），相當於第一類比電位Vx[i，j]及第二類比電位Vw[i]的積與第一類比電位Vx[i+1，j]及第二類比電位Vw[i+1]的積之和。
電晶體Tr11較佳為在飽和區域中工作，但是即使電晶體Tr11的工作區域與理想的飽和區域不同，只要能夠以所希望的範圍內的精度獲得相當於第一類比電位Vx[i，j]及第二類比電位Vw[i]的積與第一類比電位Vx[i+1，j]及第二類比電位Vw[i+1]的積之和的電流，就可以視為電晶體Tr11在飽和區域中工作。
藉由本發明的一個實施方式，可以以不將類比資料轉換為數位資料的方式進行運算處理，因此可以減小半導體裝置的電路規模。另外，藉由本發明的一個實施方式，可以以不將類比資料轉換為數位資料的方式進行運算處理，因此可以抑制類比資料的運算處理所需要的時間。另外，藉由本發明的一個實施方式，可以同時實現類比資料的運算處理所需要的時間的縮短及半導體裝置的低功耗化。
＜記憶體電路的結構實例＞ 接著，參照圖19對記憶體電路610（MEM）及參考用記憶體電路620（RMEM）的具體結構實例進行說明。
圖19示出記憶體電路610（MEM）包括y行x列（x、y為自然數）的多個記憶單元MC，參考用記憶體電路620（RMEM）包括y行1列的多個記憶單元MCR的情況。
記憶體電路610與佈線RW、佈線WW、佈線WD、佈線VR及佈線BL連接。在圖19中，佈線RW[1]至佈線RW[y]分別與各行的記憶單元MC連接，佈線WW[1]至佈線WW[y]分別與各行的記憶單元MC連接，佈線WD[1]至佈線WD[x]分別與各列的記憶單元MC連接，佈線BL[1]至佈線BL[x]分別與各列的記憶單元MC連接。另外，在圖19中，佈線VR[1]至佈線VR[x]分別與各列的記憶單元MC連接。佈線VR[1]至佈線VR[x]可以彼此連接。
參考用記憶體電路620與佈線RW、佈線WW、佈線WDREF、佈線VRREF及佈線BLREF連接。在圖19中，佈線RW[1]至佈線RW[y]分別與各行的記憶單元MCR連接，佈線WW[1]至佈線WW[y]分別與各行的記憶單元MCR連接，佈線WDREF與一列的記憶單元MCR連接，佈線BLREF與一列的記憶單元MCR連接，佈線VRREF與一列的記憶單元MCR連接。佈線VRREF也可以與佈線VR[1]至佈線VR[x]連接。
接著，作為一個例子，圖20示出圖19所示的多個記憶單元MC中的任意的2行2列的記憶單元MC及圖19所示的多個記憶單元MCR中的任意的2行1列的記憶單元MCR的具體電路結構及連接關係。
明確而言，在圖20中，示出第i行第j列的記憶單元MC[i，j]、第i+1行第j列的記憶單元MC[i+1，j]、第i行第j+1列的記憶單元MC[i，j+1]及第i+1行第j+1列的記憶單元MC[i+1，j+1]。另外，明確而言，圖20示出第i行的記憶單元MCR[i]及第i+1行的記憶單元MCR[i+1]。i及i+1分別為1至y的任意數，j及j+1分別為1至x的任意數。
第i行的記憶單元MC[i，j]、記憶單元MC[i，j+1]、記憶單元MCR[i]與佈線RW[i]及佈線WW[i]連接。另外，第i+1行的記憶單元MC[i+1，j]、記憶單元MC[i+1，j+1]及記憶單元MCR[i+1]與佈線RW[i+1]及佈線WW[i+1]連接。
第j列的記憶單元MC[i，j]及記憶單元MC[i+1，j]與佈線WD[j]、佈線VR[j]及佈線BL[j]連接。另外，第j+1列的記憶單元MC[i，j+1]及記憶單元MC[i+1，j+1]與佈線WD[j+1]、佈線VR[j+1]及佈線BL[j+1]連接。另外，第i行的記憶單元MCR[i]及第i+1行的記憶單元MCR[i+1]與佈線WDREF、佈線VRREF及佈線BLREF連接。
記憶單元MC的每一個及記憶單元MCR的每一個包括電晶體Tr11、電晶體Tr12及電容器C11。電晶體Tr12具有控制對記憶單元MC或記憶單元MCR輸入第一類比電位的功能。電晶體Tr11具有根據被輸入到閘極的電位生成類比電流的功能。電容器C11具有對保持在記憶單元MC或記憶單元MCR中的第一類比電位或對應於第一類比電位的電位加上第二類比電位或對應於第二類比電位的電位的功能。
明確而言，在圖20所示的記憶單元MC中，電晶體Tr12的閘極與佈線WW連接，源極和汲極中的一個與佈線WD連接，源極和汲極中的另一個與電晶體Tr11的閘極連接。另外，電晶體Tr11的源極和汲極中的一個與佈線VR連接，源極和汲極中的另一個與佈線BL連接。電容器C11的第一電極與佈線RW連接，第二電極與電晶體Tr11的閘極連接。
另外，在圖20所示的記憶單元MCR中，電晶體Tr12的閘極與佈線WW連接，源極和汲極中的一個與佈線WDREF連接，源極和汲極中的另一個與電晶體Tr11的閘極連接。另外，電晶體Tr11的源極和汲極中的一個與佈線VRREF連接，源極和汲極中的另一個與佈線BLREF連接。電容器C11的第一電極與佈線RW連接，第二電極與電晶體Tr11的閘極連接。
在記憶單元MC中，將電晶體Tr11的閘極稱為節點N。在記憶單元MC中，第一類比電位或對應於第一類比電位的電位透過電晶體Tr12被輸入到節點N，接著，在電晶體Tr12處於關閉狀態時節點N處於浮動狀態，節點N保持第一類比電位或對應於第一類比電位的電位。另外，在記憶單元MC中，當節點N處於浮動狀態時，被輸入到電容器C11的第一電極的第二類比電位或對應於第二類比電位的電位被供應到節點N。藉由上述工作，節點N的電位變為對第一類比電位或對應於第一類比電位的電位加上第二類比電位或對應於第二類比電位的電位的電位。
注意，電容器C11的第一電極的電位透過電容器C11供應到節點N，因此，實際上第一電極的電位的變化量不直接反映到節點N的電位的變化量。明確而言，藉由根據電容器C11的電容值、電晶體Tr11的閘極電容的電容值及寄生電容的電容值確定為唯一值的耦合係數乘以第一電極的電位的變化量，可以正確地算出節點N的電位的變化量。以下，為了容易理解，對第一電極的電位的變化量大致反映到節點N的電位的變化量的情況進行說明。
電晶體Tr11的汲極電流取決於節點N的電位。因此，當電晶體Tr12處於關閉狀態時節點N的電位被保持，此時電晶體Tr11的汲極電流的值也被保持。第一類比電位及第二類比電位反映到上述汲極電流。
在記憶單元MCR中，將電晶體Tr11的閘極稱為節點NREF。在記憶單元MCR中，第一參考電位或對應於第一參考電位的電位透過電晶體Tr12被輸入到節點NREF，接著，在電晶體Tr12處於關閉狀態時節點NREF處於浮動狀態，節點NREF保持第一參考電位或對應於第一參考電位的電位。另外，在記憶單元MCR中，當節點NREF處於浮動狀態時，被輸入到電容器C11的第一電極的第二類比電位被供應到節點NREF。藉由上述工作，節點NREF的電位變為對第一參考電位或對應於第一參考電位的電位加上第二類比電位或對應於第二類比電位的電位。
電晶體Tr11的汲極電流取決於節點NREF的電位。因此，當電晶體Tr12處於關閉狀態時節點NREF的電位被保持，此時電晶體Tr11的汲極電流的值也被保持。第一參考電位及第二類比電位反映到上述汲極電流。
將流過記憶單元MC[i，j]的電晶體Tr11的汲極電流稱為電流I[i，j]，將流過記憶單元MC[i+1，j]的電晶體Tr11的汲極電流稱為電流I[i+1，j]。此時，從佈線BL[j]供應到記憶單元MC[i，j]及記憶單元MC[i+1，j]的電流之和為電流I[j]。另外，將流過記憶單元MC[i，j+1]的電晶體Tr11的汲極電流稱為電流I[i，j+1]，將流過記憶單元MC[i+1，j+1]的電晶體Tr11的汲極電流稱為電流I[i+1，j+1]。此時，從佈線BL[j+1]供應到記憶單元MC[i，j+1]及記憶單元MC[i+1，j+1]的電流之和為電流I[j+1]。另外，將流過記憶單元MCR[i]的電晶體Tr11的汲極電流稱為電流IREF[i]，將流過記憶單元MCR[i+1]的電晶體Tr11的汲極電流稱為電流IREF[i+1]。此時，從佈線BLREF供應到記憶單元MCR[i]及記憶單元MCR[i+1]的電流之和為電流IREF。
＜電路630、電路640、電流源電路的結構實例＞ 接著，參照圖21對電路630、電路640及電流源電路650（CREF）的具體結構實例進行說明。
圖21示出對應於圖20所示的記憶單元MC及記憶單元MCR的電路630、電路640、電流源電路650的結構實例。明確而言，圖21所示的電路630包括對應於第j列的記憶單元MC的電路630[j]及對應於第j+1列的記憶單元MC的電路630[j+1]。另外，圖21所示的電路640包括對應於第j列的記憶單元MC的電路640[j]及對應於第j+1列的記憶單元MC的電路640[j+1]。
電路630[j]及電路640[j]與佈線BL[j]連接。另外，電路630[j+1]及電路640[j+1]與佈線BL[j+1]連接。
電流源電路650與佈線BL[j]、佈線BL[j+1]及佈線BLREF連接。電流源電路650具有將電流IREF供應到佈線BLREF的功能及將與電流IREF相同的電流或對應於電流IREF的電流供應到佈線BL[j]及佈線BL[j+1]的每一個的功能。
明確而言，電路630[j]及電路630[j+1]的每一個包括電晶體Tr24至Tr26及電容器C22。當設定偏移電流時，電路630[j]的電晶體Tr24在電流I[j]大於電流IREF的情況下生成相當於電流I[j]與電流IREF的差分的電流ICM[j]。另外，電路630[j+1]的電晶體Tr24在電流I[j+1]大於電流IREF的情況下生成相當於電流I[j+1]與電流IREF的差分的電流ICM[j+1]。電流ICM[j]及電流ICM[j+1]從電路630[j]及電路630[j+1]被供應到佈線BL[j]及佈線BL[j+1]。
在電路630[j]及電路630[j+1]中，電晶體Tr24的源極和汲極中的一個與對應的佈線BL連接，源極和汲極中的另一個與被供應指定電位的佈線連接。電晶體Tr25的源極和汲極中的一個與佈線BL連接，源極和汲極中的另一個與電晶體Tr24的閘極連接。電晶體Tr26的源極和汲極中的一個與電晶體Tr24的閘極連接，源極和汲極中的另一個與被供應指定電位的佈線連接。電容器C22的第一電極與電晶體Tr24的閘極連接，第二電極與被供應指定電位的佈線連接。
電晶體Tr25的閘極與佈線OSM連接，電晶體Tr26的閘極與佈線ORM連接。
圖21例示出電晶體Tr24為p通道電晶體且電晶體Tr25及Tr26為n通道電晶體的情況。
另外，電路640[j]及電路640[j+1]的每一個包括電晶體Tr21至Tr23及電容器C21。當設定偏移電流時，電路640[j]的電晶體Tr21在電流I[j]小於電流IREF的情況下生成相當於電流I[j]與電流IREF的差分的電流ICP[j]。另外，電路640[j+1]的電晶體Tr21在電流I[j+1]小於電流IREF的情況下生成相當於電流I[j+1]與電流IREF的差分的電流ICP[j+1]。電流ICP[j]及電流ICP[j+1]從佈線BL[j]及佈線BL[j+1]被灌入到電路640[j]及電路640[j+1]。
電流ICM[j]及電流ICP[j]相當於Ioffset[j]。另外，電流ICM[j+1]及電流ICP[j+1]相當於Ioffset[j+1]。
在電路640[j]及電路640[j+1]中，電晶體Tr21的源極和汲極中的一個與對應的佈線BL連接，源極和汲極中的另一個與被供應指定電位的佈線連接。電晶體Tr22的源極和汲極中的一個與佈線BL連接，源極和汲極中的另一個與電晶體Tr21的閘極連接。電晶體Tr23的源極和汲極中的一個與電晶體Tr21的閘極連接，源極和汲極中的另一個與被供應指定電位的佈線連接。電容器C21的第一電極與電晶體Tr21的閘極連接，第二電極與被供應指定電位的佈線連接。
電晶體Tr22的閘極與佈線OSP連接，電晶體Tr23的閘極與佈線ORP連接。
圖21例示出電晶體Tr21至Tr23為n通道電晶體的情況。
電流源電路650包括對應於佈線BL的電晶體Tr27及對應於佈線BLREF的電晶體Tr28。明確而言，圖21所示的電流源電路650例示出作為電晶體Tr27使用對應於佈線BL[j]的電晶體Tr27[j]及對應於佈線BL[j+1]的電晶體Tr27[j+1]的情況。
電晶體Tr27的閘極與電晶體Tr28的閘極連接。另外，電晶體Tr27的源極和汲極中的一個與對應的佈線BL連接，源極和汲極中的另一個與被供應指定電位的佈線連接。電晶體Tr28的源極和汲極中的一個與佈線BLREF連接，源極和汲極中的另一個與被供應指定電位的佈線連接。
電晶體Tr27及電晶體Tr28具有相同的極性。圖21例示出電晶體Tr27及電晶體Tr28都是p通道電晶體的情況。
電晶體Tr28的汲極電流相當於電流IREF。由於電晶體Tr27及電晶體Tr28起電流鏡電路的作用，因此電晶體Tr27的汲極電流具有大致與電晶體Tr28的汲極電流相同的值或者對應於電晶體Tr28的汲極電流的值。
＜半導體裝置的工作實例＞ 接著，參照圖20、圖21及圖22對本發明的一個實施方式的半導體裝置600的具體工作實例進行說明。
圖22相當於圖20所示的記憶單元MC及記憶單元MCR、圖21所示的電路630、電路640及電流源電路650的工作時序圖的例子。在圖22中，在時刻T01至時刻T04，將第一類比資料儲存於記憶單元MC及記憶單元MCR。在時刻T05至時刻T10，設定電路630及電路640所流動的偏移電流Ioffset。在時刻T11至時刻T16，取得對應於第一類比資料及第二類比資料之積和值的資料。
對佈線VR[j]及佈線VR[j+1]供應低位準電位VSS。另外，對與電路630連接的具有指定電位的所有的佈線供應高位準電位VDD。另外，對與電路640連接的具有指定電位的所有的佈線供應低位準電位VSS。另外，對與電流源電路650連接的具有指定電位的所有的佈線供應高位準電位VDD。
電晶體Tr11、Tr21、Tr24、Tr27[j]、Tr27[j+1]及Tr28在飽和區域中工作。
首先，在時刻T01至時刻T02，對佈線WW[i]供應高位準電位，對佈線WW[i+1]供應低位準電位。藉由上述工作，圖20所示的記憶單元MC[i，j]、記憶單元MC[i，j+1]、記憶單元MCR[i]中的電晶體Tr12成為導通狀態。另外，記憶單元MC[i+1，j]、記憶單元MC[i+1，j+1]及記憶單元MCR[i+1]中的電晶體Tr12維持關閉狀態。
另外，在時刻T01至時刻T02，對圖20所示的佈線WD[j]及佈線WD[j+1]供應從第一參考電位VPR減去第一類比電位而得到的電位。明確而言，對佈線WD[j]供應電位VPR-Vx[i，j]，對佈線WD[j+1]供應電位VPR-Vx[i，j+1]。另外，對佈線WDREF供應第一參考電位VPR，對佈線RW[i]及佈線RW[i+1]作為參考電位供應電位VSS與電位VDD之間的電位，例如電位（VDD+VSS）/2。
因此，電位VPR-Vx[i，j]透過電晶體Tr12被供應到圖20所示的記憶單元MC[i，j]的節點N[i，j]，電位VPR-Vx[i，j+1]透過電晶體Tr12被供應到記憶單元MC[i，j+1]的節點N[i，j+1]，電位VPR透過電晶體Tr12被供應到記憶單元MCR[i]的節點NREF[i]。
在時刻T02結束時，供應到圖20所示的佈線WW[i]的電位從高位準變為低位準，在記憶單元MC[i，j]、記憶單元MC[i，j+1]及記憶單元MCR[i]中電晶體Tr12成為關閉狀態。藉由上述工作，節點N[i，j]保持電位VPR-Vx[i，j]，節點N[i，j+1]保持電位VPR-Vx[i，j+1]，節點NREF[i]保持電位VPR。
接著，在時刻T03至時刻T04，圖20所示的佈線WW[i]的電位維持低位準，對佈線WW[i+1]供應高位準電位。藉由上述工作，圖20所示的記憶單元MC[i+1，j]、記憶單元MC[i+1，j+1]、記憶單元MCR[i+1]中的電晶體Tr12成為導通狀態。另外，記憶單元MC[i，j]、記憶單元MC[i，j+1]及記憶單元MCR[i]中的電晶體Tr12維持關閉狀態。
另外，在時刻T03至時刻T04，對圖20所示的佈線WD[j]及佈線WD[j+1]供應從第一參考電位VPR減去第一類比電位而得到的電位。明確而言，對佈線WD[j]供應電位VPR-Vx[i+1，j]，對佈線WD[j+1]供應電位VPR-Vx[i+1，j+1]。另外，對佈線WDREF供應第一參考電位VPR，對佈線RW[i]及佈線RW[i+1]作為參考電位供應電位VSS與電位VDD之間的電位，例如電位（VDD+VSS）/2。
因此，電位VPR-Vx[i+1，j]透過電晶體Tr12被供應到圖20所示的記憶單元MC[i+1，j]的節點N[i+1，j]，電位VPR-Vx[i+1，j+1]透過電晶體Tr12被供應到記憶單元MC[i+1，j+1]的節點N[i+1，j+1]，電位VPR透過電晶體Tr12被供應到記憶單元MCR[i+1]的節點NREF[i+1]。
在時刻T04結束時，供應到圖20所示的佈線WW[i+1]的電位從高位準變為低位準，在記憶單元MC[i+1，j]、記憶單元MC[i+1，j+1]及記憶單元MCR[i+1]中電晶體Tr12成為關閉狀態。藉由上述工作，節點N[i+1，j]保持電位VPR-Vx[i+1，j]，節點N[i+1，j+1]保持電位VPR-Vx[i+1，j+1]，節點NREF[i+1]保持電位VPR。
接著，在時刻T05至時刻T06，對圖21所示的佈線ORP及佈線ORM供應高位準電位。在圖21所示的電路630[j]及電路630[j+1]中，在佈線ORM被供應高位準電位時，電晶體Tr26成為導通狀態，電晶體Tr24的閘極被供應電位VDD而被重設。在圖21所示的電路640[j]及電路640[j+1]中，在佈線ORP被供應高位準電位時，電晶體Tr23成為導通狀態，電晶體Tr21的閘極被供應電位VSS而被重設。
在時刻T06結束時，供應到圖21所示的佈線ORP及佈線ORM的電位從高位準變為低位準，電路630[j]及電路630[j+1]的電晶體Tr26成為關閉狀態，電路640[j]及電路640[j+1]的電晶體Tr23成為關閉狀態。藉由上述工作，電路630[j]及電路630[j+1]的電晶體Tr24的閘極保持電位VDD，電路640[j]及電路640[j+1]的電晶體Tr21的閘極保持電位VSS。
接著，在時刻T07至時刻T08，對圖21所示的佈線OSP供應高位準電位。另外，對圖20所示的佈線RW[i]及佈線RW[i+1]作為參考電位供應電位VSS與電位VDD之間的電位，例如電位（VDD+VSS）/2。當對佈線OSP供應高位準電位時，電路640[j]及電路640[j+1]的電晶體Tr22成為導通狀態。
在流過佈線BL[j]的I[j]小於流過佈線BLREF的電流IREF，亦即，ΔI[j]為正值的情況下，這意味著圖20所示的記憶單元MC[i，j]的電晶體Tr28能夠灌入的電流與記憶單元MC[i+1，j]的電晶體Tr28能夠灌入的電流之和小於電晶體Tr27[j]的汲極電流。因此，在電流ΔI[j]為正值的情況下，在電路640[j]的電晶體Tr22成為導通狀態時，電晶體Tr27[j]的汲極電流的一部分流入電晶體Tr21的閘極，使電晶體Tr21的閘極電位開始上升。當電晶體Tr21的汲極電流上升至大致等於電流ΔI[j]的值時，電晶體Tr21的閘極電位收斂到指定值。此時的電晶體Tr21的閘極電位相當於電晶體Tr21的汲極電流為電流ΔI[j]（亦即Ioffset[j]（=ICP[j]））時的電位。換言之，電路640[j]的電晶體Tr21被設為能夠流動電流ICP[j]的電流源的狀態。
同樣地，在流過佈線BL[j+1]的I[j+1]小於流過佈線BLREF的電流IREF，亦即，電流ΔI[j+1]為正值的情況下，在電路640[j+1]的電晶體Tr22成為導通狀態時，電晶體Tr27[j+1]的汲極電流的一部分流入電晶體Tr21的閘極，使電晶體Tr21的閘極電位開始上升。當電晶體Tr21的汲極電流上升至大致等於電流ΔI[j+1]的值時，電晶體Tr21的閘極電位收斂到指定值。此時的電晶體Tr21的閘極電位相當於電晶體Tr21的汲極電流為電流ΔI[j+1]（亦即Ioffset[j+1]（=ICP[j+1]））時的電位。換言之，電路640[j+1]的電晶體Tr21被設為能夠流動電流ICP[j+1]的電流源的狀態。
在時刻T08結束時，供應到圖21所示的佈線OSP的電位從高位準變為低位準，電路640[j]及電路640[j+1]的電晶體Tr22成為關閉狀態。藉由上述工作，保持電晶體Tr21的閘極電位。因此，電路640[j]維持被設為能夠流動電流ICP[j]的電流源的狀態，電路640[j+1]維持被設為能夠流動電流ICP[j+1]的電流源的狀態。
接著，在時刻T09至時刻T10，對圖21所示的佈線OSM供應高位準電位。另外，對圖20所示的佈線RW[i]及佈線RW[i+1]作為參考電位供應電位VSS與電位VDD之間的電位，例如電位（VDD+VSS）/2。當對佈線OSM供應高位準電位時，電路630[j]及電路630[j+1]的電晶體Tr25成為導通狀態。
在流過佈線BL[j]的I[j]大於流過佈線BLREF的電流IREF，亦即，ΔI[j]為負值的情況下，這意味著圖20所示的記憶單元MC[i，j]的電晶體Tr28能夠灌入的電流與記憶單元MC[i+1，j]的電晶體Tr28能夠灌入的電流之和大於電晶體Tr27[j]的汲極電流。因此，在電流ΔI[j]為負值的情況下，在電路630[j]的電晶體Tr25成為導通狀態時，電流從電晶體Tr24的閘極流出到佈線BL[j]，使電晶體Tr24的閘極電位開始下降。當電晶體Tr24的汲極電流下降至大致等於電流ΔI[j]的值時，電晶體Tr24的閘極電位收斂到指定值。此時的電晶體Tr24的閘極電位相當於電晶體Tr24的汲極電流為電流ΔI[j]（亦即Ioffset[j]（=ICM[j]））時的電位。換言之，電路630[j]的電晶體Tr24被設為能夠流動電流ICM[j]的電流源的狀態。
同樣地，在流過佈線BL[j+1]的I[j+1]大於流過佈線BLREF的電流IREF，亦即，電流ΔI[j+1]為負值的情況下，在電路630[j+1]的電晶體Tr25成為導通狀態時，電流從電晶體Tr24的閘極流出到佈線BL[j+1]，使電晶體Tr24的閘極電位開始下降。當電晶體Tr24的汲極電流下降至大致等於電流ΔI[j+1]的絕對值的值時，電晶體Tr24的閘極電位收斂到指定值。此時的電晶體Tr24的閘極電位相當於電晶體Tr24的汲極電流值與電流ΔI[j+1]（亦即Ioffset[j+1]（=ICM[j+1]））的絕對值相同時的電位。換言之，電路630[j+1]的電晶體Tr24被設為能夠流動電流ICM[j+1]的電流源的狀態。
在時刻T10結束時，供應到圖21所示的佈線OSM的電位從高位準變為低位準，電路630[j]及電路630[j+1]的電晶體Tr25成為關閉狀態。藉由上述工作，保持電晶體Tr24的閘極電位。因此，電路630[j]維持被設為能夠流動電流ICM[j]的電流源的狀態，電路630[j+1]維持被設為能夠流動電流ICM[j+1]的電流源的狀態。
在電路640[j]及電路640[j+1]中，電晶體Tr21具有灌入電流的功能。因此，在時刻T07至時刻T08，在流過佈線BL[j]的電流I[j]大於流過佈線BLREF的電流IREF，亦即ΔI[j]為負值的情況下，或者，在流過佈線BL[j+1]的電流I[j+1]大於流過佈線BLREF的電流IREF，亦即ΔI[j+1]為負值的情況下，可能不容易從電路640[j]或電路640[j+1]對佈線BL[j]或佈線BL[j+1]充分地供應電流。在此情況下，由於調整流過佈線BL[j]或佈線BL[j+1]的電流與流過佈線BLREF的電流的平衡，因此記憶單元MC的電晶體Tr11、電路640[j]或電路640[j+1]的電晶體Tr21及電晶體Tr27[j]或Tr27[j+1]則有可能不容易在飽和區域中工作。
為了在時刻T07至時刻T08在ΔI[j]為負值的情況下也確保電晶體Tr11、Tr21、Tr27[j]或Tr27[j+1]在飽和區域中工作，也可以在時刻T05至時刻T06中將電晶體Tr24的閘極電位設定為能夠獲得指定的汲極電流的位準，而不將電晶體Tr24的閘極重設到電位VDD。藉由採用上述結構，除了電晶體Tr27[j]或Tr27[j+1]的汲極電流以外，還可以從電晶體Tr24供應電流，因此，可以由電晶體Tr21在一定程度上灌入相當於電晶體Tr11不能灌入的部分的電流，因此可以確保電晶體Tr11、Tr21、Tr27[j]或Tr27[j+1]在飽和區域工作。
在時刻T09至時刻T10，在流過佈線BL[j]的I[j]小於流過佈線BLREF的電流IREF，亦即ΔI[j]為正值的情況下，由於在時刻T07至時刻T08，電路640[j]已被設為能夠流動電流ICP[j]的電流源，因此電路630[j]的電晶體Tr24的閘極電位大致保持電位VDD。同樣地，在流過佈線BL[j+1]的I[j+1]小於流過佈線BLREF的電流IREF，亦即ΔI[j+1]為正值的情況下，由於在時刻T07至時刻T08，電路640[j+1]已被設為能夠流動電流ICP[j+1]的電流源，因此電路630[j+1]的電晶體Tr24的閘極電位大致保持電位VDD。
接著，在時刻T11至時刻T12，對圖20所示的佈線RW[i]供應第二類比電位Vw[i]。另外，繼續對佈線RW[i+1]作為參考電位供應電位VSS與電位VDD之間的電位，例如電位（VDD+VSS）/2。明確而言，佈線RW[i]的電位為對作為參考電位的電位VSS與電位VDD之間的電位（例如，電位（VDD+VSS）/2）加上電位差Vw[i]的電位，但是，下面，為了容易理解，假設佈線RW[i]的電位為電位Vw[i]。
當佈線RW[i]成為電位Vw[i]時，假設電容器C11的第一電極的電位的變化量大致反映到節點N的電位的變化量，圖20所示的記憶單元MC[i，j]的節點N的電位變為VPR-Vx[i，j]+Vw[i]，記憶單元MC[i，j+1]的節點N的電位變為VPR-Vx[i，j+1]+Vw[i]。根據上述公式6可知對應於記憶單元MC[i，j]的第一類比資料及第二類比資料之積和值反映到從電流ΔI[j]減去Ioffset[j]的電流，亦即從佈線BL[j]流出的電流Iout[j]。另外，可知對應於記憶單元MC[i，j+1]的第一類比資料及第二類比資料之積和值反映到從電流ΔI[j+1]減去Ioffset[j+1]的電流，亦即從佈線BL[j+1]流出的電流Iout[j+1]。
在時刻T12結束時，再次對佈線RW[i]供應作為參考電位的電位VSS與電位VDD之間的電位，例如電位（VDD+VSS）/2。
接著，在時刻T13至時刻T14，對圖20所示的佈線RW[i+1]供應第二類比電位Vw[i+1]。另外，繼續對佈線RW[i]作為參考電位供應電位VSS與電位VDD之間的電位，例如電位（VDD+VSS）/2。明確而言，佈線RW[i+1]的電位為對作為參考電位的電位VSS與電位VDD之間的電位（例如，電位（VDD+VSS）/2）加上電位差Vw[i+1]的電位，但是，下面，為了容易理解，假設佈線RW[i+1]的電位為電位Vw[i+1]。
當佈線RW[i+1]成為電位Vw[i+1]時，假設電容器C11的第一電極的電位的變化量大致反映到節點N的電位的變化量，圖20所示的記憶單元MC[i+1，j]的節點N的電位變為VPR-Vx[i+1，j]+Vw[i+1]，記憶單元MC[i+1，j+1]的節點N的電位變為VPR-Vx[i+1，j+1]+Vw[i+1]。根據上述公式6可知對應於記憶單元MC[i+1，j]的第一類比資料及第二類比資料之積和值反映到從電流ΔI[j]減去Ioffset[j]的電流，亦即電流Iout[j]。另外，可知對應於記憶單元MC[i+1，j+1]的第一類比資料及第二類比資料之積和值反映到從電流ΔI[j+1]減去Ioffset[j+1]的電流，亦即電流Iout[j+1]。
在時刻T12結束時，再次對佈線RW[i+1]供應作為參考電位的電位VSS與電位VDD之間的電位，例如電位（VDD+VSS）/2。
接著，在時刻T15至時刻T16，對圖20所示的佈線RW[i]供應第二類比電位Vw[i]，對佈線RW[i+1]供應第二類比電位Vw[i+1]。明確而言，佈線RW[i]的電位為對作為參考電位的電位VSS與電位VDD之間的電位，（例如，電位（VDD+VSS）/2）加上電位差Vw[i]的電位，佈線RW[i+1]的電位為對作為參考電位的電位VSS與電位VDD之間的電位（例如，電位（VDD+VSS）/2）加上電位差Vw[i+1]的電位，但是，下面，為了容易理解，假設佈線RW[i]的電位為電位Vw[i]，佈線RW[i+1]的電位為電位Vw[i+1]。
當佈線RW[i]成為電位Vw[i]時，假設電容器C11的第一電極的電位的變化量大致反映到節點N的電位的變化量，圖20所示的記憶單元MC[i，j]的節點N的電位變為VPR-Vx[i，j]+Vw[i]，記憶單元MC[i，j+1]的節點N的電位變為VPR-Vx[i，j+1]+Vw[i]。當佈線RW[i+1]成為電位Vw[i+1]時，假設電容器C11的第一電極的電位的變化量大致反映到節點N的電位的變化量，圖20所示的記憶單元MC[i+1，j]的節點N的電位變為VPR-Vx[i+1，j]+Vw[i+1]，記憶單元MC[i+1，j+1]的節點N的電位變為VPR-Vx[i+1，j+1]+Vw[i+1]。
根據上述公式6可知對應於記憶單元MC[i，j]及記憶單元MC[i+1，j]的第一類比資料及第二類比資料之積和值反映到從電流ΔI[j]減去Ioffset[j]的電流，亦即電流Iout[j]。另外，可知對應於記憶單元MC[i，j+1]及記憶單元MC[i+1，j+1]的第一類比資料及第二類比資料之積和值反映到從電流ΔI[j+1]減去Ioffset[j+1]的電流，亦即電流Iout[j+1]。
在時刻T16結束時，再次對佈線RW[i]及佈線RW[i+1]供應作為參考電位的電位VSS與電位VDD之間的電位，例如電位（VDD+VSS）/2。
藉由上述結構，可以以較小的電路規模執行積和運算。另外，藉由上述結構，可以高速執行積和運算。另外，藉由上述結構，可以以低功耗執行積和運算。
注意，作為電晶體Tr12、Tr22、Tr23、Tr25或Tr26較佳為使用關態電流極低的電晶體。藉由作為電晶體Tr12使用關態電流極低的電晶體，可以長時間保持節點N的電位。另外，藉由作為電晶體Tr22及Tr23使用關態電流極低的電晶體，可以長時間保持電晶體Tr21的閘極電位。另外，藉由作為電晶體Tr25及Tr26使用關態電流極低的電晶體，可以長時間保持電晶體Tr24的閘極電位。
作為關態電流極低的電晶體使用OS電晶體即可。在源極-汲極間電壓為10V，室溫（25℃左右）的狀態下，以通道寬度標準化的OS電晶體的洩漏電流可以為10×10 -21A/µm（10zA/µm）以下。
藉由使用上述半導體裝置，可以進行神經網路207中的積和運算。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式3 在本實施方式中，參照圖式說明可用於本發明的一個實施方式的攝像顯示裝置的光電轉換元件、顯示元件及電晶體。
圖23A是說明圖4A所示的攝像顯示裝置110所包括的像素的剖面的圖。層111包括用作光電轉換元件161的光電二極體。層112包括構成像素電路162的電晶體等。層113包括被用作顯示元件163的發光元件。
在層111所包括的光電二極體是將矽為光電轉換層的pn型光電二極體或者pin型光電二極體，包括層301、302、303。
例如，層301可以為n型區域，層302可以為p-型區域，層303可以為p+型區域。層302可以為i型區域。另外，在層302中設置使電源線與層301連接的區域304。例如，區域304可以為p+型區域。
pn型或pin型光電二極體典型地可以使用單晶矽而形成。另外，pin型光電二極體可以使用非晶矽、微晶矽、多晶矽等薄膜而形成。
在此，圖23A示出藉由貼合製程使層111與層112電連接的結構實例。
層111的第一面上設置有絕緣層362以及以具有埋入絕緣層362的區域的方式設置導電層353及導電層354。導電層353與層303電連接。導電層354與區域304電連接。另外，以其表面都對齊的方式絕緣層362、導電層353以及導電層354的表面被平坦化。
層112的第一面上設置有絕緣層361以及以具有埋入絕緣層361的區域的方式設置導電層351及導電層352。導電層351與電源線電連接。導電層352與電晶體162a的源極和汲極中的一個電連接。另外，以其表面都對齊的方式絕緣層361、導電層351以及導電層352的表面被平坦化。
在此，導電層351及導電層353的主要成分較佳為相同的金屬元素。導電層352及導電層354的主要成分較佳為相同的金屬元素。另外，絕緣層361及絕緣層362較佳為由相同的成分構成。
例如，作為導電層351、352、353、354可以使用Cu、Al、Sn、Zn、W、Ag、Pt或Au等。從接合的容易性的觀點來看，較佳為使用Cu、Al、W或Au。另外，絕緣層361、362可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氮化鈦等。
換言之，較佳的是，作為導電層351和導電層353的組合以及導電層352和導電層354的組合都使用與上述金屬材料相同的金屬材料。另外，較佳的是，作為絕緣層361及絕緣層362都使用與上述絕緣材料相同的絕緣材料。藉由採用上述結構，可以進行以層111和層112的邊界為貼合位置的貼合製程。藉由上述貼合製程，可以實現導電層351和導電層353之間的電連接以及導電層352和導電層354之間的電連接。另外，可以以足夠的機械強度使絕緣層361與絕緣層362連接。
當接合金屬層時，可以利用表面活化接合法。在該方法中，藉由濺射處理等去除表面的氧化膜及雜質吸附層等並使清潔化且活化了的表面接觸而接合。或者，可以利用並用溫度及壓力使表面接合的擴散接合法等。上述方法都可以發生原子級的結合，因此可以獲得電氣上和機械上都優異的接合。
另外，當接合絕緣層時，可以利用親水性接合法等。在該方法中，在藉由拋光等獲得高平坦性之後，使利用氧電漿等進行過親水性處理的表面接觸而暫時接合，利用熱處理進行脫水，由此進行正式接合。親水性接合法也發生原子級的結合，因此可以獲得機械上優異的接合。
在貼合層111與層112的情況下，由於在各接合面絕緣層與金屬層是混合的，所以，例如，組合表面活化接合法及親水性接合法即可。
例如，可以採用在進行拋光之後使表面清潔化，對金屬層的表面進行防氧處理，然後進行親水性處理來進行接合的方法等。另外，也可以作為金屬層的表面使用Au等難氧化性金屬，進行親水性處理。另外，也可以使用上述以外的接合方法。
另外，也可以採用在相同矽基板的第一面上形成電晶體等，並與第一面相反的面上形成光電二極體的結構。
層112包括矽基板370上的Si電晶體。圖23A示出Si電晶體為在矽基板370上具有活性區域的平面型的結構，但是如圖25A、圖25B所示，也可以採用矽基板370包括鰭型半導體層的結構。或者，如圖25C所示，也可以包括矽薄膜的半導體層371的電晶體。半導體層371例如可以為形成在矽基板370上的絕緣層372上形成的單晶矽（SOI（Silicon on Insulator））。
層113包括用作顯示元件163的發光元件。作為發光元件，可以使用能夠進行自發光的元件，並且在其範疇內包括由電流或電壓控制亮度的元件。例如，可以使用LED、有機EL元件以及無機EL元件等。
發光元件有頂部發射結構、底部發射結構或雙面發射結構等。在此，為了從層113的與層112相反的方向提取光，使用頂部發射結構。作為提取光一側的電極333使用使可見光透過的導電膜。另外，作為不提取光一側的電極331較佳為使用反射可見光的導電膜。
在電極331和電極333之間設置EL層332。EL層332至少包括發光層。作為發光層以外的層，EL層332可以還包括包含電洞注入性高的物質、電洞傳輸性高的物質、電洞阻擋材料、電子傳輸性高的物質、電子注入性高的物質或雙極性的物質（電子傳輸性及電洞傳輸性高的物質）等的層。
EL層332可以使用低分子化合物或高分子化合物，還可以包含無機化合物。構成EL層332的層分別可以藉由蒸鍍法（包括真空蒸鍍法）、轉印法、印刷法、噴墨法、塗佈法等方法形成。
當在陰極與陽極之間施加高於發光元件的臨界電壓的電壓時，電洞從陽極一側注入到EL層332中，而電子從陰極一側注入到EL層332中。被注入的電子和電洞在EL層332中再結合，由此，包含在EL層中的發光物質發光。
當作為發光元件使用白色發光的發光元件時，較佳為使EL層332包含兩種以上的發光物質。例如藉由以使兩個以上的發光物質的各發光成為互補色關係的方式選擇發光物質，可以獲得白色發光。例如，較佳為包含如下發光物質中的兩個以上：呈現R（紅色）、G（綠色）、B（藍色）、Y（黃色）、O（橙色）等發光的發光物質及呈現包含R、G、B中的兩種以上的顏色的光譜成分的發光的發光物質。另外，較佳為使用來自發光元件的發光的光譜在可見光區域的波長（例如350nm至750nm）的範圍內具有兩個以上的峰值的發光元件。另外，在黃色的波長範圍中具有峰值的材料的發射光譜較佳為還在綠色及紅色的波長範圍具有光譜成分。
EL層332較佳為採用疊層結構，該疊層包括包含發射一種顏色的光的發光材料的發光層與包括發射其他顏色的光的發光材料的發光層。例如，EL層332中的多個發光層既可以互相接觸而層疊，也可以隔著不包含任何發光材料的區域層疊。例如，可以在螢光發光層與磷光發光層之間設置如下區域：包含與該螢光發光層或磷光發光層相同的材料（例如主體材料、輔助材料），並且不包含任何發光材料的區域。由此，發光元件的製造變得容易，另外，驅動電壓得到降低。
另外，發光元件既可以是包括一個EL層的單元件，又可以是隔著電荷產生層層疊有多個EL層的串聯元件。
作為使可見光透過的導電膜，例如可以使用氧化銦、銦錫氧化物、銦鋅氧化物、氧化鋅、添加有鎵的氧化鋅等形成。另外，也可以藉由將金、銀、鉑、鎂、鎳、鎢、鉻、鉬、鐵、鈷、銅、鈀或鈦等金屬材料、包含這些金屬材料的合金或這些金屬材料的氮化物（例如，氮化鈦）等形成得薄到具有透光性來使用。此外，可以使用上述材料的疊層膜作為導電膜。例如，當使用銀和鎂的合金與銦錫氧化物的疊層膜等時，可以提高導電性，所以是較佳的。另外，也可以使用石墨烯等。
作為反射可見光的導電膜，例如可以使用鋁、金、鉑、銀、鎳、鎢、鉻、鉬、鐵、鈷、銅或鈀等金屬材料或包含這些金屬材料的合金。另外，也可以在上述金屬材料或合金中添加有鑭、釹或鍺等。此外，也可以使用包含鈦、鎳或釹與鋁的合金（鋁合金）。另外，也可以使用包含銅、鈀、鎂與銀的合金。包含銀和銅的合金具有高耐熱性，所以是較佳的。並且，藉由以與鋁膜或鋁合金膜接觸的方式層疊金屬膜或金屬氧化物膜，可以抑制氧化。作為這種金屬膜、金屬氧化物膜的材料，可以舉出鈦、氧化鈦等。另外，也可以層疊上述使可見光透過的導電膜與由金屬材料構成的膜。例如，可以使用銀與銦錫氧化物的疊層膜、銀和鎂的合金與銦錫氧化物的疊層膜等。
各電極可以藉由利用蒸鍍法或濺射法形成。除此之外，也可以藉由利用噴墨法等噴出法、網版印刷法等印刷法、或者鍍法形成。
另外，上述發光層以及包含電洞注入性高的物質、電洞傳輸性高的物質、電子傳輸性高的物質及電子注入性高的物質、雙極性物質等的層可以分別包含量子點等的無機化合物或高分子化合物（低聚物、枝狀聚合物或聚合物等）。例如，藉由將量子點用於發光層，也可以將其用作發光材料。
作為量子點材料，可以使用膠狀量子點材料、合金型量子點材料、核殼（Core Shell）型量子點材料、核型量子點材料等。另外，也可以使用包含第12族和第16族、第13族和第15族、第14族和第16族的元素組的材料。或者，可以使用包含鎘、硒、鋅、硫、磷、銦、碲、鉛、鎵、砷、鋁等元素的量子點材料。
在發光元件上藉由黏合層381設置作為保護層使可見光透過的基板382。作為基板382例如可以使用玻璃基板、樹脂薄膜等。
作為黏合層381，可以使用紫外線硬化型黏合劑等光硬化型黏合劑、反應硬化型黏合劑、熱固性黏合劑、厭氧黏合劑等各種硬化型黏合劑。作為這些黏合劑，可以舉出環氧樹脂、丙烯酸樹脂、矽酮樹脂、酚醛樹脂、聚醯亞胺樹脂、醯亞胺樹脂、PVC（聚氯乙烯）樹脂、PVB（聚乙烯醇縮丁醛）樹脂、EVA（乙烯-醋酸乙烯酯）樹脂等。尤其較佳為使用環氧樹脂等透濕性低的材料。另外，也可以使用兩液混合型樹脂。此外，也可以使用黏合薄片等。
另外，在上述樹脂中也可以包含乾燥劑。例如，可以使用鹼土金屬的氧化物（氧化鈣或氧化鋇等）那樣的藉由化學吸附吸附水分的物質。或者，也可以使用沸石或矽膠等藉由物理吸附來吸附水分的物質。當在樹脂中包含乾燥劑時，能夠抑制水分等雜質進入元件，從而提高顯示面板的可靠性，所以是較佳的。
此外，藉由在上述樹脂中混合折射率高的填料或光散射構件，可以提高光提取效率。例如，可以使用氧化鈦、氧化鋇、沸石、鋯等。
在採用發射白色光的發光元件時，藉由在發光元件上設置R（紅色）、G（綠色）、B（藍色）、Y（黃色）、C（青色）、M（洋紅色）等的彩色層，可以獲得彩色影像。作為能夠用於彩色層的材料，可以舉出金屬材料、樹脂材料、包含顏料或染料的樹脂材料等。
圖23B是說明圖4B所示的攝像顯示元件120所包括的像素的剖面的圖。層115包括用作光電轉換元件161的光電二極體。層112包括構成像素電路162的電晶體等。層113包括被用作顯示元件163的發光元件。攝像顯示元件120的光電二極體的結構與攝像顯示裝置110不同。層112及層113的結構可以參照攝像顯示裝置110的說明。
層115所示的光電二極體是將硒類材料為光電轉換層的pn型光電二極體，包括層391、392、393、394。
層391相當於共用電極，較佳為使用對可見光具有高透光性的導電層。例如，作為層391可以使用銦氧化物、錫氧化物、鋅氧化物、銦錫氧化物、鎵鋅氧化物、銦鎵鋅氧化物或石墨烯等。另外，可以省略層391。
層392、393是光電轉換部。較佳的是，作為層393使用p型半導體的硒類材料，作為層392使用n型半導體的鎵氧化物等。
使用硒類材料的光電轉換元件對可見光具有高外部量子效率。該光電轉換元件可以是利用突崩倍增效果而使電子放大量相對於入射光量大的高靈敏度的感測器。另外，硒類材料具有高光吸收係數，所以例如可以以薄膜製造光電轉換層，因此使用硒類材料從製造的觀點來看有利。硒類材料的薄膜可以藉由真空蒸鍍法或濺射法等形成。
作為硒類材料可以使用單晶硒及多晶硒等結晶性硒、非晶硒、銅、銦、硒的化合物（CIS）或者銅、銦、鎵、硒的化合物（CIGS）等。
n型半導體較佳為由能帶間隙寬且對可見光具有透光性的材料形成。例如，可以使用鋅氧化物、鎵氧化物、銦氧化物、錫氧化物或者上述物質混在一起的氧化物等。另外，這些材料也具有電洞注入障壁層的功能，可以減少暗電流。
層394相當於像素電極，較佳為使用低電阻的金屬層等。例如，可以使用鋁、鈦、鎢、鉭、銀或其疊層。
層115可以形成在層112上。層394透過在層112中設置的導電層351與電晶體162a的源極和汲極中的一個電連接。層391透過在導電層395及層112中設置的導電層352與電源線電連接。
圖24A是說明圖5A所示的攝像顯示裝置130所包括的像素的剖面的圖。層111包括用作光電轉換元件161的光電二極體。層112及層114包括構成像素電路167的電晶體等。層113包括被用作顯示元件163的發光元件。攝像顯示裝置130與攝像顯示裝置110的不同之處是攝像顯示裝置130具有層114。層111、112及層113的結構可以參照攝像顯示裝置110的說明。
層114包括OS電晶體。在圖24A中，OS電晶體示出自對準結構，但是如圖25D所示，也可以為非自對準結構的電晶體。
雖然示出電晶體167a、167b都包括背閘極365的結構，但是也可以為電晶體167a和167b中的一個包括背閘極的方式。如圖25E所示，背閘極365有時電連接於與其相對的電晶體的前閘極。或者，也可以採用可以對背閘極365供應與前閘極不同的固定電位的結構。
作為用於OS電晶體的半導體材料，可以使用能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上的金屬氧化物。典型地，可以使用包含銦的氧化物半導體等，例如可以使用在後面說明的CAC-OS等。
作為半導體層例如可以採用包含銦、鋅及M（鋁、鈦、鎵、鍺、釔、鋯、鑭、鈰、錫、釹或鉿等金屬）的以“In-M-Zn類氧化物”表示的膜。
當構成半導體層的氧化物半導體為In-M-Zn類氧化物時，較佳為用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子數比滿足In≥M及Zn≥M。這種濺射靶材的金屬元素的原子數比較佳為In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8等。注意，所形成的半導體層的原子數比分別可以在上述濺射靶材中的金屬元素的原子數比的±40%的範圍內變動。
作為半導體層，可以使用載子密度低的氧化物半導體。例如，作為半導體層可以使用載子密度為1×10 17/cm 3以下，較佳為1×10 15/cm 3以下，更佳為1×10 13/cm 3以下，進一步較佳為1×10 11/cm 3以下，更進一步較佳為小於1×10 10/cm 3且為1×10 -9/cm 3以上的載子密度的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。由此，因為雜質濃度及缺陷能階密度低，可以說是具有穩定的特性的氧化物半導體。
注意，本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性（場效移動率、臨界電壓等）來使用具有適當的組成的材料。另外，較佳為適當地設定半導體層的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
當構成半導體層的氧化物半導體包含第14族元素之一的矽或碳時，氧缺陷增加，會使該半導體層變為n型。因此，將半導體層中的矽或碳的濃度（藉由二次離子質譜分析法測得的濃度）設定為2×10 18atoms/cm 3以下，較佳為2×10 17atoms/cm 3以下。
另外，有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子，而使電晶體的關態電流增大。因此，將半導體層的鹼金屬或鹼土金屬的濃度（藉由二次離子質譜分析法測得的濃度）設定為1×10 18atoms/cm 3以下，較佳為2×10 16atoms/cm 3以下。
另外，當構成半導體層的氧化物半導體含有氮時生成作為載子的電子，載子密度增加而容易n型化。其結果是，使用具有含有氮的氧化物半導體的電晶體容易變為常開特性。因此，半導體層的氮濃度（藉由二次離子質譜分析法測得的濃度）較佳為5×10 18atoms/cm 3以下。
另外，半導體層例如也可以具有非單晶結構。非單晶結構例如包括具有c軸配向的結晶的CAAC-OS（C-Axis Aligned Crystalline Oxide Semiconductor或者C-Axis Aligned and A-B-plane Anchored Crystalline Oxide Semiconductor）、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷能階密度最高，而CAAC-OS的缺陷能階密度最低。
非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如是完全的非晶結構且不具有結晶部。
此外，半導體層也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時例如具有包括上述區域中的兩種以上的區域的單層結構或疊層結構。
下面，對非單晶半導體層的一個實施方式的CAC（Cloud-Aligned Composite）-OS的構成進行說明。
CAC-OS例如是指包含在氧化物半導體中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。注意，在下面也將在氧化物半導體中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域混合的狀態稱為馬賽克（mosaic）狀或補丁（patch）狀，該區域的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。
氧化物半導體較佳為至少包含銦。尤其是，較佳為包含銦及鋅。除此之外，也可以還包含選自鋁、鎵、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種。
例如，In-Ga-Zn氧化物中的CAC-OS（在CAC-OS中，尤其可以將In-Ga-Zn氧化物稱為CAC-IGZO）是指材料分成銦氧化物（以下，稱為InOX1（X1為大於0的實數））或銦鋅氧化物（以下，稱為InX2ZnY2OZ2（X2、Y2及Z2為大於0的實數））以及鎵氧化物（以下，稱為GaOX3（X3為大於0的實數））或鎵鋅氧化物（以下，稱為GaX4ZnY4OZ4（X4、Y4及Z4為大於0的實數））等而成為馬賽克狀，且馬賽克狀的InOX1或InX2ZnY2OZ2均勻地分佈在膜中的構成（以下，也稱為雲狀）。
換言之，CAC-OS是具有以GaOX3為主要成分的區域和以InX2ZnY2OZ2或InOX1為主要成分的區域混在一起的構成的複合氧化物半導體。在本說明書中，例如，當第一區域的In與元素M的原子個數比大於第二區域的In與元素M的原子個數比時，第一區域的In濃度高於第二區域。
注意，IGZO是通稱，有時是指包含In、Ga、Zn及O的化合物。作為典型例子，可以舉出以InGaO3（ZnO）m1（m1為自然數）或In（1＋x0）Ga（1-x0）O3（ZnO）m0（-1≤x0≤1，m0為任意數）表示的結晶性化合物。
上述結晶性化合物具有單晶結構、多晶結構或CAAC（C-Axis Aligned Crystalline）結構。CAAC結構是多個IGZO的奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的結晶結構。
另一方面，CAC-OS與氧化物半導體的材料構成有關。CAC-OS是指如下構成：在包含In、Ga、Zn及O的材料構成中，一部分中觀察到以Ga為主要成分的奈米粒子狀區域，一部分中觀察到以In為主要成分的奈米粒子狀區域，並且，這些區域分別以馬賽克狀無規律地分散。因此，在CAC-OS中，結晶結構是次要因素。
CAC-OS不包含組成不同的二種以上的膜的疊層結構。例如，不包含由以In為主要成分的膜與以Ga為主要成分的膜的兩層構成的結構。
注意，有時觀察不到以GaOX3為主要成分的區域與以InX2ZnY2OZ2或InOX1為主要成分的區域之間的明確的邊界。
在CAC-OS中包含選自鋁、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種以代替鎵的情況下，CAC-OS是指如下構成：一部分中觀察到以該元素為主要成分的奈米粒子狀區域以及一部分中觀察到以In為主要成分的奈米粒子狀區域以馬賽克狀無規律地分散。
CAC-OS例如可以藉由在對基板不進行意圖性的加熱的條件下利用濺射法來形成。在利用濺射法形成CAC-OS的情況下，作為沉積氣體，可以使用選自惰性氣體（典型的是氬）、氧氣體和氮氣體中的一種或多種。另外，成膜時的沉積氣體的總流量中的氧氣體的流量比越低越好，例如，將氧氣體的流量比設定為0%以上且低於30%，較佳為0%以上且10%以下。
CAC-OS具有如下特徵：藉由根據X射線繞射（XRD：X-ray diffraction）測定法之一的out-of-plane法利用　/2　掃描進行測定時，觀察不到明確的峰值。也就是說，根據X射線繞射，可知在測定區域中沒有a-b面方向及c軸方向上的配向。
另外，在藉由照射束徑為1nm的電子束（也稱為奈米束）而取得的CAC-OS的電子繞射圖案中，觀察到環狀的亮度高的區域以及在該環狀區域內的多個亮點。由此，根據電子繞射圖案，可知CAC-OS的結晶結構具有在平面方向及剖面方向上沒有配向的nc（nano-crystal）結構。
另外，例如在In-Ga-Zn氧化物的CAC-OS中，根據藉由能量色散型X射線分析法（EDX：Energy Dispersive X-ray spectroscopy）取得的EDX面分析影像，可確認到：具有以GaOX3為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域不均勻地分佈而混合的構成。
CAC-OS的結構與金屬元素均勻地分佈的IGZO化合物不同，具有與IGZO化合物不同的性質。換言之，CAC-OS具有以GaOX3等為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的構成。
在此，以InX2ZnY2OZ2或InOX1為主要成分的區域的導電性高於以GaOX3等為主要成分的區域。換言之，當載子流過以InX2ZnY2OZ2或InOX1為主要成分的區域時，呈現氧化物半導體的導電性。因此，當以InX2ZnY2OZ2或InOX1為主要成分的區域在氧化物半導體中以雲狀分佈時，可以實現高場效移動率（µ）。
另一方面，以GaOX3等為主要成分的區域的絕緣性高於以InX2ZnY2OZ2或InOX1為主要成分的區域。換言之，當以GaOX3等為主要成分的區域在氧化物半導體中分佈時，可以抑制洩漏電流而實現良好的切換工作。
因此，當將CAC-OS用於半導體元件時，藉由起因於GaOX3等的絕緣性及起因於InX2ZnY2OZ2或InOX1的導電性的互補作用可以實現高通態電流（Ion）及高場效移動率（µ）。
另外，使用CAC-OS的半導體元件具有高可靠性。因此，CAC-OS適用於各種半導體裝置的構成材料。
在形成OS電晶體的區域和形成Si電晶體的區域之間設置具有防止氫的擴散的功能的絕緣層385。設置在電晶體165a、165b的活性區域附近的絕緣層中的氫使矽的懸空鍵終結。另一方面，設置在電晶體167a、167b的活性層的氧化物半導體層附近的絕緣層中的氫有可能成為在氧化物半導體層中生成載子的原因之一。
藉由設置絕緣層385將氫封閉在一個層中，可以提高電晶體165a、165b的可靠性。同時，由於能夠抑制氫從一個層擴散到另一個層，所以可以提高電晶體167a、167b等的可靠性。
絕緣層385例如可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、釔安定氧化鋯（YSZ）等。
圖24B是說明圖5B所示的攝像顯示裝置140所包括的像素的剖面的圖。層115包括用作光電轉換元件161的光電二極體。層112及層114包括構成像素電路167的電晶體等。層113包括被用作顯示元件163的發光元件。攝像顯示裝置140與攝像顯示元件120的不同之處是攝像顯示裝置140具有層114。層111、112、113、114、115的結構可以參照攝像顯示裝置110至130的說明。
圖26A是示出在本發明的一個實施方式的攝像顯示裝置的攝像部101上附加濾色片等的例子的剖面圖。該剖面圖示出包括相當於三個像素的像素電路的區域的一部分。在形成光電轉換元件161的層111或層115上形成絕緣層400。絕緣層400可以使用對可見光具有高透光性的氧化矽膜等。此外，也可以作為鈍化膜採用層疊氮化矽膜的結構。另外，也可以作為抗反射膜採用層疊氧化鉿等的介電膜的結構。
在絕緣層400上也可以形成有遮光層410。遮光層410具有防止透過上部的濾色片的光的混合的功能。作為遮光層410，可以使用鋁、鎢等金屬層。另外，也可以層疊該金屬層與具有抗反射膜的功能的介電膜。
在絕緣層400及遮光層410上也可以設置被用作平坦化膜的有機樹脂層420。另外，在每個像素中形成濾色片430（濾色片430a、濾色片430b、濾色片430c）。例如，使濾色片430a、濾色片430b及濾色片430c具有R（紅色）、G（綠色）、B（藍色）、Y（黃色）、C（青色）和M（洋紅色）等的顏色，由此可以獲得彩色影像。
另外，在光電轉換元件161上設置濾色片時，較佳為在發光元件163上形成相同顏色的濾色片。注意，在光電轉換元件161上的濾色片配置為拜耳排列（Bayer arrangement）時，發光元件163上的濾色片也配置為拜耳排列,換言之，兩者都以相同的方式排列。
在濾色片430上也可以設置對可見光具有透光性的絕緣層460等。
此外，如圖26B所示，也可以使用光學轉換層450代替濾色片430。藉由採用這種結構，可以形成能夠獲得各種各樣的波長區域內的影像的攝像裝置。
例如，當作為光學轉換層450使用阻擋可見光線的波長以下的光的濾光片時，可以獲得紅外線攝像裝置。當作為光學轉換層450使用阻擋近紅外線的波長以下的光的濾色片時，可以獲得遠紅外線攝像裝置。另外，當作為光學轉換層450使用阻擋可見光線的波長以上的光的濾光片，可以獲得紫外線攝像裝置。
另外，藉由將閃爍體用於光學轉換層450，可以形成用於X射線攝像裝置等的獲得使輻射強度視覺化的影像的攝像裝置。當透過拍攝物件的X射線等輻射入射到閃爍體時，由於光致發光現象而轉換為可見光線或紫外光線等的光（螢光）。藉由由光電轉換元件161檢測該光來獲得影像資料。此外，也可以將該結構的攝像裝置用於輻射探測器等。
閃爍體含有如下物質：當閃爍體被照射X射線或伽瑪射線等放射線時吸收放射線的能量而發射可見光或紫外線的物質。例如，可以使用將Gd2O2S：Tb、Gd2O2S：Pr、Gd2O2S：Eu、BaFCl：Eu、NaI、CsI、CaF2、BaF2、CeF3、LiF、LiI、ZnO等分散到樹脂或陶瓷中的材料。
另外，在使用硒類材料的光電轉換元件161中，由於可以將X射線等的放射線直接轉換為電荷，因此可以不使用閃爍體。
另外，如圖26C所示，在濾色片430a、濾色片430b及濾色片430c上也可以設置有微透鏡陣列440。透過微透鏡陣列440所具有的各透鏡的光經由設置在其下的濾色片而照射到光電轉換元件161。此外，如圖26B所示，也可以在光學轉換層450上設置有微透鏡陣列440。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式4 圖27A至圖27C示出可以使用本發明的一個實施方式的攝像顯示裝置的電子裝置的具體例子。
圖27A是智慧眼鏡，在本體901的內部包括本發明的一個實施方式的攝像顯示裝置902、物鏡903及目鏡904。用錶帶905固定在頭部而可以以AR顯示看外部的動態影像及資料。另外，也可以遮斷外部的動態影像而將該裝置可以用於能夠看到從外部輸入的動態影像的頭戴顯示器。
圖27B是雙筒望遠鏡，在鏡筒911的內部具有本發明的一個實施方式的攝像顯示裝置912、物鏡913及目鏡914。由於雙筒望遠鏡具有倍率高的物鏡913，所以可以以AR顯示看到遠方的拍攝物件的資料。另外，單筒望遠鏡及望遠鏡也可以採用同樣的結構。
圖27C是夜視鏡，在鏡筒921的內部具有本發明的一個實施方式的攝像顯示裝置922、物鏡923及目鏡924。基本上與上述雙筒望遠鏡同樣的結構，還包括紅外線照射裝置925。藉由將紅外線照射到拍攝物件，在黑夜也可以進行可見度高的攝像及顯示。
本實施方式可以與其他實施方式的記載適當地組合。
10:光電轉換元件 11:顯示元件 12:顯示元件 C11:電容器 C21:電容器 C22:電容器 Tr11:電晶體 Tr12:電晶體 Tr21:電晶體 Tr22:電晶體 Tr23:電晶體 Tr24:電晶體 Tr25:電晶體 Tr26:電晶體 Tr27:電晶體 Tr28:電晶體 51:電晶體 52:電晶體 53:電晶體 54:電晶體 55:電晶體 56:電晶體 57:電晶體 58:電晶體 59:電晶體 60:電容器 61:電晶體 62:電晶體 63:電晶體 64:電容器 71:佈線 72:佈線 73:佈線 74:佈線 75:佈線 76:佈線 77:佈線 78:佈線 79:佈線 80:佈線 81:佈線 82:佈線 83:佈線 84:佈線 85:佈線 86:佈線 87:佈線 100:攝像顯示裝置 101:攝像部 102:顯示部 102a:電路部 103:鏡頭 104:鏡頭 105:拍攝物件 106:觀察者 110:攝像顯示裝置 111:層 112:層 113:層 114:層 115:層 120:攝像顯示裝置 130:攝像顯示裝置 140:攝像顯示裝置 150:區域 151:區域 152:區域 152a:電路 152b:電路 152c:電路 152d:電路 152e:電路 152f:電路 152g:電路 152h:電路 153:區域 154:區域 155:區域 155a:電路 155b:電路 160:發光元件 161:光電轉換元件 162:像素電路 162a:電晶體 162b:電晶體 163:顯示元件 165a:電晶體 165b:電晶體 166:連接部 167:像素電路 167a:電晶體 167b:電晶體 171:像素電路 172:像素電路 173:像素電路 174:像素電路 175:像素電路 176:像素電路 177:像素電路 178:像素電路 179:像素電路 180:像素電路 200:資料處理部 201:運算部 202:影像處理部 203:位置感測器 204:輸入輸出部 205:記憶部 206:伺服器 207:神經網路 208:儲存媒體 301:層 302:層 303:層 304:區域 331:電極 332:EL層 333:電極 351:導電層 352:導電層 353:導電層 354:導電層 361:絕緣層 362:絕緣層 365:背閘極 370:矽基板 371:半導體層 372:絕緣層 381:黏合層 382:基板 385:絕緣層 391:層 392:層 393:層 394:層 395:導電層 400:絕緣層 410:遮光層 420:有機樹脂層 430:濾色片 430a:濾色片 430b:濾色片 430c:濾色片 440:微透鏡陣列 450:光學轉換層 460:絕緣層 501:輸入層 502:中間層 503:輸出層 505:伺服器 600:半導體裝置 610:記憶體電路 620:參考用記憶體電路 630:電路 640:電路 650:電流源電路 901:本體 902:攝像顯示裝置 903:物鏡 904:目鏡 905:錶帶 911:鏡筒 912:攝像顯示裝置 913:物鏡 914:目鏡 921:鏡筒 922:攝像顯示裝置 923:物鏡 924:目鏡 925:紅外線照射裝置
在圖式中： 圖1是說明撮像顯示裝置的圖； 圖2是撮像顯示裝置的方塊圖； 圖3是說明關於拍攝物件的資料顯示的工作的流程圖； 圖4A至圖4D是說明撮像顯示裝置的結構實例的圖； 圖5A至圖5D是說明撮像顯示裝置的結構實例的圖； 圖6A及圖6B是說明撮像顯示裝置所包括的要素的電連接的圖； 圖7A及圖7B是說明像素電路與其他電路的電連接的圖； 圖8A至圖8C是說明像素電路的圖及時序圖； 圖9A及圖9B是說明像素電路的圖及時序圖； 圖10A及圖10B是說明像素電路的圖及時序圖； 圖11A及圖11B是說明像素電路的圖； 圖12A及圖12B是說明像素電路的圖； 圖13A及圖13B是說明像素電路的圖及時序圖； 圖14A及圖14B是說明像素電路的圖及時序圖； 圖15A至圖15C是說明顯示在顯示部上的像素的例子的圖； 圖16是說明用神經網路推測拍攝物件的類別的工作的圖； 圖17A至圖17C是示出神經網路的結構實例的圖； 圖18是示出半導體裝置的結構實例的圖； 圖19是示出記憶體電路的結構實例的圖； 圖20是示出記憶單元的結構實例的圖； 圖21是示出電路的結構實例的圖； 圖22是說明半導體裝置的工作的時序圖； 圖23A及圖23B是說明撮像裝置的像素的構成的圖； 圖24A及圖24B是說明撮像裝置的像素的構成的圖； 圖25A至圖25E是說明撮像裝置的像素的構成的圖； 圖26A至圖26C是說明撮像裝置的構成的圖； 圖27A至圖27C是說明電子裝置的圖。
無

Claims (10)

  1. 一種半導體裝置，包括： 光電轉換元件； 該光電轉換元件上的絕緣層； 該絕緣層上的基板； 該絕緣層及該基板中的導電層； 該基板上的第一電晶體及第二電晶體；以及 該第一電晶體及該第二電晶體上的發光元件， 其中，該光電轉換元件藉由該導電層與該第一電晶體電連接， 該發光元件與該第二電晶體電連接， 該發光元件與該第一電晶體彼此重疊， 並且，該第一電晶體與該光電轉換元件彼此重疊。
  2. 一種半導體裝置，包括： 光電轉換元件； 第一電晶體； 第二電晶體；以及 包括第一電極、該第一電極上的第二電極、以及該第一電極與該第二電極之間的發光層的發光元件， 其中，該光電轉換元件包括第一層、該第一層上的第二層、以及該第二層上的第三層， 該第三層與該第一電晶體的源極和汲極中的一個電連接， 該第一電晶體的該源極和該汲極中的另一個與該第二電晶體的閘極電連接， 該第二電晶體的源極和汲極中的一個與該第一電極電連接， 該發光元件與該第一電晶體彼此重疊， 並且，該第一電晶體與該光電轉換元件彼此重疊。
  3. 如請求項1所述之半導體裝置， 其中，該第一電晶體的源極和汲極中的一個與該光電轉換元件電連接， 該第一電晶體的該源極和該汲極中的另一個與該第二電晶體的閘極電連接， 並且，該第二電晶體的源極和汲極中的一個與該發光元件電連接，
  4. 如請求項1所述之半導體裝置，還包括第三電晶體， 其中，該第三電晶體位於該基板與該第一電晶體之間。
  5. 如請求項1或2所述之半導體裝置， 其中，該發光元件與該第二電晶體彼此重疊， 並且，該第二電晶體與該光電轉換元件彼此重疊。
  6. 如請求項1或2所述之半導體裝置，該光電轉換元件包括硒或包含硒的化合物。
  7. 如請求項2所述之半導體裝置，還包括第三電晶體， 其中，該第一電晶體的該源極和該汲極中的另一個與該第三電晶體的閘極電連接。
  8. 如請求項2所述之半導體裝置，還包括該光電轉換元件上的絕緣層， 其中，該第一電晶體及該第二電晶體位於該絕緣層上。
  9. 如請求項8所述之半導體裝置，還包括該絕緣層中的導電層。
  10. 一種電子裝置，包括： 如請求項1或2所述之半導體裝置；以及 鏡頭。
TW111115890A 2017-04-28 2018-04-24 攝像顯示裝置及電子裝置 TWI839720B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-090230 2017-04-28
JP2017090230 2017-04-28

Publications (2)

Publication Number Publication Date
TW202232747A true TW202232747A (zh) 2022-08-16
TWI839720B TWI839720B (zh) 2024-04-21

Family

ID=63918925

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107113886A TWI765024B (zh) 2017-04-28 2018-04-24 攝像顯示裝置及電子裝置
TW111115890A TWI839720B (zh) 2017-04-28 2018-04-24 攝像顯示裝置及電子裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107113886A TWI765024B (zh) 2017-04-28 2018-04-24 攝像顯示裝置及電子裝置

Country Status (4)

Country Link
US (2) US11217635B2 (zh)
JP (3) JP7101530B2 (zh)
TW (2) TWI765024B (zh)
WO (1) WO2018197987A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417687B2 (en) 2018-02-08 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Display device
JP7292276B2 (ja) 2018-07-27 2023-06-16 株式会社半導体エネルギー研究所 表示装置
KR20200085983A (ko) 2019-01-07 2020-07-16 삼성전자주식회사 이미지 센서 및 이의 제조 방법
US10966342B2 (en) * 2019-01-31 2021-03-30 Dell Products, L.P. System and method for determining location and navigating a datacenter using augmented reality and available sensor data
US11933974B2 (en) 2019-02-22 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Glasses-type electronic device
CN113692613B (zh) * 2019-04-18 2023-03-21 华为技术有限公司 像素电路和像素控制方法
KR20210014813A (ko) * 2019-07-30 2021-02-10 삼성디스플레이 주식회사 표시장치
CN114207564A (zh) 2019-08-02 2022-03-18 株式会社半导体能源研究所 功能面板、显示装置、输入输出装置、数据处理装置
CN110581939B (zh) * 2019-08-20 2021-06-08 苏州佳世达电通有限公司 摄像装置
CN110534023B (zh) * 2019-08-30 2021-08-27 京东方科技集团股份有限公司 一种显示面板以及显示装置
JP2021124339A (ja) * 2020-02-04 2021-08-30 久範 山原 表示色可変時計
JPWO2022200905A1 (zh) * 2021-03-25 2022-09-29
WO2024116975A1 (ja) * 2022-11-29 2024-06-06 ソニーセミコンダクタソリューションズ株式会社 視線検出装置及び視線検出装置の製造方法並びにアイウェア端末及びカメラ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102924A (ja) 1994-09-30 1996-04-16 Sharp Corp 画像入出力装置
JPH09252433A (ja) 1996-03-15 1997-09-22 Toshiba Corp 撮像表示装置および撮像表示システム
JP4112184B2 (ja) 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4543560B2 (ja) 2001-02-09 2010-09-15 日本電気株式会社 表示機能を内蔵した画像入力装置
JP4896302B2 (ja) 2001-04-09 2012-03-14 株式会社半導体エネルギー研究所 半導体装置
JP2002314756A (ja) 2001-04-13 2002-10-25 Sharp Corp 表示装置
JP2008177738A (ja) * 2007-01-17 2008-07-31 Casio Comput Co Ltd 撮像装置及び撮像素子
JP5338032B2 (ja) * 2007-03-26 2013-11-13 セイコーエプソン株式会社 電気光学装置および電子機器
JP5277926B2 (ja) 2008-12-15 2013-08-28 ソニー株式会社 表示装置及びその駆動方法と電子機器
KR101645680B1 (ko) 2009-11-06 2016-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102471810B1 (ko) 2010-01-15 2022-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 구동하는 방법
WO2011111490A1 (en) 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101874784B1 (ko) 2010-03-08 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6119432B2 (ja) * 2013-05-31 2017-04-26 ソニー株式会社 固体撮像素子、電子機器、および製造方法
JP2015115789A (ja) 2013-12-12 2015-06-22 ソニー株式会社 撮像装置、撮像信号処理回路、及び、撮像信号処理方法、並びに、表示装置、画像信号処理回路、及び、画像信号処理方法
US10381395B2 (en) 2013-12-24 2019-08-13 Sony Semiconductor Solutions Corporation Light control device with stacked light control layers
JP2018060980A (ja) 2016-10-07 2018-04-12 キヤノン株式会社 撮像表示装置及びウェアラブルデバイス

Also Published As

Publication number Publication date
TWI765024B (zh) 2022-05-21
JP7304464B2 (ja) 2023-07-06
US11217635B2 (en) 2022-01-04
TWI839720B (zh) 2024-04-21
JP2018190975A (ja) 2018-11-29
WO2018197987A1 (en) 2018-11-01
JP2023130390A (ja) 2023-09-20
US11856804B2 (en) 2023-12-26
US20200127064A1 (en) 2020-04-23
US20220123070A1 (en) 2022-04-21
JP7101530B2 (ja) 2022-07-15
TW201843827A (zh) 2018-12-16
JP7460828B2 (ja) 2024-04-02
JP2022160418A (ja) 2022-10-19

Similar Documents

Publication Publication Date Title
TWI765024B (zh) 攝像顯示裝置及電子裝置
JP7335990B2 (ja) 撮像装置
WO2018215882A1 (ja) 撮像装置および電子機器
JP7383766B2 (ja) 半導体装置
CN110945861B (zh) 显示系统及显示系统的工作方法
WO2018203169A1 (ja) 撮像装置、及び電子機器
WO2022023859A1 (ja) 撮像装置、電子機器および移動体
JP6957210B2 (ja) 撮像装置および電子機器
WO2021033065A1 (ja) 撮像装置および電子機器
WO2020222059A1 (ja) 撮像装置、その動作方法、および電子機器
WO2021165781A1 (ja) 撮像装置、電子機器および移動体
JP6942498B2 (ja) 撮像装置
WO2021214616A1 (ja) 撮像装置
WO2021209868A1 (ja) 撮像装置および電子機器
KR20220160007A (ko) 촬상 장치 및 전자 기기
TW202209659A (zh) 攝像裝置及電子裝置