KR20220160007A - 촬상 장치 및 전자 기기 - Google Patents

촬상 장치 및 전자 기기 Download PDF

Info

Publication number
KR20220160007A
KR20220160007A KR1020227034842A KR20227034842A KR20220160007A KR 20220160007 A KR20220160007 A KR 20220160007A KR 1020227034842 A KR1020227034842 A KR 1020227034842A KR 20227034842 A KR20227034842 A KR 20227034842A KR 20220160007 A KR20220160007 A KR 20220160007A
Authority
KR
South Korea
Prior art keywords
transistor
circuit
electrically connected
layer
drain
Prior art date
Application number
KR1020227034842A
Other languages
English (en)
Inventor
타케야 히로세
세이이치 요네다
히로키 이노우에
타카유키 이케다
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20220160007A publication Critical patent/KR20220160007A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/703SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/705Pixels for depth measurement, e.g. RGBZ
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N5/378
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Abstract

화상 처리 기능을 가지는 촬상 장치를 제공한다. 화상 처리 등의 부가 기능을 가지는 촬상 장치이고, 촬상 동작으로 취득한 아날로그 데이터를 화소에 유지하고, 상기 아날로그 데이터와 임의의 가중 계수를 곱한 데이터를 추출할 수 있다. 화소에서는, 인접한 수광 디바이스 간의 차분 데이터를 취득할 수 있고, 휘도 구배의 정보를 얻을 수 있다. 상기 정보를 신경망 등에 입력함으로써, 거리 정보 등의 추론을 수행할 수 있다. 또한 막대한 화상 데이터를 아날로그 데이터의 상태로 화소에 유지할 수 있기 때문에, 효율적으로 처리를 수행할 수 있다.

Description

촬상 장치 및 전자 기기
본 발명의 일 형태는 촬상 장치에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)되는 발명의 일 형태의 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 그러므로 더 구체적으로 본 명세서에 개시되는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 액정 표시 장치, 발광 장치, 조명 장치, 축전 장치, 기억 장치, 촬상 장치, 이들의 동작 방법, 또는 이들의 제조 방법을 일례로 들 수 있다.
또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터, 반도체 회로는 반도체 장치의 일 형태이다. 또한 기억 장치, 표시 장치, 촬상 장치, 전자 기기는 반도체 장치를 가지는 경우가 있다.
기판상에 형성된 산화물 반도체 박막을 사용하여 트랜지스터를 구성하는 기술이 주목을 받고 있다. 예를 들어 산화물 반도체를 가지고 오프 전류가 매우 낮은 트랜지스터를 화소 회로에 사용하는 구성의 촬상 장치가 특허문헌 1에 개시되어 있다.
또한 촬상 장치에 연산 기능을 부가하는 기술이 특허문헌 2에 개시되어 있다.
일본 공개특허공보 특개2011-119711호 일본 공개특허공보 특개2016-123087호
휴대 기기 등에 탑재되는 촬상 장치에서는, 고해상도의 화상을 취득할 수 있는 기능이 일반화되어 있다. 차세대에서는, 촬상 장치에 더 지적(知的)인 기능을 탑재하는 것이 요구되고 있다.
촬상 장치로 취득된 화상 데이터(아날로그 데이터)는 디지털 데이터로 변환되고, 외부로 추출된 후에 필요에 따라 화상 처리가 수행된다. 상기 처리를 촬상 장치 내에서 수행할 수 있으면, 외부의 기기와의 연계가 더 빨라지고, 사용자의 편의성이 향상된다. 또한 주변 장치 등의 부하 및 소비 전력도 저감할 수 있다. 또한 아날로그 데이터의 상태에서 복잡한 데이터 처리를 수행할 수 있으면, 데이터 변환에 필요한 시간도 단축할 수 있다.
예를 들어 인접한 화소 간의 데이터의 차분 정보로부터 휘도 구배를 산출하고, 상기 휘도 구배를 데이터로 하고 DNN(Deep Neural Network: 심층 신경망) 등을 사용함으로써 거리 정보를 추론할 수 있다. 화소 간의 차분 데이터의 연산 및 DNN의 일부의 연산을 촬상 장치 내에서 수행함으로써 저소비 전력으로 고속 추론이 가능하다.
또한 스마트폰 등의 휴대 정보 단말기에서는 촬상된 피사체의 거리 정보를 취득하고, 촬상한 화상의 가공(목적으로 하는 피사체의 전후를 흐릿하게 하는 등)을 수행할 수 있다. 상기 거리 정보는 복수의 카메라에 의한 시차를 사용하여 취득한다. 화상 처리에 의하여 거리 정보를 얻을 수 있으면, 카메라를 하나로 할 수 있어 제조 비용을 저감할 수 있다.
따라서 본 발명의 일 형태에서는 화상 처리를 수행할 수 있는 촬상 장치를 제공하는 것을 목적 중 하나로 한다. 또는 거리 정보를 취득할 수 있는 촬상 장치를 제공하는 것을 목적 중 하나로 한다. 또는 인접한 화소 간의 휘도 구배의 정보를 취득할 수 있는 촬상 장치를 제공하는 것을 목적 중 하나로 한다. 또는 신경망의 일부의 요소로서 기능하는 촬상 장치를 제공하는 것을 목적 중 하나로 한다. 또는 저소비 전력의 촬상 장치를 제공하는 것을 목적 중 하나로 한다. 또는 신뢰성이 높은 촬상 장치를 제공하는 것을 목적 중 하나로 한다. 또는 신규 촬상 장치 등을 제공하는 것을 목적 중 하나로 한다. 또는 상기 촬상 장치의 구동 방법을 제공하는 것을 목적 중 하나로 한다. 또는 신규 반도체 장치 등을 제공하는 것을 목적 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재에서 이들 외의 과제를 추출할 수 있다.
본 발명의 일 형태는 화상 처리 기능을 가지는 촬상 장치에 관한 것이다.
본 발명의 일 형태는 화소와 판독 회로를 가지고, 화소는 제 1 수광 회로와, 제 2 수광 회로와, 증폭 회로와, 연산 회로를 가지고, 증폭 회로는 제 1 수광 회로에 유지된 제 1 데이터와, 제 2 수광 회로에 유지된 제 2 데이터의 차분에 따른 전위를 연산 회로에 출력할 수 있고, 연산 회로는 제 1 노드와 제 2 노드를 가지고, 제 1 노드에는 제 1 데이터와 제 2 데이터를 같은 값으로 하였을 때 증폭 회로가 출력하는 제 1 전위가 기록되고, 제 2 노드에는 제 1 데이터 및 제 2 데이터가 광전 변환에 의하여 생성되었을 때 증폭 회로가 출력하는 제 2 전위가 기록되고, 제 1 노드 및 제 2 노드 각각에는 제 3 전위를 가산할 수 있고, 판독 회로는 제 1 노드의 전위에 따라 흐르는 전류와, 제 2 노드의 전위에 따라 흐르는 전류를 사용한 연산에 의하여 제 2 전위와 제 3 전위의 곱을 추출할 수 있는 촬상 장치이다.
판독 회로는 커런트 미러 회로와 상관 이중 샘플링 회로를 가지고, 커런트 미러 회로는 제 1 트랜지스터와 제 2 트랜지스터를 가지고, 제 1 트랜지스터의 소스 및 드레인 중 한쪽 및 게이트는 제 1 노드와 전기적으로 접속되고, 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 노드 및 상관 이중 샘플링 회로와 전기적으로 접속될 수 있다.
또한 본 발명의 다른 일 형태는 화소와 판독 회로를 가지고, 화소는 제 1 수광 회로와, 제 2 수광 회로와, 증폭 회로와, 연산 회로를 가지고, 증폭 회로는 제 1 입력 단자와 제 2 입력 단자를 가지고, 연산 회로는 제 1 노드와, 제 2 노드와, 제 1 커패시터와, 제 2 커패시터와, 제 1 트랜지스터와, 제 2 트랜지스터를 가지고, 제 1 노드에는 제 1 커패시터의 한쪽 전극 및 제 1 트랜지스터의 게이트가 전기적으로 접속되고, 제 2 노드에는 제 2 커패시터의 한쪽 전극 및 제 2 트랜지스터의 게이트가 전기적으로 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 한쪽 및 제 2 트랜지스터의 소스 및 드레인 중 한쪽에는 판독 회로가 전기적으로 접속되고, 제 1 수광 회로는 제 1 입력 단자와 전기적으로 접속되고, 제 2 수광 회로는 제 2 입력 단자와 전기적으로 접속되고, 제 1 노드에는 제 1 입력 단자 및 제 2 입력 단자에 같은 전위가 입력되었을 때 증폭 회로가 출력하는 제 1 전위가 기록되고, 제 2 노드에는 제 1 수광 회로가 생성하는 데이터와 제 2 수광 회로가 생성하는 데이터의 차분에 따라 증폭 회로가 출력하는 제 2 전위가 기록되고, 제 1 노드 및 제 2 노드 각각에는 제 1 커패시터 또는 제 2 커패시터를 통하여 제 3 전위를 가산할 수 있고, 판독 회로는 제 1 트랜지스터를 흐르는 전류와, 제 2 트랜지스터를 흐르는 전류를 사용한 연산에 의하여 제 2 전위와 제 3 전위의 곱을 추출할 수 있는 촬상 장치이다.
판독 회로는 커런트 미러 회로와 상관 이중 샘플링 회로를 가지고, 커런트 미러 회로는 제 3 트랜지스터와 제 4 트랜지스터를 가지고, 제 3 트랜지스터의 소스 및 드레인 중 한쪽 및 게이트는 제 1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 4 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 트랜지스터의 소스 및 드레인 중 한쪽 및 상관 이중 샘플링 회로와 전기적으로 접속될 수 있다.
제 1 수광 회로 및 제 2 수광 회로는 각각 광전 변환 디바이스와, 제 5 트랜지스터와, 제 6 트랜지스터와, 제 3 커패시터를 가지고, 광전 변환 디바이스의 한쪽 전극은 제 5 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 5 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 6 트랜지스터의 소스 및 드레인 중 한쪽 및 제 3 커패시터의 한쪽 전극과 전기적으로 접속되고, 제 1 수광 회로가 가지는 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 1 입력 단자와 전기적으로 접속되고, 제 2 수광 회로가 가지는 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 입력 단자와 전기적으로 접속될 수 있다.
제 5 트랜지스터 및 제 6 트랜지스터는 채널 형성 영역에 금속 산화물을 가지고, 금속 산화물은 In과, Zn과, M(M은 Al, Ti, Ga, Ge, Sn, Y, Zr, La, Ce, Nd, 및 Hf 중 하나 또는 복수)을 가지는 것이 바람직하다.
제 1 수광 회로 및 제 2 수광 회로는 각각 제 7 트랜지스터와 제 8 트랜지스터를 더 가지고, 제 7 트랜지스터의 게이트는 제 3 커패시터의 한쪽 전극과 전기적으로 접속되고, 제 7 트랜지스터의 소스 및 드레인 중 한쪽은 제 8 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되는 것이 바람직하다.
증폭 회로는 제 9 트랜지스터와, 제 10 트랜지스터와, 제 11 트랜지스터를 가지고, 제 9 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 수광 회로가 가지는 제 3 커패시터의 한쪽 전극과 전기적으로 접속되고, 제 9 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 1 입력 단자와 전기적으로 접속되고, 제 10 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 수광 회로가 가지는 제 3 커패시터의 한쪽 전극과 전기적으로 접속되고, 제 10 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 입력 단자와 전기적으로 접속되고, 제 11 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 입력 단자와 전기적으로 접속되고, 제 11 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 입력 단자와 전기적으로 접속될 수 있다.
제 9 트랜지스터 내지 제 11 트랜지스터는 채널 형성 영역에 금속 산화물을 가지고, 금속 산화물은 In과, Zn과, M(M은 Al, Ti, Ga, Ge, Sn, Y, Zr, La, Ce, Nd, 및 Hf 중 하나 또는 복수)을 가지는 것이 바람직하다.
또한 상기에서 하나의 판독 회로에는 복수의 화소를 전기적으로 접속할 수 있다.
또한 본 발명의 다른 일 형태는 상기 촬상 장치에서 촬상한 화상과, 상기 촬상 장치에서 해석한 화상에서의 피사체의 거리 정보에 기초하여 화상의 일부를 가공하는 전자 기기이다.
본 발명의 일 형태에 의하여 화상 처리를 수행할 수 있는 촬상 장치를 제공할 수 있다. 또는 거리 정보를 취득할 수 있는 촬상 장치를 제공할 수 있다. 또는 인접한 화소 간의 휘도 구배의 정보를 취득할 수 있는 촬상 장치를 제공할 수 있다. 또는 신경망의 일부의 요소로서 기능하는 촬상 장치를 제공할 수 있다. 또는 저소비 전력의 촬상 장치를 제공할 수 있다. 또는 신뢰성이 높은 촬상 장치를 제공할 수 있다. 또는 신규 촬상 장치 등을 제공할 수 있다. 또는 상기 촬상 장치의 구동 방법을 제공할 수 있다. 또는 신규 반도체 장치 등을 제공할 수 있다.
도 1은 촬상 장치를 설명하는 블록도이다.
도 2는 화소 블록(200) 및 회로(240)를 설명하는 도면이다.
도 3은 화소(100)를 설명하는 도면이다.
도 4의 (A)는 수광 회로를 설명하는 도면이다. 도 4의 (B)는 차동 증폭 회로를 설명하는 도면이다.
도 5의 (A), (B)는 전류원 회로를 설명하는 도면이다.
도 6은 화소 블록(200)의 동작을 설명하는 타이밍 차트이다.
도 7의 (A), (B)는 회로(301) 및 회로(302)를 설명하는 도면이다.
도 8은 메모리 셀을 설명하는 도면이다.
도 9의 (A), (B)는 신경망의 구성예를 나타낸 도면이다.
도 10의 (A) 내지 (D)는 촬상 장치의 화소의 구성을 설명하는 도면이다.
도 11의 (A) 내지 (C)는 광전 변환 디바이스의 구성을 설명하는 도면이다.
도 12는 화소를 설명하는 단면도이다.
도 13의 (A) 내지 (C)는 Si 트랜지스터를 설명하는 도면이다.
도 14는 화소를 설명하는 단면도이다.
도 15는 화소를 설명하는 단면도이다.
도 16은 화소를 설명하는 단면도이다.
도 17의 (A) 내지 (D)는 OS 트랜지스터를 설명하는 도면이다.
도 18은 화소를 설명하는 단면도이다.
도 19의 (A) 내지 (C)는 화소를 설명하는 사시도(단면도)이다.
도 20의 (A1) 내지 (A3), (B1) 내지 (B3)은 촬상 장치가 제공된 패키지, 모듈의 사시도이다.
도 21의 (A) 내지 (F)는 전자 기기를 설명하는 도면이다.
도 22는 자동차를 설명하는 도면이다.
실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 아래에 기재된 실시형태의 내용에 한정하여 해석되는 것은 아니다. 또한 아래에서 설명하는 발명의 구성에서 동일 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면 간에서 공통적으로 사용하고, 그 반복 설명은 생략하는 경우가 있다. 또한 도면을 구성하는 같은 요소의 해칭을 다른 도면 간에서 적절히 생략 또는 변경하는 경우도 있다.
또한 회로도상에서는 단일 요소로서 도시된 경우에도 기능적으로 문제가 없으면 상기 요소가 복수로 구성되어도 좋다. 예를 들어 스위치로서 동작하는 트랜지스터는 복수가 직렬 또는 병렬로 접속되어도 좋은 경우가 있다. 또한 커패시터를 분할하여 복수의 위치에 배치하는 경우도 있다.
또한 하나의 도전체가 배선, 전극, 및 단자 등의 복수의 기능을 겸비하는 경우가 있고, 본 명세서에서는 동일 요소에 대하여 복수의 호칭을 사용하는 경우가 있다. 또한 회로도상에서 요소 간이 직접 접속되는 것처럼 도시되어 있는 경우에도, 실제로는 상기 요소 간이 하나 또는 복수의 도전체를 통하여 접속되어 있는 경우가 있고, 본 명세서에서는 이와 같은 구성도 직접 접속의 범주에 포함된다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태인 촬상 장치에 대하여 도면을 참조하여 설명한다.
본 발명의 일 형태는 화상 처리 등의 부가 기능을 가지는 촬상 장치이다. 상기 촬상 장치는 촬상 동작으로 취득한 아날로그 데이터(화상 데이터)를 화소에 유지하고, 상기 아날로그 데이터와 임의의 가중 계수를 곱한 데이터를 추출할 수 있다.
또한 화소에서는 인접한 수광 디바이스 간의 차분 데이터를 취득할 수 있고, 휘도 구배의 정보를 얻을 수 있다. 상기 정보를 신경망 등에 입력함으로써 거리 정보 등의 추론을 수행할 수 있다. 또한 막대한 화상 데이터를 아날로그 데이터의 상태로 화소에 유지할 수 있기 때문에 효율적으로 처리를 수행할 수 있다.
화상에서 거리 정보를 얻음으로써 로봇에 의한 피킹(picking) 작업, 이동체의 자동 운전, 거리 계측 등을 지원할 수 있다. 또한 스마트폰 등에서는 거리 정보의 취득에 복수의 카메라를 사용해 왔지만, 하나의 카메라로 거리 정보를 얻을 수 있어 제조 비용을 저감할 수 있다.
<촬상 장치>
도 1은 본 발명의 일 형태의 촬상 장치를 설명하는 블록도이다. 촬상 장치는 화소 어레이(300)와, 회로(301)와, 회로(302)와, 회로(303)와, 회로(304)와, 회로(305)를 가진다. 또한 회로(301) 내지 회로(305)는 각각 단일 회로 구성에 한정되지 않고, 복수 회로의 조합으로 구성되는 경우가 있다. 또는 상기 어느 복수의 회로가 통합되어도 좋다. 또한 상기 이외의 회로가 접속되어도 좋다.
화소 어레이(300)는 촬상 기능 및 연산 기능을 가진다. 회로(301)는 연산 기능을 가진다. 회로(302)는 연산 기능 또는 데이터 변환 기능을 가진다. 회로(303), 회로(304)는 선택 기능을 가진다. 회로(305)는 화소에 적화 연산(product-sum operation)용 전위를 공급하는 기능을 가진다. 선택 기능을 가지는 회로에는 시프트 레지스터 또는 디코더 등을 사용할 수 있다. 또한 회로(301), 회로(302)는 외부에 제공되어도 좋다.
화소 어레이(300)는 복수의 화소 블록(200)을 가진다. 도 2에 나타낸 바와 같이 화소 블록(200)은 화소 어레이(210) 및 회로(220)를 가진다.
화소 어레이(210)는 매트릭스로 배치된 복수의 화소(100)를 가지고, 화소(100)는 각각 배선(151) 및 배선(152)과 전기적으로 접속되고, 배선(151) 및 배선(152)은 각각 회로(220)와 전기적으로 접속된다.
회로(220)는 판독 회로이며, 회로(230) 및 회로(240)를 가진다. 회로(230)는 전류원 회로이며, 화소 어레이(210) 및 회로(240)를 흐르는 전류를 제어하는 기능을 가진다. 회로(240)는 차분 추출 회로이고, 예를 들어 상관 이중 샘플링 회로(CDS 회로)를 사용할 수 있다.
회로(230), 회로(240), 및 화소 어레이(210)는 그 중에서 어느 2개 이상이 서로 중첩되는 영역을 가지도록 형성되는 것이 바람직하다. 상기 구성으로 함으로써 화소 블록(200)의 면적을 작게 할 수 있어 해상도를 높일 수 있다. 또한 회로(240)는 화소 블록(200)의 외측에 제공할 수도 있다.
또한 도 2에서는 일례로서 화소 어레이(210)가 가지는 화소의 수를 3×3으로 하였지만, 이에 한정되지 않는다. 예를 들어 2×2, 4×4 등으로 할 수 있다. 또는 수평 방향과 수직 방향의 화소수가 달라도 좋다. 또는 화소(100)와 배선(151) 및 배선(152) 각각 사이에 스위치 등을 제공하고, 화소수를 가변으로 하여도 좋다. 또한 일부의 화소를 인접한 화소 블록(200)으로 공유하여도 좋다. 또한 배선(151)에는, 증폭 회로 또는 게인 조정 회로가 전기적으로 접속되어도 좋다.
화소(100)에서는 화상 데이터의 취득, 상기 화상 데이터를 사용한 연산 데이터의 생성, 상기 연산 데이터와 가중 계수를 가산한 데이터의 생성 등을 수행할 수 있다. 또한 상기 구성의 화소 블록(200)은 적화 연산 회로로서 동작시킬 수 있다.
<화소 회로>
화소(100)의 구성예를 도 3에 나타내었다. 화소(100)는 회로(10a), 회로(10b), 회로(20), 및 회로(30)를 가진다.
회로(10a), 회로(10b)는 수광 회로이며, 광전 변환 디바이스에 의하여 촬상 데이터를 생성하는 기능을 가진다. 회로(20)는 차동 증폭 회로이며, 회로(10a) 및 회로(10b)로부터 입력된 데이터의 차이에 따라 증폭된 데이터 전위를 출력하는 기능을 가진다. 회로(30)는 연산 회로이며, 회로(20)로부터 출력된 데이터 전위를 유지하는 기능, 및 상기 데이터 전위에 가중치(가중 계수에 상당하는 전위)를 부여하는 기능을 가진다.
<수광 회로>
회로(10a), 회로(10b)는 같은 구성으로 할 수 있고, 광전 변환 디바이스(101)(광전 변환 디바이스(101a), 광전 변환 디바이스(101b))와, 트랜지스터(102)(트랜지스터(102a), 트랜지스터(102b))와, 트랜지스터(103)(트랜지스터(103a), 트랜지스터(103b))와, 커패시터(106)(커패시터(106a), 커패시터(106b))를 가질 수 있다.
광전 변환 디바이스(101)의 한쪽 전극은 트랜지스터(102)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(102)의 소스 및 드레인 중 다른 쪽은 트랜지스터(103)의 소스 및 드레인 중 한쪽, 및 커패시터(106)의 한쪽 전극과 전기적으로 접속된다.
광전 변환 디바이스(101)의 다른 쪽 전극은 배선(114)과 전기적으로 접속된다. 트랜지스터(103)의 소스 및 드레인 중 다른 쪽은 배선(115)과 전기적으로 접속된다. 트랜지스터(102)의 게이트는 배선(116)과 전기적으로 접속된다. 트랜지스터(103)의 게이트는 배선(117)과 전기적으로 접속된다.
여기서 트랜지스터(102)의 소스 및 드레인 중 다른 쪽과, 트랜지스터(103)의 소스 및 드레인 중 한쪽과, 커패시터(106)의 한쪽 전극의 전기적인 접속점을 노드(FD)(노드(FDa), 노드(FDb))로 한다.
배선(114), 배선(115)은 전원선으로서의 기능을 가질 수 있다. 예를 들어 배선(114)은 고전위 전원선으로서, 배선(115)은 저전위 전원선으로서 기능시킬 수 있다. 배선(116), 배선(117)은 각 트랜지스터의 도통을 제어하는 신호선으로서 기능시킬 수 있다.
광전 변환 디바이스(101)로서는 포토다이오드를 사용할 수 있다. 포토다이오드의 종류는 불문하고, 실리콘을 광전 변환층에 가지는 Si 포토다이오드, 유기 광도전막을 광전 변환층에 가지는 유기 포토다이오드 등을 사용할 수 있다. 또한 저조도 시의 광 검출 감도를 높이려고 하는 경우에는 애벌란시 포토다이오드를 사용하는 것이 바람직하다.
트랜지스터(102)는 노드(FD)의 전위를 제어하는 기능을 가질 수 있다. 트랜지스터(103)는 노드(FD)의 전위를 초기화하는 기능을 가질 수 있다.
광전 변환 디바이스(101)로서 애벌란시 포토다이오드를 사용하는 경우에는 고전압이 인가될 수도 있으므로, 광전 변환 디바이스(101)와 접속되는 트랜지스터로서는 고내압의 트랜지스터를 사용하는 것이 바람직하다. 고내압의 트랜지스터로서는 예를 들어 채널 형성 영역에 금속 산화물을 사용한 트랜지스터(이하 OS 트랜지스터) 등을 사용할 수 있다. 구체적으로는 트랜지스터(102)에 OS 트랜지스터를 적용하는 것이 바람직하다.
또한 OS 트랜지스터는 오프 전류가 매우 낮다는 특성도 가진다. 트랜지스터(102), 트랜지스터(103)에 OS 트랜지스터를 사용함으로써, 노드(FD)에서 전하를 유지할 수 있는 기간을 매우 길게 할 수 있다. 그러므로 회로 구성 및 동작 방법을 복잡하게 하지 않고 모든 화소에서 동시에 전하의 축적 동작을 수행하는 글로벌 셔터 방식을 적용할 수 있다. 또한 노드(FD)에 화상 데이터를 유지시키면서, 상기 화상 데이터를 사용한 복수 회의 연산을 수행할 수도 있다.
한편으로 고속 동작 등이 요구되는 경우에는 실리콘을 채널 형성 영역에 사용한, 이동도가 높은 트랜지스터(이하, Si 트랜지스터)를 사용하는 것이 바람직하다. 따라서 트랜지스터(102), 트랜지스터(103)에 Si 트랜지스터를 적용하여도 좋다.
또한 상기에 한정되지 않고, OS 트랜지스터 및 Si 트랜지스터를 임의로 조합하여 적용하여도 좋다. Si 트랜지스터로서는 비정질 실리콘을 가지는 트랜지스터, 결정성 실리콘(미결정 실리콘, 저온 폴리실리콘, 단결정 실리콘)을 가지는 트랜지스터 등을 들 수 있다.
또한 상기는 회로(10a), 회로(10b)의 회로 구성의 일례이고, 광전 변환 동작에 관해서는 다른 회로 구성으로 수행할 수도 있다.
또한 도 4의 (A)에 나타낸 바와 같이 회로(10a), 회로(10b)는 트랜지스터(175)(트랜지스터(175a), 트랜지스터(175b)) 및 트랜지스터(176)(트랜지스터(176a), 트랜지스터(176b))를 가지는 구성으로 하여도 좋다.
트랜지스터(175)의 게이트는 노드(FD)와 전기적으로 접속된다. 트랜지스터(175)의 소스 및 드레인 중 한쪽은 배선(118)과 전기적으로 접속된다. 트랜지스터(175)의 소스 및 드레인 중 다른 쪽은 트랜지스터(176)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(176)의 소스 및 드레인 중 다른 쪽은 배선(OUT)과 전기적으로 접속된다. 배선(118)은 전원선으로서 기능할 수 있고, 배선(115)과 접속되어도 좋다.
트랜지스터(175)는 노드(FD)의 전위에 따라 데이터를 출력하는 소스 폴로어의 요소이다. 또한 트랜지스터(176)는 판독하는 수광 회로를 선택하기 위한 선택 트랜지스터로서 기능한다. 따라서 도 4의 (A)의 구성의 회로(10a), 회로(10b)를 사용함으로써 각 수광 회로로부터 화상 데이터를 배선(OUT)에 판독할 수 있다. 또한 상기 구성에서는 회로(20)의 동작과 병행하여 화상 데이터를 판독할 수도 있다.
<차동 증폭 회로>
회로(20)는 트랜지스터(104)(트랜지스터(104a), 트랜지스터(104b))와, 트랜지스터(105)(트랜지스터(105a), 트랜지스터(105b))와, 트랜지스터(107)와, 트랜지스터(108)와, 트랜지스터(131)(트랜지스터(131a), 트랜지스터(131b))를 가지는 구성으로 할 수 있다.
트랜지스터(104a)의 소스 및 드레인 중 한쪽은 트랜지스터(105a)의 게이트 및 트랜지스터(107)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(104b)의 소스 및 드레인 중 한쪽은 트랜지스터(105b)의 게이트 및 트랜지스터(107)의 소스 및 드레인 중 다른 쪽과 전기적으로 접속된다. 트랜지스터(105a)의 소스 및 드레인 중 한쪽은 트랜지스터(131a)의 소스 및 드레인 중 한쪽 및 게이트와 전기적으로 접속된다. 트랜지스터(105b)의 소스 및 드레인 중 한쪽은 트랜지스터(131b)의 소스 및 드레인 중 한쪽 및 게이트와 전기적으로 접속된다. 트랜지스터(105a)의 소스 및 드레인 중 다른 쪽은 트랜지스터(105b)의 소스 및 드레인 중 다른 쪽 및 트랜지스터(108)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다.
트랜지스터(131)의 소스 및 드레인 중 다른 쪽은 배선(124)과 전기적으로 접속된다. 트랜지스터(108)의 소스 및 드레인 중 다른 쪽은 GND 배선 등의 기준 전위선 또는 저전위 전원선과 전기적으로 접속된다. 트랜지스터(104a)의 게이트는 배선(121)과 전기적으로 접속된다. 트랜지스터(104b)의 게이트는 배선(122)과 전기적으로 접속된다. 트랜지스터(107)의 게이트는 배선(123)과 전기적으로 접속된다.
배선(124)은 예를 들어 고전위 전원을 공급하는 전원선으로서의 기능을 가질 수 있다. 배선(121), 배선(122), 배선(123)은 각 트랜지스터의 도통을 제어하는 신호선으로서의 기능을 가질 수 있다.
트랜지스터(104)는 스위치로서 기능한다. 트랜지스터(104a)의 소스 및 드레인 중 다른 쪽은 회로(10a)의 노드(FDa)와 전기적으로 접속된다. 또한 트랜지스터(104b)의 소스 및 드레인 중 다른 쪽은 회로(10b)의 노드(FDb)와 전기적으로 접속된다. 따라서 트랜지스터(104)는 회로(10a), 회로(10b)의 요소라고 할 수도 있다.
트랜지스터(105)는 차동 증폭 회로의 차동 트랜지스터쌍으로서 기능한다. 트랜지스터(105a)의 게이트는 회로(20)의 제 1 입력 단자로서 기능한다. 또한 트랜지스터(105b)의 게이트는 회로(20)의 제 2 입력 단자로서 기능한다. 따라서 제 1 입력 단자에는 회로(10a)가 생성한 데이터를 입력할 수 있다. 또한 제 2 입력 단자에는 회로(10b)가 생성한 데이터를 입력할 수 있다.
트랜지스터(107)는 스위치로서 기능하고, 제 1 입력 단자와 제 2 입력 단자를 같은 전위로 할 수 있다. 상기 스위치는 참조 데이터의 취득 시에 사용할 수 있다.
트랜지스터(108)는 전류원으로서 기능하고, 게이트에는 적절한 전위(Bias)가 공급된다. 또한 트랜지스터(108) 대신에 저항 소자를 사용하여도 좋다.
트랜지스터(131)는 전압 변환 회로로서 기능한다. 또한 도 3에서는 트랜지스터(131)를 다이오드 접속의 p채널형 트랜지스터로서 예시하였지만 다이오드 접속의 n채널형 트랜지스터로 하여도 좋다. 또는 트랜지스터(131) 대신에 다이오드 소자, 저항 소자, 또는 캐스코드(cascode) 회로를 사용하여도 좋다.
또한 트랜지스터(105b)의 소스 및 드레인 중 한쪽과 트랜지스터(131b)의 소스 및 드레인 중 한쪽을 접속하는 배선의 일부는 출력 단자로서도 기능하고, 도 3에서는 노드(N)로서 나타내어졌다. 출력 단자(노드(N))에는 회로(10a)의 출력 데이터와 회로(10b)의 출력 데이터의 차이에 따라 증폭된 데이터 전위를 출력할 수 있다.
또한 도 4의 (B)에 나타낸 바와 같이 회로(20)는 트랜지스터(104) 및 트랜지스터(107)를 생략한 구성으로 하여도 좋다. 트랜지스터(104) 및 트랜지스터(107)는 제 1 입력 단자 및 제 2 입력 단자를 같은 전위로 하기 위하여 제공되지만, 상기 전위로서 트랜지스터(103)로부터 공급되는 배선(115)의 전위(리셋 전위)를 사용하면, 트랜지스터(104) 및 트랜지스터(107)를 생략할 수 있다.
<연산 회로>
회로(30)는 트랜지스터(132)와, 트랜지스터(133)와, 트랜지스터(134)와, 트랜지스터(142)와, 트랜지스터(143)와, 트랜지스터(144)와, 커패시터(135)와, 커패시터(145)를 가지는 구성으로 할 수 있다.
트랜지스터(132)의 소스 및 드레인 중 한쪽은 커패시터(135)의 한쪽 전극 및 트랜지스터(133)의 게이트와 전기적으로 접속된다. 커패시터(135)의 다른 쪽 전극은 트랜지스터(134)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(142)의 소스 및 드레인 중 한쪽은 커패시터(145)의 한쪽 전극 및 트랜지스터(143)의 게이트와 전기적으로 접속된다. 커패시터(145)의 다른 쪽 전극은 트랜지스터(144)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다.
트랜지스터(132)의 게이트는 배선(125)과 전기적으로 접속된다. 트랜지스터(142)의 게이트는 배선(126)과 전기적으로 접속된다. 트랜지스터(134)의 게이트 및 트랜지스터(144)의 게이트는 배선(127)과 전기적으로 접속된다. 트랜지스터(132)의 소스 및 드레인 중 다른 쪽 및 트랜지스터(142)의 소스 및 드레인 중 다른 쪽은 노드(N)와 전기적으로 접속된다. 트랜지스터(134)의 소스 및 드레인 중 다른 쪽 및 트랜지스터(144)의 소스 및 드레인 중 다른 쪽은 배선(128)과 전기적으로 접속된다.
트랜지스터(133)의 소스 및 드레인 중 한쪽은 배선(151)과 전기적으로 접속된다. 트랜지스터(143)의 소스 및 드레인 중 한쪽은 배선(152)과 전기적으로 접속된다. 트랜지스터(133)의 소스 및 드레인 중 다른 쪽 및 트랜지스터(143)의 소스 및 드레인 중 다른 쪽은 GND 배선 등의 기준 전위선 또는 저전위 전원선과 전기적으로 접속된다.
배선(125), 배선(126), 배선(127)은 각 트랜지스터의 도통을 제어하는 신호선으로서의 기능을 가질 수 있다. 배선(128)은 예를 들어 가중 계수(합성곱 처리의 필터 등)에 상당하는 전위를 공급할 수 있는 배선이며, 회로(305)(도 1 참조)와 전기적으로 접속된다. 배선(151)은 회로(230) 및 회로(240)와 전기적으로 접속되는 배선이고, 배선(152)은 회로(230)와 전기적으로 접속되는 배선이다(도 2 참조).
여기서, 트랜지스터(132)의 소스 및 드레인 중 한쪽과, 커패시터(135)의 한쪽 전극과, 트랜지스터(133)의 게이트가 접속되는 점(배선)을 노드(P1)로 한다. 또한 트랜지스터(142)의 소스 및 드레인 중 한쪽과, 커패시터(145)의 한쪽 전극과, 트랜지스터(143)의 게이트가 접속되는 점(배선)을 노드(P2)로 한다.
노드(P1) 및 노드(P2)에는 회로(20)가 출력하는 데이터를 저장할 수 있다. 또한 노드(P1) 및 노드(P2)는 플로팅 상태로 할 수 있다. 따라서 노드(P1) 및 노드(P2)에 유지된 데이터에, 배선(128)으로부터 공급되는 전위(가중 계수)를 커패시터(135) 또는 커패시터(145)의 용량 결합으로 공급할 수 있다.
<판독 회로>
다음으로 판독 회로(220)의 구성에 대하여 설명한다. 판독 회로(220)는 전류원 회로로서 기능하는 회로(230)와, 차분 추출 회로로서 기능하는 회로(240)를 가진다.
<전류원 회로>
회로(230)는 화소(100)에 유지된 데이터에 따라 전류를 흐르게 할 수 있고, 예를 들어 도 5의 (A)에 나타낸 구성으로 할 수 있다. 회로(230)는 전류 공급부(225) 및 커런트 미러부(226)를 가지는 구성으로 할 수 있다.
도 5의 (A)는 n채널형 트랜지스터를 사용한 구성이다. 전류 공급부(225)는 트랜지스터(222), 트랜지스터(252), 트랜지스터(223), 트랜지스터(253)를 가지는 구성으로 할 수 있다.
트랜지스터(222)의 소스 및 드레인 중 한쪽은 신호선(FG)과 전기적으로 접속된다. 트랜지스터(222)의 소스 및 드레인 중 다른 쪽은 트랜지스터(223)의 게이트와 전기적으로 접속된다. 트랜지스터(252)의 소스 및 드레인 중 한쪽은 신호선(FGREF)과 전기적으로 접속된다. 트랜지스터(252)의 소스 및 드레인 중 다른 쪽은 트랜지스터(253)의 게이트와 전기적으로 접속된다. 트랜지스터(222)의 게이트 및 트랜지스터(252)의 게이트는 배선(213)과 전기적으로 접속된다.
트랜지스터(223)의 소스 및 드레인 중 한쪽은 배선(151)과 전기적으로 접속된다. 트랜지스터(253)의 소스 및 드레인 중 한쪽은 배선(152)과 전기적으로 접속된다. 트랜지스터(223)의 소스 및 드레인 중 다른 쪽 및 트랜지스터(253)의 소스 및 드레인 중 다른 쪽은 고전위 전원선(VDD)과 전기적으로 접속된다.
전류 공급부(225)에서 신호선(FG), 신호선(FGREF)에는 적절한 신호 전위가 공급되고, 배선(213)에 고전위("H")를 공급함으로써 트랜지스터(222), 트랜지스터(223), 트랜지스터(252), 및 트랜지스터(253)가 도통되어 배선(151) 및 배선(152)에 전류를 공급할 수 있다.
커런트 미러부(226)는 트랜지스터(254) 및 트랜지스터(224)를 가지는 구성으로 할 수 있다. 트랜지스터(254)의 게이트와, 소스 및 드레인 중 한쪽은 배선(152)과 전기적으로 접속된다. 트랜지스터(224)의 소스 및 드레인 중 한쪽은 배선(151)과 전기적으로 접속된다. 트랜지스터(224)의 소스 및 드레인 중 다른 쪽 및 트랜지스터(254)의 소스 및 드레인 중 다른 쪽은 저전위 전원선(VSS)과 전기적으로 접속된다. 트랜지스터(224)의 게이트는 트랜지스터(254)의 게이트와 전기적으로 접속되고, 트랜지스터(224)에는 트랜지스터(254)와 같은 전류(ICM)를 흐르게 할 수 있다.
또한 도 5의 (B)에 나타낸 바와 같이 전류 공급부(225)는 p채널형 트랜지스터를 사용한 구성이어도 좋다. 트랜지스터(262)의 출력 측이 배선(152) 및 트랜지스터(261)의 게이트와 전기적으로 접속된 구성이 되어 있다.
<차분 추출 회로>
회로(240)는 차분 추출 회로이며, 화소(100) 및 회로(230)를 흐르는 전류를 사용하여, 데이터와 가중 계수의 곱(적화 연산 결과)을 추출할 수 있다. 도 2에 나타낸 바와 같이, 각 화소(100)는 배선(151)으로 서로 전기적으로 접속된다. 회로(240)는 각 화소(100)의 트랜지스터(133)를 흐르는 전류의 합을 사용하여 연산을 수행할 수 있다.
회로(240)는 커패시터(202)와, 트랜지스터(203)와, 트랜지스터(204)와, 트랜지스터(205)와, 트랜지스터(206)와, 전압 변환 회로로서 트랜지스터(207)를 가진다. 트랜지스터(207)의 게이트에는 적절한 아날로그 전위(Bias)가 인가된다.
커패시터(202)의 한쪽 전극은 트랜지스터(203)의 소스 및 드레인 중 한쪽, 그리고 트랜지스터(204)의 게이트와 전기적으로 접속된다. 트랜지스터(204)의 소스 및 드레인 중 한쪽은 트랜지스터(205)의 소스 및 드레인 중 한쪽, 그리고 트랜지스터(206)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 커패시터(202)의 다른 쪽 전극은 배선(151) 및 트랜지스터(207)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다.
여기서 커패시터(202)의 한쪽 전극과, 트랜지스터(203)의 소스 및 드레인 중 한쪽과, 트랜지스터(204)의 게이트의 접속점을 노드(C)로 한다.
트랜지스터(203)의 소스 및 드레인 중 다른 쪽은 배선(218)과 전기적으로 접속된다. 트랜지스터(204)의 소스 및 드레인 중 다른 쪽은 배선(219)과 전기적으로 접속된다. 트랜지스터(205)의 소스 및 드레인 중 다른 쪽은 GND 배선 등의 기준 전원선과 전기적으로 접속된다. 트랜지스터(206)의 소스 및 드레인 중 다른 쪽은 배선(212)과 전기적으로 접속된다. 트랜지스터(207)의 소스 및 드레인 중 다른 쪽은 GND 배선 등의 기준 전원선과 전기적으로 접속된다. 트랜지스터(203)의 게이트는 배선(216)과 전기적으로 접속된다. 트랜지스터(205)의 게이트는 배선(215)과 전기적으로 접속된다. 트랜지스터(206)의 게이트는 배선(214)과 전기적으로 접속된다.
배선(218), 배선(219)은 전원선으로서의 기능을 가질 수 있다. 예를 들어 배선(218)은 판독용 리셋 전위(Vr)를 공급하는 배선으로서의 기능을 가질 수 있다. 배선(219)은 고전위 전원선으로서 기능시킬 수 있다. 배선(214), 배선(215), 배선(216)은 각 트랜지스터의 도통을 제어하는 신호선으로서 기능시킬 수 있다. 배선(212)은 출력선이고, 예를 들어 도 1에 나타낸 회로(301)와 전기적으로 접속될 수 있다.
트랜지스터(203)는 노드(C)의 전위를 배선(218)의 전위로 리셋하는 기능을 가질 수 있다. 트랜지스터(204), 트랜지스터(205)는 소스 폴로어 회로로서의 기능을 가질 수 있다. 트랜지스터(206)는 판독을 제어하는 기능을 가질 수 있다. 또한 회로(240)는 상관 이중 샘플링 회로(CDS 회로)로서의 기능을 가지고, 상기 기능을 가지는 다른 구성의 회로로 대체할 수도 있다.
<동작>
다음으로 본 발명의 일 형태의 촬상 장치의 동작에 대하여 설명한다. 본 발명의 일 형태에서는 우선 화소(100)에서 회로(10a)와 회로(10b)의 출력에 차이가 없을 때의 데이터(참조 데이터)를 취득한다. 그 다음에 회로(10a)와 회로(10b) 각각에서 광전 변환에 의하여 화상 데이터를 취득하고, 이들의 차분 데이터를 취득한다.
다음으로 참조 데이터 및 차분 데이터에 의거하여 회로(230)로부터 회로(240)로 흐르는 전류를 전압 변환한 데이터와, 참조 데이터 및 차분 데이터에 가중치를 준 경우에 회로(230)로부터 회로(240)로 흐르는 전류를 전압 변환한 데이터의 차분 전위를 회로(240)에서 추출한다.
상기 차분 전위는 회로(220)가 흘리는 전류로부터 다양한 오프셋 성분을 제외한 데이터에 상당하고, 차분 데이터와 가중 계수의 곱의 항으로 나타내어지는 전류를 전압 변환한 데이터를 가리킨다. 즉, 차분 데이터와 가중 계수의 곱을 추출할 수 있다.
여기서는 전체적인 흐름을 설명하기 위하여, 화소(100)의 동작의 설명은 생략하고, 노드(P1)에 회로(10a) 및 회로(10b)의 차분 데이터(광전 변환에 의하여 얻어진 데이터의 차분)에 상당하는 데이터 전위(X)가 저장되고, 노드(P2)에 회로(10a)와 회로(10b)의 출력에 차이가 없을 때에 회로(20)가 출력하는 데이터 전위(참조 데이터, 이상적으로는 0)가 저장된 상태인 것으로 하여, 차분 데이터와 가중 계수의 곱의 추출에 대하여 설명한다. 화소(100)의 자세한 동작은 후술한다.
화소 블록(200)에서는 차분 데이터(전위(X))와 가중 계수(전위(W))의 곱 이외의 오프셋 성분을 제거하고, 목적의 WX를 추출할 수 있다. 회로(230)로서 도 5의 (A)에 나타낸 회로를 사용한 경우의 WX 추출의 흐름은 이하와 같다.
우선 회로(240)에서 트랜지스터(203)를 도통 상태로 하여 배선(218)으로부터 노드(C)에 전위(Vr)를 기록한다. 여기서 전위(Vr)는 판독 동작에 사용하는 리셋 전위이다.
이때, 화소(100)의 회로(30)의 노드(P1)에는 차분 데이터(전위(X))가 기록되어 있는 것으로 한다. 또한 노드(P2)에는 참조 데이터 0이 기록되어 있는 것으로 한다. 또한 배선(128)으로부터 기록되는 가중 계수는 0으로 한다.
이때 회로(230)로부터 각 화소(100)의 트랜지스터(133)로 흐르는 전류의 합계는 kΣ(X-Vth)2이다. 또한 회로(230)로부터 각 화소(100)의 트랜지스터(143)로 흐르는 전류의 합계는 kΣ(0-Vth)2이다. 여기서 k는 정수(定數)이고, Vth는 각각의 트랜지스터의 문턱 전압이다.
회로(230)에서 트랜지스터(223)를 흐르는 전류의 합계를 IC로 하고, 트랜지스터(253)를 흐르는 전류의 합계를 ICFEF로 하고, 트랜지스터(224) 및 트랜지스터(254)를 흐르는 전류를 ICM으로 한다(도 5의 (A) 참조).
이때, ICREF0(가중치가 0일 때의 ICREF)=ICM0+kΣ(0-Vth)2이므로 ICM0=ICREF0-kΣ(0-Vth)2가 된다.
여기서, 회로(240)의 트랜지스터(207)를 흐르는 전류 IR0(가중치가 0일 때의 IR)은 IR0=IC-ICM0-kΣ(X-Vth)2이다. 즉, IR0=IC-ICREF0+kΣ(0-Vth)2-kΣ(X-Vth)2이다.
그리고 회로(240)의 트랜지스터(203)를 비도통 상태로 하여, 노드(C)에 전위(Vr)를 유지한다.
다음으로 배선(128)에 가중 계수(W)에 상당하는 전위를 공급하고, 용량 결합으로 노드(P1), 노드(P2)에 가중 계수(W)를 공급한다.
이때, 회로(230)로부터 각 화소(100)의 트랜지스터(133)로 흐르는 전류의 합계는 kΣ(X+W-Vth)2이다. 또한 회로(230)로부터 각 화소(100)의 트랜지스터(143)로 흐르는 전류의 합계는 kΣ(W-Vth)2이다.
따라서 회로(240)의 트랜지스터(207)를 흐르는 전류 IR는 IR=IC-ICM-kΣ(X+W-Vth)2이다. 즉, IR=IC-ICREF+kΣ(W-Vth)2-kΣ(X+W-Vth)2이다.
여기서 IR0과 IR의 차분을 구하면 IR0-IR=kΣ(Vth2-(X-Vth)2-(W-Vth)2+(W+X-Vth)2)=kΣ(2WX)가 된다. 즉, 오프셋 성분이 제거되어 WX로 이루어자는 항을 추출할 수 있다.
상기 차분은 회로(240)에서 추출할 수 있다. IR0은 노드(C)의 전위(Vr)로서 초기화되고, 노드(C)가 플로팅 상태일 때 배선(151)의 전위가, 가중 계수가 0인 상태에서 가중 계수가 W인 상태로 변화됨으로써, 상기 전위의 차분 Y(IR0과 IR의 차분에 상당함)가 커패시터(202)의 용량 결합으로 노드(C)에 부가된다. 여기서 노드(C)는 Vr+Y이고, 전위(Vr)=0으로 간주하면, Y는 IR0과 IR의 차분을 전압 변환한 전위 그 자체이다. 즉, WX를 추출할 수 있다.
다음으로 도 6에 나타낸 타이밍 차트에 따라, 화소(100)의 동작 및 화소 블록(200)의 동작에 대하여 설명한다. 또한 여기서 설명하는 화소(100)는, 도 3에 나타낸 구성으로 한다. 또한 전원선 등에는 소정의 전위가 공급되어 있는 것으로 한다.
<화소(100)의 동작>
시각 T1에서 배선(116)의 전위를 "H"로, 배선(117)의 전위를 "H"로, 배선(121)의 전위를 "H"로, 배선(122)의 전위를 "H"로, 배선(123)의 전위를 "L"로 하면 회로(10a) 및 회로(10b)에 있어서 트랜지스터(102), 트랜지스터(103)가 도통되고, 노드(FDa)의 전위 및 노드(FDb)의 전위가 리셋 전위(배선(115)의 전위)가 된다.
시각 T2에서 배선(116)의 전위를 "L"로, 배선(117)의 전위를 "L"로, 배선(121)의 전위를 "L"로, 배선(122)의 전위를 "L"로, 배선(123)의 전위를 "L"로 하면 트랜지스터(102), 트랜지스터(103), 트랜지스터(104)가 비도통이 되고, 노드(FDa) 및 노드(FDb)에는 리셋 전위가 유지된다. 또한 광전 변환 디바이스(101)에서는 축적 동작이 시작된다.
시각 T3에서 배선(116)의 전위를 "H"로, 배선(122)의 전위를 "H"로, 배선(123)의 전위를 "H"로 하면 트랜지스터(102)가 도통되고, 광전 변환 디바이스(101)에 축적된 전하가 노드(FDa) 및 노드(FDb)로 전송(轉送)된다. 그 후, 배선(116)의 전위를 "L"로 하고, 노드(FDa) 및 노드(FDb)의 전위를 유지한다.
또한 트랜지스터(104b), 트랜지스터(107)가 도통되고, 노드(FDb)의 전위가 회로(20)의 제 1 입력 단자(트랜지스터(105a)의 게이트) 및 제 2 입력 단자(트랜지스터(105b)의 게이트)에 입력된다.
이때, 회로(20)의 출력 단자(노드(N))에는 제 1 입력 단자에 입력된 데이터와 제 2 입력 단자에 입력된 데이터의 차이에 따라 증폭된 데이터 전위가 출력된다. 여기서 회로(20)의 출력 단자(노드(N))에 출력되는 데이터 전위는 참조 데이터라고 부를 수 있다. 참조 데이터는 제 1 입력 단자에 입력된 데이터와 제 2 입력 단자에 입력된 데이터에 차이가 없을 때 출력되는 데이터이다.
또한 회로(20)에 도 4의 (B)에 나타낸 구성을 사용한 경우에는 노드(FDa) 및 노드(FDb)를 리셋 전위로 하였을 때 참조 데이터를 출력하면 좋다.
시각 T4에서 배선(126)의 전위를 "H"로 하면 회로(30)의 노드(P2)에 회로(20)의 출력 단자(노드(N))의 전위가 기록된다. 그 후, 배선(126)의 전위를 "L"로 하고, 노드(P2)의 전위를 유지한다. 또한 시각 T4보다 전에 배선(127)의 전위를 "H"로 하고, 커패시터(135), 커패시터(145)의 다른 쪽 전극의 전위를 배선(128)의 전위(예를 들어 0)로 한다.
시각 T5에서 배선(121)의 전위를 "H"로, 배선(122)의 전위를 "H"로, 배선(123)의 전위를 "L"로 하면 트랜지스터(104a)가 도통되고, 트랜지스터(107)가 비도통이 되고, 회로(20)의 제 1 입력 단자에는 노드(FDa)의 전위가 기록된다. 또한 회로(20)의 제 2 입력 단자에는, 노드(FDb)의 전위가 기록된다.
따라서 회로(20)의 출력 단자(노드(N))에는 노드(FDa)와 노드(FDb)의 차분에 따라 증폭된 데이터 전위가 출력된다. 여기서 회로(20)의 출력 단자(노드(N))에 출력되는 데이터 전위는, 회로(10a)가 취득한 화상 데이터와 회로(10b)가 취득한 화상 데이터의 차분에 따라 증폭된 전위이며 차분 데이터라고 부를 수 있다. 또는 화상 데이터, 촬상 데이터라고 부를 수도 있다.
시각 T6에서 배선(125)의 전위를 "H"로 하면 회로(30)의 노드(P1)에 회로(20)의 출력 단자(노드(N))의 전위가 기록된다. 그 후, 배선(125)의 전위를 "L"로 하고, 노드(P1)의 전위를 유지한다.
시각 T7에서 배선(121)의 전위를 "L"로, 배선(122)의 전위를 "L"로, 배선(127)의 전위를 "L"로 하면 트랜지스터(104), 트랜지스터(134), 트랜지스터(144)가 비도통이 되고, 회로(10a), 회로(10b), 및 회로(20)의 일련의 동작이 종료된다.
<회로(220), 회로(230)의 동작>
또한 시각 T7에서 배선(213)의 전위를 "H"로 하면 회로(230)에 있어서 트랜지스터(222), 트랜지스터(252)의 게이트에 적절한 바이어스가 공급되고, 전류(IC)가 트랜지스터(223)를 흐르고 전류(ICREF)가 트랜지스터(253)를 흐른다(도 5의 (A) 참조). 그리고 배선(213)의 전위를 "L"로 한다.
여기서, ICREF는 트랜지스터(254)를 흐르는 전류(ICM)와, 회로(30)의 트랜지스터(143)를 흐르는 전류의 합이다. 또한 전류(IC)는 트랜지스터(224)를 흐르는 전류(ICM)와, 회로(30)의 트랜지스터(133)를 흐르는 전류와, 회로(240)의 트랜지스터(207)를 흐르는 전류의 합이다.
또한 상기 상태에서 배선(151)의 전위가 확정되어 있을 때, 배선(216)의 전위를 "H"로 하고, 노드(C)에 배선(218)의 전위 "Vr"를 기록한다. 그리고, 배선(216)의 전위를 "L"로 하고, 노드(C)를 플로팅 상태로 하고 전위 "Vr"를 유지한다.
시각 T8에서 배선(127)의 전위를 "H"로 하고, 트랜지스터(134), 트랜지스터(144)를 도통시키고, 배선(128)에 가중 계수에 상당하는 전위(W)를 공급하면 회로(30)의 노드(P1), 노드(P2)에 유지된 전위에 전위(W)가 용량 결합으로 공급된다. 이때, 가중 계수가 0인 상태에서 가중 계수가 W인 상태로 변화됨으로써 회로(230)의 트랜지스터(207)를 흐르는 전류가 변화한다.
이때, 배선(151)의 전위의 변화분 "Y"가 커패시터(202)의 용량 결합으로 노드(C)에 부가된다. 여기서 노드(C)의 전위는 "Vr+Y"이고, 전위 "Vr"=0으로 간주하면 노드(C)의 전위는 트랜지스터(207)를 흐르는 전류의 차분을 전압 변환한 전위 "Y"가 된다. 즉, 상술한 전류식에 따라 WX를 추출할 수 있다.
시각 T9에서 배선(214)의 전위를 "H"로 하고, 배선(215)에 적절한 바이어스를 공급하면 회로(240)는 소스 폴로어 동작에 의하여 WX에 따른 신호 전위를 배선(212)에 출력할 수 있다.
시각 T10에서 배선(127)의 전위를 "L"로, 배선(213)의 전위를 "L"로, 배선(214)의 전위를 "L"로, 배선(215)의 전위를 "L"로 하고, 판독 동작을 종료한다.
상기 동작에 의하여 회로(240)로부터 출력되는 WX는 회로(301)에 입력할 수 있다.
또한 상기에서는 노드(P1) 및 노드(P2)에 동시성이 있는 데이터를 기록하고, 상기 데이터에 따른 데이터를 추출하는 예를 나타내었지만, 노드(P1) 및 노드(P2)의 데이터에 타임래그(timelag)가 있어도 좋다. 예를 들어, 제 1 프레임의 데이터를 노드(P1)에 기록하고, 제 2 프레임의 데이터를 노드(P2)에 기록함으로써 운동 시차를 포함하는 정보를 추출할 수 있다. 운동 시차에서는 깊이(거리)의 정보를 얻을 수 있어 입체 영상을 구성할 수 있다.
<회로(301), 회로(302)>
도 7의 (A)는 회로(240)와 접속되는 회로(301) 및 회로(302)를 설명하는 도면이다. 회로(240)로부터 출력되는 적화 연산 결과의 데이터는 회로(301)에 순차적으로 입력된다. 회로(301)는 다양한 연산 기능을 가져도 좋다. 또는 회로(301)의 기능을 소프트웨어 처리로 대체하여도 좋다.
예를 들어 회로(301)는 활성화 함수의 연산을 수행하는 회로를 가질 수 있다. 상기 회로로서는 예를 들어 콤퍼레이터 회로를 사용할 수 있다. 콤퍼레이터 회로는 입력된 데이터와 설정된 문턱값을 비교한 결과를 2치 데이터로서 출력한다. 즉, 화소 블록(200) 및 회로(301)는 신경망의 일부의 요소로서 작용할 수 있다.
또한 회로(301)는 A/D 컨버터를 가져도 좋다. 적화 연산 등 없이 화상 데이터를 외부에 출력할 때에는, 회로(301)로 아날로그 데이터를 디지털 데이터로 변환할 수 있다. 예를 들어 도 4의 (A)에 나타낸 회로(10a) 및 회로(10b)가 배선(OUT)을 통하여 회로(301)와 전기적으로 접속될 수 있다.
또한 화소 블록(200)이 출력하는 데이터는 복수 비트의 화상 데이터에 상당하지만, 회로(301)로 2치화할 수 있는 경우에는 화상 데이터를 압축한다고도 할 수 있다.
회로(301)로부터 출력된 데이터는 회로(302)에 순차적으로 입력된다. 회로(302)는 예를 들어 래치 회로 및 시프트 레지스터 등을 가지는 구성으로 할 수 있다. 상기 구성으로 함으로써 병렬 직렬 변환이 가능하게 되므로, 병렬 입력된 데이터를 배선(311)에 직렬 데이터로서 출력할 수 있다. 배선(311)의 접속 대상은 한정되지 않는다. 예를 들어 신경망, 기억 장치, 통신 장치 등과 접속될 수 있다.
또한 도 7의 (B)에 나타낸 바와 같이 회로(302)는 신경망을 가져도 좋다. 상기 신경망은 매트릭스로 배치된 메모리 셀을 가지고, 각 메모리 셀에는 가중 계수가 유지되어 있다. 회로(301)로부터 출력된 데이터는 메모리 셀(320)에 각각 입력되고, 적화 연산을 수행할 수 있다. 또한 도 7의 (B)에 나타낸 메모리 셀의 개수는 일례이고, 이에 한정되지 않는다.
도 7의 (B)에 나타낸 신경망은 매트릭스로 설치된 메모리 셀(320) 및 참조 메모리 셀(325)과, 회로(330)와, 회로(350)와, 회로(360)와, 회로(370)를 가진다.
도 8에 메모리 셀(320) 및 참조 메모리 셀(325)의 일례를 나타내었다. 참조 메모리 셀(325)은 임의의 1열에 제공된다. 메모리 셀(320) 및 참조 메모리 셀(325)의 구성은 상기와 같고, 트랜지스터(161)와, 트랜지스터(162)와, 커패시터(163)를 가진다.
트랜지스터(161)의 소스 및 드레인 중 한쪽은 트랜지스터(162)의 게이트와 전기적으로 접속된다. 트랜지스터(162)의 게이트는 커패시터(163)의 한쪽 전극과 전기적으로 접속된다. 여기서 트랜지스터(161)의 소스 및 드레인 중 한쪽과, 트랜지스터(162)의 게이트와, 커패시터(163)의 한쪽 전극의 접속점을 노드(NM)로 한다.
트랜지스터(161)의 게이트는 배선(WL)과 전기적으로 접속된다. 커패시터(163)의 다른 쪽 전극은 배선(RW)과 전기적으로 접속된다. 트랜지스터(162)의 소스 및 드레인 중 한쪽은 GND 배선 등의 기준 전위 배선과 전기적으로 접속된다.
메모리 셀(320)에서 트랜지스터(161)의 소스 및 드레인 중 다른 쪽은 배선(WD)과 전기적으로 접속된다. 트랜지스터(162)의 소스 및 드레인 중 다른 쪽은 배선(BL)과 전기적으로 접속된다.
참조 메모리 셀(325)에서 트랜지스터(161)의 소스 및 드레인 중 다른 쪽은 배선(WDref)과 전기적으로 접속된다. 트랜지스터(162)의 소스 및 드레인 중 다른 쪽은 배선(BLref)과 전기적으로 접속된다.
배선(WL)은 회로(330)와 전기적으로 접속된다. 회로(330)로서는 디코더 또는 시프트 레지스터 등을 사용할 수 있다.
배선(RW)은 회로(301)와 전기적으로 접속된다. 각 메모리 셀에는 회로(301)로부터 출력된 2치의 데이터가 기록된다. 또한 회로(301)와 각 메모리 셀 사이에 시프트 레지스터 등의 순서 회로를 가져도 좋다.
배선(WD) 및 배선(WDref)은 회로(350)와 전기적으로 접속된다. 회로(350)로서는 디코더 또는 시프트 레지스터 등을 사용할 수 있다. 또한 회로(350)는 D/A 컨버터 및 SRAM을 가져도 좋다. 회로(350)는 노드(NM)에 기록되는 가중 계수를 출력할 수 있다.
배선(BL) 및 배선(BLref)은 회로(360)와 전기적으로 접속된다. 회로(360)는 회로(240)와 동등한 구성으로 할 수 있다. 회로(360)에 의하여 적화 연산 결과로부터 오프셋 성분을 제거한 신호를 얻을 수 있다.
회로(360)는 회로(370)와 전기적으로 접속된다. 회로(370)는 활성화 함수 회로라고도 바꿔 말할 수 있다. 활성화 함수 회로는, 회로(360)로부터 입력된 신호를 미리 정의된 활성화 함수에 따라 변환하기 위한 연산을 수행하는 기능을 가진다. 활성화 함수로서는 예를 들어 시그모이드 함수, tanh 함수, softmax 함수, ReLU 함수, 문턱값 함수 등을 사용할 수 있다. 활성화 함수 회로에 의하여 변환된 신호는, 출력 데이터로서 외부에 출력된다.
도 9의 (A)에 나타낸 바와 같이 신경망(NN)은 입력층(IL), 출력층(OL), 중간층(은닉층)(HL)으로 구성할 수 있다. 입력층(IL), 출력층(OL), 중간층(HL)은 각각 하나 또는 복수의 뉴런(유닛)을 가진다. 또한 중간층(HL)은 1층이어도 좋고 2층 이상이어도 좋다. 2층 이상의 중간층(HL)을 가지는 신경망은 DNN(심층 신경망)이라고 부를 수도 있다. 또한 심층 신경망을 사용한 학습은 딥 러닝이라고 부를 수도 있다.
입력층(IL)의 각 뉴런에는 입력 데이터가 입력된다. 중간층(HL)의 각 뉴런에는 앞의 층 또는 뒤의 층의 뉴런의 출력 신호가 입력된다. 출력층(OL)의 각 뉴런에는 앞의 층의 뉴런의 출력 신호가 입력된다. 또한 각 뉴런은 앞뒤의 층의 모든 뉴런과 연결되어도 좋고(완전 연결), 일부의 뉴런과 연결되어도 좋다.
도 9의 (B)에는 뉴런에 의한 연산의 예를 나타내었다. 여기서는 뉴런(N)과, 뉴런(N)에 신호를 출력하는 앞의 층의 2개의 뉴런을 나타내었다. 뉴런(N)에는 앞의 층의 뉴런의 출력 x1과, 앞의 층의 뉴런의 출력 x2가 입력된다. 그리고 뉴런(N)에서 출력 x1과 가중치 w1의 곱셈 결과(x1w1)와 출력 x2와 가중치 w2의 곱셈 결과(x2w2)의 총합 x1w1+x2w2가 계산된 후, 필요에 따라 바이어스 b가 가산되어, 값 a=x1w1+x2w2+b가 얻어진다. 그리고 값 a는 활성화 함수 h에 의하여 변환되고, 뉴런(N)으로부터 출력 신호 y=ah가 출력된다.
이와 같이, 뉴런에 의한 연산에는 앞의 층의 뉴런의 출력과 가중치의 곱을 더하는 연산, 즉 적화 연산이 포함된다(상기 x1w1+x2w2). 이 적화 연산은 프로그램을 사용하여 소프트웨어상에서 수행하여도 좋고, 하드웨어에 의하여 수행되어도 좋다.
본 발명의 일 형태에서는, 하드웨어로서 아날로그 회로를 사용하여 적화 연산을 수행한다. 적화 연산 회로로서 아날로그 회로를 사용하면, 적화 연산 회로의 회로 규모의 축소, 또는 메모리에 대한 액세스 횟수의 감소가 가능하므로, 처리 속도의 향상 및 소비 전력의 저감을 도모할 수 있다.
적화 연산 회로는 OS 트랜지스터를 가지는 구성으로 하는 것이 바람직하다. OS 트랜지스터의 오프 전류는 매우 작기 때문에, 적화 연산 회로의 아날로그 메모리를 구성하는 트랜지스터로서 적합하다. 또한 Si 트랜지스터와 OS 트랜지스터의 양쪽을 사용하여 적화 연산 회로를 구성하여도 좋다.
본 실시형태는 다른 실시형태의 기재와 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태의 촬상 장치의 구조예 등에 대하여 설명한다.
<구조예>
도 10의 (A)는 촬상 장치의 화소의 구조의 일례를 나타낸 것이고, 층(561) 및 층(563)의 적층 구조로 할 수 있다.
층(561)은 광전 변환 디바이스(101)를 가진다. 도 11의 (A)에 나타낸 바와 같이 광전 변환 디바이스(101)는 층(565a)과 층(565b)을 가질 수 있다. 또한 경우에 따라서는 층을 영역이라고 바꿔 말하여도 좋다.
도 11의 (A)에 나타낸 광전 변환 디바이스(101)는 pn접합형 포토다이오드이고, 예를 들어 층(565a)에 p형 반도체, 층(565b)에 n형 반도체를 사용할 수 있다. 또는 층(565a)에 n형 반도체, 층(565b)에 p형 반도체를 사용하여도 좋다.
상기 pn접합형 포토다이오드는 대표적으로 단결정 실리콘을 사용하여 형성할 수 있다. 단결정 실리콘을 광전 변환층으로 하는 포토다이오드는, 자외광에서 근적외광까지로 비교적 넓은 분광 감도 특성을 가지므로, 후술하는 광학 변환층과 조합함으로써 다양한 파장의 광을 검출할 수 있다.
이 외에는, pn접합형 포토다이오드의 광전 변환층으로서 화합물 반도체를 사용하여도 좋다. 상기 화합물 반도체로서는 예를 들어 갈륨-비소-인 화합물(GaAsP), 갈륨-인 화합물(GaP), 인듐-갈륨-비소 화합물(InGaAs), 납-황 화합물(PbS), 납-셀레늄 화합물(PbSe), 인듐-비소 화합물(InAs), 인듐-안티모니 화합물(InSb), 수은-카드뮴-텔루륨 화합물(HgCdTe) 등을 사용할 수 있다.
화합물 반도체로서는 13족 원소(알루미늄, 갈륨, 인듐 등) 및 15족 원소(질소, 인, 비소, 안티모니 등)를 가지는 화합물 반도체(3-5족 화합물 반도체라고도 함), 또는 12족 원소(마그네슘, 아연, 카드뮴, 수은 등) 및 16족 원소(산소, 황, 셀레늄, 텔루륨 등)를 가지는 화합물 반도체(2-6족 화합물 반도체라고도 함)가 바람직하다.
화합물 반도체는 구성 원소의 조합 및 그 원자수비에 따라 밴드 갭을 변화시킬 수 있기 때문에, 자외광에서 적외광까지로 다양한 파장 범위에 감도를 가지는 포토다이오드를 형성할 수 있다.
또한 일반적으로는 자외광의 파장은 0.01μm 근방 내지 0.38μm 근방, 가시광의 파장은 0.38μm 근방 내지 0.75μm 근방, 근적외광의 파장은 0.75μm 근방 내지 2.5μm 근방, 중적외광의 파장은 2.5μm 근방 내지 4μm 근방, 원적외광의 파장은 4μm 근방 내지 1000μm 근방이라고 정의할 수 있다.
예를 들어 자외광에서 가시광까지에 광감도를 가지는 포토다이오드를 형성하기 위해서는, 광전 변환층에 GaP 등을 사용할 수 있다. 또한 자외광에서 근적외광까지에 광감도를 가지는 포토다이오드를 형성하기 위해서는, 광전 변환층에 상술한 실리콘 또는 GaAsP 등을 사용할 수 있다. 또한 가시광에서 중적외광까지에 광감도를 가지는 포토다이오드를 형성하기 위해서는, 광전 변환층에 InGaAs 등을 사용할 수 있다. 또한 근적외광에서 중적외광까지에 광감도를 가지는 포토다이오드를 형성하기 위해서는, 광전 변환층에 PbS 또는 InAs 등을 사용할 수 있다. 또한 중적외광에서 원적외광까지에 광감도를 가지는 포토다이오드를 형성하기 위해서는, 광전 변환층에 PbSe, InSb, 또는 HgCdTe 등을 사용할 수 있다.
또한 상기 화합물 반도체를 사용한 포토다이오드는 pn접합뿐만 아니라, pin접합이어도 좋다. 또한 pn접합 및 pin접합은 동종접합(homojunction) 구조에 한정되지 않고, 이종접합(heterojunction) 구조이어도 좋다.
예를 들어 이종접합에서는, pn접합 구조의 한쪽 층에 제 1 화합물 반도체를 사용하고, 다른 쪽 층에 제 1 화합물 반도체와는 다른 제 2 화합물 반도체를 사용할 수 있다. 또한 pin접합 구조 중 어느 1층 또는 2층에 제 1 화합물 반도체를 사용하고, 나머지 층에 제 1 화합물 반도체와는 다른 제 2 화합물 반도체를 사용할 수 있다. 또한 제 1 화합물 반도체 또는 제 2 화합물 반도체 중 한쪽은 실리콘 등 단체의 반도체이어도 좋다.
또한 화소마다 다른 재료를 사용하고 포토다이오드의 광전 변환층을 형성하여도 좋다. 상기 구성을 사용함으로써, 자외광을 검출하는 화소, 가시광을 검출하는 화소, 적외광을 검출하는 화소 등 중 어느 2종류의 화소, 또는 3종류의 화소를 가지는 촬상 장치를 형성할 수 있다.
또한 도 11의 (B)에 나타낸 바와 같이, 층(561)이 가지는 광전 변환 디바이스(101)는 층(566a)과, 층(566b)과, 층(566c)과, 층(566d)의 적층으로 하여도 좋다. 도 11의 (B)에 나타낸 광전 변환 디바이스(101)는 애벌란시 포토다이오드의 일례이고, 층(566a), 층(566d)은 전극에 상당하고, 층(566b, 566c)은 광전 변환부에 상당한다.
층(566a)은 저저항의 금속층 등으로 하는 것이 바람직하다. 예를 들어 알루미늄, 타이타늄, 텅스텐, 탄탈럼, 은, 또는 이들의 적층을 사용할 수 있다.
층(566d)으로서는 가시광에 대하여 높은 투광성을 가지는 도전층을 사용하는 것이 바람직하다. 예를 들어 인듐 산화물, 주석 산화물, 아연 산화물, 인듐-주석 산화물, 갈륨-아연 산화물, 인듐-갈륨-아연 산화물, 또는 그래핀 등을 사용할 수 있다. 또한 층(566d)을 생략하는 구성으로 할 수도 있다.
광전 변환부의 층(566b), 층(566c)은 예를 들어 셀레늄계 재료를 광전 변환층으로 한 pn접합형 포토다이오드의 구성으로 할 수 있다. 층(566b)으로서는 p형 반도체인 셀레늄계 재료를 사용하고, 층(566c)으로서는 n형 반도체인 갈륨 산화물 등을 사용하는 것이 바람직하다.
셀레늄계 재료를 사용한 광전 변환 디바이스는 가시광에 대한 외부 양자 효율이 높다는 특성을 가진다. 상기 광전 변환 디바이스에서는 애벌란시 증배를 이용함으로써, 입사하는 광의 양에 대한 전자의 증폭을 크게 할 수 있다. 또한 셀레늄계 재료는 광 흡수 계수가 높기 때문에, 광전 변환층을 박막으로 제작할 수 있다는 등의 생산상의 이점을 가진다. 셀레늄계 재료의 박막은 진공 증착법 또는 스퍼터링법 등을 사용하여 형성할 수 있다.
셀레늄계 재료로서는 결정성 셀레늄(단결정 셀레늄, 다결정 셀레늄), 비정질 셀레늄을 사용할 수 있다. 이들은 자외광에서 가시광까지에 광감도를 가진다. 또한 구리, 인듐, 셀레늄의 화합물(CIS), 또는 구리, 인듐, 갈륨, 셀레늄의 화합물(CIGS) 등을 사용할 수 있다. 이들은 자외광에서 근적외광까지에 광감도를 가진다.
n형 반도체는 밴드 갭이 넓고 가시광에 대하여 투광성을 가지는 재료로 형성하는 것이 바람직하다. 예를 들어 아연 산화물, 갈륨 산화물, 인듐 산화물, 주석 산화물, 또는 이들이 혼재된 산화물 등을 사용할 수 있다. 또한 이들 재료는 정공 주입 저지층으로서의 기능도 가지고, 암전류를 작게 할 수도 있다.
또한 도 11의 (C)에 나타낸 바와 같이, 층(561)이 가지는 광전 변환 디바이스(101)는 층(567a)과, 층(567b)과, 층(567c)과, 층(567d)과, 층(567e)의 적층으로 하여도 좋다. 도 11의 (C)에 나타낸 광전 변환 디바이스(101)는 유기 광도전막의 일례이며, 층(567a)은 하부 전극이고, 층(567e)은 투광성을 가지는 상부 전극이고, 층(567b), 층(567c), 층(567d)은 광전 변환부에 상당한다.
광전 변환부의 층(567b) 및 층(567d) 중 어느 한쪽은 정공 수송층으로, 다른 쪽은 전자 수송층으로 할 수 있다. 또한 층(567c)은 광전 변환층으로 할 수 있다.
정공 수송층으로서는 예를 들어 산화 몰리브데넘 등을 사용할 수 있다. 전자 수송층으로서는 예를 들어 C60, C70 등의 풀러렌, 또는 이들의 유도체 등을 사용할 수 있다.
광전 변환층으로서는 n형 유기 반도체 및 p형 유기 반도체의 혼합층(벌크 이종접합 구조)을 사용할 수 있다. 유기 반도체에는 다양한 종류가 있으며, 목적하는 파장에 광감도를 가지는 재료를 광전 변환층으로서 선택하면 좋다.
도 10의 (A)에 나타낸 층(563)으로서는 예를 들어 실리콘 기판을 사용할 수 있다. 상기 실리콘 기판은 Si 트랜지스터 등을 가진다. 상기 Si 트랜지스터를 사용하여, 화소 회로 외에, 상기 화소 회로를 구동하는 회로, 화상 신호의 판독 회로, 화상 처리 회로, 신경망, 통신 회로 등을 형성할 수 있다. 또한 DRAM(Dynamic Random Access Memory) 등의 기억 회로, CPU(Central Processing Unit), MCU(Micro Controller Unit) 등을 형성하여도 좋다. 또한 화소 회로를 제외한 상기 회로를 본 실시형태에서는 기능 회로라고 부른다.
예를 들어 실시형태 1에서 설명한 화소 회로(화소(100)) 및 기능 회로(회로(220), 회로(301), 회로(302), 회로(303), 회로(304), 회로(305) 등)가 가지는 트랜지스터의 일부 또는 모두를 층(563)에 제공할 수 있다.
또한 도 10의 (B)에 나타낸 바와 같이 층(563)은 복수의 층의 적층이어도 좋다. 도 10의 (B)에서는 층(563a), 층(563b), 층(563c)의 3층을 예시하였지만 2층이어도 좋다. 또는 층(563)은 4층 이상의 적층이어도 좋다. 이들 층은 예를 들어 접합 공정 등을 사용하여 적층할 수 있다. 상기 구성으로 함으로써, 화소 회로와 기능 회로를 복수의 층으로 분산시키고, 화소 회로와 기능 회로를 중첩하여 제공할 수 있기 때문에, 소형이며 고기능인 촬상 장치를 제작할 수 있다.
또한 도 10의 (C)에 나타낸 바와 같이 화소는 층(561), 층(562), 및 층(563)의 적층 구조를 가져도 좋다.
층(562)은 OS 트랜지스터를 가질 수 있다. 상술한 기능 회로 중 하나 이상을 OS 트랜지스터로 형성하여도 좋다. 또는 층(563)이 가지는 Si 트랜지스터와 층(562)이 가지는 OS 트랜지스터를 사용하여, 기능 회로 중 하나 이상을 형성하여도 좋다. 또는 층(563)을 유리 기판 등의 지지 기판으로 하고, 층(562)이 가지는 OS 트랜지스터로 기능 회로를 형성하여도 좋다.
예를 들어 OS 트랜지스터 및 Si 트랜지스터를 사용하여, 노멀리 오프 CPU("Noff-CPU"라고도 함)를 실현할 수 있다. 또한 Noff-CPU란, 게이트 전압이 0V이어도 비도통 상태(오프 상태라고도 함)인 노멀리 오프형 트랜지스터를 포함하는 집적 회로이다.
Noff-CPU는 Noff-CPU 내의 동작이 불필요한 회로에 대한 전력 공급을 정지하여, 상기 회로를 대기 상태로 할 수 있다. 전력 공급이 정지되어, 대기 상태가 된 회로에서는 전력이 소비되지 않는다. 따라서 Noff-CPU는 전력 사용량을 최소한으로 할 수 있다. 또한 Noff-CPU는 전력 공급이 정지되어도 설정 조건 등의 동작에 필요한 정보를 장기간 유지할 수 있다. 대기 상태로부터 복귀하기 위해서는 상기 회로에 대한 전력 공급을 재개하기만 하면 좋고, 설정 조건 등의 재기록은 불필요하다. 즉 대기 상태로부터의 고속 복귀가 가능하다. 이와 같이, Noff-CPU는 동작 속도를 크게 저하시키지 않고 소비 전력을 저감할 수 있다.
또한 도 10의 (D)에 나타낸 바와 같이 층(562)은 복수의 층의 적층이어도 좋다. 도 10의 (D)에서는 층(562a), 층(563b)의 2층을 예시하였지만, 3층 이상의 적층이어도 좋다. 이들 층은 예를 들어 층(563) 위에 쌓아 올리도록 형성할 수 있다. 또는 층(563) 위에 형성한 층과, 층(561) 위에 형성한 층을 접합하여 형성하여도 좋다.
OS 트랜지스터에 사용하는 반도체 재료로서는 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상인 금속 산화물을 사용할 수 있다. 대표적으로는, 인듐을 포함하는 산화물 반도체 등이고, 예를 들어 후술하는 CAAC-OS 또는 CAC-OS 등을 사용할 수 있다. CAAC-OS는 결정을 구성하는 원자가 안정적이고, 신뢰성을 중시하는 트랜지스터 등에 적합하다. 또한 CAC-OS는 고이동도 특성을 나타내기 때문에, 고속 구동을 수행하는 트랜지스터 등에 적합하다.
OS 트랜지스터는 반도체층의 에너지 갭이 크기 때문에, 수yA/μm(채널 폭 1μm당 전류값)라는 매우 낮은 오프 전류 특성을 나타낸다. 또한 OS 트랜지스터는 임팩트 이온화, 애벌란시 항복, 및 단채널 효과 등이 일어나지 않는다는 등, Si 트랜지스터와는 상이한 특징을 가지고, 내압이 높고 신뢰성이 높은 회로를 형성할 수 있다. 또한 Si 트랜지스터에서 문제가 되는 결정성의 불균일성에 기인하는 전기 특성의 편차도 OS 트랜지스터에서는 일어나기 어렵다.
OS 트랜지스터가 가지는 반도체층은 예를 들어 인듐, 아연, 및 M(알루미늄, 타이타늄, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 세륨, 주석, 네오디뮴, 및 하프늄 등의 금속에서 선택된 하나 또는 복수)을 포함하는 In-M-Zn계 산화물로 표기되는 막으로 할 수 있다. In-M-Zn계 산화물은 대표적으로는 스퍼터링법으로 형성할 수 있다. 또는 ALD(Atomic layer deposition)법을 사용하여 형성하여도 좋다.
In-M-Zn계 산화물을 스퍼터링법으로 형성하기 위하여 사용하는 스퍼터링 타깃의 금속 원소의 원자수비는 In≥M, Zn≥M을 만족시키는 것이 바람직하다. 이와 같은 스퍼터링 타깃의 금속 원소의 원자수비로서는 In:M:Zn=1:1:1, In: M:Zn=1:1:1.2, In: M:Zn=3:1:2, In: M:Zn=4:2:3, In: M:Zn=4:2:4.1, In: M:Zn=5:1:6, In: M:Zn=5:1:7, In: M:Zn=5:1:8 등이 바람직하다. 또한 성막되는 반도체층의 원자수비는 각각 상기 스퍼터링 타깃에 포함된 금속 원소의 원자수비의 ±40%의 변동을 포함한다.
반도체층으로서는 캐리어 밀도가 낮은 산화물 반도체를 사용한다. 예를 들어 반도체층에는 캐리어 밀도가 1×1017/cm3 이하, 바람직하게는 1×1015/cm3 이하, 더 바람직하게는 1×1013/cm3 이하, 더 바람직하게는 1×1011/cm3 이하, 더 바람직하게는 1×1010/cm3 미만이고, 1×10-9/cm3 이상인 산화물 반도체를 사용할 수 있다. 이와 같은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 부른다. 상기 산화물 반도체는 결함 준위 밀도가 낮고, 안정된 특성을 가지는 산화물 반도체라고 할 수 있다.
또한 이들에 한정되지 않고, 필요로 하는 트랜지스터의 반도체 특성 및 전기 특성(전계 효과 이동도, 문턱 전압 등)에 따라 적절한 조성을 가지는 것을 사용하면 좋다. 또한 필요로 하는 트랜지스터의 반도체 특성을 얻기 위하여 반도체층의 캐리어 밀도, 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 거리, 밀도 등을 적절한 것으로 하는 것이 바람직하다.
반도체층을 구성하는 산화물 반도체에 14족 원소 중 하나인 실리콘 또는 탄소가 포함되면, 산소 결손이 증가되어 n형화된다. 그러므로, 반도체층에서의 실리콘 또는 탄소의 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하로, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 알칼리 금속 및 알칼리 토금속은 산화물 반도체와 결합되면, 캐리어를 생성하는 경우가 있어, 트랜지스터의 오프 전류가 증대되는 경우가 있다. 그러므로 반도체층에서의 알칼리 금속 또는 알칼리 토금속의 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 반도체층을 구성하는 산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 밀도가 증가되어 n형화되기 쉽다. 결과적으로, 질소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 그러므로 반도체층에서의 질소 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 5×1018atoms/cm3 이하로 하는 것이 바람직하다.
또한 반도체층을 구성하는 산화물 반도체에 수소가 포함되면 금속 원자와 결합되는 산소와 반응하여 물이 되기 때문에 산화물 반도체 내에 산소 결손을 형성하는 경우가 있다. 산화물 반도체 내의 채널 형성 영역에 산소 결손이 포함되면, 트랜지스터는 노멀리 온 특성이 되는 경우가 있다. 또한 산소 결손에 수소가 들어간 결함은 도너로서 기능하고, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합되는 산소와 결합되어, 캐리어인 전자가 생성되는 경우가 있다. 따라서 수소가 많이 포함되어 있는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다.
산소 결손에 수소가 들어간 결함은 산화물 반도체의 도너로서 기능할 수 있다. 그러나 상기 결함을 정량적으로 평가하는 것은 어렵다. 그러므로 산화물 반도체에서는 도너 농도가 아니라 캐리어 농도로 평가되는 경우가 있다. 따라서 본 명세서 등에서는 산화물 반도체의 파라미터로서 도너 농도가 아니라 전계가 인가되지 않는 상태를 상정한 캐리어 농도를 사용하는 경우가 있다. 즉 본 명세서 등에 기재된 "캐리어 농도"는 "도너 농도"라고 바꿔 말할 수 있는 경우가 있다.
따라서 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는 산화물 반도체에서 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)으로 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 미만으로 한다. 수소 등의 불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
또한 반도체층은 예를 들어 비단결정 구조이어도 좋다. 비단결정 구조는 예를 들어 c축으로 배향된 결정을 가지는 CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor), 다결정 구조, 미결정 구조, 또는 비정질 구조를 포함한다. 비단결정 구조에서 비정질 구조는 결함 준위 밀도가 가장 높고, CAAC-OS는 결함 준위 밀도가 가장 낮다.
비정질 구조의 산화물 반도체막은 예를 들어 원자 배열이 무질서하며 결정 성분을 가지지 않는다. 또는 비정질 구조의 산화물막은 예를 들어 완전한 비정질 구조이며 결정부를 가지지 않는다.
또한 반도체층이 비정질 구조의 영역, 미결정 구조의 영역, 다결정 구조의 영역, CAAC-OS의 영역, 단결정 구조의 영역 중 2종류 이상을 가지는 혼합막이어도 좋다. 혼합막은 예를 들어 상술한 영역 중 어느 2종류 이상의 영역을 포함한 단층 구조 또는 적층 구조를 가지는 경우가 있다.
비단결정 반도체층의 일 형태인 CAC(Cloud-Aligned Composite)-OS의 구성에 대하여 아래에서 설명한다.
CAC-OS란 예를 들어 산화물 반도체를 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 편재(편재)한 재료의 하나의 구성이다. 또한 아래에서는 산화물 반도체에서 하나 또는 그 이상의 금속 원소가 편재하고, 상기 금속 원소를 가지는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 산화물 반도체는 적어도 인듐을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여, 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등에서 선택된 1종류 또는 복수의 종류가 포함되어도 좋다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS(CAC-OS 중에서도 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 불러도 좋음)란, 인듐 산화물(이하, InOX1(X1은 0보다 큰 실수)로 함) 또는 인듐 아연 산화물(이하, InX2ZnY2OZ2(X2, Y2, 및 Z2는 0보다 큰 실수)로 함)와, 갈륨 산화물(이하, GaOX3(X3은 0보다 큰 실수)로 함) 또는 갈륨 아연 산화물(이하, GaX4ZnY4OZ4(X4, Y4, 및 Z4는 0보다 큰 실수)로 함) 등으로 재료가 분리됨으로써 모자이크 패턴이 되고, 모자이크 패턴의 InOX1 또는 InX2ZnY2OZ2가 막 내에 균일하게 분포된 구성(이하, 클라우드상이라고도 함)이다.
즉 CAC-OS는 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 혼합된 구성을 가지는 복합 산화물 반도체이다. 또한 본 명세서에서 예를 들어 제 1 영역의 원소 M에 대한 In의 원자수비가 제 2 영역의 원소 M에 대한 In의 원자수비보다 큰 것을 "제 1 영역은 제 2 영역과 비교하여 In의 농도가 높다"라고 한다.
또한 IGZO는 통칭이며, In, Ga, Zn, 및 O로 이루어진 하나의 화합물을 뜻하는 경우가 있다. 대표예로서, InGaO3(ZnO)m1(m1은 자연수) 또는 In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1, m0은 임의의 수)으로 나타내어지는 결정성 화합물을 들 수 있다.
상기 결정성 화합물은 단결정 구조, 다결정 구조, 또는 CAAC 구조를 가진다. 또한 CAAC 구조란 복수의 IGZO의 나노 결정이 c축 배향을 가지고, 또한 a-b면에서는 배향되지 않고 연결된 결정 구조를 뜻한다.
한편으로 CAC-OS는 산화물 반도체의 재료 구성에 관한 것이다. CAC-OS란, In, Ga, Zn, 및 O를 포함한 재료 구성에서, 일부에 Ga를 주성분으로 하는 나노 입자상으로 관찰되는 영역과, 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 각각 모자이크 패턴으로 무작위로 분산되는 구성을 뜻한다. 따라서 CAC-OS에서 결정 구조는 부차적인 요소이다.
또한 CAC-OS는 조성이 상이한 2종류 이상의 막의 적층 구조를 포함하지 않는 것으로 한다. 예를 들어 In을 주성분으로 하는 막과, Ga를 주성분으로 하는 막의 2층으로 이루어지는 구조를 포함하지 않는다.
또한 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역의 경계는 명확히 관찰될 수 없는 경우가 있다.
또한 갈륨 대신에, 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등에서 선택된 1종류 또는 복수 종류가 포함되는 경우, CAC-OS란 상기 금속 원소를 주성분으로 하는 나노 입자상으로 관찰되는 영역이 일부에서 관찰되고, In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 일부에서 관찰되고, 각각이 모자이크 패턴으로 무작위로 분산되어 있는 구성을 말한다.
CAC-OS는 예를 들어 기판을 의도적으로 가열하지 않는 조건에서 스퍼터링법으로 형성할 수 있다. 또한 CAC-OS를 스퍼터링법으로 형성하는 경우, 성막 가스로서 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스에서 선택된 어느 하나 또는 복수를 사용하면 좋다. 또한 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고, 예를 들어 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
CAC-OS는 X선 회절(XRD: X-ray diffraction) 측정법의 하나인 Out-of-plane법에 의한 θ/2θ 스캔을 사용하여 측정하였을 때 명확한 피크가 관찰되지 않는 특징을 가진다. 즉 X선 회절 측정에서 측정 영역의 a-b면 방향 및 c축 방향의 배향은 보이지 않는 것을 알 수 있다.
또한 CAC-OS는 프로브 직경이 1nm인 전자선(나노 빔 전자선이라고도 함)을 조사함으로써 얻어지는 전자 회절 패턴에서, 링 형상으로 휘도가 높은 영역(링 영역)이 관측되고, 이 링 영역에 복수의 휘점이 관측된다. 따라서 이 전자 회절 패턴에 의거하여 CAC-OS의 결정 구조는 평면 방향 및 단면 방향에서 배향성을 가지지 않는 nc(nano-crystal) 구조를 가지는 것을 알 수 있다.
또한 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑에 의하여, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 편재되고 혼합된 구조를 가지는 것을 확인할 수 있다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과 상이한 구조이고, IGZO 화합물과 상이한 성질을 가진다. 즉 CAC-OS는 GaOX3 등이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역으로 서로 상(相)분리되어 각 원소를 주성분으로 하는 영역이 모자이크 패턴이 되는 구조를 가진다.
여기서 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역은 GaOX3 등이 주성분인 영역과 비교하여 도전성이 높은 영역이다. 즉 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역을 캐리어가 흐름으로써, 산화물 반도체로서의 도전성이 나타난다. 따라서 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 산화물 반도체 내에 클라우드상으로 분포됨으로써, 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편으로 GaOX3 등이 주성분인 영역은 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역과 비교하여 절연성이 높은 영역이다. 즉 GaOX3 등이 주성분인 영역이 산화물 반도체 내에 분포됨으로써 누설 전류가 억제되어 양호한 스위칭 동작을 실현할 수 있다.
따라서 CAC-OS를 반도체 소자에 사용한 경우, GaOX3 등에 기인하는 절연성과, InX2ZnY2OZ2 또는 InOX1에 기인하는 도전성이 상보적으로 작용함으로써, 높은 온 전류(Ion) 및 높은 전계 효과 이동도(μ)를 실현할 수 있다.
또한 CAC-OS를 사용한 반도체 소자는 신뢰성이 높다. 따라서 CAC-OS는 다양한 반도체 장치의 구성 재료로서 적합하다.
<적층 구조 1>
다음으로 촬상 장치의 적층 구조에 대하여 단면도를 사용하여 설명한다. 또한 이하에 제시하는 절연층 및 도전층 등의 요소는 일례이고, 다른 요소가 더 포함되어도 좋다. 또는 이하에 제시하는 요소의 일부가 생략되어도 좋다. 또한 이하에 제시하는 적층 구조는 필요에 따라 접합 공정, 연마 공정 등을 사용하여 형성할 수 있다.
도 12는 층(560), 층(561), 층(563)을 가지고, 층(563)을 구성하는 층(563a)과 층(563b) 사이에 접합면을 가지는 적층체의 단면도의 일례이다.
<층(563b)>
층(563b)은 실리콘 기판(611)에 제공된 기능 회로를 가질 수 있다. 여기서는 기능 회로의 일부로서 회로(20)가 가지는 트랜지스터(105), 트랜지스터(108), 및 트랜지스터(131)를 나타내었다.
층(563b)에는 실리콘 기판(611), 절연층(612), 절연층(613), 절연층(614), 절연층(616), 절연층(617), 절연층(618)이 제공된다. 절연층(612)은 보호막으로서의 기능을 가진다. 절연층(613), 절연층(613), 절연층(616), 절연층(617)은 층간 절연막 및 평탄화막으로서의 기능을 가진다. 절연층(618) 및 도전층(619)은 접합층으로서의 기능을 가진다. 도전층(619)은 트랜지스터(105)의 게이트와 전기적으로 접속된다.
보호막으로서는 예를 들어, 질화 실리콘막, 산화 실리콘막, 산화 알루미늄막 등을 사용할 수 있다. 층간 절연막 및 평탄화막으로서는 예를 들어, 산화 실리콘막 등의 무기 절연막, 아크릴 수지, 폴리이미드 수지 등의 유기 절연막을 사용할 수 있다. 커패시터의 유전체층으로서는 질화 실리콘막, 산화 실리콘막, 산화 알루미늄막 등을 사용할 수 있다. 접합층에 대해서는 후술한다.
또한 디바이스 간의 전기적인 접속에 사용되는 배선, 전극, 및 플러그로서 사용할 수 있는 도전체에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나 상술한 금속 원소를 조합한 합금 등을 적절히 선택하여 사용하면 좋다. 상기 도전체는 단층에 한정되지 않고, 다른 재료로 구성된 복수의 층이어도 좋다.
<층(563a)>
층(563a)은 화소(100)의 요소를 가진다. 또한 기능 회로의 요소를 가져도 좋다. 여기서는 화소(100)의 요소의 일부로서 트랜지스터(102)를 나타내었다. 또한 기능 회로의 요소로서 회로(20)가 가지는 트랜지스터(104)를 나타내었다.
층(563a)에는 실리콘 기판(632), 절연층(631), 절연층(633), 절연층(634), 절연층(635), 절연층(637), 절연층(638)이 제공된다. 또한 도전층(636), 도전층(639)이 제공된다.
절연층(631) 및 도전층(639)은 접합층으로서의 기능을 가진다. 절연층(634), 절연층(635), 절연층(637)은 층간 절연막 및 평탄화막으로서의 기능을 가진다. 절연층(633)은 보호막으로서의 기능을 가진다. 절연층(638)은 실리콘 기판(632)과 도전층(639)을 절연하는 기능을 가진다. 절연층(638)은 다른 절연층과 같은 재료로 형성할 수 있다. 또한 절연층(638)은 절연층(631)과 같은 재료로 형성되어도 좋다.
도전층(639)은 트랜지스터(105)의 소스 및 드레인 중 다른 쪽 및 도전층(619)과 전기적으로 접속된다. 또한 도전층(636)은 배선(114)(도 3 참조)과 전기적으로 접속된다.
도 12에 나타낸 Si 트랜지스터는 실리콘 기판(실리콘 기판(611), 실리콘 기판(632))에 채널 형성 영역을 가지는 FIN형이다. 채널 폭 방향의 단면(도 12의 층(563a)에 나타낸 A1-A2의 단면)을 도 13의 (A)에 나타내었다. 또한 도 13의 (B)에 나타낸 바와 같이 Si 트랜지스터는 플레이너(Planar)형이어도 좋다.
또는 도 13의 (C)에 나타낸 바와 같이 실리콘 박막의 반도체층(545)을 가지는 트랜지스터이어도 좋다. 반도체층(545)은 예를 들어 실리콘 기판(611) 위의 절연층(546) 위에 형성된 단결정 실리콘(SOI(Silicon on Insulator))으로 할 수 있다.
<층(561)>
층(561)은 광전 변환 디바이스(101)를 가진다. 광전 변환 디바이스(101)는 층(563a) 위에 형성할 수 있다. 도 12에서는 광전 변환 디바이스(101)로서, 도 11의 (C)에 나타낸 유기 광도전막을 광전 변환층에 사용한 구성을 나타내었다. 또한 여기서는 층(567a)을 캐소드로, 층(567e)을 애노드로 한다.
층(561)에는 절연층(651), 절연층(652), 절연층(653), 절연층(654), 및 도전층(655)이 제공된다.
절연층(651), 절연층(653), 절연층(654)은 층간 절연막 및 평탄화막으로서의 기능을 가진다. 또한 절연층(654)은 광전 변환 디바이스(101)의 단부를 덮어 제공되고, 층(567e)과 층(567a)의 단락을 방지하는 기능도 가진다. 절연층(652)은 소자 분리층으로서의 기능을 가진다. 소자 분리층으로서는 유기 절연막 등을 사용하는 것이 바람직하다.
광전 변환 디바이스(101)의 캐소드에 상당하는 층(567a)은, 층(563a)이 가지는 트랜지스터(102)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 광전 변환 디바이스(101)의 애노드에 상당하는 층(567e)은, 도전층(655)을 통하여 층(563a)이 가지는 도전층(636)과 전기적으로 접속된다.
<층(560)>
층(560)은 층(561) 위에 형성된다. 층(560)은 차광층(671), 광학 변환층(672), 및 마이크로 렌즈 어레이(673)를 가진다.
차광층(671)은 인접한 화소로의 광의 유입을 억제할 수 있다. 차광층(671)에는 알루미늄, 텅스텐 등의 금속층을 사용할 수 있다. 또한 상기 금속층과 반사 방지막으로서의 기능을 가지는 유전체막을 적층시켜도 좋다.
광전 변환 디바이스(101)가 가시광에 감도를 가지는 경우, 광학 변환층(672)에 컬러 필터를 사용할 수 있다. 컬러 필터에 (적색), G(녹색), B(청색), Y(황색), C(시안), M(마젠타) 등의 색을 화소별로 할당함으로써, 컬러 화상을 얻을 수 있다. 예를 들어 도 19의 (A)의 사시도(단면을 포함함)에 나타낸 바와 같이 컬러 필터(672R)(적색), 컬러 필터(672G)(녹색), 컬러 필터(672B)(청색)를 각각 다른 화소에 할당할 수 있다.
또한 광전 변환 디바이스(101)와 광학 변환층(672)의 적절한 조합에서 광학 변환층(672)에 파장 컷 필터를 사용하면, 다양한 파장 영역에서의 화상을 얻을 수 있는 촬상 장치로 할 수 있다.
예를 들어 광학 변환층(672)에 가시광선의 파장 이하의 광을 차단하는 적외선 필터를 사용하면, 적외선 촬상 장치로 할 수 있다. 또한 광학 변환층(672)에 근적외선의 파장 이하의 광을 차단하는 필터를 사용하면, 원적외선 촬상 장치로 할 수 있다. 또한 광학 변환층(672)에 가시광선의 파장 이상의 광을 차단하는 자외선 필터를 사용하면, 자외선 촬상 장치로 할 수 있다.
또한 하나의 촬상 장치 내에 다른 광학 변환층을 복수 배치하여도 좋다. 예를 들어, 도 19의 (B)에 나타낸 바와 같이, 컬러 필터(672R)(적색), 컬러 필터(672G)(녹색), 컬러 필터(672B)(청색), 적외선 필터(672IR)를 각각 다른 화소에 할당할 수 있다. 상기 구성에서는 가시광 화상 및 적외광 화상을 동시에 취득할 수 있다.
또는 도 19의 (C)에 나타낸 바와 같이, 컬러 필터(672R)(적색), 컬러 필터(672G)(녹색), 컬러 필터(672B)(청색), 자외선 필터(672UV)를 각각 다른 화소에 할당할 수 있다. 상기 구성에서는 가시광 화상 및 자외광 화상을 동시에 취득할 수 있다.
또한 광학 변환층(672)에 신틸레이터를 사용하면, X선 촬상 장치 등에 사용하는 방사선의 강약을 가시화한 화상을 얻는 촬상 장치를 얻을 수 있다. 피사체를 투과한 X선 등의 방사선이 신틸레이터에 입사되면 포토루미네선스 현상에 의하여 가시광선 또는 자외광선 등의 광(형광)으로 변환된다. 그리고 상기 광을 광전 변환 디바이스(101)에 의하여 검지함으로써 화상 데이터를 취득한다. 또한 방사선 검출기 등에 이 구성의 촬상 장치를 사용하여도 좋다.
신틸레이터는 X선 또는 감마선 등의 방사선이 조사되면, 그 에너지를 흡수하여 가시광 또는 자외광을 발하는 물질을 포함한다. 예를 들어 Gd2O2S:Tb, Gd2O2S:Pr, Gd2O2S:Eu, BaFCl: Eu, NaI, CsI, CaF2, BaF2, CeF3, LiF, LiI, ZnO 등을 수지 또는 세라믹에 분산시킨 것을 사용할 수 있다.
적외광 또는 자외광에 의한 촬상을 수행함으로써 검사 기능, 보안 기능, 센서 기능 등을 촬상 장치에 부여할 수 있다. 예를 들어 적외광에 의한 촬상을 수행함으로써, 생산물의 비파괴 검사, 농산물의 선별(당도계 기능 등), 정맥 인증, 의료 검사 등을 수행할 수 있다. 또한 자외광에 의한 촬상을 수행함으로써, 광원 또는 화염으로부터 방출되는 자외광을 검출할 수 있어, 광원, 열원, 생산 장치 등의 관리 등을 수행할 수 있다.
광학 변환층(672) 위에는 마이크로 렌즈 어레이(673)가 제공된다. 마이크로 렌즈 어레이(673)가 가지는 각 렌즈를 통과하는 광이, 직하의 광학 변환층(672)을 통과하고, 광전 변환 디바이스(101)에 조사된다. 마이크로 렌즈 어레이(673)를 제공함으로써, 집광한 광을 광전 변환 디바이스(101)에 입사시킬 수 있기 때문에, 광전 변환을 효율적으로 수행할 수 있다. 마이크로 렌즈 어레이(673)는 목적하는 파장의 광에 대한 투광성이 높은 수지 또는 유리 등으로 형성되는 것이 바람직하다.
<접합>
다음으로 층(563b)과 층(563a)의 접합에 대하여 설명한다.
층(563b)에는 절연층(618) 및 도전층(619)이 제공된다. 도전층(619)은 절연층(618)에 매립된 영역을 가진다. 또한 절연층(618) 및 도전층(619)의 표면은 각각 높이가 일치하도록 평탄화되어 있다.
층(563a)에는 절연층(631) 및 도전층(639)이 제공된다. 도전층(639)은 절연층(631)에 매립된 영역을 가진다. 또한 절연층(631) 및 도전층(639)의 표면은 각각 높이가 일치하도록 평탄화되어 있다.
여기서 도전층(619) 및 도전층(639)은 주성분이 동일한 금속 원소인 것이 바람직하다. 또한 절연층(618) 및 절연층(631)은 동일한 성분으로 구성되어 있는 것이 바람직하다.
예를 들어 도전층(619), 도전층(639)에는 Cu, Al, Sn, Zn, W, Ag, Pt, 또는 Au 등을 사용할 수 있다. 접합의 용이성을 고려하여, 바람직하게는 Cu, Al, W, 또는 Au를 사용한다. 또한 절연층(618), 절연층(631)에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 질화 타이타늄 등을 사용할 수 있다.
즉 도전층(619) 및 도전층(639)에 각각 상술한 금속 재료 중에서 같은 재료를 사용하는 것이 바람직하다. 또한 절연층(618) 및 절연층(631)에 각각 상술한 절연 재료 중에서 같은 재료를 사용하는 것이 바람직하다. 상기 구성으로 함으로써, 층(563b)과 층(563a) 사이의 경계를 접합 위치로 하는 접합을 수행할 수 있다.
또한 도전층(619) 및 도전층(639)은 복수의 층으로 이루어진 다층 구조를 가져도 좋고, 그 경우에는 표층(접합면)이 동일한 금속 재료로 형성되면 좋다. 또한 절연층(618) 및 절연층(631)도 복수의 층으로 이루어진 다층 구조를 가져도 좋고, 그 경우에는 표층(접합면)이 동일한 절연 재료로 형성되면 좋다.
상기 접합에 의하여, 도전층(619) 및 도전층(639)의 전기적인 접속을 얻을 수 있다. 또한 절연층(618) 및 절연층(631)의 기계적인 강도를 가지는 접속을 얻을 수 있다.
금속층들의 접합에는, 표면의 산화막 및 불순물의 흡착층 등을 스퍼터링 처리 등에 의하여 제거하고, 청정화 및 활성화된 표면들을 접촉시켜 접합하는 표면 활성화 접합법을 사용할 수 있다. 또는 온도와 압력을 병용하여 표면들을 접합하는 확산 접합법 등을 사용할 수 있다. 어느 방법에서도 원자 레벨의 결합이 일어나기 때문에, 전기적뿐만 아니라 기계적으로도 우수한 접합을 얻을 수 있다.
또한 절연층들의 접합에는, 연마 등에 의하여 높은 평탄성을 얻은 후, 산소 플라스마 등으로 친수성 처리를 수행한 표면들을 접촉시켜 일시적으로 접합하고, 열처리에 의한 탈수로 최종적인 접합을 하는 친수성 접합법 등을 사용할 수 있다. 친수성 접합법에서도 원자 레벨의 결합이 일어나기 때문에, 기계적으로 우수한 접합을 얻을 수 있다.
층(563b)과 층(563a)을 접합하는 경우, 각각의 접합면에는 절연층과 금속층이 혼재하기 때문에, 예를 들어 표면 활성화 접합법 및 친수성 접합법을 조합하여 수행하면 좋다.
예를 들어 연마 후에 표면을 청정화하고, 금속층의 표면에 산화 방지 처리를 수행한 후에, 친수성 처리를 수행하여 접합하는 방법 등을 사용할 수 있다. 또한 금속층의 표면을 Au 등의 난(難)산화성 금속으로 하고 친수성 처리를 수행하여도 좋다. 또한 상술한 방법 외의 접합 방법을 사용하여도 좋다.
상기 접합에 의하여 층(563b)이 가지는 회로와, 층(563a)이 가지는 화소(100)의 요소를 전기적으로 접속할 수 있다.
<적층 구조 1의 변형예>
도 14는, 도 12에 나타낸 적층 구조의 변형예이고, 층(561)이 가지는 광전 변환 디바이스(101)의 구성 및 층(563a)의 일부 구성이 다르고, 층(561)과 층(563a) 사이에도 접합면을 가지는 구성이다.
층(561)은 광전 변환 디바이스(101), 절연층(661), 절연층(662), 절연층(664), 절연층(665), 도전층(685), 및 도전층(686)을 가진다.
광전 변환 디바이스(101)는 pn접합형 포토다이오드이고, p형 영역에 상당하는 층(565b) 및 n형 영역에 상당하는 층(565a)을 가진다. 또한 여기서는 pn접합형 포토다이오드가 실리콘 기판에 형성된 예를 나타내었다. 광전 변환 디바이스(101)는 매립형 포토다이오드이고, 층(565a)의 표면 측(전류 추출 측)에 제공된 얇은 p형 영역(층(565b)의 일부)에 의하여 암전류를 억제하여 노이즈를 저감할 수 있다.
절연층(661), 도전층(685), 도전층(686)은 접합층으로서의 기능을 가진다. 절연층(662)은 층간 절연막 및 평탄화막으로서의 기능을 가진다. 절연층(664)은 소자 분리층으로서의 기능을 가진다.
실리콘 기판에는 화소를 분리하는 홈이 제공되고, 절연층(665)은 실리콘 기판 상면 및 상기 홈에 제공된다. 절연층(665)이 제공됨으로써, 광전 변환 디바이스(101) 내에서 발생한 캐리어가 인접한 화소에 유출되는 것을 억제할 수 있다. 또한 절연층(665)은 미광의 침입을 억제하는 기능도 가진다. 따라서 절연층(665)에 의하여 혼색을 억제할 수 있다. 또한 실리콘 기판의 상면과 절연층(665) 사이에 반사 방지막이 제공되어도 좋다.
절연층(664)은 LOCOS(LOCal Oxidation of Silicon)법을 사용하여 형성할 수 있다. 또는 STI(Shallow Trench Isolation)법 등을 사용하여 형성하여도 좋다. 절연층(665)으로서는 예를 들어 산화 실리콘, 질화 실리콘 등의 무기 절연막, 폴리이미드 수지, 아크릴 수지 등의 유기 절연막을 사용할 수 있다. 또한 절연층(665)은 다층 구성이어도 좋다. 또한 절연층(665)의 일부에 공간을 제공하여도 좋다. 상기 공간은 공기 또는 불활성 가스 등의 기체를 가져도 좋다. 또한 상기 공간은 감압 상태이어도 좋다.
광전 변환 디바이스(101)의 층(565a)(n형 영역, 캐소드에 상당함)은 도전층(685)과 전기적으로 접속된다. 층(565b)(p형 영역, 애노드에 상당함)은 도전층(686)과 전기적으로 접속된다. 도전층(685), 도전층(686)은 절연층(661)에 매립된 영역을 가진다. 또한 절연층(661), 도전층(685), 및 도전층(686)의 표면은 각각 높이가 일치하도록 평탄화되어 있다.
층(563a)에서, 절연층(637) 위에는 절연층(638)이 형성된다. 또한 트랜지스터(102)의 소스 및 드레인 중 한쪽과 전기적으로 접속되는 도전층(683), 및 도전층(636)과 전기적으로 접속되는 도전층(684)이 형성된다.
절연층(638), 도전층(683), 도전층(684)은 접합층으로서의 기능을 가진다. 도전층(683), 도전층(684)은 절연층(638)에 매립된 영역을 가진다. 또한 절연층(638), 도전층(683), 및 도전층(684)의 표면은 각각 높이가 일치하도록 평탄화되어 있다.
여기서 도전층(683), 도전층(684), 도전층(685), 도전층(686)은 상술한 도전층(619), 도전층(639)과 같은 접합층이다. 또한 절연층(638), 절연층(661)은 상술한 절연층(618), 절연층(631)과 같은 접합층이다.
따라서 도전층(683)과 도전층(685)을 접합함으로써 광전 변환 디바이스(101)의 층(565a)(n형 영역, 캐소드에 상당함)과 트랜지스터(102)의 소스 및 드레인 중 한쪽을 전기적으로 접속할 수 있다. 또한 도전층(684)과 도전층(686)을 접합함으로써 광전 변환 디바이스(101)의 층(565b)(p형 영역, 애노드에 상당함)과 배선(114)(도 3 참조)을 전기적으로 접속할 수 있다. 또한 절연층(638)과 절연층(661)을 접합함으로써, 층(561)과 층(563a)의 전기적인 접합 및 기계적인 접합을 수행할 수 있다.
또한 도 15는 상기와 다른 변형예이고, 트랜지스터(102)가 층(561)에 제공되는 구성이다. 상기 구성에서 트랜지스터(102)의 소스 및 드레인 중 한쪽은 광전 변환 디바이스(101)와 직결되고, 소스 및 드레인 중 다른 쪽은 노드(FD)로서 작용한다. 상기 구성에서는 광전 변환 디바이스(101)에서 축적된 전하의 완전 전송이 가능하기 때문에, 노이즈가 적은 촬상 장치로 할 수 있다.
여기서, 층(561)이 가지는 트랜지스터(102)의 소스 및 드레인 중 다른 쪽은 도전층(692)과 전기적으로 접속된다. 또한 층(563)이 가지는 트랜지스터(104)의 소스 및 드레인 중 한쪽은 도전층(691)과 전기적으로 접속된다. 도전층(691), 도전층(692)은 상술한 도전층(619), 도전층(639)과 같은 접합층이다.
<적층 구조 2>
도 16은 층(560), 층(561), 층(562), 층(563)을 가지고, 접합면을 가지지 않는 적층체의 단면도의 일례이다. 층(563)에는 Si 트랜지스터가 제공된다. 층(562)에는 OS 트랜지스터가 제공된다. 또한 층(563), 층(561), 및 층(560)의 구성은 도 12에 나타낸 구성과 동일하므로 여기서는 설명을 생략한다.
<층(562)>
층(562)은 층(563) 위에 형성된다. 층(562)은 OS 트랜지스터를 가진다. 여기서는, 트랜지스터(102) 및 트랜지스터(104)를 나타내었다. 도 16에 나타낸 단면도에서 이들의 전기적인 접속은 도시되지 않았다.
층(562)에는 절연층(621), 절연층(622), 절연층(623), 절연층(624), 절연층(625), 절연층(626), 절연층(628)이 제공된다. 또한 도전층(627)이 제공된다. 도전층(627)은 배선(114)(도 3 참조)과 전기적으로 접속될 수 있다.
절연층(621)은 블로킹층으로서의 기능을 가진다. 절연층(622), 절연층(623), 절연층(625), 절연층(626), 절연층(628)은 층간 절연막 및 평탄화막으로서의 기능을 가진다. 절연층(624)은 보호막으로서의 기능을 가진다.
블로킹층으로서는 수소의 확산을 방지하는 기능을 가지는 막을 사용하는 것이 바람직하다. Si 디바이스에 있어서, 수소는 댕글링 본드를 종단하는 데 필요하지만, OS 트랜지스터 근방에 있는 수소는 산화물 반도체층 중에 캐리어를 생성하는 요인의 하나가 되어, 신뢰성을 저하시킨다. 따라서 Si 디바이스가 형성되는 층과 OS 트랜지스터가 형성되는 층 사이에는 수소의 블로킹막이 제공되는 것이 바람직하다.
상기 블로킹막으로서는 예를 들어 산화 알루미늄, 산화질화 알루미늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 산화질화 하프늄, 이트리아 안정화 지르코니아(YSZ) 등을 사용할 수 있다.
트랜지스터(104)의 소스 및 드레인 중 다른 쪽은 플러그를 통하여 트랜지스터(105)의 게이트와 전기적으로 접속된다. 또한 도전층(627)은 배선(114)(도 3의 (A) 참조)과 전기적으로 접속된다.
트랜지스터(102)의 소스 및 드레인 중 한쪽은 층(561)이 가지는 광전 변환 디바이스(101)의 캐소드와 전기적으로 접속된다. 도전층(627)은 층(561)이 가지는 광전 변환 디바이스(101)의 애노드와 전기적으로 접속된다.
도 17의 (A)에 OS 트랜지스터의 자세한 사항을 나타내었다. 도 17의 (A)에 나타낸 OS 트랜지스터는 산화물 반도체층과 도전층의 적층 위에 절연층을 제공하고, 상기 산화물 반도체층에 도달하는 개구부를 제공함으로써 소스 전극(705) 및 드레인 전극(706)을 형성하는 셀프 얼라인먼트형 구성을 가진다.
OS 트랜지스터는 산화물 반도체층에 형성되는 채널 형성 영역(708), 소스 영역(703), 및 드레인 영역(704) 이외에, 게이트 전극(701), 게이트 절연막(702)을 가지는 구성으로 할 수 있다. 상기 개구부에는 적어도 게이트 절연막(702) 및 게이트 전극(701)이 제공된다. 상기 개구부에는 산화물 반도체층(707)이 더 제공되어도 좋다.
도 17의 (B)에 나타낸 바와 같이 OS 트랜지스터는 게이트 전극(701)을 마스크로 하여 반도체층에 소스 영역(703) 및 드레인 영역(704)을 형성하는 셀프 얼라인먼트형 구성으로 하여도 좋다.
또는, 도 17의 (C)에 나타낸 바와 같이 소스 전극(705) 또는 드레인 전극(706)과 게이트 전극(701)이 중첩되는 영역을 가지는 비셀프 얼라인먼트형 톱 게이트형 트랜지스터이어도 좋다.
OS 트랜지스터가 백 게이트(735)를 가지는 구조를 나타내었지만, 백 게이트를 가지지 않는 구조이어도 좋다. 백 게이트(735)는, 도 17의 (D)에 나타낸 트랜지스터의 채널 폭 방향에서의 단면도와 같이, 대향하여 제공되는 트랜지스터의 프런트 게이트와 전기적으로 접속되어도 좋다. 또한 도 17의 (D)는 도 17의 (A)의 트랜지스터의 B1-B2의 단면을 예로 나타내었지만, 그 외의 구조의 트랜지스터도 마찬가지이다. 또한 백 게이트(735)에 프런트 게이트와는 상이한 고정 전위를 공급할 수 있는 구성이어도 좋다.
<적층 구조 2의 변형예>
도 18은 도 17에 나타낸 적층 구조의 변형예이고, 층(561)이 가지는 광전 변환 디바이스(101)의 구성 및 층(562)의 일부 구성이 상이하고, 층(561)과 층(562) 사이에 접합면을 가지는 구성이다.
층(561)이 가지는 광전 변환 디바이스(101)는 pn접합형 포토다이오드이고, 도 14에 나타낸 구성과 같다.
층(562)에서, 절연층(628) 위에는 절연층(648)이 형성된다. 또한 트랜지스터(102)의 소스 및 드레인 중 한쪽과 전기적으로 접속되는 도전층(688), 및 도전층(627)과 전기적으로 접속되는 도전층(689)이 형성된다.
절연층(648), 도전층(688), 도전층(689)은 접합층으로서의 기능을 가진다. 도전층(688), 도전층(689)은 절연층(648)에 매립된 영역을 가진다. 또한 절연층(648), 도전층(683), 및 도전층(684)의 표면은 각각 높이가 일치하도록 평탄화되어 있다.
여기서 도전층(688), 도전층(689)은 상술한 도전층(619), 도전층(639)과 같은 접합층이다. 또한 절연층(648)은 상술한 절연층(618), 절연층(631)과 같은 접합층이다.
따라서 도전층(688)과 도전층(685)을 접합함으로써 광전 변환 디바이스의 층(565a)(n형 영역, 캐소드에 상당함)과 트랜지스터(102)의 소스 및 드레인 중 한쪽을 전기적으로 접속할 수 있다. 또한 도전층(689)과 도전층(686)을 접합함으로써 광전 변환 디바이스의 층(565b)(p형 영역, 애노드에 상당함)과 배선(114)(도 3 참조)를 전기적으로 접속할 수 있다. 또한 절연층(648)과 절연층(661)을 접합함으로써 층(561)과 층(562a)의 전기적인 접합 및 기계적인 접합을 수행할 수 있다.
복수의 Si 디바이스를 적층하는 경우, 연마 공정 및 접합 공정이 복수회 필요하다. 그러므로 공정수가 많거나, 전용 장치가 필요하거나, 수율이 낮다는 등의 과제가 있고, 제조 비용도 높다. OS 트랜지스터는 디바이스가 형성된 반도체 기판 위에 적층하여 형성할 수 있어, 접합 공정을 삭감할 수 있다.
또한 도 15에 나타낸 층(561)에 트랜지스터(102)를 제공하는 구성을, 상기 구성에 적용하여도 좋다.
<패키지, 모듈>
도 20의 (A1)은 이미지 센서 칩이 제공된 패키지의 상면 측의 외관 사시도이다. 상기 패키지는 이미지 센서 칩(450)(도 20의 (A3) 참조)을 고정하는 패키지 기판(410), 커버 유리(420), 및 이들을 접착하는 접착제(430) 등을 가진다.
도 20의 (A2)는 상기 패키지의 하면 측의 외관 사시도이다. 패키지의 하면에는, 땜납 볼을 범프(440)로 한 BGA(Ball Grid Array)를 가진다. 또한 BGA에 한정되지 않고, LGA(Land Grid Array) 또는 PGA(Pin Grid Array) 등을 가져도 좋다.
도 20의 (A3)은 커버 유리(420) 및 접착제(430)의 일부를 생략하여 도시한 패키지의 사시도이다. 패키지 기판(410) 위에는 전극 패드(460)가 형성되고, 전극 패드(460) 및 범프(440)는 스루 홀을 통하여 전기적으로 접속된다. 전극 패드(460)는 이미지 센서 칩(450)과 와이어(470)에 의하여 전기적으로 접속된다.
또한 도 20의 (B1)은 이미지 센서 칩이 렌즈 일체형 패키지에 제공된 카메라 모듈의 상면 측의 외관 사시도이다. 상기 카메라 모듈은 이미지 센서 칩(451)(도 20의 (B3))을 고정하는 패키지 기판(411), 렌즈 커버(421), 및 렌즈(435) 등을 가진다. 또한 패키지 기판(411) 및 이미지 센서 칩(451) 사이에는 촬상 장치의 구동 회로 및 신호 변환 회로 등의 기능을 가지는 IC칩(490)(도 20의 (B3))도 제공되고, SiP(System in package)로서의 구성을 가진다.
도 20의 (B2)는 상기 카메라 모듈의 하면 측의 외관 사시도이다. 패키지 기판(411)의 하면 및 측면에는 실장용 랜드(441)가 제공된 QFN(Quad flat no-lead package)의 구성을 가진다. 또한 상기 구성은 일례이고, QFP(Quad flat package) 또는 상술한 BGA가 제공되어도 좋다.
도 20의 (B3)은 렌즈 커버(421) 및 렌즈(435)의 일부를 생략하여 도시한 모듈의 사시도이다. 랜드(441)는 전극 패드(461)와 전기적으로 접속되고, 전극 패드(461)는 이미지 센서 칩(451) 또는 IC칩(490)과 와이어(471)에 의하여 전기적으로 접속된다.
상술한 바와 같은 형태의 패키지에 이미지 센서 칩이 제공됨으로써, 인쇄 기판 등으로의 실장이 용이하게 되어, 다양한 반도체 장치, 전자 기기에 이미지 센서 칩을 제공할 수 있다.
본 실시형태는 다른 실시형태의 기재와 적절히 조합할 수 있다.
(실시형태 3)
본 발명의 일 형태에 따른 촬상 장치를 사용할 수 있는 전자 기기로서, 표시 기기, 퍼스널 컴퓨터, 기록 매체를 가진 화상 기억 장치 또는 화상 재생 장치, 휴대 전화기, 휴대용을 포함하는 게임기, 휴대 데이터 단말기, 전자책 단말기, 비디오 카메라, 디지털 스틸 카메라 등의 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 내비게이션 시스템, 음향 재생 장치(카 오디오, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 자동 판매기 등을 들 수 있다. 이들 전자 기기의 구체적인 예를 도 21의 (A) 내지 (F)에 나타내었다.
도 21의 (A)는 휴대형 정보 단말기의 일례이고, 하우징(981), 표시부(982), 조작 버튼(983), 외부 접속 포트(984), 스피커(985), 마이크로폰(986), 카메라(987) 등을 가진다. 상기 휴대형 정보 단말기는 표시부(982)에 터치 센서를 가진다. 전화를 걸거나, 또는 문자를 입력하는 등의 다양한 조작은 손가락 또는 스타일러스 등으로 표시부(982)를 터치함으로써 수행할 수 있다. 상기 휴대형 정보 단말기에 본 발명의 일 형태의 촬상 장치 및 그 동작 방법을 적용할 수 있다.
카메라(987)는 본 발명의 일 형태의 촬상 장치를 가지고, 카메라(987)에서 취득한 화상으로부터 피사체의 거리 정보를 취득할 수 있다. 상기 거리 정보에 기초하여, 카메라(987)에서 취득한 화상의 일부를 가공할 수 있다. 예를 들어, 주된 피사체의 전후를 흐릿하게 하는 화상 처리 등을 수행할 수 있다.
도 21의 (B)는 정보 단말기이고, 하우징(911), 표시부(912), 스피커(913), 카메라(919) 등을 가진다. 표시부(912)가 가지는 터치 패널 기능에 의하여 정보의 입출력을 수행할 수 있다. 또한 카메라(919)로 취득한 화상의 문자 등을 인식하고, 스피커(913)로부터 이 문자를 음성으로 출력할 수 있다. 상기 휴대 정보 단말기에 본 발명의 일 형태의 촬상 장치 및 그 동작 방법을 적용할 수 있다.
도 21의 (C)는 감시 카메라이고, 지지대(951), 카메라 유닛(952), 보호 커버(953) 등을 가진다. 카메라 유닛(952)에는 회전 기구 등이 제공되고, 천장에 설치함으로써 모든 방향의 촬상이 가능하다. 상기 카메라 유닛에서의 화상 취득을 위한 요소에 본 발명의 일 형태의 촬상 장치 및 그 동작 방법을 적용할 수 있다. 또한 감시 카메라란 관용적인 명칭이고, 용도를 한정하는 것은 아니다. 예를 들어 감시 카메라로서의 기능을 가지는 기기는 카메라 또는 비디오 카메라라고도 불린다.
도 21의 (D)는 비디오 카메라이고, 제 1 하우징(971), 제 2 하우징(972), 표시부(973), 조작 키(974), 렌즈(975), 접속부(976), 스피커(977), 마이크로폰(978) 등을 가진다. 조작 키(974) 및 렌즈(975)는 제 1 하우징(971)에 제공되고, 표시부(973)는 제 2 하우징(972)에 제공된다. 상기 비디오 카메라에 본 발명의 일 형태의 촬상 장치 및 그 동작 방법을 적용할 수 있다.
도 21의 (E)는 디지털 카메라이고, 하우징(961), 셔터 버튼(962), 마이크로폰(963), 발광부(967), 렌즈(965) 등을 가진다. 상기 디지털 카메라에 본 발명의 일 형태의 촬상 장치 및 그 동작 방법을 적용할 수 있다.
도 21의 (F)는 손목시계형 정보 단말기이고, 표시부(932), 하우징 겸 리스트 밴드(933), 카메라(939) 등을 가진다. 표시부(932)는 정보 단말기의 조작을 수행하기 위한 터치 패널을 가진다. 표시부(932) 및 하우징 겸 리스트 밴드(933)는 가요성을 가지고 신체에 대한 장착성이 우수하다. 상기 정보 단말기에 본 발명의 일 형태의 촬상 장치 및 그 동작 방법을 적용할 수 있다.
도 22의 (A)는 이동체의 일례로서 자동차의 외관도를 나타낸 것이다. 자동차(890)는 복수의 카메라(891) 등을 가지고, 자동차(890)의 전후좌우 및 위쪽의 정보를 취득할 수 있다. 카메라(891)에는 본 발명의 일 형태의 촬상 장치 및 그 동작 방법을 적용할 수 있다. 또한 자동차(890)는 적외선 레이더, 밀리파 레이더, 레이저 레이더 등 각종 센서(도시 생략) 등을 가진다. 자동차(890)는 복수의 촬상 방향(892)에 대하여 카메라(891)가 취득한 화상의 해석을 수행하여, 가드레일 및 보행자의 유무 등, 주위의 교통 상황을 판단함으로써, 자동 운전을 수행할 수 있다. 또한 도로 안내, 위험 예측 등을 수행하는 시스템에 사용할 수 있다.
본 발명의 일 형태의 촬상 장치에서는, 얻어진 화상 데이터에 신경망 등의 연산 처리를 수행함으로써, 예를 들어 화상의 고해상도화, 화상 노이즈의 저감, 얼굴 인식(방범 목적 등), 물체 인식(자동 운전의 목적 등), 화상 압축, 화상 보정(광(廣)다이내믹 레인지화), 렌즈리스 이미지 센서의 화상 복원, 위치 결정, 문자 인식, 반사 비침의 저감 등의 처리를 수행할 수 있다.
또한 앞에서는, 이동체의 일례로서 자동차에 대하여 설명하였지만, 자동차는 내연 기관을 가지는 자동차, 전기 자동차, 수소 자동차 등, 어느 것이어도 좋다. 또한 이동체는 자동차에 한정되지 않는다. 예를 들어 이동체로서는 전철, 모노레일, 선박, 비행체(헬리콥터, 무인 항공기(드론), 비행기, 로켓) 등도 있고, 이들 이동체에 본 발명의 일 형태의 컴퓨터를 적용하여 인공 지능을 이용한 시스템을 부여할 수 있다.
본 실시형태는 다른 실시형태의 기재와 적절히 조합할 수 있다.
10a: 회로, 10b: 회로, 20: 회로, 30: 회로, 100: 화소, 101: 광전 변환 디바이스, 101a: 광전 변환 디바이스, 101b: 광전 변환 디바이스, 102: 트랜지스터, 102a: 트랜지스터, 102b: 트랜지스터, 103: 트랜지스터, 103a: 트랜지스터, 103b: 트랜지스터, 104: 트랜지스터, 104a: 트랜지스터, 104b: 트랜지스터, 105: 트랜지스터, 105a: 트랜지스터, 105b: 트랜지스터, 106: 커패시터, 106a: 커패시터, 106b: 커패시터, 107: 트랜지스터, 108: 트랜지스터, 114: 배선, 115: 배선, 116: 배선, 117: 배선, 118: 배선, 121: 배선, 122: 배선, 123: 배선, 124: 배선, 125: 배선, 126: 배선, 127: 배선, 128: 배선, 131: 트랜지스터, 131a: 트랜지스터, 131b: 트랜지스터, 132: 트랜지스터, 133: 트랜지스터, 134: 트랜지스터, 135: 커패시터, 142: 트랜지스터, 143: 트랜지스터, 144: 트랜지스터, 145: 커패시터, 151: 배선, 152: 배선, 161: 트랜지스터, 162: 트랜지스터, 163: 커패시터, 175: 트랜지스터, 175a: 트랜지스터, 175b: 트랜지스터, 176: 트랜지스터, 176a: 트랜지스터, 176b: 트랜지스터, 200: 화소 블록, 202: 커패시터, 203: 트랜지스터, 204: 트랜지스터, 205: 트랜지스터, 206: 트랜지스터, 207: 트랜지스터, 210: 화소 어레이, 212: 배선, 213: 배선, 214: 배선, 215: 배선, 216: 배선, 218: 배선, 219: 배선, 220: 회로, 222: 트랜지스터, 223: 트랜지스터, 224: 트랜지스터, 225: 전류 공급부, 226: 커런트 미러부, 230: 회로, 240: 회로, 252: 트랜지스터, 253: 트랜지스터, 254: 트랜지스터, 261: 트랜지스터, 262: 트랜지스터, 300: 화소 어레이, 301: 회로, 302: 회로, 303: 회로, 304: 회로, 305: 회로, 311: 배선, 320: 메모리 셀, 325: 참조 메모리 셀, 330: 회로, 350: 회로, 360: 회로, 370: 회로, 410: 패키지 기판, 411: 패키지 기판, 420: 커버 유리, 421: 렌즈 커버, 430: 접착제, 435: 렌즈, 440: 범프, 441: 랜드, 450: 이미지 센서 칩, 451: 이미지 센서 칩, 460: 전극 패드, 461: 전극 패드, 470: 와이어, 471: 와이어, 490: IC 칩, 545: 반도체층, 546: 절연층, 560: 층, 561: 층, 562: 층, 562a: 층, 563: 층, 563a: 층, 563b: 층, 563c: 층, 565a: 층, 565b: 층, 566a: 층, 566b: 층, 566c: 층, 566d: 층, 567a: 층, 567b: 층, 567c: 층, 567d: 층, 567e: 층, 611: 실리콘 기판, 612: 절연층, 613: 절연층, 614: 절연층, 616: 절연층, 617: 절연층, 618: 절연층, 619: 도전층, 621: 절연층, 622: 절연층, 623: 절연층, 624: 절연층, 625: 절연층, 626: 절연층, 627: 도전층, 628: 절연층, 631: 절연층, 632: 실리콘 기판, 633: 절연층, 634: 절연층, 635: 절연층, 636: 도전층, 637: 절연층, 638: 절연층, 639: 도전층, 648: 절연층, 651: 절연층, 652: 절연층, 653: 절연층, 654: 절연층, 655: 도전층, 661: 절연층, 662: 절연층, 664: 절연층, 665: 절연층, 671: 차광층, 672: 광학 변환층, 672B: 컬러 필터, 672G: 컬러 필터, 672IR: 적외선 필터, 672R: 컬러 필터, 672UV: 자외선 필터, 673: 마이크로 렌즈 어레이, 683: 도전층, 684: 도전층, 685: 도전층, 686: 도전층, 688: 도전층, 689: 도전층, 691: 도전층, 692: 도전층, 701: 게이트 전극, 702: 게이트 절연막, 703: 소스 영역, 704: 드레인 영역, 705: 소스 전극, 706: 드레인 전극, 707: 산화물 반도체층, 708: 채널 형성 영역, 735: 백 게이트, 890: 자동차, 891: 카메라, 892: 촬상 방향, 911: 하우징, 912: 표시부, 913: 스피커, 919: 카메라, 932: 표시부, 933: 하우징 겸 리스트 밴드, 939: 카메라, 951: 지지대, 952: 카메라 유닛, 953: 보호 커버, 961: 하우징, 962: 셔터 버튼, 963: 마이크로폰, 965: 렌즈, 967: 발광부, 971: 하우징, 972: 하우징, 973: 표시부, 974: 조작 키, 975: 렌즈, 976: 접속부, 977: 스피커, 978: 마이크로폰, 981: 하우징, 982: 표시부, 983: 조작 버튼, 984: 외부 접속 포트, 985: 스피커, 986: 마이크로폰, 987: 카메라

Claims (11)

  1. 촬상 장치로서,
    화소와 판독 회로를 가지고,
    상기 화소는 제 1 수광 회로와, 제 2 수광 회로와, 증폭 회로와, 연산 회로를 가지고,
    상기 증폭 회로는 상기 제 1 수광 회로에 유지된 제 1 데이터와, 상기 제 2 수광 회로에 유지된 제 2 데이터의 차분에 따라 증폭된 전위를 상기 연산 회로에 출력할 수 있고,
    상기 연산 회로는 제 1 노드와 제 2 노드를 가지고,
    상기 제 1 노드에는 상기 제 1 데이터와 상기 제 2 데이터를 같은 값으로 하였을 때 상기 증폭 회로가 출력하는 제 1 전위가 기록되고,
    상기 제 2 노드에는 상기 제 1 데이터 및 상기 제 2 데이터가 광전 변환에 의하여 생성되었을 때 상기 증폭 회로가 출력하는 제 2 전위가 기록되고,
    상기 제 1 노드 및 상기 제 2 노드 각각에는 제 3 전위를 가산할 수 있고,
    상기 판독 회로는 상기 제 1 노드의 전위에 따라 흐르는 전류와, 상기 제 2 노드의 전위에 따라 흐르는 전류를 사용한 연산에 의하여 상기 제 2 전위와 상기 제 3 전위의 곱을 추출할 수 있는, 촬상 장치.
  2. 제 1 항에 있어서,
    상기 판독 회로는 커런트 미러 회로와 상관 이중 샘플링 회로를 가지고,
    상기 커런트 미러 회로는 제 1 트랜지스터와 제 2 트랜지스터를 가지고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽 및 게이트는 상기 제 1 노드와 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 노드 및 상기 상관 이중 샘플링 회로와 전기적으로 접속되는, 촬상 장치.
  3. 촬상 장치로서,
    화소와 판독 회로를 가지고,
    상기 화소는 제 1 수광 회로와, 제 2 수광 회로와, 증폭 회로와, 연산 회로를 가지고,
    상기 증폭 회로는 제 1 입력 단자와 제 2 입력 단자를 가지고,
    상기 연산 회로는 제 1 노드와, 제 2 노드와, 제 1 커패시터와, 제 2 커패시터와, 제 1 트랜지스터와, 제 2 트랜지스터를 가지고,
    상기 제 1 노드에는 상기 제 1 커패시터의 한쪽 전극 및 상기 제 1 트랜지스터의 게이트가 전기적으로 접속되고,
    상기 제 2 노드에는 상기 제 2 커패시터의 한쪽 전극 및 상기 제 2 트랜지스터의 게이트가 전기적으로 접속되고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽 및 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽에는 상기 판독 회로가 전기적으로 접속되고,
    상기 제 1 수광 회로는 상기 제 1 입력 단자와 전기적으로 접속되고,
    상기 제 2 수광 회로는 상기 제 2 입력 단자와 전기적으로 접속되고,
    상기 제 1 노드에는 상기 제 1 입력 단자 및 상기 제 2 입력 단자에 같은 전위가 입력되었을 때 상기 증폭 회로가 출력하는 제 1 전위가 기록되고,
    상기 제 2 노드에는 상기 제 1 수광 회로가 생성하는 데이터와, 상기 제 2 수광 회로가 생성하는 데이터의 차분에 따라 상기 증폭 회로가 출력하는 제 2 전위가 기록되고,
    상기 제 1 노드 및 상기 제 2 노드 각각에는 상기 제 1 커패시터 또는 상기 제 2 커패시터를 통하여 제 3 전위를 가산할 수 있고,
    상기 판독 회로는 상기 제 1 트랜지스터를 흐르는 전류와, 상기 제 2 트랜지스터를 흐르는 전류를 사용한 연산에 의하여 상기 제 2 전위와 상기 제 3 전위의 곱을 추출할 수 있는, 촬상 장치.
  4. 제 3 항에 있어서,
    상기 판독 회로는 커런트 미러 회로와 상관 이중 샘플링 회로를 가지고,
    상기 커런트 미러 회로는 제 3 트랜지스터와 제 4 트랜지스터를 가지고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽 및 게이트는 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽 및 상기 상관 이중 샘플링 회로와 전기적으로 접속되는, 촬상 장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 제 1 수광 회로 및 상기 제 2 수광 회로는 각각 광전 변환 디바이스와, 제 5 트랜지스터와, 제 6 트랜지스터와, 제 3 커패시터를 가지고,
    상기 광전 변환 디바이스의 한쪽 전극은 상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 상기 제 5 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 3 커패시터의 한쪽 전극과 전기적으로 접속되고,
    상기 제 1 수광 회로가 가지는 상기 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 1 입력 단자와 전기적으로 접속되고,
    상기 제 2 수광 회로가 가지는 상기 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 2 입력 단자와 전기적으로 접속되는, 촬상 장치.
  6. 제 5 항에 있어서,
    상기 제 5 트랜지스터 및 상기 제 6 트랜지스터는 채널 형성 영역에 금속 산화물을 가지고,
    상기 금속 산화물은 In과, Zn과, M(M은 Al, Ti, Ga, Ge, Sn, Y, Zr, La, Ce, Nd, 및 Hf 중 하나 또는 복수)을 가지는, 촬상 장치.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 제 1 수광 회로 및 상기 제 2 수광 회로는 각각 제 7 트랜지스터와 제 8 트랜지스터를 더 가지고,
    상기 제 7 트랜지스터의 게이트는 상기 제 3 커패시터의 한쪽 전극과 전기적으로 접속되고,
    상기 제 7 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 8 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되는, 촬상 장치.
  8. 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 증폭 회로는 제 9 트랜지스터와, 제 10 트랜지스터와, 제 11 트랜지스터를 가지고,
    상기 제 9 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 수광 회로가 가지는 상기 제 3 커패시터의 한쪽 전극과 전기적으로 접속되고,
    상기 제 9 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 1 입력 단자와 전기적으로 접속되고,
    상기 제 10 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 수광 회로가 가지는 상기 제 3 커패시터의 한쪽 전극과 전기적으로 접속되고,
    상기 제 10 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 2 입력 단자와 전기적으로 접속되고,
    상기 제 11 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 입력 단자와 전기적으로 접속되고,
    상기 제 11 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 2 입력 단자와 전기적으로 접속되는, 촬상 장치.
  9. 제 8 항에 있어서,
    상기 제 9 트랜지스터 내지 제 11 트랜지스터는 채널 형성 영역에 금속 산화물을 가지고,
    상기 금속 산화물은 In과, Zn과, M(M은 Al, Ti, Ga, Ge, Sn, Y, Zr, La, Ce, Nd, 및 Hf 중 하나 또는 복수)을 가지는, 촬상 장치.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    하나의 상기 판독 회로에는 복수의 상기 화소가 전기적으로 접속되는, 촬상 장치.
  11. 전자 기기로서,
    제 1 항 내지 제 10 항 중 어느 한 항에 기재된 촬상 장치를 가지고,
    상기 촬상 장치에서 촬상한 화상과, 상기 촬상 장치에서 해석한 상기 화상에서의 피사체의 거리 정보에 기초하여 상기 화상의 일부를 가공하는, 전자 기기.
KR1020227034842A 2020-03-27 2021-03-15 촬상 장치 및 전자 기기 KR20220160007A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020057810 2020-03-27
JPJP-P-2020-057810 2020-03-27
PCT/IB2021/052110 WO2021191719A1 (ja) 2020-03-27 2021-03-15 撮像装置および電子機器

Publications (1)

Publication Number Publication Date
KR20220160007A true KR20220160007A (ko) 2022-12-05

Family

ID=77890986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227034842A KR20220160007A (ko) 2020-03-27 2021-03-15 촬상 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US20230109524A1 (ko)
JP (1) JPWO2021191719A1 (ko)
KR (1) KR20220160007A (ko)
CN (1) CN115336254A (ko)
WO (1) WO2021191719A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220147799A1 (en) * 2020-11-12 2022-05-12 Samsung Electronics Co., Ltd. Neural computer including image sensor capable of controlling photocurrent

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119711A (ja) 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016123087A (ja) 2014-12-10 2016-07-07 株式会社半導体エネルギー研究所 半導体装置および電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3642591B2 (ja) * 1994-11-29 2005-04-27 株式会社日立メディコ 画像処理装置
US7151844B2 (en) * 2001-12-06 2006-12-19 General Motors Corporation Image sensor method and apparatus having hardware implemented edge detection processing
US7215370B2 (en) * 2003-07-23 2007-05-08 Alphaplus Semiconductor Inc. Pseudo-BJT based retinal focal-plane sensing system
US9762834B2 (en) * 2014-09-30 2017-09-12 Qualcomm Incorporated Configurable hardware for computing computer vision features
US20160328642A1 (en) * 2015-05-06 2016-11-10 Indiana University Research And Technology Corporation Sensor signal processing using an analog neural network
JP2017063420A (ja) * 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 半導体装置
KR102631381B1 (ko) * 2016-11-07 2024-01-31 삼성전자주식회사 컨볼루션 신경망 처리 방법 및 장치
DE112018002719T5 (de) * 2017-05-26 2020-02-13 Semiconductor Energy Laboratory Co., Ltd. Abbildungsvorrichtung und elektronisches Gerät
JP7144413B2 (ja) * 2017-07-14 2022-09-29 株式会社半導体エネルギー研究所 撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119711A (ja) 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016123087A (ja) 2014-12-10 2016-07-07 株式会社半導体エネルギー研究所 半導体装置および電子機器

Also Published As

Publication number Publication date
WO2021191719A1 (ja) 2021-09-30
JPWO2021191719A1 (ko) 2021-09-30
US20230109524A1 (en) 2023-04-06
CN115336254A (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
US11699068B2 (en) Imaging device, imaging module, electronic device, and imaging system
JP7467587B2 (ja) 撮像装置及び電子機器
JP7322239B2 (ja) 撮像装置および電子機器
US20220321794A1 (en) Imaging device and electronic device
WO2021191719A1 (ja) 撮像装置および電子機器
US20220359592A1 (en) Imaging device and electronic device
JP2018207273A (ja) 撮像装置および電子機器
KR20220093138A (ko) 촬상 장치, 그 동작 방법, 및 전자 기기
KR20220003568A (ko) 촬상 장치, 그 동작 방법, 및 전자 기기
WO2021214616A1 (ja) 撮像装置
KR20230007319A (ko) 촬상 장치 및 전자 기기
CN112425153A (zh) 摄像面板及摄像装置
WO2022018561A1 (ja) 撮像装置および電子機器
US20230090488A1 (en) Imaging device, electronic device, and moving object
JP7480137B2 (ja) 撮像装置および電子機器
US20230397444A1 (en) Imaging device and electronic device
KR20220043138A (ko) 촬상 장치 또는 촬상 시스템
CN115211101A (zh) 摄像装置及电子设备