TW202232701A - 整合背側電源網格的半導體裝置及其相關的積體電路與製造方法 - Google Patents

整合背側電源網格的半導體裝置及其相關的積體電路與製造方法 Download PDF

Info

Publication number
TW202232701A
TW202232701A TW111117026A TW111117026A TW202232701A TW 202232701 A TW202232701 A TW 202232701A TW 111117026 A TW111117026 A TW 111117026A TW 111117026 A TW111117026 A TW 111117026A TW 202232701 A TW202232701 A TW 202232701A
Authority
TW
Taiwan
Prior art keywords
conductive
substrate
region
dielectric
conductive track
Prior art date
Application number
TW111117026A
Other languages
English (en)
Other versions
TWI835129B (zh
Inventor
陳志良
周雷峻
逸群 劉
蕭錦濤
楊惠婷
林威呈
劉俊宏
曾健庭
超源 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202232701A publication Critical patent/TW202232701A/zh
Application granted granted Critical
Publication of TWI835129B publication Critical patent/TWI835129B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明實施例係關於一種半導體裝置，其包含一基板、一介電區、複數個導電區、一第一導電軌及一導電結構。該介電區位於該基板上。該複數個導電區位於該介電區上。該第一導電軌位於該介電區內，且電連接至該複數個導電區之一第一導電區。該導電結構經配置以穿透該基板且形成於該第一導電軌下方。該導電結構電連接至該第一導電軌。

Description

整合背側電源網格的半導體裝置及其相關的積體電路與製造方法
本發明實施例係有關整合背側電源網格的半導體裝置及其相關的積體電路與製造方法。
半導體積體電路(IC)產業已經歷指數增長。IC材料及設計之技術進步已產生數代IC，其中各代具有比前一代更小且更複雜的電路。在IC演進進程中，功能密度(例如，每一晶片區之互連裝置之數目)已通常增加而幾何大小(例如，可使用一製程建立之最小組件或線)已減小。此按比例縮小程序通常藉由增加生產效率且降低相關聯成本而提供益處。
本發明的一實施例係關於一種半導體裝置，其包括：一基板；一介電區，其位於該基板上；複數個導電區，其等位於該介電區上；一第一導電軌，其位於該介電區內，該第一導電軌電連接至該複數個導電區之一第一導電區；及一導電結構，其穿透該基板且形成於該第一導電軌下方，該導電結構電連接至該第一導電軌。
本發明的一實施例係關於一種積體電路，其包括：一基板；一介電區，其位於該基板上；一第一鰭式場效電晶體，其包括位於該介電區上之一第一源極區、一第一閘極區及一第一汲極區；一導電軌，其位於該介電區內，該導電軌電連接至選自該第一源極區、該第一閘極區及該第一汲極區當中之一第一終端區；及一導電結構，其穿透該基板且形成於該導電軌下方，該導電結構電連接至該導電軌。
本發明的一實施例係關於一種用於形成一非平面半導體裝置之方法，其包括：形成自該非平面半導體裝置之一基板之一前側突出之一鰭狀結構；在該基板之該前側上形成一介電區，其中該介電區包括埋藏在該介電區內且平行於該鰭狀結構之一導電軌；在該介電區中形成一第一開口以暴露該導電軌；在該介電區上形成複數個導電區，其中該複數個導電區之一者透過該第一開口而接觸該導電軌；自該基板之一背側蝕刻該基板以形成一第二開口以暴露該導電軌；將一第一導電材料填充至該第二開口中以在該基板中形成一貫穿基板通路。
下列揭露內容提供用於實施所提供標的物之不同特徵之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不旨在限制。例如，在下列描述中之一第一構件形成於一第二構件上方或上可包含其中該第一構件及該第二構件經形成直接接觸之實施例，且亦可包含其中額外構件可形成在該第一構件與該第二構件之間，使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複出於簡化及清楚之目的，且本身不指示所論述之各項實施例及/或組態之間之一關係。
此外，為便於描述，可在本文中使用諸如「在…下面」、「在…下方」、「下」、「在…上方」、「上」及類似者之空間相對術語來描述一個元件或構件與另一(些)元件或構件之關係，如圖中繪示。空間相對術語旨在涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。設備可以其他方式經定向(旋轉90度或按其他定向)且本文中使用之空間相對描述符同樣可相應地解釋。
本揭露描述具有一或多個導電軌之例示性半導體裝置(諸如鰭式場效電晶體(finFET))，該一或多個導電軌可位於一半導體基板上且電連接至穿透半導體基板之一或多個導電結構，且描述用於製造此等半導體裝置之例示性方法。在一些情境中，一或多個導電軌可電連接至此等半導體裝置之源極區、閘極區及/或汲極區，且一或多個導電軌可用於透過一或多個導電結構將此等半導體裝置之源極區、閘極區及/或汲極區連接至位於半導體基板下方之一或多個電源網格。在一些情境中，各在一第一方向上延伸之一或多個第一金屬導線可位於此等半導體裝置之源極區、閘極區及/或汲極區上方且電連接至該等源極區、閘極區及/或汲極區，且各在不同於第一方向之一第二方向上延伸之一或多個第二金屬導線可位於一或多個第一金屬導線上方且透過一或多個導電貫穿通路(諸如一或多個自對準通路)電連接至一或多個第一金屬導線。
圖1A繪示根據本揭露之一實施例之一例示性半導體裝置之一等角視圖。在圖1A中展示之實施例中，半導體裝置100包含放置於彼此上方之一基板結構層101、一電晶體結構層103、一背側結構層105及一導電互連結構層107。
在本實施例中，基板結構層101包含一基板102及一導電結構118，該導電結構118穿透基板102以提供基板102之一第一側與一第二側(其與第一側相對)之間之電連接。為了圖解目的，本文中將其上形成電晶體結構層103之基板102之第一側稱為基板102之一前側或半導體裝置100之一前側；本文中將其上放置背側結構層105之基板102之第二側稱為基板102之一背側或半導體裝置100之一背側。
如下文將更詳細描述，可在製造期間透過一圖案化程序(諸如一乾式蝕刻或一濕式蝕刻)移除基板102之一部分以暴露電晶體結構層103。此後，一導電材料可填充基板102之該部分以形成導電結構118。在一些實施例中，導電結構118可包含一導電貫穿基板通路(TSV) (諸如一貫穿矽通路(TSV))及/或一溝槽型貫穿基板通路(例如，一貫穿矽溝槽(TST))。
在圖1A中繪示之實施例中，放置於基板結構層101上之電晶體結構層103包含一鰭狀結構104、複數個導電區、一介電區112以及複數個導電軌114及116。在一些情境中，導電區可包括複數個終端區，諸如一源極區106、一閘極區108及一汲極區110。鰭狀結構104、源極區106、閘極區108及汲極區110可經組態以形成一鰭式場效電晶體(finFET)。然而，熟習相關技術者將認知，在不脫離本揭露之精神及範疇之情況下，finFET可包含其他區，諸如一介電區(或一隔離區) 120以提供一些實例。另外，如圖1A中繪示之鰭狀結構104、源極區106、閘極區108及汲極區110之組態及配置僅係為了闡釋性目的。熟習相關技術者將認知，在不脫離本揭露之精神及範疇之情況下，鰭狀結構104、源極區106、閘極區108及汲極區110之其他組態及配置係可行的。
為了闡釋性目的，以下描述根據一finFET描述半導體裝置100。熟習相關技術者將認知，在不脫離本揭露之精神及範疇之情況下，半導體裝置100可係其他非平面半導體裝置以及平面半導體裝置。
如圖1A中繪示，鰭狀結構104、源極區106、閘極區108、汲極區110、介電區112 (亦稱為一層間介電(ILD)區)以及導電軌114及116位於基板102上。鰭狀結構104自基板102及介電區112突出，且在源極區106與汲極區110之間穿過閘極區108。雖然圖1A中展示之finFET包含一個鰭狀結構104，但熟習相關技術者將認知，在不脫離本揭露之精神及範疇之情況下，finFET可包含一個以上鰭狀結構。
源極區106、閘極區108及汲極區110位於介電區112上，其中鰭狀結構104橫越穿過介電區112至半導體基板102上。雖然圖1A中未繪示，但如熟習相關技術者將認知，在不脫離本揭露之精神及範疇之情況下，其他介電區可位於半導體基板102與介電區112之間。
導電軌114及116位於介電區112內，且在源極區106與汲極區110之間橫越半導體基板102。導電軌114面對鰭狀結構104之一第一側壁，且導電軌116面對鰭狀結構104之一第二側壁。在一些情境中，導電軌114及116定位成平行於鰭狀結構104。然而，熟習相關技術者將認知，在不脫離本揭露之精神及範疇之情況下，導電軌114及116可定位成垂直於鰭狀結構104。在此情境中，導電軌114及116橫越穿過鰭狀結構104。另外，在不脫離本揭露之精神及範疇之情況下，導電軌之數目可取決於應用而不同。例如，在一些情境中，半導體裝置100可具有一個或兩個以上導電軌。
在一些實施例中，介電區112可經配置以隔離源極區106、閘極區108及/或汲極區110與導電軌114/116以防止源極區106、閘極區108及/或汲極區110與導電軌114/116之間之電連接。參考圖1B，其繪示根據本揭露之一例示性實施例之一例示性半導體裝置內之一介電區之一第一組態之一等角視圖。如圖1B中繪示之一導電軌114.1及一介電區112.1可分別表示如上文在圖1A中描述之導電軌114/116及介電區112之例示性實施例。如圖1B中繪示之一導電區105.1可表示如上文在圖1A中描述之源極區106、閘極區108及/或汲極區110之一例示性實施例。如圖1B中繪示之一基板102.1及一導電結構118.1可表示如上文在圖1A中描述之基板102及導電結構118之一例示性實施例。在圖1B中繪示之例示性實施例中，介電區112.1經配置以防止導電軌114.1與導電區105.1之間之電連接。
在一些實施例中，圖1A中繪示之源極區106、閘極區108及/或汲極區110可電連接至導電軌114/116以提供源極區106、閘極區108及/或汲極區110與導電軌114/116之間之電連接。參考圖1C，其繪示根據本揭露之一例示性實施例之一例示性半導體裝置內之一介電區之一第二組態之一等角視圖。如圖1C中繪示之一導電軌114.2及一介電區112.2可分別表示如上文在圖1A中描述之導電軌114/116及介電區112之例示性實施例。如圖1C中繪示之一導電區105.2可表示如上文在圖1A中描述之源極區106、閘極區108及/或汲極區110之一例示性實施例。如圖1C中繪示之一基板102.2及一導電結構118.2可表示如上文在圖1A中描述之基板102及導電結構118之一例示性實施例。在圖1C中繪示之例示性實施例中，導電軌114.2可電連接至導電區105.2以提供導電軌114.2與導電區105.2之間之電連接。導電軌114.2在介電區112.2內充分暴露以電連接至導電區105.2以提供電連接。
如下文將更詳細描述，可在製造期間透過一圖案化程序(諸如一乾式蝕刻或一濕式蝕刻以提供一些實例)移除介電區112.2之一部分以暴露介電區112.2之該部分。此後，可透過其中生長、塗佈或以其他方式轉移材料之沉積將導電區105.2沉積至介電區112.2之該部分上。在一例示性實施例中，如圖1C中繪示之導電區105.2之一高度(標記為H2)可大於如圖1B中繪示之導電區105.1之一高度(標記為H1)。在此例示性實施例中，導電區105.1與導電區105.2之間之高度之此差異起因於移除介電區112.2之足夠部分以暴露導電軌114.2以容許導電軌114.2與導電區105.2之間之電連接。
再次參考圖1A，導電軌114及116之至少一者可電及/或機械連接至一或多個其他finFET之其他導電軌以形成導電軌之一互連網路。導電軌之此互連網路可用於電連接此等finFET之各種閘極、源極及/或汲極區以形成一或多個積體電路。如熟習相關技術者將明白，在不脫離本揭露之精神及範疇之情況下，此等積體電路可包含基本邏輯閘(諸如邏輯AND閘、邏輯OR閘、邏輯XOR閘、邏輯XNOR閘或邏輯NOT閘以提供一些實例)以及其他更複雜邏輯電路。導電軌之此互連網路容許此等finFET之各種閘極、源極及/或汲極區之間之此等電連接經製成而不橫越穿過習知地可用於路由訊號之習知金屬層。因而，當相較於使用習知金屬層以形成此等finFET之各種源極區及/或汲極區之間之此等電連接時，導電軌之互連網路減少形成一或多個積體電路所需之面積。
在一些實施例中，可在製造期間透過一圖案化程序(諸如一乾式蝕刻或一濕式蝕刻以提供一些實例)移除基板102之一部分以暴露導電軌14及116。此後，一導電材料可填充基板102之該部分以形成導電結構118。由於導電軌114/116具有一足夠長度(例如，沿著平行於鰭狀結構104之一方向)，故導電結構118可容易地與導電軌114/116對準。在一些實施例中，導電結構118亦可形成於鰭狀結構104下方使得鰭狀結構104接觸導電結構118。
在圖1A中繪示之實施例中，放置於基板結構層101下方之背側結構層105包含一導體122。導體122位於基板102之背側上且電連接至導電結構118。在一些實施例中，形成於電晶體結構層103中之導電軌114及116下方之基板結構層101中之導電結構118可電連接至導電軌114及116之至少一者以提供基板102之前側與背側之間之電連接。因此，導電結構118可提供位於基板102之背側上之導體122與位於基板102之前側上之導電軌114及116之間之電連接。在一些實施例中，導體122可係經配置以傳輸用於半導體裝置100之電力之一電源網格導體。因而，半導體裝置100可由一背側電源供電，藉此節約在半導體裝置100之前側上使用之一定量之路由資源。
在圖1A中繪示之例示性實施例中，導電互連結構層107可包含形成於半導體裝置100之前側上之一後段製程(BEOL)互連結構。導電互連結構層107可包含複數個金屬導線124、126及128以及複數個介電層125、127及130。金屬導線124及126位於介電區(或一隔離區) 120中且在一第一方向上延伸，且金屬導線128位於介電層130中且在不同於第一方向之一第二方向上延伸。藉由實例但非限制，金屬導線124延伸之第一方向可平行於鰭狀結構104，且可垂直於金屬導線128延伸之第二方向。然而，熟習相關技術者將認知，在不脫離本揭露之精神及範疇之情況下，金屬導線124可在垂直於鰭狀結構104之一方向上延伸。
介電層125及127分別形成於金屬導線124及126上。在一些情境中，一導電貫穿通路132可形成於介電層125中且與金屬導線124對準以提供金屬導線128與金屬導線124之間之電連接。藉由實例但非限制，可藉由將(若干)導電材料沉積至介電區120之一第一溝槽中而形成金屬導線124，且可在第一溝槽中金屬導線124上方沉積介電層125。接著，在介電區120及介電層125上方沉積介電層130，且藉由蝕刻介電層130而產生一第二溝槽。第二溝槽暴露介電層125之一部分及介電區120之一部分。
由於介電層125及介電區120可具有不同蝕刻選擇性，故在蝕刻介電層125之暴露部分時將不蝕刻介電區120之暴露部分。此意謂可選擇性地蝕刻介電層125之暴露部分。因此，當選擇性地蝕刻介電層125之暴露部分以暴露金屬導線124之一部分時，由於第一溝槽及第二溝槽，所得通路在金屬導線124之部分上方自對準。此後，藉由將(若干)導電材料沉積至所得自對準通路及介電層130之第二溝槽中而形成金屬導線128及導電貫穿通路132。因而，與金屬導線124對準之導電貫穿通路132定位於金屬導線124上及金屬導線128下方以提供金屬導線124與金屬導線128之間之電連接。類似地，一導電貫穿通路可形成於介電層127中且與金屬導線126對準以提供金屬導線126與形成於介電層127上方之一金屬導線之間之電連接。
在一些實施例中，一半導體裝置內之導電路徑之間之一距離隨著裝置大小收縮而減小，從而導致半導體裝置內之介電崩潰(諸如時間相依介電崩潰(TDDB))之一增加之風險。例如，考量其中金屬導線124與金屬導線126之間之一距離由於半導體裝置100中之尺寸收縮而非常短之一情況。當導電貫穿通路132與金屬導線124未對準且移動朝向金屬導線126時，導電貫穿通路132與金屬導線126之間將存在電壓崩潰，此係因為導電貫穿通路132與金屬導線126之間之一距離未能滿足未對準容許度。相比之下，由於導電互連結構層107可包含(若干)金屬導線與(若干)自對準通路，故半導體裝置100中之介電崩潰之風險可大大地降低。
另外，在如圖1A中繪示之實施例中，金屬導線124透過一導電貫穿通路134而電連接至源極區106。因此，源極區106透過自對準導電貫穿通路132而電連接至金屬導線128。在一些實施例中，電連接至金屬導線128之源極區106可透過導電軌114/116而進一步電連接至一導電區(例如，閘極區108或汲極區110)。在一些實施例中，電連接至金屬導線128之源極區106可藉由介電區120與導電軌114/116隔離。然而，熟習相關技術者將認知，在不脫離本揭露之精神及範疇之情況下，其他導電區(例如，一源極區及/或一汲極區)可電連接至(若干) BEOL金屬導線。例如，在一些實施例中，一導電貫穿通路可形成於閘極區108與金屬導線124之間使得閘極區108透過導電貫穿通路132而電連接至金屬導線128。在其他實施例中，一導電貫穿通路可形成於汲極區110與金屬導線124之間使得汲極區110透過導電貫穿通路132而電連接至金屬導線128。
圖2A繪示根據本揭露之一些實施例之一第一例示性積體電路之一等角視圖。在圖2A中繪示之實施例中，積體電路200之一基板結構層211、一電晶體結構層213及一背側結構層215可表示如上文在圖1A中描述之基板結構層101、電晶體結構層103及背側結構層105之實施例。
基板結構層211包含一基板102.3及一導電結構118.3。基板102.3可表示圖1A中展示之基板102之實施例，且導電結構118.3可表示圖1A中展示之導電結構118之實施例。
電晶體結構層213包含一finFET 202、一finFET 204、一介電區112.3、一導電軌114.3及一導電軌116.3。finFET 202及204可表示如上文在圖1A中描述之finFET之例示性實施例。因而，一鰭狀結構104.3可表示圖1A中展示之鰭狀結構104之一實施例；finFET 202之一源極區106.3及finFET 204之一源極區106.4可表示如上文在圖1A中描述之源極區106之例示性實施例；finFET 202之一閘極區108.3及finFET 204之一閘極區108.4可表示如上文在圖1A中描述之閘極區108之例示性實施例；finFET 202之一汲極區110.3及finFET 204之一汲極區110.4可表示如上文在圖1A中描述之汲極區110之例示性實施例。汲極區110.3及汲極區110.4可特性化為在finFET 202與finFET 204之間共用之一共同汲極區。另外，介電區112.3可表示圖1A中展示之介電區112之一實施例。導電軌114.3及116.3可表示圖1A中展示之導電軌114及116之實施例。
finFET 202及204位於介電區112.3上，介電區112.3內定位有導電軌114.3及116.3。介電區112.3可經配置以容許導電軌114.3及116.3與finFET 202及204之閘極、源極及/或汲極區之間之電連接。在一些實施例中，介電區112.3可經配置以防止導電軌114.3及116.3與finFET 202及204之閘極、源極及/或汲極區之間之電連接。
在本實施例中，導電軌114.3及116.3在一水平方向上在源極區106.3與源極區106.4之間橫越半導體基板102.3之一長度。導電軌114.3可如上文在圖1C中描述般電連接至源極區106.3以提供源極區106.3與導電軌114.3之間之電連接，且可如上文在圖1C中描述般電連接至源極區106.4以提供源極區106.4與導電軌114.3之間之電連接。因而，導電軌114.3提供源極區106.3與源極區106.4之間之一電連接。然而，在圖2A中繪示之例示性實施例中，介電區112.3經配置以防止導電軌116.3與源極區106.4之間之電連接，如上文在圖1B中描述。在此情境中，介電區112.3有效地隔離導電軌116.3與源極區106.4以防止導電軌116.3與源極區106.4之間之電連接。
背側結構層215包含一導體122.3及一導體122.4。導體122.3及122.4可表示圖1A中展示之導體122之實施例。在本實施例中，導電軌114.3及116.3透過穿透基板102.3之導電結構118.3而電連接至導體122.4。類似地，導電軌114.3及116.3可透過穿透基板102.3之一導電結構(圖2A中未展示)而電連接至導體122.3。在一些實施例中，導體122.3及122.4之至少一者可係一背側金屬墊或一電源網格導體。
如圖2A中繪示之積體電路200之結構僅係為了例示性目的。熟習相關技術者將認知，在不脫離本揭露之精神及範疇之情況下，積體電路200可包含以實質上類似於finFET 202及finFET 204之一方式配置之更多finFET。另外或替代地，在一些實施例中，積體電路200可進一步包含形成於電晶體結構層213上方之一BEOL互連結構，諸如如圖1A中描述之導電互連結構層107中之BEOL互連結構。
圖2B繪示根據本揭露之一些實施例之一第二例示性積體電路之一等角視圖。在圖2B中繪示之實施例中，積體電路201之一基板結構層221、一電晶體結構層223及一背側結構層225可表示如上文在圖1A中描述之基板結構層101、電晶體結構層103及背側結構層105之實施例。
如圖2B中繪示，基板結構層221包含導電結構218.1至218.b，b係大於1之一整數。導電結構218.1至218.b可表示圖1A中展示之導電結構118之實施例。
電晶體結構層223包含finFET 203.1.1至203.m.n及一或多個導電軌214.1至214.a，其中n及m係大於1之整數，且a係一正整數。finFET 203.1.1至203.m.n可表示如上文在圖1A中描述之finFET之例示性實施例，且一或多個導電軌214.1至214.a可表示圖1A中展示之導電軌114及116之例示性實施例。finFET 203.1.1至203.m.n以m個列及n個行之一陣列配置。然而，在不脫離本揭露之精神及範疇之情況下，finFET 203.1.1至203.m.n之其他配置係可行的。在此實施例中，m個列之各者包含來自一或多個導電軌214.1至214.a之一或多個導電軌。
背側結構層225包含導體222.1至222.b，其等可表示圖1A中展示之導體122之實施例。在本實施例中，導電結構218.1至218.b電連接至來自一或多個導電軌214.1至214.a之一或多個導電軌，且分別電連接至導體222.1至222.b。
圖3至圖12繪示根據本揭露之例示性實施例之經部分製造半導體結構之等角視圖，其中形成於層間介電材料中之導電軌結構可用於提供finFET陣列之多個閘極/源極/汲極終端之間之電連接且提供一前側BEOL互連結構與一背側電源電網之間之電連接。以下描述可用於製造一半導體裝置(諸如上文在圖1A中描述之finFET)及/或具有一或多個半導體裝置之一積體電路，諸如如上文在圖2A中描述之積體電路200及/或如上文在圖2B中描述之積體電路201以提供一些實例。美國專利申請公開案第2005/0074960號及第2005/0074961號描述將互連隔離氣隙整合至一半導體結構中，該等案之各者之全文以引用的方式併入本文中。
圖3係根據本揭露之一例示性實施例之一經部分製造半導體結構之一等角視圖。一經部分製造半導體結構300包含finFET之部分。如圖3中繪示，經部分製造半導體結構300包含一基板302、鰭狀結構304、硬遮罩306、介電間隔件308及晶種層結構310。
在圖3中繪示之例示性實施例中，基板302可係矽基板。然而，熟習相關技術者將認知，基板302可替代地係另一半導體、一複合半導體、一合金半導體或其等之組合。在一例示性實施例中，基板302可係一絕緣體上半導體(SOI)。在一例示性實施例中，基板302可係一磊晶材料。
如圖3中繪示，鰭狀結構304可包含自基板突出之鰭狀半導體材料且可彼此平行。鰭狀結構304包含其中形成一或多個電晶體之主動區。鰭狀結構304可包含矽、另一元素半導體、一複合半導體、一合金半導體或其等之組合。鰭狀結構304可使用包含圖案化及蝕刻程序之適合程序製造。圖案化程序可包含：形成上覆於基板(例如，在矽層上)之一光阻劑層；將光阻劑暴露至一圖案；執行暴露後烘烤程序；及使光阻劑顯影以形成包含光阻劑之一遮罩元件。接著可使用遮罩元件以保護基板之區同時一蝕刻程序將凹槽形成至基板302中，從而留下突出之鰭片。可使用一反應性離子蝕刻(RIE)及/或其他適合程序蝕刻凹槽。用於在基板302上形成鰭狀結構304之許多其他方法可係適合的。例如，根據一些實施例，鰭狀結構304可包含磊晶材料。
可使用硬遮罩306以諸如藉由蝕刻而圖案化鰭狀結構304。亦可使用硬遮罩306以在後續處理步驟期間保護鰭狀結構304。在一例示性實施例中，硬遮罩306形成於鰭狀結構304之頂表面上。硬遮罩306亦可形成於鰭狀結構304之間及基板302之頂表面上。硬遮罩306可由一介電材料(諸如氮化矽、氧化矽、碳化矽、碳氮化矽、氧化鈦、其他適合介電材料及/或其等之組合)製成。在一例示性實施例中，硬遮罩306未如圖3中繪示般形成於基板302之頂表面上。
如圖3中繪示，隔離間隔件308可部分填充鰭狀結構304之間之凹槽且形成於鰭狀結構304之側壁上。在一例示性實施例中，隔離間隔件308可由一介電材料(諸如(例如)氧化矽、旋塗玻璃、氮化矽、碳化矽、碳氮化矽、氮氧化矽、摻雜氟之矽酸鹽玻璃(FSG)、一低k介電材料、其他適合絕緣材料及/或其等之組合)製成。在一例示性實施例中，可藉由在暴露表面上方毯覆式沉積一隔離材料且使用一非等向性蝕刻程序以移除經沉積隔離層之水平部分來形成隔離間隔件308。可藉由化學氣相沉積(CVD)、電漿輔助CVD (PECVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、其他適合程序及/或其等之組合而沉積隔離間隔件308。用於隔離間隔件308及/或鰭狀結構304之其他製造技術係可行的。隔離間隔件308可包含一多層結構，諸如(例如)具有一或多個襯層之一結構。亦可藉由使用多步驟沉積及處理程序沉積一增強間隔件層以消除間隔件材料中之空隙及接縫來形成隔離間隔件308。在一例示性實施例中，隔離間隔件308可係一層間介電材料。在一例示性實施例中，隔離間隔件308直接形成於基板302上及鰭狀結構304之側壁上。
如圖3中繪示，晶種層結構310形成於隔離間隔件308之側壁上。在一例示性實施例中，晶種層結構310可由矽材料(諸如(例如)矽、矽化合物、氮化鈦(TiN)、鎢、鈷、其他適合材料及/或其等之組合)形成。在一例示性實施例中，晶種層結構310可具有與隔離間隔件308不同之一蝕刻選擇性。在一例示性實施例中，晶種層結構310直接形成於基板302上及隔離間隔件308之側壁上。在一例示性實施例中，可藉由以下步驟形成晶種層結構310：在暴露表面上方毯覆式沉積一半導體材料；圖案化經沉積半導體材料；及使用一非等向性蝕刻程序以移除未由光阻劑保護之經沉積晶種層材料之暴露部分。在一例示性實施例中，一例示性圖案化程序可包含：在經沉積晶種層材料之暴露表面上方形成一光阻劑層；將光阻劑暴露至其上具有一圖案之一遮罩或倍縮光罩；執行一暴露後烘烤程序；及使光阻劑顯影以形成一遮罩層。在一例示性實施例中，遮罩層可係硬遮罩，諸如(例如)氮化矽層、其他適合層及/或其等之組合。使用(例如)一反應性離子蝕刻(RIE)程序、一濕式蝕刻程序、其他適合程序及/或其等之組合蝕刻未由遮罩層保護之晶種層材料之表面區。在一例示性實施例中，可藉由控制蝕刻程序之蝕刻參數(諸如(例如)蝕刻劑氣體類型、氣體流速、蝕刻溫度、電漿功率、腔室壓力、其他適合參數及/或其等之組合)而使蝕刻選擇性在晶種層材料與經部分製造半導體結構300之其他結構之間實質上不同。例如，蝕刻程序可係使用氟碳氣體(諸如CF 4、三氟甲烷(CHF 3)、八氟丙烷(C 3F 8)、其他適合蝕刻氣體及/或其等之組合)之一RIE程序。蝕刻程序可係一非等向性蝕刻程序。用於晶種層結構310之其他製造技術係可行的。晶種層結構310可包含一多層結構，諸如(例如)具有一或多個襯層之一結構。沿著鰭片長度量測之晶種層結構310之長度L可基於裝置需要(例如，隨後形成之金屬汲極通道之長度)而變動。圖3繪示具有不同長度L之晶種層結構310。如圖3中繪示，硬遮罩306、隔離間隔件308及晶種層結構310之頂表面可藉由對此等結構之頂表面執行適合平坦化程序而實質上共面。平坦化程序可係(例如)一化學機械拋光(CMP)程序。
圖4係根據本揭露之一例示性實施例之在開口中形成間隙填料且部分移除晶種層結構之後之一經部分製造半導體結構之一等角視圖。經部分製造半導體結構400包含基板302、鰭狀結構304、硬遮罩306、介電間隔件308、晶種層結構410及間隙填充結構402。
如圖4中繪示，間隙填充結構402可填充如上文在圖3中描述之經部分製造半導體結構300中之開口。間隙填充結構402可填充形成於任何鄰近結構之間(諸如(例如)鄰近鰭狀結構304之間、相對之鰭狀結構304與晶種層結構310之間、相對之晶種層結構310之間)之開口及/或結構之間之其他開口。在一例示性實施例中，間隙填充結構402可由類似於隔離間隔件308之一介電材料(諸如(例如)氧化矽、旋塗玻璃、氮化矽、碳化矽、矽氮化碳、氮氧化矽、FSG、一低k介電材料、其他適合絕緣材料及/或其等之組合)製成。在一例示性實施例中，間隙填充結構402可藉由以下而形成：在暴露表面上方且在開口中毯覆式沉積一間隙填充材料；及執行一平坦化程序以移除形成於硬遮罩306及晶種層結構310之頂表面上方之過量間隙填充材料使得經部分製造半導體結構400之頂表面共面。例示性平坦化程序可包含CMP程序。可藉由CVD、PECVD、PVD、ALD、其他適合程序及/或其等之組合沉積間隙填充結構402。用於間隙填充結構402之其他製造技術係可行的。間隙填充結構402可包含一多層結構，諸如(例如)具有一或多個襯層之一結構。亦可藉由使用多步驟沉積及處理程序沉積一增強間隙填充層以消除間隔件材料中之空隙及接縫來形成間隙填充結構402。
在形成間隙填充結構402之後，回蝕刻晶種層結構310以形成晶種層結構410。可藉由任何適合蝕刻程序(例如，一RIE程序、一濕式蝕刻程序、其他適合程序及/或其等之組合)蝕刻晶種層結構310。在一例示性實施例中，蝕刻程序可係一非等向性蝕刻程序。在一例示性實施例中，可藉由控制蝕刻程序之蝕刻參數而使蝕刻選擇性在晶種層材料與經部分製造半導體結構400之其他結構之間實質上不同。蝕刻程序可繼續，直至達到經部分製造半導體結構400之一標稱厚度。在一例示性實施例中，晶種層結構410之厚度可在約5 Å至約15 Å (例如，5 Å至15 Å)之一範圍中。在一例示性實施例中，晶種層結構410可具有約10 Å之一厚度。晶種層結構410之厚度可由數個因素判定，包含(但不限於)厚度均勻性及對導電性之影響。例如，一減小之晶種層厚度可影響晶種層厚度之均勻性，而一較大厚度可影響隨後形成之導電軌之整體導電性。
圖5係根據本揭露之一例示性實施例之在形成導電軌及層間介電填料之後之一經部分製造半導體結構之等角視圖。如圖5中繪示，經部分製造半導體結構500包含基板302、鰭狀結構304、硬遮罩306、介電間隔件308、間隙填充結構402、晶種層結構410、導電軌502及介電填料504。在一例示性實施例中，介電間隔件308、間隙填充結構402及介電填料504可由相同材料形成。為了簡潔之目的，將其等組合並繪示為一層間介電質(ILD) 506 (亦稱為一介電區)。
如圖5中繪示，導電軌502可形成於晶種層結構410上。在一例示性實施例中，導電軌502可由任何金屬材料或導電材料(諸如鎢、鈷、銅、鋁、其他適合材料及/或其等之組合)形成。在一例示性實施例中，可使用上文列舉之材料之金屬合金形成導電軌502。導電軌502之頂表面可係一實質上平滑表面。可使用晶種層結構410作為其中開始導電軌502之生長之一晶種層形成導電軌502。例如，導電軌502可自晶種層結構410之頂表面開始形成，直至達成導電軌之一標稱厚度。在一例示性實施例中，可使用適合程序(諸如CVD、電鍍、無電式電鍍、其他適合程序及/或其等之組合)完成導電軌材料之生長。例如，可使用矽材料作為一晶種層形成鎢材料。導電軌502之高度可在finFET裝置之閘極間距之約0.8至約1.2倍之間之一範圍中。在一例示性實施例中，導電軌之寬度可在鰭狀結構304之寬度之約0.8至約2.2倍之一範圍中。在一例示性實施例中，導電軌之間距(即，鄰近導電軌之中心之間之距離)可在鰭狀結構304之鰭片間距之約0.8至約1.2倍之一範圍中。在一例示性實施例中，各導電軌502可具有實質上類似寬度或高度。在一例示性實施例中，寬度或高度可在各導電軌502之間不同。
在形成導電軌502之後，在導電軌502上方形成介電填料504且填充在間隙填充結構402內之開口。在一例示性實施例中，可藉由對結構執行介電填充材料之一毯覆式沉積直至完全填充間隙填充結構402內之開口而形成介電填料504。隨後執行一平坦化程序以移除過量介電填充材料且平坦化介電填充材料直至介電填充材料之頂表面與硬遮罩306共面。在平坦化程序之後，平坦化介電填充材料形成介電填料504。在一例示性實施例中，可使用與介電間隔件308及間隙填充結構402相同之材料形成介電填料504。例如，可使用氧化矽、旋塗玻璃、氮化矽、碳化矽、矽氮化碳、氮氧化矽、FSG、一低k介電材料、其他適合絕緣材料及/或其等之組合形成介電填料504。在一些情境中，可使用相同材料形成介電間隔件308、間隙填充結構402及介電填料504，如為了簡潔起見繪示為ILD 506。
圖6係根據本揭露之一例示性實施例之在回蝕刻ILD層且在鰭片上方形成多晶矽閘極之後之一經部分製造半導體結構之一等角視圖。經部分製造半導體結構600包含基板302、鰭狀結構304、硬遮罩306、晶種層結構410、導電軌502、經部分蝕刻ILD 602及多晶矽閘極結構604。
在圖6中繪示之例示性實施例中，均勻地蝕刻來自圖5之經部分製造半導體結構500之ILD 506直至達成一標稱深度。蝕刻程序可係一等向性蝕刻程序，其中ILD 506之經蝕刻厚度跨半導體結構均勻。在蝕刻程序之後，ILD 506形成經部分蝕刻ILD 602。在蝕刻程序之後，鰭狀結構304之部分可自經部分蝕刻ILD 602之頂表面突出。所移除之ILD 506之量可取決於數個因素。首先，使用鰭狀結構304之突出部分以在後續製造步驟中形成finFET裝置之主動部分。例如，鰭狀結構304之突出部分表示用於形成finFET裝置之通道及源極/汲極區之鰭片之主動部分。因此，鰭狀結構304之一足夠高度可在經部分蝕刻ILD 602之頂表面上方。第二，在蝕刻程序之後，導電軌502應保留在經部分蝕刻ILD 602下方而不被暴露。
在形成經部分蝕刻ILD 602之後，可在鰭狀結構304之暴露表面(包含未由經部分蝕刻ILD 602覆蓋之頂表面及側壁表面)上形成多晶矽閘極結構604。在一例示性實施例中，可在沉積多晶矽閘極材料之前圖案化並移除硬遮罩306之部分，使得多晶矽閘極結構604可直接形成於鰭狀結構304之頂表面上。在一例示性實施例中，移除硬遮罩層包含使用蝕刻氮化矽之磷酸(H 3PO 4)執行一濕式化學程序。可藉由毯覆式沉積一半導體材料且執行圖案化及蝕刻程序而形成多晶矽閘極結構604。根據一些實施例，多晶矽閘極結構604可包含一閘極介電層、一閘極電極結構及/或一或多個額外層。在一例示性實施例中，多晶矽閘極結構604使用多晶矽作為閘極電極結構。在一例示性實施例中，多晶矽閘極結構604使用非晶矽作為閘極電極結構。在一例示性實施例中，多晶矽閘極結構604可係諸如在用於形成金屬閘極結構之一閘極替換程序中形成之犧牲閘極結構。在一例示性實施例中，在多晶矽閘極結構604之頂表面上放置一硬遮罩(圖6中未展示)。可使用硬遮罩以諸如藉由蝕刻而圖案化半導體材料以形成多晶矽閘極結構604。在一例示性實施例中，硬遮罩可由一介電材料(諸如氮化矽)製成。在一例示性實施例中，多晶矽閘極間距(即，鄰近多晶矽閘極結構604之中心之間之距離)可在約10 nm至約300 nm之間之一範圍中。
圖7係根據本揭露之一例示性實施例之在經部分蝕刻ILD中敞開一溝槽以暴露導電軌之部分之後之一經部分製造半導體結構之一等角視圖。經部分製造半導體結構700包含基板302、鰭狀結構304、硬遮罩306、晶種層結構410、導電軌502、經部分蝕刻ILD 602、多晶矽閘極結構604及形成於經部分蝕刻ILD 602中之溝槽702。
在圖7中繪示之例示性實施例中，溝槽702形成於鄰近多晶矽閘極結構604之間及經部分蝕刻ILD 602中。溝槽702用於暴露形成於鄰近多晶矽閘極結構604之間之導電軌502之一或多者之部分，使得後續結構(例如，源極/汲極接點及/或閘極接點)可與導電軌502形成直接電接觸。待暴露之特定導電軌502取決於電路設計且可係導電軌502之一或多者。用於暴露選定導電軌502之製程可包含圖案化並移除形成於選定導電軌502上方之經部分蝕刻ILD 602之部分。在一例示性實施例中，蝕刻由相對的鄰近鰭狀結構304及相對的鄰近多晶矽閘極結構604包圍之經部分蝕刻ILD 602之一整個區以暴露下伏導電軌502。暴露上文描述之整個區最大化至導電軌502之接點區且因此提供最小化對導電軌502之接觸電阻之益處。在一例示性實施例中，僅暴露區之部分。例如，如圖7中繪示般暴露導電軌502之導電軌區502A及502B。圖案化且暴露區之一部分提供微影對準之一較大容許度之益處，此係因為其降低在發生一未對準之情況中暴露經部分蝕刻ILD 602之非所要鄰近區之可能性。在一例示性實施例中，所暴露區取決於電路及裝置需要及考量。圖案化程序可包含：形成上覆於結構(例如，在多晶矽閘極結構上)之一光阻劑層；將光阻劑暴露至一圖案；執行暴露後烘烤程序；及使光阻劑顯影以形成包含光阻劑之一遮罩元件。歸因於鄰近多晶矽閘極結構604之間之小特徵大小及間距，圖案化光阻劑薄片可具有足夠機械強度以懸置於鄰近多晶矽閘極結構之間或作為一凸緣懸垂在一多晶矽閘極結構之邊緣上方。在形成圖案化光阻劑之後，可執行一或多個蝕刻程序以移除經暴露之經部分蝕刻ILD 602以暴露選定下伏導電軌502。
圖8係根據本揭露之一例示性實施例之在形成源極/汲極終端之後之一經部分製造半導體結構之一等角視圖。經部分製造半導體結構800包含基板302、鰭狀結構304、晶種層結構410、導電軌502、經部分蝕刻ILD 602、多晶矽閘極結構604及磊晶源極/汲極終端802。
在圖8中繪示之例示性實施例中，各finFET包含一對源極/汲極終端。源極及汲極終端可互換且形成於鰭狀結構304中、上及/或周圍。一源極或汲極終端形成於一多晶矽閘極結構之一個側上。在一例示性實施例中，鄰近finFET裝置共用一共同源極/汲極終端。鰭狀結構304之通道區下伏於各自多晶矽閘極結構604。一或多個磊晶源極/汲極終端802直接接觸且電連接至暴露導電軌。例如，磊晶源極/汲極終端802之磊晶源極/汲極終端802A及802B分別連接至導電軌區502A及502B。雖然僅磊晶源極/汲極終端802A及802B在圖8中被展示為經連接，但取決於設計及裝置需要，其他源極/汲極終端亦可經連接。由於導電軌形成於經部分蝕刻ILD 602內，故其等可電連接多個源極/汲極終端而不佔用額外裝置空間。
如圖8中繪示，磊晶源極/汲極終端802可形成於自經部分蝕刻ILD 602之頂表面突出之鰭狀結構304之主動鰭狀結構上。在一例示性實施例中，磊晶源極/汲極終端802可係藉由在鰭片304之暴露表面上方生長磊晶層而形成之磊晶源極/汲極終端。在一例示性實施例中，在磊晶源極/汲極終端802之形成之前自鰭狀結構304之頂部移除硬遮罩306。在一例示性實施例中，使用磊晶材料(諸如磊晶矽、磊晶矽鍺(SiGe)、砷化鎵、其他適合材料及/或其等之組合)形成鰭狀結構304。在鰭狀結構304之暴露表面上生長磊晶層可包含執行一預清潔程序以移除鰭狀結構304之表面上之原生氧化物。接著，執行一磊晶程序以在鰭狀結構304之暴露表面上生長磊晶層。在一例示性實施例中，磊晶程序係在約400°C與約1000°C之間(例如，在400°C與1000°C之間)之一溫度下執行之一SiGe磊晶程序。磊晶程序係僅在主動鰭狀結構之暴露表面上生長磊晶層之一選擇性程序。磊晶程序可使用鰭狀結構304之暴露表面作為晶種層且生長程序繼續，直至已達成源極/汲極終端之一標稱大小及/或結構。亦可在磊晶程序期間執行一原位摻雜程序。在一例示性實施例中，磊晶源極/汲極終端802係一SiGe結構。在一例示性實施例中，磊晶源極/汲極終端802可係矽結構。在一例示性實施例中，磊晶源極/汲極終端802之厚度在約10 nm與約20 nm之間(例如，10 nm與20 nm之間)。在一例示性實施例中，在磊晶程序期間，磊晶源極/汲極終端802摻雜有p型或n型摻雜劑。例如，在磊晶程序期間，磊晶源極/汲極終端802可摻雜有硼(B)。取決於各種因素(諸如(例如)磊晶程序條件、主動鰭狀結構之結晶定向及/或其他適合因素)，磊晶源極/汲極終端802亦可採取不同形狀。在一例示性實施例中，使用磊晶材料之磊晶源極/汲極終端802之形狀具有一實質上菱形剖面。在一例示性實施例中，磊晶源極/汲極終端802之頂表面可內凹至多晶矽閘極結構604之頂表面下方，如圖8中繪示。在一例示性實施例中，磊晶源極/汲極終端802之頂表面可與多晶矽閘極結構604之頂表面實質上共面。
圖9係根據本揭露之一例示性實施例之在形成淺溝槽隔離結構之後之一經部分製造半導體結構之一等角視圖。經部分製造半導體結構900包含基板302、鰭狀結構304、晶種層結構410、導電軌502、經部分蝕刻ILD 602、多晶矽閘極結構604及淺溝槽隔離(STI)結構902。
如圖9中繪示，STI結構902可沉積於上文參考圖8描述之經部分製造半導體結構800之開口中。STI結構902可用於對隨後形成之結構提供電隔離及機械支撐。可使用介電材料(諸如(例如)氧化矽、旋塗玻璃、氮化矽、氮氧化矽、FSG、一低k介電材料、其他適合絕緣材料及/或其等之組合)形成STI結構902。可藉由以下項形成STI結構902：沉積絕緣介電材料以填充開口，接著為一平坦化程序(例如，一CMP程序)。可藉由CVD、PECVD、PVD、ALD、其他適合程序及/或其等之組合沉積STI結構902。STI結構902之其他製造技術可行。STI結構902可包含一多層結構，諸如(例如)具有一或多個襯層之一結構。亦可藉由使用多步驟沉積及處理程序沉積一增強間隙填充層以消除介電材料中之空隙及縫來形成STI結構902。在平坦化程序之後，多晶矽閘極結構604及STI結構902之頂表面共面。
圖10係根據本揭露之一例示性實施例之在一閘極替換程序之後之一經部分製造半導體結構之一等角視圖。經部分製造半導體結構1000包含基板302、鰭狀結構304、晶種層結構410、導電軌502、經部分蝕刻ILD 602、STI結構902及金屬閘極結構1002。
如上文參考圖6描述，雖然將多晶矽閘極結構604描述為使用多晶矽或非晶矽，但多晶矽閘極結構604可係諸如在用於形成金屬閘極結構之一替換閘極程序中形成之犧牲閘極結構。例如，多晶矽閘極結構604可由金屬閘極結構1002 (亦稱為閘極區)替換，如圖10中繪示。金屬閘極結構1002可進一步包含(若干)阻障層、(若干)閘極介電層、(若干)工作功能層、(若干)填充金屬層及/或用於金屬閘極結構之其他適合材料。在一例示性實施例中，金屬閘極結構1002可包含封蓋層、蝕刻停止層及/或其他適合材料。閘極替換程序可係其中不需要對準之一自對準閘極替換程序。例如，閘極替換程序可藉由透過一蝕刻程序(諸如(例如)一乾式蝕刻程序、一濕式蝕刻程序、其他適合程序及/或其等之組合)移除多晶矽閘極結構604開始。多晶矽閘極結構604之移除在經部分製造半導體結構1000中留下開口。接著可在開口上方毯覆式沉積用於形成金屬閘極結構1002之導電材料。接著可使用一後續平坦化程序使得STI結構902及金屬閘極結構1002之頂表面共面。在平坦化程序之後，經沉積金屬閘極材料形成金屬閘極結構1002。由於經沉積金屬閘極材料形成於開口中而不需要對準，故閘極替換程序係一自對準程序。
圖11係根據本揭露之一例示性實施例之在形成金屬源極/汲極接點之後之一經部分製造半導體結構之一等角視圖。經部分製造半導體結構1100包含基板302、鰭狀結構304、晶種層結構410、導電軌502、經部分蝕刻ILD 602、金屬閘極結構1002、經蝕刻STI結構1102及源極/汲極接點1104。
在圖11中繪示之例示性實施例中，源極/汲極接點1104可係直接形成於磊晶源極/汲極終端802上且用於提供至磊晶源極/汲極終端802之電連接之金屬接點。可使用圖案化及蝕刻程序以在STI結構902中形成用於源極/汲極接點材料之沉積之開口。在一例示性實施例中，可自相對的金屬閘極結構1002之間移除STI材料以暴露下伏磊晶源極/汲極終端802。在一例示性實施例中，此STI材料可保持於鄰近鰭狀結構304之間以提供電隔離。藉由圖案化且蝕刻STI材料以暴露下伏磊晶源極/汲極終端802來形成經蝕刻STI結構1102。在一例示性實施例中，藉由使用一ALD程序、一CVD程序、一PVD程序或其等之一組合之一毯覆式沉積形成源極/汲極接點1104。在一例示性實施例中，磊晶源極/汲極接點1104可由金屬(諸如(例如)鈷(Co)、鎢(W)、銅(Cu)、鎳(Ni)、釕(Ru)或其他適合材料)製成。在一例示性實施例中，執行一平坦化程序(例如，一CMP程序)以移除形成於STI結構902及金屬閘極結構1002之頂表面上方之源極/汲極接點1104之過量源極/汲極接點材料。可在平坦化程序之後形成源極/汲極接點1104，且源極/汲極接點1104、經蝕刻STI結構1102及金屬閘極結構1002之頂表面共面。在一例示性實施例中，源極/汲極接點1104可進一步包含一阻障層以避免來自源極/汲極接點1104之材料擴散至經蝕刻STI結構1102中。
在一例示性實施例中，形成源極/汲極接點1104可進一步包含在源極/汲極接點1104與磊晶源極/汲極終端802之間形成矽化物層。在一例示性實施例中，執行一蝕刻程序以使磊晶源極/汲極終端802之頂表面內凹以形成源極/汲極接點之一平坦表面。在一例示性實施例中，使磊晶源極/汲極終端802內凹增加源極/汲極接點1104與磊晶源極/汲極終端802之間之接點區，此可減小接觸阻力。在一例示性實施例中，藉由一矽化程序執行形成矽化物層，該矽化程序包含：沉積一金屬層，從而引起金屬與磊晶層或主動鰭狀結構反應；及移除未反應金屬層。在一例示性實施例中，矽化物層可包含矽化鈷(CoSix)、矽化鎳(NiSix)、其他適合矽化物層及/或其等之組合。
在一些實施例中，形成於層間介電材料中之導電軌結構可用於提供finFET陣列之多個閘極結構之間之電連接。圖12係根據本揭露之一例示性實施例之在沉積金屬閘極材料且形成源極/汲極接點之後之一經部分製造半導體結構之一等角視圖。經部分製造半導體結構1200包含類似於圖3至圖9中形成之結構之結構。例如，經部分製造半導體結構1200包含類似於圖3至圖9中之其等各自結構之一基板1202、鰭狀結構1204、經部分移除晶種層結構1206、導電軌1208、經部分蝕刻ILD 1210及STI結構1214。在一例示性實施例中，可在移除圖9之多晶矽閘極結構604之後形成經部分製造半導體結構1300。在一例示性實施例中，移除程序可係其中不需要圖案化程序之一自對準移除程序。例如，移除程序可使多晶矽閘極材料具有高於其他暴露結構之蝕刻選擇性，因此不需要一遮罩材料來屏蔽其他暴露結構。在一例示性實施例中，可覆蓋除了多晶矽閘極結構之外之暴露結構以提供進一步保護而免受移除程序。
在移除程序(完全移除多晶矽閘極材料)之後，暴露下伏鰭狀結構1204及經部分蝕刻ILD 1210，且導電軌1208保留在經部分蝕刻ILD 1210下方。此操作可類似於如圖6中描述之蝕刻程序。接著，在其中已移除多晶矽閘極材料之選擇性開口中形成溝槽，且使用經形成溝槽以暴露一或多個導電軌1208之部分，使得後續結構(例如，閘極電極)可與一或多個導電軌1208形成直接電接觸。在一例示性實施例中，用於暴露選定導電軌1208之溝槽形成程序可類似於上文參考圖7描述之溝槽形成程序。如圖12中繪示，導電軌1208A及1208B之部分經暴露且直接連接至金屬閘極結構1216。在一例示性實施例中，導電材料之沉積及金屬閘極結構1216之形成可類似於如上文參考圖10描述之金屬閘極結構1002之形成。在一例示性實施例中，可使用其他形成程序。由於導電軌形成於ILD層內，故其等可電連接多個金屬閘極結構而不佔用額外裝置空間。
在圖12中繪示之例示性實施例中，類似於上文參考圖11描述之形成源極/汲極接點1104，可使用圖案化及蝕刻程序以在STI結構1214中形成用於源極/汲極接點材料之沉積之開口。接著，可直接在磊晶源極/汲極終端上形成源極/汲極接點1218以形成源極/汲極區。在一例示性實施例中，可自相對的金屬閘極結構1218之間移除STI材料之部分以暴露下伏磊晶源極/汲極終端。在一例示性實施例中，STI材料保持於鄰近鰭片之間以提供電隔離。
圖13至圖15係根據本揭露之例示性實施例之將自對準通路結構及一背側電源網格與經部分製造半導體結構1200整合之經部分製造半導體結構之等角視圖。熟習(若干)相關技術者將認知，在不脫離本揭露之精神及範疇之情況下，可將整合方案應用至半導體結構，諸如經部分製造半導體結構1100以提供一些實例。
圖13係根據本揭露之一例示性實施例之在沉積(若干)金屬閘極材料且形成源極/汲極接點之後之包含BEOL金屬導線與自對準通路之一經部分製造半導體結構之一等角視圖。經部分製造半導體結構1300包含如在圖12中描述之基板1202、鰭狀結構1204、經部分移除晶種層結構1206、導電軌1208、經部分蝕刻ILD 1210、STI結構1214、金屬閘極結構1216及源極/汲極接點1218，且進一步包含一介電層結構1320、各在一第一方向上延伸之金屬導線1324、形成於金屬導線1324上之介電層1326、各在不同於第一方向之一第二方向上延伸之金屬導線1328及一介電層結構1330。
在圖13中繪示之例示性實施例中，介電層結構1320形成於STI結構1214、金屬閘極結構1216及源極/汲極接點1218上。可藉由蝕刻介電層結構1320以產生一第一溝槽且將(若干)導電材料沉積至第一溝槽中而形成金屬導線1324，且可在金屬導線1324上方沉積介電層1326以填充第一溝槽。接著，可在介電層結構1320及介電層1326上形成介電層結構1330。
藉由蝕刻介電層結構1330以產生一第二溝槽(其暴露介電層結構1320之一部分及介電層1326之一部分)且蝕刻介電層1326之暴露部分以暴露金屬導線1324，可產生並配置一導電貫穿通路V1以在將(若干)導電材料填充至第二溝槽之後將金屬導線1324與金屬導線1328電連接。在本實施例中，可基於介電層結構1320與介電層1326之間之蝕刻選擇性之差異而產生導電貫穿通路V1 (亦稱為自對準通路)。藉由實例但非限制，在於介電層結構1330中產生第二溝槽以暴露介電層結構1320之部分及介電層1326之部分之後，可選擇性地蝕刻介電層1326之暴露部分以暴露金屬導線1324之一部分，而將不蝕刻介電層結構1320之暴露部分。因此，所得通路在金屬導線1324之暴露部分上產生且與金屬導線1324之暴露部分對準。在將(若干)導電材料填充至第二溝槽之後，相應地形成導電貫穿通路V1及連接至導電貫穿通路V1之對應金屬導線1328。在一些實施例中，以一類似方式形成導電貫穿通路V2及對應金屬導線1328。
因而，包含源極/汲極接點1218之一源極/汲極區可透過導電貫穿通路V0及V1而電連接至金屬導線1328。在一些實施例中，可在金屬導線1324與包含金屬閘極結構1216之一閘極區之間產生一導電貫穿通路，使得閘極區可透過形成於金屬導線1324與閘極區之間之導電貫穿通路及導電貫穿通路V1而電連接至金屬導線1328。
圖14係根據本揭露之一例示性實施例之在形成BEOL金屬導線與自對準通路之後之一經部分製造半導體結構之一等角視圖。經部分製造半導體結構1400與經部分製造半導體結構1300之間之差異係經部分製造半導體結構1400包含導電結構1404，該導電結構1404可包含穿透基板1402之(若干)導電貫穿基板通路(諸如一貫穿矽通路(TSV))及/或一溝槽型貫穿基板通路(例如，一貫穿矽溝槽(TST))。在一些實施例中，可藉由自基板1402之一背側蝕刻基板1402以產生(若干)開口以暴露一或多個導電軌1208，且將(若干)導電材料填充至(若干)開口中而形成導電結構1404。在一些實施例中，經暴露之一或多個導電軌1208可接觸(若干)源極/汲極區及/或(若干)閘極區。
藉由實例但非限制，首先，在基板1402之背側上形成光阻劑。使用一光罩暴露光阻劑之部分。接著，取決於是否使用一負或正光阻劑，移除光阻劑之暴露或未暴露部分以暴露基板1402之部分。接著，執行一蝕刻程序以移除基板1402之暴露部分。在一些實施例中，蝕刻程序包含使用氟碳氣體(諸如CF 4、CHF 3、C3F 8)、其他適合蝕刻氣體及/或其等之組合之一RIE程序，但本揭露不限於此。自背側蝕刻基板1402之暴露部分以暴露一或多個導電軌1208。此後，移除剩餘光阻劑。在一些實施例中，使用一電漿灰化或濕帶程序以移除剩餘光阻劑。在一些實施例中，在電漿灰化程序之後為在硫酸(H 2SO 4)溶液中之一濕浸以清潔基板1402之背側且移除剩餘光阻劑。
在移除剩餘光阻劑之後，自基板1402之背側形成具有(若干)開口之(若干)深度溝槽結構或(若干)深度通路結構以暴露基板1402之前側上之一或多個導電軌1208。接著，將(若干)導電材料(諸如Cu、Al、Ti、Ta、W、Nb、Mo、TiNiC、TaN、Ti/W或Ti/TiN)、任何其他已知導電或半導電材料或其等之組合填充至(若干)開口中以形成導電結構1404。由於(若干)深度溝槽/通路結構之(若干)開口具有暴露至基板1402之前側之足夠剖面區，故容易使(若干)經填充導電材料耦合至一或多個導電軌1208。
在一些實施例中，可藉由對基板1402及導電結構1404之底表面執行適合平坦化程序而使此等結構之底表面實質上共面。平坦化程序可係(例如)一CMP程序。另外或替代地，基板1402之一厚度可小於圖13中展示之基板1302之厚度。在一些實施例中，可使用一研磨程序(諸如一CMP程序或其他適合程序)研磨圖13中展示之基板1302以在形成導電結構1404之前形成基板1402。在此等實施例中，在研磨基板1402以減小其厚度之後，自背側蝕刻經研磨基板1402以產生(若干)開口以暴露一或多個導電軌1208。
圖15係根據本揭露之一例示性實施例之在整合一背側電源網格之後之一經部分製造半導體結構之一等角視圖。經部分製造半導體結構1500與經部分製造半導體結構1400之間之差異係經部分製造半導體結構1500包含金屬墊1522、電源網格導體1524及隔離結構1526。各金屬墊1522可位於基板1402與一對應電源網格導體1524之間以提供電源網格導體1524與基板1402中之導電結構1404之間之電連接。在一些實施例中，金屬墊1522以及電源網格導體1524可係一電源網格之一部分。在一些實施例中，可將電源網格導體1524直接連接至導電結構1404。
可使用光微影及蝕刻程序形成金屬墊1522。例如，在形成導電結構1404之後，可在基板1402之背側上方形成一光阻劑。使用一光罩暴露光阻劑之部分。接著，取決於是否使用一負或正光阻劑，移除光阻劑之暴露或未暴露部分以產生暴露至導電結構1404之(若干)開口。接著，將(若干)導電材料(諸如Cu、Al、Ti、Ta、W、Nb、Mo、TiNiC、TaN、Ti/W或Ti/TiN)、任何其他已知導電或半導電材料或其等之組合填充至(若干)開口中以形成金屬墊1522。此後，移除剩餘光阻劑。在一些實施例中，使用一電漿灰化或濕帶程序以移除剩餘光阻劑。在一些實施例中，在電漿灰化程序之後為在硫酸(H 2SO 4)溶液中之一濕浸以清潔基板1402之背側且移除剩餘光阻劑。
應注意，電源網格導體1524之結構僅係為了闡釋性目的，且不旨在限制本揭露之範疇。在一些實施例中，根據設計要求，可在不同方向上配置電源網格導體1524。例如，電源網格導體1524之結構可包含一平行電源軌結構以減少IR (電壓)下降，其中電源網格導體1524之一者(例如，一下電源網格導體)可與電源網格導體1524之另一者(例如，放置於下電源網格導體上方之一上電源網格導體)平行放置。
藉由將穿透一半導體基板之導電結構及位於半導體結構之一前側上之一介電區內之導電軌結構整合至一半導體晶片(或一積體電路)中，可在半導體基板之一背側上放置一或多個電源網格以透過導電結構(例如，TSV及/或TST)及導電軌結構對前側上之電路元件提供電力。換言之，由於導電軌結構可用於單元內連接(諸如(若干)閘極區、(若干)汲極區及(若干)源極區之至少兩個導電區之間之電連接)，故前側上之電路元件可由一或多個背側電源網格而非前側電源線供電，因此節約前側上之路由資源。例如，可在其他應用中使用原始地用作前側電源線之一或多個金屬導線。另外，由於導電軌結構可用於單元內連接，故導電結構不需要深至接觸前側上之導電區，且導電區不需要具有用於連接導電結構之凸部形狀。
藉由在第一側上進一步整合用於連接BEOL金屬導線之自對準通路結構，上金屬導線/層可與下金屬導線/層自對準以減少一半導體裝置/晶片(或一積體電路)之一前側上之未對準及介電崩潰(諸如時間相依介電崩潰(TDDB))。導電軌及導電結構之互連網路可減少相對於形成一或多個積體電路所需之面積之區且亦節約在半導體晶片之前側上使用之路由資源之一量。
圖16係根據本揭露之一例示性實施例之用於形成一非平面半導體裝置之一例示性方法之一流程圖。可執行在方法1600中之其他操作且可以一不同順序執行及/或變動方法1600之操作。
在操作1602處，形成一鰭狀結構且其自非平面半導體裝置之一基板之一前側突出。例如，如圖3中描述，形成鰭狀結構304且其自基板302之一前側突出。
在操作1604處，在基板之前側上形成一介電區，其中該介電區包括埋藏在介電區內且平行於鰭狀結構之一導電軌。例如，如圖5中描述，ILD 506形成於基板302上，且一或多個導電軌502埋藏於ILD 506內且平行於鰭狀結構304。
在操作1606處，在介電區中形成一第一開口以暴露導電軌。例如，如圖7中描述，溝槽702形成於經部分蝕刻ILD 602中以暴露形成於鄰近多晶矽閘極結構604之間之導電軌502之一或多者之部分。在另一實例中，如圖12中描述，溝槽形成於經部分蝕刻ILD 1210中以暴露導電軌1208 (諸如導電軌1208A及1208B)之一或多者之部分。
在操作1608處，在介電區上形成複數個導電區，其中該複數個導電區之一第一導電區透過第一開口而接觸導電軌。例如，如圖7及圖8中描述，磊晶源極/汲極終端802形成於經部分蝕刻ILD 602上，且磊晶源極/汲極終端802之磊晶源極/汲極終端802A及802B分別連接至導電軌區502A及502B。在另一實例中，如圖12中描述，閘極結構1216形成於經部分蝕刻ILD 1210上，且經配置以分別連接至導電軌1208A及1208B。
在操作1610處，自基板之一背側蝕刻該基板以形成一第二開口以暴露導電軌。例如，如圖14中描述，自一背側蝕刻基板1402以暴露一或多個導電軌1208。在一些實施例中，在自背側蝕刻基板1402之前，可(例如，藉由晶圓研磨)減小基板1402之一厚度以促進蝕刻程序。
在操作1612處，將一第一導電材料填充至第二開口中以在基板中形成一貫穿基板通路。例如，如圖14中描述，將(若干)導電材料填充至(若干)開口中以形成穿透基板1402之貫穿基板通路。
在一些實施例中，在於基板中形成一或多個貫穿基板通路之後，可將一電源網格導體連接至基板之背側以將一背側電源方案整合至非平面半導體裝置。另外或替代地，可將一金屬墊形成至基板之背側上以將電源網格導體電連接至貫穿基板通路。例如，如圖15中描述，一電源網格之一或多個電源網格導體1524可連接至導電結構1404 (例如，TSV及/或TST)。在一些實施例中，由於導電結構1404 (例如，TSV及/或TST)可電連接至一或多個導電軌1208 (其等電連接至一或多個導電區(例如，源極、閘極、及/或汲極區))，故一或多個電源網格導體1524可電連接至基板1402之前側上之一或多個導電區。
在一些實施例中，方法1600可包含用於在基板之前側上形成金屬導線與自對準通路之(若干)操作，諸如以下操作：在複數個導電區上形成一介電層，該介電層包含在一第一方向上延伸之一第一金屬導線，該第一金屬導線埋藏於介電層內且電連接至複數個導電區之一者；在介電層中形成一溝槽以暴露第一金屬導線，該溝槽在不同於第一方向之一第二方向上延伸；及將一第二導電材料沉積至溝槽中以形成一導電貫穿通路及一第二金屬導線，其中第一金屬導線透過導電貫穿通路而電連接至第二金屬導線。
例如，如圖13中描述，一介電層(包含介電層結構1320及介電層1326)可形成於金屬閘極結構1216及源極/汲極接點1218 (複數個導電區)上，其中一或多個金屬導線1324埋藏於介電層內且在一第一方向上延伸。一或多個金屬導線1324可電連接至(若干)導電區。在圖13中繪示之例示性實施例中，金屬導線1324可透過導電貫穿通路V0電連接至包含金屬閘極結構1216之一閘極區。接著，可在介電層中形成一溝槽以暴露金屬導線1324，其中溝槽在不同於第一方向之一第二方向上延伸，使得金屬導線1324及介電層結構1320暴露。可將(若干)導電結構沉積至溝槽中以形成一導電貫穿通路及一金屬導線，其中金屬導線1324透過導電貫穿通路而電連接至經形成金屬導線。例如，在圖13中繪示之例示性實施例中，一個金屬導線1324透過導電貫穿通路V1而電連接至一個金屬導線1328，且另一金屬導線1324可透過導電貫穿通路V2而電連接至另一金屬導線1328。
本文中描述之一些實施例可包含一種半導體裝置，其包含一基板、一介電區、複數個導電區、一第一導電軌及一導電結構。該介電區位於該基板上。該複數個導電區位於該介電區上。該第一導電軌位於該介電區內，且電連接至該複數個導電區之一第一導電區。該導電結構經配置以穿透該基板且形成於該第一導電軌下方。該導電結構電連接至該第一導電軌。
本文中描述之一些實施例可包含一種積體電路，其包含一基板、一介電區、一第一鰭式場效電晶體、一導電軌及一導電結構。該介電區位於該基板上。該第一鰭式場效電晶體包含位於該介電區上之一第一源極區、一第一閘極區及一第一汲極區。該導電軌位於該介電區內，且電連接至選自該第一源極區、該第一閘極區及該第一汲極區當中之一第一終端區。該導電結構經配置以穿透該基板且形成於該導電軌下方。該導電結構電連接至該導電軌。
本文中描述之一些實施例可包含一種用於形成一非平面半導體裝置之方法，其包含：形成自該非平面半導體裝置之一基板之一前側突出之一鰭狀結構；及在該基板之該前側上形成一介電區。該介電區包括埋藏在該介電區內且平行於該鰭狀結構之一導電軌。該方法可進一步包含：在該介電區中形成一第一開口以暴露該導電軌；在該介電區上形成複數個導電區，其中該複數個導電區之一者透過該第一開口而接觸該導電軌。該方法可進一步包含：自該基板之一背側蝕刻該基板以形成一第二開口以暴露該導電軌；及將一第一導電材料填充至該第二開口中以在該基板中形成一貫穿基板通路。
上文概述若干實施例之特徵，使得熟習此項技術者可較佳理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易使用本揭露作為用於設計或修改用於實行相同目的及/或達成本文中介紹之實施例之相同優點之其他程序及結構之一基礎。熟習此項技術者亦應意識到此等等效構造不脫離本揭露之精神及範疇且其等可在本文中做出各種改變、替代及更改而不脫離本揭露之精神及範疇。
100:半導體裝置 101:基板結構層 102:基板 102.1:基板 102.2:基板 102.3:基板 103:電晶體結構層 104:鰭狀結構 104.3:鰭狀結構 105:背側結構層 105.1:導電區 105.2:導電區 106:源極區 106.3:源極區 106.4:源極區 107:導電互連結構層 108:閘極區 108.3:閘極區 108.4:閘極區 110:汲極區 110.3:汲極區 110.4:汲極區 112:介電區 112.1:介電區 112.2:介電區 112.3:介電區 114:導電軌 114.1:導電軌 114.2:導電軌 114.3:導電軌 116:導電軌 116.3:導電軌 118:導電結構 118.1:導電結構 118.2:導電結構 118.3:導電結構 120:介電區/隔離區 122:導體 122.3:導體 122.4:導體 124:金屬導線 125:介電層 126:金屬導線 127:介電層 128:金屬導線 130:介電層 132:導電貫穿通路 134:導電貫穿通路 200:積體電路 201:積體電路 202:鰭式場效電晶體(finFET) 203.1.1-203.m.n:鰭式場效電晶體(finFET) 204:鰭式場效電晶體(finFET) 211:基板結構層 213:電晶體結構層 214.1-214.a:導電軌 215:背側結構層 218.1-218.b:導電結構 222.1-222.b:導體 221:基板結構層 223:電晶體結構層 225:背側結構層 300:經部分製造半導體結構 302:基板 304:鰭狀結構 306:硬遮罩 308:介電間隔件 310:晶種層結構 400:經部分製造半導體結構 402:間隙填充結構 410:晶種層結構 500:經部分製造半導體結構 502:導電軌 502A:導電軌區 502B:導電軌區 504:介電填料 506:層間介電質(ILD) 600:經部分製造半導體結構 602:經部分蝕刻層間介電質(ILD) 604:多晶矽閘極結構 700:經部分製造半導體結構 702:溝槽 800:經部分製造半導體結構 802:磊晶源極/汲極終端 802A:磊晶源極/汲極終端 802B:磊晶源極/汲極終端 900:經部分製造半導體結構 902:淺溝槽隔離(STI)結構 1000:經部分製造半導體結構 1002:金屬閘極結構 1100:經部分製造半導體結構 1102:經蝕刻淺溝槽隔離(STI)結構 1104:源極/汲極接點 1200:經部分製造半導體結構 1202:基板 1204:鰭狀結構 1206:經部分移除晶種層結構 1208:導電軌 1208A:導電軌 1208B:導電軌 1210:經部分蝕刻層間介電質(ILD) 1214:淺溝槽隔離(STI)結構 1216:金屬閘極結構 1218:源極/汲極接點 1300:經部分製造半導體結構 1320:介電層結構 1324:金屬導線 1326:介電層 1328:金屬導線 1330:介電層結構 1400:經部分製造半導體結構 1402:基板 1404:導電結構 1500:經部分製造半導體結構 1522:金屬墊 1524:電源網格導體 1526:隔離結構 1600:方法 1602:操作 1604:操作 1606:操作 1608:操作 1610:操作 1612:操作 H1:高度 H2:高度 V0:導電貫穿通路 V1:導電貫穿通路 V2:導電貫穿通路
當結合附圖閱讀時自以下詳細描述最佳理解本揭露之態樣。應注意，根據業界中之標準實踐，各種構件未按比例繪製。事實上，為了清楚論述起見，可任意增大或減小各種構件之尺寸。
圖1A繪示根據一些實施例之一例示性半導體裝置之一等角視圖。
圖1B繪示根據一些實施例之一例示性半導體裝置內之一介電區之一第一組態及配置之一等角視圖。
圖1C繪示根據一些實施例之一例示性半導體裝置內之一介電區之一第二組態及配置之一等角視圖。
圖2A及圖2B分別繪示根據一些實施例之一第一例示性積體電路及一第二例示性積體電路之等角視圖。
圖3係根據一些實施例之一經部分製造半導體結構之一等角視圖。
圖4係根據一些實施例之在開口中形成間隙填料且部分移除晶種層結構之後之一經部分製造半導體結構之一等角視圖。
圖5係根據一些實施例之在形成導電軌及層間介電填料之後之一部分製造之半導體結構之等角視圖。
圖6係根據一些實施例之在回蝕刻ILD層且在鰭片上方形成多晶矽閘極之後之一部分製造之半導體結構之一等角視圖。
圖7係根據一些實施例之在經部分蝕刻ILD中敞開一溝槽以暴露導電軌之部分之後之一部分製造之半導體結構之一等角視圖。
圖8係根據一些實施例之在形成源極/汲極終端之後之一部分製造之半導體結構之一等角視圖。
圖9係根據一些實施例之在形成淺溝槽隔離結構之後之一部分製造之半導體結構之一等角視圖。
圖10係根據一些實施例之在一閘極替換程序之後之一部分製造之半導體結構之一等角視圖。
圖11係根據一些實施例之在形成金屬源極/汲極接點之後之一部分製造之半導體結構之一等角視圖。
圖12係根據一些實施例之在沉積金屬閘極材料且形成源極/汲極接點之後之一部分製造之半導體結構之一等角視圖。
圖13係根據一些實施例之在沉積(若干)金屬閘極材料且形成源極/汲極接點之後之包含BEOL金屬導線與自對準通路之一經部分製造半導體結構之一等角視圖。
圖14係根據一些實施例之在形成BEOL金屬導線與自對準通路之後之一部分製造之半導體結構之一等角視圖。
圖15係根據一些實施例之在整合一背側電源網格之後之一部分製造之半導體結構之一等角視圖。
圖16係根據一些實施例之用於形成一非平面半導體裝置之一例示性方法之一流程圖。
100:半導體裝置
101:基板結構層
102:基板
103:電晶體結構層
104:鰭狀結構
105:背側結構層
106:源極區
107:導電互連結構層
108:閘極區
110:汲極區
112:介電區
114:導電軌
116:導電軌
118:導電結構
120:介電區/隔離區
122:導體
124:金屬導線
125:介電層
126:金屬導線
127:介電層
128:金屬導線
130:介電層
132:導電貫穿通路
134:導電貫穿通路

Claims (10)

  1. 一種用於形成一非平面半導體裝置之方法，其包括： 形成自該非平面半導體裝置之一基板之一前側突出之一鰭狀結構； 在該基板之該前側上沉積一介電區，其中該介電區包括埋藏在該介電區內且平行於該鰭狀結構之一第一導電軌； 蝕刻該介電區以在該介電區中形成一第一開口以暴露該第一導電軌及該介電區之一部分； 在該介電區上沉積多個導電區，其中該多個導電區之一第一導電區通過該第一開口而接觸該第一導電軌，且該第一導電區在該第一導電區接觸該介電區之該部分之頂表面之位準處接觸該第一導電軌之頂表面； 自該基板之背側蝕刻該基板以形成一第二開口以暴露該第一導電軌；及 將一第一導電材料填充至該第二開口中以在該基板中形成一貫穿基板通路。
  2. 如請求項1所述之方法，其進一步包括： 將一電源網格導體連接至該基板之背側，其中該電源網格導體通過該貫穿基板通路電連接至該第一導電軌。
  3. 如請求項1所述之方法，其進一步包括： 在該第一導電區上沉積一介電層，其中該介電層包括在一第一方向上延伸的一第一金屬導線，且該第一金屬導線埋藏在該介電層內且電連接至該多個導電區中的一第二導電區； 蝕刻該介電層以形成一溝槽以暴露該第一金屬導線，其中該溝槽在不同於該第一方向的一第二方向上延伸；以及 將一第二導電材料沉積至該溝槽中以形成一導電貫穿通路及一第二金屬導線，其中該第一金屬導線通過該導電貫穿通路電連接至該第二金屬導線。
  4. 如請求項1所述之方法，其中從該基板之背側蝕刻該基板以形成該第二開口以暴露該第一導電軌包括： 形成該第二開口以暴露該第一導電軌的相應底部部分與該鰭狀結構中的鰭片。
  5. 如請求項1所述之方法，其中該介電區進一步包括埋藏在該介電區內的一第二導電軌；該第一導電軌和該第二導電軌定位於該鰭狀結構的相對側處；從該基板之背側蝕刻該基板以形成該第二開口以暴露該第一導電軌包括： 形成該第二開口以暴露該第一導電軌、該第二導電軌的相應底部部分與該鰭狀結構中的鰭片。
  6. 一種用於形成一非平面半導體裝置之方法，其包括： 形成自該非平面半導體裝置之一基板之一前側突出之一鰭狀結構； 在該基板之該前側上沉積一晶種層結構，該晶種層結構與該鰭狀結構平行； 使用該晶種層結構作為晶種層沉積一第一導電軌； 在該第一導電軌上沉積一介電材料以形成包圍該第一導電軌之介電區； 蝕刻該介電區以暴露該第一導電軌； 在經暴露第一導電軌及該介電區之定位於該經暴露第一導電軌之相對側上之各自部分之各者上沉積一第一導電區； 自該基板之背側蝕刻該基板以形成一凹槽以暴露該第一導電軌；及 將一第一導電材料填充至該凹槽中以在該基板中形成一貫穿基板通路。
  7. 如請求項6所述之方法，其進一步包括： 將一電源網格導體連接至該基板之背側，其中該電源網格導體通過該貫穿基板通路電連接至該第一導電軌。
  8. 如請求項6所述之方法，其中自該基板之背側蝕刻該基板以形成該凹槽以暴露該第一導電軌包括： 蝕刻該基板以形成該凹槽以暴露該第一導電軌的相應底部部分與該鰭狀結構中的鰭片
  9. 一種用於形成一非平面半導體裝置之方法，其包括： 形成自該非平面半導體裝置之一基板之一前側突出之一鰭狀結構； 在該基板之該前側上沉積一導電軌及一層間介電質，該導電軌埋藏在該層間介電質內且定位於該鰭狀結構中之一鰭片之一側處； 蝕刻該層間介電質以在該介電區中形成一凹槽以暴露該導電軌之頂部部分； 在該介電區上沉積一第一導電區以通過該凹槽接觸該導電軌； 自該基板之背側蝕刻該基板以暴露該導電軌之各自底部部分及該鰭片；及 在該導電軌之該各自底部部分及該鰭片上沉積一第一導電材料以在該基板中形成一貫穿基板通路。
  10. 如請求項9所述之方法，其進一步包括： 將一電源網格導體連接至該基板之背側，其中該電源網格導體通過該貫穿基板通路電連接至該導電軌。
TW111117026A 2018-05-30 2019-05-28 整合背側電源網格的半導體裝置及用於形成非平面半導體裝置之方法 TWI835129B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592922P 2017-11-30 2017-11-30
US201762592744P 2017-11-30 2017-11-30
US15/993,149 2018-05-30
US15/993,149 US10700207B2 (en) 2017-11-30 2018-05-30 Semiconductor device integrating backside power grid and related integrated circuit and fabrication method

Publications (2)

Publication Number Publication Date
TW202232701A true TW202232701A (zh) 2022-08-16
TWI835129B TWI835129B (zh) 2024-03-11

Family

ID=

Also Published As

Publication number Publication date
KR20190064523A (ko) 2019-06-10
CN110021664B (zh) 2022-08-16
US11121256B2 (en) 2021-09-14
US20200388706A1 (en) 2020-12-10
US10763365B2 (en) 2020-09-01
US20190164882A1 (en) 2019-05-30
US20210384351A1 (en) 2021-12-09
US10804402B2 (en) 2020-10-13
CN110556362A (zh) 2019-12-10
CN110021664A (zh) 2019-07-16
US20210028311A1 (en) 2021-01-28
TW202005031A (zh) 2020-01-16
US11532751B2 (en) 2022-12-20
US20190165178A1 (en) 2019-05-30
US10700207B2 (en) 2020-06-30
TWI767123B (zh) 2022-06-11
KR102166904B1 (ko) 2020-10-19
US11495687B2 (en) 2022-11-08
US20200303551A1 (en) 2020-09-24
US20190165177A1 (en) 2019-05-30

Similar Documents

Publication Publication Date Title
TWI767123B (zh) 整合背側電源網格的半導體裝置及其相關的積體電路與製造方法
TWI715266B (zh) 積體電路結構的形成方法及積體電路結構
US20240063125A1 (en) Backside power rail structure and methods of forming same
TW202008511A (zh) 積體電路裝置的形成方法
US11664374B2 (en) Backside interconnect structures for semiconductor devices and methods of forming the same
US11728244B2 (en) Semiconductor device and method for forming the same
US11810917B2 (en) Self-aligned etch in semiconductor devices
CN106531686B (zh) 互连结构和其制造方法及半导体器件
US11799002B2 (en) Semiconductor devices and methods of forming the same
TWI777359B (zh) 半導體元件與其製造方法
TWI775278B (zh) 半導體裝置及其製作方法
US20220367454A1 (en) Backside Interconnect Structures for Semiconductor Devices and Methods of Forming the Same
US20240021684A1 (en) Semiconductor devices and methods of forming the same
KR102568602B1 (ko) 반도체 디바이스 및 방법
US11942390B2 (en) Thermal dissipation in semiconductor devices
TW202013471A (zh) 形成半導體裝置的方法
US20220328363A1 (en) Dual-Side Power Rail Design and Method of Making Same
US11355410B2 (en) Thermal dissipation in semiconductor devices
US11862561B2 (en) Semiconductor devices with backside routing and method of forming same
TW201906074A (zh) 被動裝置結構及其製造方法
TWI835129B (zh) 整合背側電源網格的半導體裝置及用於形成非平面半導體裝置之方法
TW202230530A (zh) 半導體結構與其形成方法
US20240194559A1 (en) Thermal dissipation in semiconductor devices
TWI840523B (zh) 積體電路裝置與其形成方法
US20240079239A1 (en) Etch Stop Region for Semiconductor Device Substrate Thinning