TW202232612A - 電子元件封裝結構、其製造方法及半成品組合體 - Google Patents

電子元件封裝結構、其製造方法及半成品組合體 Download PDF

Info

Publication number
TW202232612A
TW202232612A TW111103787A TW111103787A TW202232612A TW 202232612 A TW202232612 A TW 202232612A TW 111103787 A TW111103787 A TW 111103787A TW 111103787 A TW111103787 A TW 111103787A TW 202232612 A TW202232612 A TW 202232612A
Authority
TW
Taiwan
Prior art keywords
anode
cathode
conductive thin
substrate
conductive
Prior art date
Application number
TW111103787A
Other languages
English (en)
Other versions
TWI836337B (zh
Inventor
鍾宇鵬
李家偉
曹哲之
Original Assignee
智威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 智威科技股份有限公司 filed Critical 智威科技股份有限公司
Publication of TW202232612A publication Critical patent/TW202232612A/zh
Application granted granted Critical
Publication of TWI836337B publication Critical patent/TWI836337B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/08—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/14—Structural combinations or circuits for modifying, or compensating for, electric characteristics of electrolytic capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本發明公開一種電子元件封裝結構、其製造方法及適用於電子元件封裝結構的一種半成品組合體。電子元件封裝結構包括多個保護基板、一第一電容芯子、一絕緣膠材、一陽極端子以及一陰極端子。多個保護基板彼此間隔地疊放設置，並且相鄰的任兩個保護基板之間設置有一導電薄材。第一電容芯子設置於多個保護基板之間並共同形成一夾層結構。第一電容芯子包含一陰極與一陽極。一絕緣膠材填滿多個保護基板及第一電容芯子之間的空隙，並與多個保護基板及第一電容芯子共同形成一扁平體結構。陽極端子與陰極端子位於扁平體結構的相對兩端。

Description

電子元件封裝結構、其製造方法及半成品組合體
本發明涉及一種電子元件封裝結構、其製造方法及一種適用於電子元件封裝結構的半成品組合體，特別是涉及包含電容芯子的一種電子元件封裝結構、其製造方法及一種半成品組合體。
現有的固體電解電容器具有低矮、高電容、低ESR（等效串聯電阻）的特點，因此其適合在小尺寸的高頻電子系統中進行表面貼裝（組裝）。進一步地說，現有的固體電解電容元件通常是由一個或多個固體電解電容芯子堆疊在一起，並用絕緣材料包裝而成。此外，固體電解電容芯子的電極（陽極和陰極）將通過多個電觸點以連接到封裝外表面上的端子。
需要說明的是，現有的固體電解電容芯子（以下簡稱為：電容芯子）通常由鋁基形成，並且上述鋁基的大部分表面被蝕刻以對應形成多個深孔，進而增加有效表面積。而一層非常薄的氧化鋁形成於具有多個深孔的鋁基的表面上，以作為電容芯子的介電介面。此外，在電容芯子的電介質介面上，連續的導電聚合物（固體電解質）和導電塗層（通常是碳粉和銀顆粒黏合劑）將被沉積下來並對應成為陰極，而鋁基的主體將作為陽極。其中，鋁基一端未沉積導電聚合物，而塗層的一小部分將用於陽極的外部連接。
進一步地說，如圖1所示，圖1為一個典型的固體電解電容芯子10的剖面示意圖，其自固體電解電容芯子10的陽極11到陰極12進行剖面。其中，電介質介面14在鋁基15的表面，並且導電聚合物層16覆蓋了電介質介面14，而導電塗層於最外側表面12以銀膠覆蓋在導電聚合物層16上。因此，在其外部視圖中，如圖2A中的元件10A所示，大部分的表面區域被銀膠12覆蓋在陰極層（圖未標）上，而陽極11在一端。
需要說明的是，在陽極11和陰極12的區域之間通常塗有屏障塗層，以防止陽極11和陰極12這兩個區域之間的短路。舉例來說，如圖2A中的屏障塗層13A所示，並且屏障塗層13A的寬度可以很窄，或者如圖2B中的屏障塗層13B所示，屏障塗層13B的寬度也可以很寬以覆蓋陽極的大部分區域，除了陽極端的尖端面11B。
需要強調的是，現有的固體電解電容裝置的封裝，是將一個或多個電容芯子10封裝在絕緣材料中，並將陽極11和陰極12與外部端子電性連接。然，由於電容芯子10的電容設置於電介質介面14，對於固定尺寸的鋁基15來說，電介質介面14覆蓋於鋁基15的表面積較佳可以是最大化。因此，陽極末端的暴露面積相對較小。此外，為了最大限度地減少包裝電容器裝置的面積和外形，最好使包裝外殼盡可能地靠近電容芯子。
由於上述原因，目前在儘量減少電容器包裝方面有兩個挑戰。 首先是第一個挑戰，外部終端最好盡可能地靠近陽極和陰極，連接導體的尺寸應最小。但由於陽極區域很小，在這個小區域建立和保持良好的電氣連接成為一個挑戰。此外，當多個電容芯子堆疊在一起，以增加設備的總電容時，這個陽極連接問題將變得更加關鍵。舉例來說，如圖2A至圖2C所示，可知陽極連接必須在陽極末端11B的尖端面進行，因為該處是唯一可用於進行電接觸的暴露區域。
然，使情況進一步複雜化的是，由於金屬鋁的高活性，在暴露的陽極表面和尖端區域上總是有一層非常薄的氧化鋁薄膜。這層氧化膜不僅影響了導電性，而且還妨礙了與任何外部終端的有效等電位化。
其次是第二個挑戰，包裹電容芯子的絕緣材料應盡可能地薄。但是傳統的封裝工藝（如：通過傳遞模塑成型（transfer molding）的模塑工藝（molding compound））使用大壓力驅使與高黏性材料流動入模成型。而為了製造薄的絕緣材料，必須減少模具壁和電容芯子之間的間距，但在相同的材料流率下，這會增加電容芯子上的黏性應力。使用壓縮成型(compression molding) 的工藝可以減少壓力流，但仍不能將其消除。另外有模壓成型(sheet compound molding) 的工藝，也涉及到高壓力。
承上所述，因為固體電解電容芯子通常缺乏良好的機械強度，並且因為上述種種因素，使得在不損壞電容芯子或電極連接的情況下包裝薄型電容器變得極為困難。
目前針對上述技術問題，已有許多人針對其而提出對應的解決辦法。舉例來說，如日本專利號JP 8 (1996)-273983 A（JPH09273983A）所載，該專利描述了一種在每個電容芯子的陽極表面上形成金屬電鍍層的方法，並將多個堆疊的電容芯子的陽極連接到進一步連接到另一電鍍層。
舉例來說，如美國專利號6,392,869 B2（US6392869B2）所載，並參照該專利中的圖1B、圖2A、圖2B和專利中的相應描述，可知該專利描述了一種用於多個電容芯子的緊湊包裝。電容芯子通過導電膠堆疊在一起，並黏合在具有作為陰極外部端子的延伸部分的導體上面；接著，帶有陰極導體終端的堆疊物被絕緣材料所包裹；而後，對陽極端進行拋光，以顯示出堆疊的電容芯子的陽極端尖端面露出；接著，採用鋅置換工藝(zincate or zinc substitution)，去除暴露的尖端面上的氧化鋁膜；而後，通過無電鍍在尖端面上塗上一層鎳；接下來，通過無電鍍再塗上一層金；接著，在電容芯子的尖端面上塗上一層導電樹脂。通過上述各項製程，已經覆蓋了金和鎳以及周圍的絕緣材料對應形成一個陽極導電彈性體，即陽極終端。
舉例來說，如美國專利號10,340,092 B2（US10340092B2），所載，該專利描述了另一種用於多個電容芯子的緊密封裝。與美國專利號6,392,869 B2（US6392869B2）所載內容相似。美國專利號10,340,092 B2（US10340092B2）所載的電容芯子能通過導電膠堆疊並黏合在一起，而位於基底基板一側的前導層將被用作陰極。其中，包括前導層在內的元件通過壓縮成型，進而被絕緣材料完全包裹和覆蓋；接著，帶有組裝好的電容器體的基座被切割成單個電容器體；而後，對電容器體進行滾壓拋光，使每個電容器體的角和邊緣都被磨圓，並使陰極前導層的尖端面和電容芯子的陽極都暴露出來；隨後，與美國專利號6,392,869 B2（US6392869B2）所載內容類似，採用鋅置換工藝與陽極金屬鋁進行電連接，然後再進行無電解鎳電鍍。然而，如美國專利號10,340,092 B2（US10340092B2）所載內容及其圖2、圖8所示，陽極端子不是導電樹脂，而是通過無電鍍銅、鎳和錫製成。
承上所述，儘管有針對上述問題已發展有上述諸種技術手段，電子工業和市場仍然需要低輪廓、低ESR（等效串聯電阻）和高可靠性的固體電解電容器。再者，由於器件組裝過程中焊料回流的熱效應，微尺度的裂紋或脫落或分層會增加ESR（等效串聯電阻）並降低電容器的可靠性。因此，需要更好的封裝結構和更具成本效益的製造工藝。
本發明實施例針對現有技術的不足提供一種電子元件封裝結構、其製造方法及一種半成品組合體，其能有效地改善現有的封裝結構所可能產生的缺陷。
本發明實施例公開一種電子元件封裝結構的製造方法，其包括：第一提供步驟：提供一底部基板；其中，所述底部基板的一上表面定義有多個第一預定位置，並且對應於多個所述第一預定位置的所述底部基板的所述上表面進一步設置有多個導電薄材，而多個所述導電薄材上塗佈有一導電連接材料；設置步驟：放置多個電子芯件於多個所述導電薄材上的所述導電連接材料上；第二提供步驟：提供一頂部基板；其中，所述頂部基板的一下表面定義有多個第二預定位置，並且對應於多個所述第二預定位置的所述頂部基板的所述下表面設置有多個所述導電薄材，而多個所述導電薄材上塗佈有所述導電連接材料；疊合步驟：間隔地疊放設置所述頂部基板於所述底部基板上，使多個所述電子芯件位於所述頂部基板與所述底部基板之間；其中，所述底部基板的邊緣超出所述頂部基板對其正投影所形成的一投影區域，並且超出所述投影區域的所述底部基板的部分所述上表面定義為一置膠區域；第一硬化步驟：使所述導電連接材料硬化，進而使所述頂部基板與所述底部基板及多個所述電子芯件連接並對應形成一基本組合體；其中，所述基本組合體的內部空間形成有一通道，其連通於所述置膠區域；填膠步驟：自所述置膠區域將一絕緣膠材填滿所述通道，以對應將多個所述電子芯件包埋於所述頂部基板與所述底部基板之間；第二硬化步驟：使所述絕緣膠材硬化，進而使所述基本組合體與所述絕緣膠材對應形成一第一半成品組合體；切削步驟：切削所述第一半成品組合體並對應開出多個槽孔開口，使所述底部基板上的多個所述導電薄材與所述頂部基板上的多個所述導電薄材部份露出，並對應形成一第二半成品組合體；成膜步驟：於所述第二半成品組合體上形成一導電膜並對應形成多個元件端子，使所述第二半成品組合體與多個所述元件端子對應形成一第三半成品組合體；其中，多個元件端子連通於露出的多個所述導電薄材；以及切割步驟：切割所述第三半成品組合體以對應形成多個電子元件封裝結構。
本發明實施例公開一種電子元件封裝結構的製造方法，其包括：(a)     提供一第一板材為底部基板，其上表面的多個預定位置包含導電薄材，並於所述導電薄材的部份面積塗佈一結合材料；(b)將多個電子芯件放置於所述上表面的多個預定位置的所述導電薄材上的結合材料上；(c)提供一第二板材為頂部基板，其下表面的多個預定位置包含導電薄材，並於所述導電薄材的部份面積塗佈所述結合材料，然後將所述頂部基板疊合於前述底部基板上，使所述多個電子元件置於所述頂部基板與所述底部基板之間，並使所述底部基板的邊緣附近的一部份上表面裸露為置膠區域；(d)使所述結合材料硬化而將所述頂部基板與所述底部基板及所述多個電子芯件結合形成一基本組合體，其內部的空間形成與前述置膠區域相連通的通道；(e)將一絕緣膠材由所述置膠區域填入前述通道，將所述多個電子芯件包埋於所述頂部基板與所述底部基板之間；(f)使所述絕緣膠材硬化而使所述基本組合體與所述絕緣膠材形成一第一半成品組合體；(g)在所述第一半成品組合體上以切削製程開出多個槽孔開口，使所述頂部基板與所述底部基板的導電薄材的一部份露出，形成一第二半成品組合體；(h)在所述第二半成品組合體上的特定位置形成導電膜，與前述露出的導電薄材連通，然後在其上形成元件端子，形成一第三半成品組合體；(i)將前述第三半成品組合體切割分開為多個電子元件封裝結構。
優選地，所述絕緣膠材的填入過程係於所述置膠區域置膠使所述絕緣膠材因毛細現像流入而充滿前述通道。
優選地，所述電子芯件包含電容芯子，其包含一陽極與一陰極；所述陰極由所述結合材料與前述底部基板與頂部基板上的導電薄材結合；所述第二半成品組合體上的多個槽孔開口使所述陽極的一部份露出；所述形成導電膜的過程在前述露出的陽極的一部份表面先鍍上一層鋅，再鍍上一層鎳；所述形成元件端子的過程形成陽極端子與陰極端子，所述陽極端子經由前述鎳層導電膜連接所述電容芯子的陽極，所述陰極端子經由前述導電薄材連接所述電容芯子的陰極。
本發明實施例公開一種半成品組合體，適用於一電子元件封裝結構，所述半成品組合體包括：多個保護基板，彼此間隔地疊放設置，並且相鄰的任兩個所述保護基板之間定義有多個預定位置，而對應於多個所述預定位置的每個所述保護基板的表面上進一步設置有多個導電薄材；其中，相鄰的任兩個所述保護基板中的其中一個所述保護基板的邊緣，超出另一個所述保護基板對其正投影所形成的一投影區域，並且超出所述投影區域的所述保護基板的部分所述表面定義為一置膠區域；多個電子芯件，位於多個所述保護基板之間，並且多個所述電子芯件設置於多個所述預定位置；其中，每個所述電子芯件包含多個接點；一導電連接材料，連接於多個所述導電薄材及部分所述接點；一絕緣膠材，填滿多個所述保護基板及多個所述電子元件之間的空隙；以及多個槽孔開口，穿過多個所述保護基板以及所述絕緣膠材，並且多個所述槽孔開口能用來使連通於所述電子芯件的部分所述接點的多個所述導電薄材露出。
本發明實施例公開一種半成品組合體，其包含：底部基板與頂部基板等至少兩片上下相疊的保護基板，其表面的多個預定位置包含導電薄材，所述底部基板的邊緣附近的一部份上表面裸露為置膠區域；多個電子芯件，置於所述頂部基板與所述底部基板之間的多個預定位置，所述電子芯件的至少一部份接點以一導電結合材料與所述導電薄材結合；一絕緣膠材填入填滿所述頂部基板與所述底部基板及所述多個電子芯件之間的空隙通道；多個槽孔開口穿過所述頂部基板與所述底部基板及所述絕緣膠材，使與所述電子芯件的接點相連通的導電部份露出。
優選地，所述電子芯件包含電容芯子，其接點包含一陽極與一陰極；所述陰極與前述保護基板上的導電薄材結合；所述多個槽孔開口使所述陽極的一部份露出，露出的陽極表面鍍有一層鋅。
優選地，所述保護基板為全銅基板，所述導電薄材為將該全銅基板蝕刻後形成。
本發明實施例公開一種電子元件封裝結構，其包括：多個保護基板，彼此間隔地疊放設置，並且相鄰的任兩個所述保護基板之間定義有一預定位置，而對應於所述預定位置的每個所述保護基板的表面上進一步設置有多個導電薄材；一第一電容芯子，設置於所述預定位置，並與多個所述保護基板共同形成一夾層結構；其中，所述第一電容芯子包含一陰極與一陽極；一絕緣膠材，填滿多個所述保護基板及所述第一電容芯子之間的空隙，並與多個所述保護基板及所述第一電容芯子共同形成一扁平體結構；一陽極端子，位於所述扁平體結構的一端；一陰極端子，位於所述扁平體結構位置遠離所述陽極端子的另一端；以及一導電連接材料，連接於每個保護基板上的多個所述導電薄材及所述陰極的一部份；其中，多個所述導電薄材的一部份延伸並連接於所述陰極端子，而所述陰極端子是以鍍銅的方式連接並形成於多個所述導電薄材；其中，所述陽極的一部份連接於所述陽極端子，並且所述陽極端子是以形成一導電膜的方式連接並形成於所述陽極的一部份。
本發明實施例公開一種電子元件封裝結構，其包括：底部基板與頂部基板等至少兩片上下相疊的保護基板，其表面的預定位置包含導電薄材；至少一第一枚電容芯子，置於所述保護基板之間的預定位置，形成一夾層結構；一毛細充填絕緣膠材填滿所述保護基板及所述電容芯子之間的空隙，形成一扁平體結構；一陽極端子與一陰極端子，分別位於前述扁平體結構的相對兩端；所述電容芯子其接點包含一陽極與一陰極，所述陰極之一部份以一導電結合材料與前述保護基板上的導電薄材結合，該導電薄材延伸到前述扁平體結構的陰極端子一端，所述陰極端子以鍍銅與該導電薄材連接形成，所述陽極之一部份位於前述扁平體結構的陽極端子一端，所述陽極端子以與所述陽極之一部份連接的導電膜形成。
優選地，所述保護基板為全銅基板，所述導電薄材為將該全銅基板蝕刻後形成。
優選地，所述電容元件封裝結構進一步包含至少一第二枚電容芯子，疊置於所述第一枚電容芯子之上，所述底部基板與所述頂部基板之間，形成一多層芯子結構，兩枚電容芯子的陰極連接到同一所述陰極端子，陽極連接到同一所述陽極端子。
優選地，所述電容元件封裝結構進一步包含一中層基板，置於所述兩枚電容芯子之間，所述中層基板包含相互分離的一組陽極端導電薄材與一組陰極端導電薄材，所述陰極端導電薄材與所述兩枚電容芯子的陰極以所述導電結合材料連接，所述陽極端導電薄材與所述陽極端子連接。
優選地，所述導電膜包含直接鍍於所述陽極之一部份表面上的鋅層及再鍍於鋅層上的鎳層。
優選地，所述陽極之上下兩面進一步包含陽極側的導電結合材料將之與所述底部基板與所述頂部基板結合，也與陽極端子結合，以增進結構的強度。
優選地，所述底部基板與頂部基板靠陽極端進一步包含面向外側的陽極側導電薄材，所述導電膜覆蓋上述陽極側導電薄材、前述扁平體結構的陽極端端面與側面，形成五面包覆的陽極端子，以增進結構的強度；所述底部基板與頂部基板靠陰極端進一步包含面向外側的陰極側導電薄材，所述陰極端子包覆上述陰極側導電薄材、前述扁平體結構的陰極端端面與側面，以增進結構的強度。
本發明的其中一有益效果在於，本發明所提供的所述電子元件封裝結構、其製造方法及所述半成品組合體，其能通過“所述絕緣膠材填滿多個所述保護基板及所述第一電容芯子之間的空隙”的技術方案，以獲得低輪廓、低ESR（等效串聯電阻）和高可靠性的固體電解電容器。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
以下是通過特定的具體實施例來說明本發明所公開有關“電子元件封裝結構、其製造方法及半成品組合體”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。此外，以下如有指出請參閱特定圖式或是如特定圖式所示，其僅是用以強調於後續說明中，所述及的相關內容大部份出現於該特定圖式中，但不限制該後續說明中僅可參考所述特定圖式。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。
應當可以理解的是，雖然本文中可能會使用到“第一”、“第二”、“第三”等術語來描述各種元件或者信號，但這些元件或者信號不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件，或者一信號與另一信號。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
[第一實施例]
請參閱圖3至圖5所示，其為本發明的第一實施例，需先說明的是，本實施例所對應到的附圖及其所提及的相關數量與外形，僅用來具體地說明本發明的實施方式，以便於了解本發明的內容，而非用來侷限本發明的保護範圍。
如原圖3所示，本發明第一實施例提供一種電子元件封裝結構100，其包括：一第一電容芯子10、多個保護基板20、一陽極端子30、一陰極端子40、一導電連接材料50、一絕緣膠材60、一外部陽極端子70以及一外部陰極端子80，但本發明不限於此。舉例來說，於本發明的其他實施例中，所述電子元件封裝結構100也可以不包含有所述外部陽極端子70以及所述外部陰極端子80。
以下為方便說明與理解，將依序說明多個所述保護基板20、所述第一電容芯子10、所述陽極端子30、所述陰極端子40、所述外部陽極端子70以及所述外部陰極端子80，並適時地說明上述各元件及所述導電連接材料50以及所述絕緣膠材60之間的相對位置關係。
需要事先聲明的是，為方便說明與理解，圖4中未繪示有所述陽極端子30、所述陰極端子40、所述導電連接材料50以及所述絕緣膠材60，但實際上，上述元件仍存在於所述電子元件封裝結構100，為避免誤會，特此聲明。
如圖3所示，於本實施例中，多個所述保護基板20彼此間隔地疊放設置，本例中每個所述保護基板20為一絕緣板體，而多個所述保護基板20的數量較佳為兩個，但本發明不限於此。舉例來說，於本發明的其他實施例中，每個所述保護基板20也可以為其他材料製成的基板，並且多個所述保護基板20的數量可以依實際需求進行調整。
需要說明的是，為方便理解與說明，以下將以兩個所述保護基板20進行說明，但實際上多個所述保護基板20中的任兩個相鄰的所述保護基板20也能套用以兩個所述保護基板20所做的說明，特此聲明。
進一步地說，相鄰的兩個所述保護基板20之間定義有一預定位置（圖3未標），並且於本實施例中，對應於所述預定位置的每個所述保護基板20的表面上進一步設置有多個導電薄材21及未覆蓋於多個所述導電薄材21的一絕緣材料（圖未繪），但本發明不限於此。舉例來說，於本發明的其他實施例中，所述保護基板20也可以是導電材料如銅金屬，多個所述導電薄材21也可以是通過蝕刻導電金屬保護基板20後形成。
具體來說，如圖3及圖4所示，於本實施例中，每個所述保護基板20的外表面設置有四個所述導電薄材21，而每個所述保護基板20上的四個所述導電薄材21的分別被定義為：一第一外部導電薄材21AO、一第二外部導電薄材21CO、一內陽極導電薄材21AI、一內陰極導電薄材21CI。其中，上述四個導電薄材於本實施例中較佳為銅製導體墊，並且多個所述導電薄材的數量也可以依實際需求進行調整，本發明不限於此。
更詳細地說，所述第一外部導電薄材21AO及所述第二外部導電薄材21CO設置於所述保護基板20的一上表面22，而所述內陽極導電薄材21AI及所述內陰極導電薄材21CI設置於所述保護基板20的一下表面23。
多個所述保護基板20介紹至此，以下將開始介紹所述第一電容芯子10。如圖3及圖4所示，所述第一電容芯子10設置於相鄰的任兩個所述保護基板20之間，並且所述第一電容芯子10包含一陽極11、一陰極12及位於所述陽極11與所述陰極12之間的一屏障塗層13，而所述陰極12的一部份能以所述導電連接材料50（如：銀或銅膏）連接於每個所述保護基板20上的多個所述導電薄材。
進一步地說，所述第一電容芯子10設置於所述預定位置，並且所述絕緣膠材60（低黏度的環氧樹脂材料）填滿兩個所述保護基板20及所述第一電容芯子10之間的空隙。其中，所述第一電容芯子10能與兩個所述保護基板20共同形成一夾層結構，並且所述第一電容芯子10也能與所述絕緣膠材60及兩個所述保護基板20及共同形成一扁平體結構。
此外，如圖3所示，所述導電連接材料50設置於所述陰極12的相反兩側，並且兩個所述保護基板20的兩個所述內陰極導電薄材21CI分別能設置於上述導電連接材料50上，並延伸地設置且切齊於所述第一電容芯子10的所述陰極12的一端，進而使所述陰極12的一部份能通過所述導電連接材料50電性連接於所述內陰極導電薄材21CI。
所述第一電容芯子10介紹至此，以下將開始介紹所述陽極端子30以及所述陰極端子40。如圖3所示，所述陽極端子30位於所述扁平體結構的一端，並且所述陰極端子40位於所述扁平體結構位置遠離所述陽極端子30的另一端，而所述陽極端子30及所述陰極端子40分別呈C字型。換句話說，所述陽極端子30以及所述陰極端子40分別位於多個所述保護基板20的共同且相互對應的兩端。
進一步地說，所述陽極端子30是以形成一導電膜的方式連接並形成於所述陽極11的一部份，並且所述陽極端子30於本實施例中為一銅導電膜且連接所述第一外部導電薄材21AO及所述內陽極導電薄材21AI，進而使所述陽極端子30能電性連接到所述陽極11；所述陰極端子40是以鍍銅的方式連接並形成於所述第二外部導電薄材21CO及所述內陰極導電薄材21CI，進而使所述陰極端子40能電性連接到所述陰極12。
所述陽極端子30及所述陰極端子40介紹至此，以下將開始介紹所述外部陽極端子70以及所述外部陰極端子80。如圖3及圖5所示，扣除所述外部陽極端子70以及所述外部陰極端子80的所述電子元件封裝結構100可被視為一絕緣體101，並且所述外部陽極端子70以及所述外部陰極端子80分別形成於所述陽極端子30以及所述陰極端子40相對遠離所述第一電容芯子10的一側，而所述外部陽極端子70以及所述外部陰極端子80還分別包裹於被視為所述絕緣體101的至少三個側面。
進一步地說，於本實施例中，所述外部陽極端子70以及所述外部陰極端子80能用來進一步增加所述陽極端子30或所述陰極端子40的金屬厚度和強度，並且所述外部陽極端子70以及所述外部陰極端子80較佳為在所述陽極端子30以及所述陰極端子40上額外電鍍所形成的銅金屬層，但本發明不限於此。於本發明的其他實施例中，所述外部陽極端子70以及所述外部陰極端子80也可以由其他金屬製成。
需要說明的是，當所述第一電容芯子10的所述陽極11與所述陰極12分別連接到所述陽極端子30及所述陰極端子40並覆蓋有無電解銅後，就可以再進一步鍍上所述銅金屬層以對應形成所述外部陽極端子70以及所述外部陰極端子80。此外，當額外電鍍的所述銅金屬層電鍍完畢後，還可進一步鍍上一錫金屬層（圖未繪）以保護所述銅金屬層。
需要補充說明的是，於本實施例中，所述內陽極導電薄材21AI也可以選擇性地不被設置，但若設置有所述內陽極導電薄材21AI，其可有效幫助增加鍍銅後的所述陽級端子30的黏附強度。
上述第一實施例對本發明的所述電子元件封裝結構100描述，基本上是以片式鋁固體電解電容器為例來說明。鋁基固體電解電容器以鋁為陽極，其氧化膜影響導電性造成向外連結導電端子的困難已如發明背景所述。故較佳的方法是採用鋅置換法(zinc substitution 或 zincate treatment)，先鍍ㄧ層鋅，再置換為鎳，即可鍍銅。方法詳述於第二實施例中。但本發明不限於封裝鋁基固體電解電容芯子。舉例來說，本發明的所述電子元件封裝結構100也可以用於鉭電容器（或稱鉭電解電容器），而對應於上述第一實施例之工藝、電容器結構和中間裝配結構也可以應用於其他類型的電子器件的封裝。
鉭電容芯子是採用多孔鉭結構作為陽極，並在多孔鉭結構的孔隙表面塗抹氧化錳作為導電電解質陰極，鉭陽極結構向外連結則透過一鉭絲，如圖2C中11T所示。外部端子與陽極鉭絲的連通可以通過對鉭絲的尖端表面11TC電鍍或真空濺射沉積一層鎳或銅的塗層，或者應用銀膠粘劑來進行連接。另外，也可以先用焊接或壓合方式將一小片鎳或銅與陽極鉭絲結合，然後外端子的銅可以直接電鍍於此鎳或銅片上。
[第二實施例]
請參閱圖6A至圖6C所示，其為本發明的第二實施例，需先說明的是，本實施例類似於上述第一實施例，所以兩個實施例的相同處則不再加以贅述（如：所述保護基板20）；再者，本實施例對應附圖所提及的相關數量與外型，僅用來具體地說明本發明的實施方式，以便於了解本發明的內容，而非用來侷限本發明的保護範圍。
需事先說明的是，為方便理解與說明，本實施例的圖6A至圖6C未如第一實施例的圖3繪示有所述外部陽極端子70以及所述外部陰極端子80，但本發明不限於此。本實施例的所述電子元件封裝結構100實際上仍包含有所述外部陽極端子70以及所述外部陰極端子80，特此說明。
如圖6C所示，本實施例相較於上述第一實施例，其主要差別在於詳述所述陽極端子30（所述導電膜）進一步包含一鋅層（圖未繪）及一鎳層31，所述鋅層鍍於所述陽極11的一尖端表面11A上，所述鎳層31鍍於所述鋅層上，而所述第二外部導電薄材21CO及所述內陰極導電薄材21CI的一部分延伸並連接於所述陰極端子30。
以下為進一步幫助理解與說明，將說明所述鋅層及所述鎳層31的詳細形成過程。首先，如圖6A所示，所述第一電容芯子10、多個所述保護基板20以及所述絕緣膠材60共同形成一第一半成品組合體，並且所述第一半成品組合體的兩端將分別被加工，以使其表面被平坦化，並使所述第一電容芯子10的所述陽極11的所述尖端表面11A及多個所述保護基板20上的所述導電薄材露出。
而後，如圖6B所示，所述鋅層通過鋅取代反應（Zinc Substitution process）先沉積於所述尖端表面11A，所述鎳層31再通過無電鍍鎳轟擊反應（Electroless Nickel Plating Strike process）鍍於所述鋅層上。其中，當無電鍍鎳轟擊反應進行時，不會將金屬鎳鍍在屬於非導電體的所述保護基板20的所述上表面22及所述下表面23或所述絕緣膠材60上，也不會鍍到屬於銅墊的所述第一外部導電薄材21AO及所述第二外部導電薄材21CO上，因為銅對無電鍍鎳沒有催化作用。
接著，如圖6C所示，不導電的所述保護基板20的所述上表面22及所述下表面23將分別被電鍍掩膜屏蔽，而後進行預處理（如：鍍鈀），最後進行化學鍍銅，將無電鍍銅覆蓋於所述扁平體結構的兩端及所述第一外部導電薄材21AO及所述第二外部導電薄材21CO上。需要說明的是，當化學鍍銅進行完畢後，鍍上的銅金屬將與所述鎳層31形成良好的電性連接關係，並對應形成有包含所述鋅層及所述鎳層31的所述陽極端子30（所述導電膜）。
[第三實施例]
請參閱圖7A至圖7C所示，其為本發明的第三實施例，需先說明的是，本實施例類似於上述第一及第二實施例，所以多個實施例的相同處則不再加以贅述（如：所述保護基板20）；再者，本實施例對應附圖所提及的相關數量與外型，僅用來具體地說明本發明的實施方式，以便於了解本發明的內容，而非用來侷限本發明的保護範圍。
需事先說明的是，為方便理解與說明，本實施例的圖7A至圖7C未如第一實施例的圖3繪示有所述外部陽極端子70以及所述外部陰極端子80，但本發明不限於此。本實施例的所述電子元件封裝結構100實際上仍包含有所述外部陽極端子70以及所述外部陰極端子80，特此說明。
如圖7A至圖7C所示，本實施例相較於上述第二實施例，其主要差別在於，所述電子元件封裝結構100還可以進一步將所述導電連接材料50A設置於所述陽極11的相反側的兩側面（也就是部分所述尖端表面11A）、多個所述保護基板20以及所述陽極端子30之間，以進一步連接上述三個元件並對應提高所述陽級端子30的黏附強度及所述電子元件封裝結構100的結構強度。
進一步地說，設置於所述陽極11的所述導電連接材料50A能用來將所述內陽極導電薄材21AI連接於所述陽極11，並且設置於所述陽極11的所述導電連接材料50A可以使用不同於連接所述陰極12與所述內陰極導電薄材21CI的所述導電連接材料50的材料。
需要說明的是，通過“於所述陽極11設置有所述導電連接材料50A”的技術方案，所述導電連接材料50A能以其相對較大的結合面積和其接近所述陽極11的一端，增加所述陽極端子30的機械強度。
由於本實施例相較於上述第二實施例的差別僅在於“所述導電連接材料50A設置於所述陽極11的兩個所述側面”，其他元件或製造過程（如：所述鋅層或所述鎳層31的形成過程）皆相似，故於此不再贅述。
[第四實施例]
請參閱圖8所示，其為本發明的第四實施例，需先說明的是，本實施例類似於上述第一實施例，所以兩個實施例的相同處則不再加以贅述（如：所述保護基板20）；再者，本實施例對應附圖所提及的相關數量與外型，僅用來具體地說明本發明的實施方式，以便於了解本發明的內容，而非用來侷限本發明的保護範圍。
如圖8所示，本實施例相較於上述第一實施例，其主要差別在於，所述電子元件封裝結構100進一步包含一第二電容芯子10-2，並且於本實施例中，所述第二電容芯子10-2的具體結構大致與所述第一電容芯子10相同，但本發明不限於此。舉例來說，於本發明的其他實施例中，所述第二電容芯子10-2的具體結構也可以與所述第一電容芯子10不同。
進一步地說，所述第二電容芯子10-2間隔地疊放設置於所述第一電容芯子10，並且所述第二電容芯子10-2位於兩個所述保護基板20之間，而兩個所述保護基板20、所述第一電容芯子10以及所述第二電容芯子10-2共同形成一多層芯子結構。其中，所述第一電容芯子10以及所述第二電容芯子10-2的兩個所述陰極（圖未標）連接於所述陰極端子40，並且所述第一電容芯子10以及所述第二電容芯子10-2的兩個所述陽極（圖未標）連接於所述陽極端子30。
需要說明的是，如原圖8所示，所述第一電容芯子10以及所述第二電容芯子10-2的兩個所述陰極之間設置有所述導電連接材料50，而所述第一電容芯子10以及所述第二電容芯子10-2的兩個所述陽極之間填充有所述絕緣膠材60。
[第五實施例]
請參閱圖9所示，其為本發明的第五實施例，需先說明的是，本實施例類似於上述第一實施例及上述第四實施例，所以多個實施例的相同處則不再加以贅述（如：所述保護基板20）；再者，本實施例對應附圖所提及的相關數量與外型，僅用來具體地說明本發明的實施方式，以便於了解本發明的內容，而非用來侷限本發明的保護範圍。
如圖9所示，本實施例相較於上述第一及第四實施例，其主要差別在於，所述電子元件封裝結構100進一步包含一中層基板20-2，並且所述中層基板20-2設置於所述第一電容芯子10以及所述第二電容芯子10-2之間，而所述中層基板20-2包含彼此相互分離的一陽極端導電薄材組及一陰極端導電薄材組。其中，所述陰極端導電薄材組以所述導電連接材料50連接於所述第一電容芯子10以及所述第二電容芯子10-2的兩個所述陰極（圖未標），而所述陽極端導電薄材組連接於所述陽極端子30。
進一步地說，如圖9所示，位於所述第一電容芯子10及所述第二電容芯子10-2之間的所述中層基板20-2，其表面上設置有的所述陰極端導電薄材組，其包含兩個內陰極導電薄材20-2AM，並且兩個所述內陰極導電薄材20-2AM能通過所述導電連接材料50，電性連接於所述第一電容芯子10以及所述第二電容芯子10-2的兩個所述陰極；位於所述第一電容芯子10及所述第二電容芯子10-2之間的所述中層基板20-2，其表面上設置所述陽極端導電薄材組，其包含兩個內陽極導電薄材20-2BM，並且兩個所述內陽極導電薄材20-2BM電性連接於所述第一電容芯子10以及所述第二電容芯子10-2的兩個所述陽極（圖未標）及所述陽極端子30。
藉此，通過“於所述第一電容芯子10及所述第二電容芯子10-2之間設置有一個所述中層基板20-2”的技術方案，有助於提高所述電子元件封裝結構100的結構強度。此外，位於所述第一電容芯子10及所述第二電容芯子10-2之間的所述中層基板20-2，其表面上設置的兩個所述內陽極導電薄材20-2AM，其有助於加強所述第一電容芯子10以及所述第二電容芯子10-2的兩個所述陽極的黏附力。
[第六實施例]
請參閱圖10及圖11所示，其為本發明的第六實施例，本實施例對應附圖所提及的相關數量與外型，僅用來具體地說明本發明的實施方式，以便於了解本發明的內容，而非用來侷限本發明的保護範圍。
如原圖10所示，本實施例相較於上述第一、第四及第五實施例，其主要差別在於，所述保護基板20為全導電體(例如銅基板，為方便可稱為全銅基板)，並且經由選擇性蝕刻方式將全導體板蝕刻成導電墊，並且多個所述導電墊於本實施例中可被進一步定義為兩個陽極導電墊20A以及兩個陰極導電墊20B，而兩個所述陽極導電墊20A以及兩個所述陰極導電墊20B可以由薄銅片製成，但本發明不限於此。舉例來說，於本發明的其他實施例中，多個所述導電墊的數量可依實際需求進行調整。
進一步地說，兩個所述陽極導電墊20A以及兩個所述陰極導電墊20B分別與所述外部陽極端子70以及所述外部陰極端子80電性連接，並且所述絕緣膠材60填充於所述第一電容芯子10、兩個所述陽極導電墊20A以及兩個所述陰極導電墊20B之間的空隙。其中，任兩個相鄰的所述陽極導電墊20A以及所述陰極導電墊20B之間未有電性連接，並且藉由兩個所述陽極導電墊20A以及兩個所述陰極導電墊20B的設置，本發明的所述電子元件封裝結構100的整體厚度將能被有效減少。
需要說明的是，於本實施例中，每個所述陰極導電墊20B很大，其僅比所述陰極（圖未標）。藉此，每個所述陰極導電墊20B就能替代所述保護基板20的主要部分，並且所述陰極能以相對較大的接觸面積與每個所述陰極導電墊20B相連以提供低電阻抗。此外，所述陰極端子40或者所述外部陰極端子80於本實施例也可以僅覆蓋每個所述陰極導電墊20B的一部分。
使用全導體保護基板的優點是減少封裝的厚度。前述第一實施例中的絕緣保護基板外附導電薄材的實例可以典型的印刷電路板為例，其通常包含有一個為非導電材質的基板，並且其上下表面各覆蓋有一銅箔層，而所述基板通常由玻璃纖維增強的環氧樹脂製成，並且其厚度介於0.1毫米～0.2毫米之間，而所述銅箔層通常為1/2盎司或1盎司，其厚度相當介於0.018毫米～0.035毫米之間。因此，若使用典型的印刷電路板作為所述保護基板20，則兩個所述保護基板20的總厚度約介於0.27毫米～0.54毫米之間。另一方面，如果只用厚0.1毫米的全銅基板，則2個全銅保護基板的總厚度可以減少到0.2毫米。如果只使用印刷電路板銅箔層所用的覆銅板當做全銅保護基板，則2個全銅保護基板的總厚度可以進一步減少到0.035毫米～0.07毫米之間。
需要說明的是，如圖9所示，即使將多個所述保護基板20取代為全導體的多個所述導電墊，所述電子元件封裝結構100仍能用來封裝所述第一電容芯子10以及所述第二電容芯子10-2。其中，將圖9與圖8相比，其差別僅在於所述第一電容芯子10以及所述第二電容芯子10-2之間額外設置有一個所述陽極導電墊20A以及一個所述陰極導電墊20B。
換句話說，將圖9與上述第四實施例的圖7相比，其差別僅在於原本位於所述第一電容芯子10以及所述第二電容芯子10-2之間的所述保護基板20被替換為一個所述陽極導電墊20A以及一個所述陰極導電墊20B。
[第七實施例]
請參閱圖12所示，其為本發明的第七實施例，需先說明的是，本實施例類似於上述第一實施例、上述第四實施例以及上述第五實施例，所以多個實施例的相同處則不再加以贅述（如：所述保護基板20）；再者，本實施例對應附圖所提及的相關數量與外型，僅用來具體地說明本發明的實施方式，以便於了解本發明的內容，而非用來侷限本發明的保護範圍。
如圖12所示，本實施例相較於上述第一實施例，其主要差別在於，位置鄰近所述陽極端子30的多個所述保護基板20的多個端部進一步包含位於其上的一陽極側導電薄材21AX，並且位置鄰近所述陰極端子40的多個所述保護基板20的多個端部進一步包含位於其上的一陰極側導電薄材21BX。
進一步地說，所述導電膜（所述陽極端子30）覆蓋於所述陽極側導電薄材21AX及位置鄰近所述陽極端子30的所述扁平體結構的端面與側面，並且所述陽極端子30包覆於所述扁平體結構的所述端面與所述側面以對應形成五面包覆的所述陽極端子30，並增強所述電子元件封裝結構100的結構強度；所述陰極端子40包覆所述陰極側導電薄材21BX及位置鄰近所述陰極端子40的所述扁平體結構的端面與側面，並增強所述電子元件封裝結構100的結構強度。
[第八實施例]
請參閱圖13至圖18所示，其為本發明的第八實施例，需先說明的是，本實施例類似於上述第一至第八實施例，所以多個實施例的相同處則不再加以贅述（如：所述保護基板20）；再者，本實施例對應附圖所提及的相關數量與外型，僅用來具體地說明本發明的實施方式，以便於了解本發明的內容，而非用來侷限本發明的保護範圍。
如圖13所示，本發明第八實施例提供一種電子元件封裝結構的製造方法S100，其包括：第一提供步驟S101、設置步驟S102、第二提供步驟S103、疊合步驟S104、第一硬化步驟S105、填膠步驟S106、第二硬化步驟S107、切削步驟S108、成膜步驟S109以及切割步驟S110。其中，所述成膜步驟S109還進一步包含一電鍍子步驟及一連接子步驟，但本發明不限於此。舉例來說，於本發明的其他實施例中，所述成膜步驟S109也可以不包含有所述電鍍子步驟及所述連接子步驟。
如圖14A及圖14B所示，於所述第一提供步驟S101中，一底部基板20C被提供，並且所述底部基板20C的一上表面20C1定義有多個第一預定位置（圖未標），而對應於多個所述第一預定位置的所述底部基板20C的所述上表面20C1進一步設置有多個導電薄材21。其中，多個所述導電薄材21上塗佈有一導電連接材料50，並且所述底部基板20C的結構與材質與本發明第一實施例所公開的所述保護基板20相同。
如圖13、圖14A及圖14B所示，於所述設置步驟S102中，多個電子芯件（圖未標）被放置於多個所述導電薄材21上的所述導電連接材料50上。其中，每個所述電子芯件包含一第一電容芯子10，並且所述第一電容芯子10包含一陽極11、一陰極12及一屏障塗層13。
如圖13、圖14A及圖14B所示，於所述第二提供步驟S103中，一頂部基板20D被提供，並且所述頂部基板20D的一下表面20D1定義有多個第二預定位置（圖未標），而對應於多個所述第二預定位置的所述頂部基板20D的所述下表面20D1設置有多個所述導電薄材21，而多個所述導電薄材21上塗佈有所述導電連接材料50。其中，所述頂部基板20D的結構與材質與本發明第一實施例所公開的所述保護基板20相同。
需要說明的是，所述陰極12能用來配合所述導電連接材料50以與所述底部基板20C上的多個所述導電薄材21及所述頂部基板20D上的多個所述導電薄材21結合。
如圖13、圖14A及圖14B所示，於所述疊合步驟S104中，所述頂部基板20D被間隔地疊放設置於所述底部基板20C上，使多個所述電子芯件的所述第一電容芯子10位於所述頂部基板20D與所述底部基板20C之間。其中，所述底部基板20C的邊緣超出所述頂部基板20D對其正投影所形成的一投影區域（圖未標），並且超出所述投影區域的所述底部基板20C的部分所述上表面20C1定義為一置膠區域20CA。
需要說明的是，於本實施例中，多個所述電子芯件的所述第一電容芯子10是被設置於所述頂部基板20D與所述底部基板20C之間進行封裝，但本發明不限於此。舉例來說，於本發明的其他實施例中，多個所述電子芯件的所述第一電容芯子10也可以如第五實施例的圖7或如圖14一般，被設置於兩個以上的所述保護基板20之間以共同加工成多個所述電子芯件封裝結構100。
如圖13、圖14A及圖14B所示，於所述第一硬化步驟S105中，所述導電連接材料50硬化，進而使所述頂部基板20D與所述底部基板20C及多個所述電子芯件的所述第一電容芯子10連接並對應形成一基本組合體。其中，所述基本組合體的內部空間形成有一通道（圖未標），其連通於所述置膠區域20CA。
如圖13、圖14A及圖14B所示，於所述填膠步驟S106中，一絕緣膠材60自所述置膠區域20CA填滿所述通道以對應將多個所述電子芯件的所述第一電容芯子10包埋於所述頂部基板20D與所述底部基板20C之間。其中，所述絕緣膠材60能通過毛細現象作用而填滿所述通道。
進一步地說，由於每個所述電子芯件的所述第一電容芯子10皆被夾設於所述頂部基板20D與所述底部基板20C之間，並被埋於其中。因此，傳統的液體點膠封裝不可能被應用封裝夾設於所述頂部基板20D與所述底部基板20C之間的多個所述電子芯件的所述第一電容芯子10，因為傳統的液體點膠封裝通常是在單個暴露的結構上進行。此外，若要採用複合成型或轉移成型的封裝方法也很困難，因為在這種情況下，液體必須通過所述頂部基板20D與所述底部基板20C之間的狹窄邊緣開口擠進去，所以需要特殊的模具來進行密封以及加壓。
承上所述，為了將所述絕緣膠材60填充到所述頂部基板20D與所述底部基板20C之間的間隙（所述通道），首選方法是就毛細管填充。進一步地說，所述底部基板20C的面積需比所述頂部基板20D的面積大，進而使所述底部基板20C超出所述投影區域的部分所述上表面20C1被定義為所述置膠區域20CA。
未固化的所述絕緣膠材60將通過毛細效應流入間隙（所述通道）。最好是在所述頂部基板20D與所述底部基板20C之間的一端注入液體，使未固化的所述絕緣膠材60從一端流向另一端。毛細管效應能夠將液體拉入狹窄的縫隙中，以填滿面積至少為100毫米×240毫米的夾層組件。這個過程可以在正常大氣壓下用簡單的液體分配裝置進行。
如圖13、圖14A及圖14B所示，於所述第二硬化步驟S107中，使所述絕緣膠材60被烘烤而硬化，進而使所述基本組合體與所述絕緣膠材60對應形成一第一半成品組合體。
如圖13、圖15A及圖15B所示，於所述切削步驟S108中，所述第一半成品組合體被切削並對應開出多個槽孔開口105，使所述底部基板20C上的多個所述導電薄材21與所述頂部基板20D上的多個所述導電薄材21部份露出，並對應形成一第二半成品組合體。其中，所述陽極11的一部分能通過所述第二半成品組合體上的多個所述槽孔開口105而外露出所述尖端表面11A。
需要說明的是，如圖18所示，於所述切削步驟S108中，還可以進一步多個所述槽孔開口105之外，切割額外的多個次槽孔開口105A，以暴露多個所述第一電容芯子10的多個所述陽極11及多個所述陰極12。藉此，將能更加方便地對所述第二半成品組合體的所述頂部基板20D與所述底部基板20C進行加工，方便進一步沉積金屬以覆蓋和包裹所述頂部基板20D與所述底部基板20C。
需額外說明的是，所述第二半成品組合體在本發明未繪示的其他實施例中，所述第二半成品組合體也可以是單獨地應用（如：販賣）或是搭配其他構件使用。
如圖13所示，並參酌本發明第一實施例的圖3以及本發明第二實施例的圖6A至圖6C，於所述成膜步驟S109中，所述第二半成品組合體上形成一導電膜並對應形成多個元件端子（如：本發明第一實施例的所述陽極端子30及所述陰極端子40），使所述第二半成品組合體與多個所述元件端子對應形成一第三半成品組合體。其中，多個元件端子連通於露出的多個所述導電薄材21。
需要說明的是，於所述電鍍子步驟中，金屬鋅被電鍍於外露的所述陽極11的部份表面並對應形成一鋅層，而後金屬鎳被電鍍於所述鋅層並對應形成一鎳層31。
需要說明的是，於所述連接子步驟中，所述第一電容芯子10的所述陽極11經由所述鎳層31及所述導電膜連接於一陽極端子30，並將所述第一電容芯子10的所述陰極12經由多個所述導電薄材21連接於一陰極端子40。
如圖13所示，於所述切割步驟S110中，所述第三半成品組合體被切割以對應形成多個電子元件封裝結構100。
需要說明的是，於上述電子元件封裝結構的製造方法S100中，所述電子元件封裝結構100也可以如本發明的第六實施例的圖8，將所述頂部基板20D以及所述底部基板20C取代為全導體的多個導電墊。進一步地說，如圖17A所示。首先，多個所述電子芯件的多個所述第一電容芯子10被放置在一上導體片20E及一下導體片20F之間，並通過所述導電連接材料50粘合到導體片上，形成一個完整的夾層結構。然後，所述絕緣膠材60被填充到所述上導體片20E及所述下導體片20F之間的間隙中並固化。而後，如圖17B所示，所述上導體片20E的選定部分20E1及所述下導體片20F的選定部分20F1被蝕刻掉，所述上導體片20E及所述下導體片20F的剩餘的部分形成單獨的兩個陽極導電墊20A和兩個陰極導電墊20B。在此之後，如圖17C所示，所述切削步驟S108將進行以開出多個所述槽孔開口105。
需要說明的是，以下為方便說明與理解，多個所述電子芯件將作為鋁電容芯子進行數量生產的說明。舉例來說，如圖16所示，所述第二半成品組合體額外包含有所述中層基板20-2，並且於本實施例中，每個所述電子芯件的尺寸為7.4毫米×3.7毫米×0.25毫米，並且多個所述電子芯件並聯在一起。其中，所述頂部基板20D以及所述底部基板20C的厚度皆為0.075毫米，上面覆蓋著1盎司的銅箔，其厚度相當於0.035毫米。
所述頂部基板20D的尺寸為230毫米×110毫米；所述中層基板20-2的尺寸為230毫米×108毫米；所述底部基板20C的尺寸為240毫米×125毫米。藉此，上述任兩個所述基板之間可以包含506個電容芯子。而後續的所述切割步驟S110中，多個所述電子元件封裝結構100被切割分離出來，並且每個所述電子元件封裝結構100的尺寸為7.3毫米×4.4毫米×1.1毫米厚。相比之下，如果使用傳統的引線框架和複合成型包裝，每個電子元件封裝結構100的尺寸將為7.3毫米×4.3毫米×1.9毫米，明顯比本發明的產品要厚。
需要說明的是，以下為方便說明與理解，多個所述電子芯件將作為鉭電容芯子進行數量生產的說明。舉例來說，如圖13B所示，所述第二半成品組合體僅包含有所述頂部基板20D以及所述底部基板20C，並且於本實施例，每個所述電子芯件的尺寸為7.0毫米×3.65毫米×1.0毫米，並且多個所述電子芯件並聯在一起。其中，所述頂部基板20D以及所述底部基板20C的厚度皆為0.075毫米，上面覆蓋著1盎司的銅箔，其厚度相當於0.035毫米。
所述頂部基板20D的尺寸為230毫米×110毫米，所述底部基板20C的尺寸為240毫米×125毫米。藉此，上述兩個所述基板之間可以包含506個電容芯子。而後續的所述切割步驟S110中，多個所述電子元件封裝結構100被切割分離出來，並且每個所述電子元件封裝結構100的尺寸為7.3毫米×4.4毫米×1.5毫米厚。相比之下，如果使用傳統的引線框架和複合成型包裝，每個電子元件封裝結構100的尺寸將為7.3毫米×4.3毫米×1.9毫米，明顯比本發明的產品要厚。
[實施例的有益效果]
本發明的其中一有益效果在於，本發明所提供的所述電子元件封裝結構100、其製造方法S100及所述半成品組合體，其能通過“所述絕緣膠材60填滿多個所述保護基板20及所述第一電容芯子10之間的空隙”的技術方案，以獲得低輪廓、低ESR和高可靠性的固體電解電容器。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
[先前技術] 10:電容芯子 11:陽極 12:陰極 13:屏障塗層 14:電介質介面 15:鋁基 16:導電聚合物層 10A:電容芯子 11:陽極 12:陰極 13A:屏障塗層 10B:電容芯子 11B:陽極 12:陰極 13B:屏障塗層 10C:電容芯子 11T:陽極（鉭絲） 11TC:陽極端面 12:陰極 13C:屏障塗層 [本發明] 100:電子元件封裝結構 101:絕緣體 10:第一電容芯子 11:陽極 11A:尖端表面 12:陰極 13:屏障塗層 10-2:第二電容芯子 20:保護基板 21AO:第一外部導電薄材 21CO:第二外部導電薄材 21AI:內陽極導電薄材 21CI:內陰極導電薄材 21AX:陽極側導電薄材 21BX:陰極側導電薄材 21:導電薄材 22:上表面 23:下表面 20-2:中層基板 20-2AM:內陰極導電薄材 20-2BM:內陽極導電薄材 20A:陽極導電墊 20B:陰極導電墊 20C:底部基板 20C1:上表面 20CA:置膠區域 20D:頂部基板 20D1:下表面 20E:上導體片 20E1:選定部分 20F:下導體片 20F1:選定部分 30:陽極端子 31:鎳層 40:陰極端子 50:導電連接材料 50A:導電連接材料 60:絕緣膠材 70:外部陽極端子 80:外部陰極端子 105:槽孔開口 105A:次槽孔開口 S100:電子元件封裝結構的製造方法 S101:第一提供步驟 S102:設置步驟 S103:第二提供步驟 S104:疊合步驟 S105:第一硬化步驟 S106:填膠步驟 S107:第二硬化步驟 S108:切削步驟 S109:成膜步驟 S110:切割步驟
圖1為屬於先前技術的固體電解電容芯子的剖面示意圖。
圖2A為屬於先前技術的固體電解電容芯子的立體示意圖。
圖2B為屬於先前技術的固體電解電容芯子的另一立體示意圖。
圖2C為屬於先前技術的鉭電容的立體示意圖。
圖3為本發明第一實施例的電子元件封裝結構的剖面示意圖。
圖4為本發明第一實施例的電子元件封裝結構的分解示意圖。
圖5為本發明第一實施例的電子元件封裝結構的立體示意圖。
圖6A為本發明第二實施例的電子元件封裝結構的剖面示意圖（一）。
圖6B為本發明第二實施例的電子元件封裝結構的另一剖面示意圖（二）。
圖6C為本發明第二實施例的電子元件封裝結構的另一剖面示意圖（三）。
圖7A為本發明第三實施例的電子元件封裝結構的剖面示意圖（一）。
圖7B為本發明第三實施例的電子元件封裝結構的另一剖面示意圖（二）。
圖7C為本發明第三實施例的電子元件封裝結構的另一剖面示意圖（三）。
圖8為本發明第四實施例的電子元件封裝結構的剖面示意圖。
圖9為本發明第五實施例的電子元件封裝結構的剖面示意圖。
圖10為本發明第六實施例的電子元件封裝結構的剖面示意圖。
圖11為本發明第六實施例的電子元件封裝結構的另一剖面示意圖。
圖12為本發明第七實施例的電子元件封裝結構的立體示意圖。
圖13為本發明第八實施例的電子元件封裝結構的製造方法的步驟流程圖。
圖14A為本發明第八實施例的電子元件封裝結構的俯視示意圖（一）。
圖14B為圖14A的XIVB-XIVB剖面的剖面示意圖。
圖15A為本發明第八實施例的電子元件封裝結構的另一俯視示意圖（二）。
圖15B為圖15A的XVB-XVB剖面的剖面示意圖。
圖16為本發明第八實施例的電子元件封裝結構的另一剖面示意圖（一）。
圖17A為本發明第八實施例的電子元件封裝結構的另一剖面示意圖（二）。
圖17B為本發明第八實施例的電子元件封裝結構的另一剖面示意圖（三）。
圖17C為本發明第八實施例的電子元件封裝結構的另一剖面示意圖（四）。
圖18為本發明第八實施例的電子元件封裝結構的另一俯視示意圖（三）。
100:電子元件封裝結構
10:第一電容芯子
11:陽極
11A:尖端表面
12:陰極
13:屏障塗層
20:保護基板
21AO:第一外部導電薄材
21CO:第二外部導電薄材
21AI:內陽極導電薄材
21CI:內陰極導電薄材
22:上表面
23:下表面
30:陽極端子
40:陰極端子
50:導電連接材料
60:絕緣膠材
70:外部陽極端子
80:外部陰極端子

Claims (13)

  1. 一種電子元件封裝結構的製造方法，其包括： 第一提供步驟：提供一底部基板；其中，所述底部基板的一上表面定義有多個第一預定位置，並且對應於多個所述第一預定位置的所述底部基板的所述上表面進一步設置有多個導電薄材，而多個所述導電薄材上塗佈有一導電連接材料； 設置步驟：放置多個電子芯件於多個所述導電薄材上的所述導電連接材料上； 第二提供步驟：提供一頂部基板；其中，所述頂部基板的一下表面定義有多個第二預定位置，並且對應於多個所述第二預定位置的所述頂部基板的所述下表面設置有多個所述導電薄材，而多個所述導電薄材上塗佈有所述導電連接材料； 疊合步驟：間隔地疊放設置所述頂部基板於所述底部基板上，使多個所述電子芯件位於所述頂部基板與所述底部基板之間；其中，所述底部基板的邊緣超出所述頂部基板對其正投影所形成的一投影區域，並且超出所述投影區域的所述底部基板的部分所述上表面定義為一置膠區域； 第一硬化步驟：使所述導電連接材料硬化，進而使所述頂部基板與所述底部基板及多個所述電子芯件連接並對應形成一基本組合體；其中，所述基本組合體的內部空間形成有一通道，其連通於所述置膠區域； 填膠步驟：自所述置膠區域將一絕緣膠材填滿所述通道，以對應將多個所述電子芯件包埋於所述頂部基板與所述底部基板之間； 第二硬化步驟：使所述絕緣膠材硬化，進而使所述基本組合體與所述絕緣膠材對應形成一第一半成品組合體； 切削步驟：切削所述第一半成品組合體並對應開出多個槽孔開口，使所述底部基板上的多個所述導電薄材與所述頂部基板上的多個所述導電薄材部份露出，並對應形成一第二半成品組合體； 成膜步驟：於所述第二半成品組合體上形成一導電膜並對應形成多個元件端子，使所述第二半成品組合體與多個所述元件端子對應形成一第三半成品組合體；其中，多個元件端子連通於露出的多個所述導電薄材；以及 切割步驟：切割所述第三半成品組合體以對應形成多個電子元件封裝結構。
  2. 如請求項1所述的電子元件封裝結構的製造方法，其中，於所述填膠步驟中，所述絕緣膠材能通過毛細現象作用而填滿所述通道。
  3. 如請求項2所述的電子元件封裝結構的製造方法，其中，每個所述電子芯件進一步包含一電容芯子，所述電容芯子包含一陽極與一陰極，並且所述陰極能用來配合所述導電連接材料以與所述底部基板上的多個所述導電薄材及所述頂部基板上的多個所述導電薄材結合，而所述陽極的一部分能通過所述第二半成品組合體上的多個所述槽孔開口而外露；其中，於所述成膜步驟中進一步包含一電鍍子步驟：將金屬鋅電鍍於外露的所述陽極的部份表面並對應形成一鋅層，而後將金屬鎳電鍍於所述鋅層並對應形成一鎳層；其中，於所述成膜步驟中進一步包含一連接子步驟：將所述電容芯子的所述陽極經由所述鋅層及所述鎳層連接於一陽極端子，並將所述電容芯子的所述陰極經由多個所述導電薄材連接於一陰極端子。
  4. 一種半成品組合體，適用於一電子元件封裝結構，所述半成品組合體包括： 多個保護基板，彼此間隔地疊放設置，並且相鄰的任兩個所述保護基板之間定義有多個預定位置，而對應於多個所述預定位置的每個所述保護基板的表面上進一步設置有多個導電薄材；其中，相鄰的任兩個所述保護基板中的其中一個所述保護基板的邊緣，超出另一個所述保護基板對其正投影所形成的一投影區域，並且超出所述投影區域的所述保護基板的部分所述表面定義為一置膠區域； 多個電子芯件，位於多個所述保護基板之間，並且多個所述電子芯件設置於多個所述預定位置；其中，每個所述電子芯件包含多個接點； 一導電連接材料，連接於多個所述導電薄材及部分所述接點； 一絕緣膠材，填滿多個所述保護基板及多個所述電子芯件之間的空隙；以及 多個槽孔開口，穿過多個所述保護基板以及所述絕緣膠材，並且多個所述槽孔開口能用來使連通於所述電子芯件的部分所述接點的多個所述導電薄材露出。
  5. 如請求項4所述的半成品組合體，其中，每個所述電子芯件進一步包含一電容芯子，並且所述電容芯子的兩個所述接點分別被定義為一陽極及一陰極，而所述陰極能用來與多個所述導電薄材結合，而多個所述槽孔開口能用來使部份所述陽極露出；其中，外露的部份所述陽極的表面電鍍形成有一鋅層。
  6. 如請求項4所述的半成品組合體，其中，每個所述保護基板為全銅基板，並且每個所述保護基板被蝕刻後形成有多個所述導電薄材。
  7. 一個電子元件封裝結構，其包括： 多個保護基板，彼此間隔地疊放設置，並且相鄰的任兩個所述保護基板之間定義有一預定位置，而對應於所述預定位置的每個所述保護基板的表面上進一步設置有多個導電薄材； 一第一電容芯子，設置於所述預定位置，並與多個所述保護基板共同形成一夾層結構；其中，所述第一電容芯子包含一陰極與一陽極； 一絕緣膠材，填滿多個所述保護基板及所述第一電容芯子之間的空隙，並與多個所述保護基板及所述第一電容芯子共同形成一扁平體結構； 一陽極端子，位於所述扁平體結構的一端； 一陰極端子，位於所述扁平體結構位置遠離所述陽極端子的另一端；以及 一導電連接材料，連接於每個保護基板上的多個所述導電薄材及所述陰極的一部份； 其中，多個所述導電薄材的一部份延伸並連接於所述陰極端子，而所述陰極端子是以鍍銅的方式連接並形成於多個所述導電薄材；其中，所述陽極的一部份連接於所述陽極端子，並且所述陽極端子是以形成一導電膜的方式連接並形成於所述陽極的一部份。
  8. 如請求項7所述的電子元件封裝結構，其中，每個所述保護基板為全銅基板，並且每個所述保護基板被蝕刻後形成有多個所述導電薄材。
  9. 如請求項7所述的電子元件封裝結構，其中，所述電子元件封裝結構進一步包含一第二電容芯子，並且所述第二電容芯子間隔地疊放設置於所述第一電容芯子，而所述第二電容芯子位於多個所述保護基板之間；其中，多個所述保護基板、所述第一電容芯子以及所述第二電容芯子共同形成一多層芯子結構，並且所述第二電容芯子包含一陰極及一陽極，而所述第一電容芯子以及所述第二電容芯子的兩個所述陰極連接於所述陰極端子，而所述第一電容芯子以及所述第二電容芯子的兩個所述陽極連接於所述陽極端子。
  10. 如請求項9所述的電子元件封裝結構，其中，所述電子元件封裝結構進一步包含一中層基板，並且所述中層基板設置於所述第一電容芯子以及所述第二電容芯子之間，而所述中層基板包含彼此相互分離的一陽極端導電薄材組及一陰極端導電薄材組；其中，所述陰極端導電薄材組以所述導電連接材料連接於所述第一電容芯子以及所述第二電容芯子的兩個所述陰極，而所述陽極端導電薄材組連接於所述陽極端子。
  11. 如請求項7所述的電子元件封裝結構，其中，所述導電膜包含一鋅層及一鎳層，並且所述鋅層鍍於所述陽極的部份表面上，而所述鎳層鍍於所述鋅層上。
  12. 如請求項7所述的電子元件封裝結構，其中，所述陽極具有位於相反側的兩側面，並且兩個所述側面能以所述導電連接材料連接於多個所述保護基板以及所述陽極端子，以增強所述電子元件封裝結構的結構強度。
  13. 如請求項7所述的電子元件封裝結構，其中，多個所述保護基板進一步包含一陽極側導電薄材，其位於多個所述保護基板位置鄰近所述陽極端子的多個端部，並且所述陽極端子覆蓋於所述陽極側導電薄材及位置鄰近所述陽極端子的所述扁平體結構的端面與側面，以對應形成五面包覆的所述陽極端子；其中，並增強所述電子元件封裝結構的結構強度；其中，多個所述保護基板進一步包含一陰極側導電薄材，其位於多個所述保護基板位置鄰近所述陰極端子的多個端部，並且所述陰極端子包覆所述陰極側導電薄材及位置鄰近所述陰極端子的所述扁平體結構的端面與側面，並增強所述電子元件封裝結構的結構強度。
TW111103787A 2021-02-09 2022-01-28 電子元件封裝結構、其製造方法及半成品組合體 TWI836337B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163147735P 2021-02-09 2021-02-09
US63/147735 2021-02-09

Publications (2)

Publication Number Publication Date
TW202232612A true TW202232612A (zh) 2022-08-16
TWI836337B TWI836337B (zh) 2024-03-21

Family

ID=82763478

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111103787A TWI836337B (zh) 2021-02-09 2022-01-28 電子元件封裝結構、其製造方法及半成品組合體

Country Status (2)

Country Link
CN (2) CN217214477U (zh)
TW (1) TWI836337B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020174847A1 (ja) * 2019-02-28 2020-09-03 株式会社村田製作所 電子部品及び電子部品の製造方法
CN111834123A (zh) * 2019-04-15 2020-10-27 钰冠科技股份有限公司 堆叠型电容器组件结构

Also Published As

Publication number Publication date
TWI836337B (zh) 2024-03-21
CN114914093A (zh) 2022-08-16
CN217214477U (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
US7791445B2 (en) Low profile layered coil and cores for magnetic components
US11295902B2 (en) Solid electrolytic capacitor including anode body penetrating into anode-side electrode layer
JP2020096066A (ja) 固体電解コンデンサおよびその製造方法
WO2021172236A1 (ja) 電解コンデンサおよびその製造方法
WO2021085555A1 (ja) 電解コンデンサ
WO2022163644A1 (ja) 電解コンデンサ
TWI836337B (zh) 電子元件封裝結構、其製造方法及半成品組合體
CN101383329B (zh) 嵌埋有芯片的封装结构及其制作方法
US20220189707A1 (en) Electrode leading-out method and packaging method for tantalum electrolytic capacitor
WO2022163645A1 (ja) 電解コンデンサ
JP2006237249A (ja) コイル部品
JP2019192787A (ja) 電子部品
US20230253162A1 (en) Packaging Structures for Electronic elements and Solid Electrolytic Capacitor Elements and Methods thereof
JP4370663B2 (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
CN112151459B (zh) 封装电路结构及其制作方法
JP2003297646A (ja) チップ型電子部品
JPH11274002A (ja) チップ型積層固体電解コンデンサ
JP4337423B2 (ja) 回路モジュール
JP4330850B2 (ja) 薄型コイル部品の製造方法，薄型コイル部品及びそれを使用した回路装置
CN114639548B (zh) 一种mlpc基板式电镀端子结构电容器的制造方法
CN221226030U (zh) 卷绕型固态电解电容器的封装结构与其量产用的中间组合件
JP2001307946A (ja) チップ形コンデンサ
CN113556884B (zh) 内埋式电路板及其制作方法
US20240170225A1 (en) Packaging of Roll-type Solid Electrolytic Capacitor Elements
JP2003197485A (ja) チップ型固体電解コンデンサ及びその製造方法